KR100343697B1 - 반도체장치및그의제조방법 - Google Patents

반도체장치및그의제조방법 Download PDF

Info

Publication number
KR100343697B1
KR100343697B1 KR1019980038862A KR19980038862A KR100343697B1 KR 100343697 B1 KR100343697 B1 KR 100343697B1 KR 1019980038862 A KR1019980038862 A KR 1019980038862A KR 19980038862 A KR19980038862 A KR 19980038862A KR 100343697 B1 KR100343697 B1 KR 100343697B1
Authority
KR
South Korea
Prior art keywords
resist
resist pattern
pattern
water
acid
Prior art date
Application number
KR1019980038862A
Other languages
English (en)
Other versions
KR19990066776A (ko
Inventor
다께오 이시바시
도시유끼 도요시마
게이이찌 가따야마
나오끼 야스다
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR19990066776A publication Critical patent/KR19990066776A/ko
Application granted granted Critical
Publication of KR100343697B1 publication Critical patent/KR100343697B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Weting (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

노광에 의한 레지스트 패턴의 형성에 있어서는 파장에 의해 미세화에 한계가 있다. 본 발명에서는 이 한계를 초월함과 동시에 패턴 형상이 우수하고 또한 청정한 레지스트 패턴 형성이 가능한 방법을 얻는다.
산의 존재하에 가교하는 재료를 포함하는 제2 레지스트 (2)로 노광에 의해 산을 발생하는 재료를 포함하는 제1 레지스트 패턴 (1a)상을 덮는다. 노광에 의해 제1 레지스트 패턴 (1a) 중에 산을 발생시키고, 계면에 가교층 (4)을 형성하고, 제1 레지스트 패턴 (1a)보다도 두꺼운 제2 레지스트 패턴 (2a)를 형성한다. 그 후, 제2 레지스트 (2)를 물에 유기 용매를 녹인 용액으로 박리하고, 다시 물로 세정하는 2단계 처리에 의해 청정하고 미세한 레지스트 패턴을 얻는다. 이에 따라, 레지스트 홀 직경의 축소 및 분리 폭의 축소가 가능하다.

Description

반도체 장치 및 그의 제조 방법 {A Semiconductor Device and a Method of Manufacturing the Same}
본 발명은 반도체 공정에서 레지스트 패턴을 형성할 때, 패턴의 분리 크기 또는 홀 개구 크기를 축소하는 미세 분리 레지스트 패턴의 형성 방법, 및 엣칭 후의 미세 분리 패턴 측벽의 조면화를 실현하는 가공 방법을 사용한 반도체 장치의 제조 방법 및 이 제조 방법에 의해 제조된 반도체 장치에 관한 것이다.
반도체 소자의 고집적화에 따라 제조 공정에 요구되는 배선 및 분리 폭은 매우 미세화되어 있다. 일반적으로 미세 패턴의 형성은 광석판 기술에 의해 레지스트 패턴을 형성하고, 그 후에 형성된 레지스트 패턴을 마스크로 하여 기재의 각종 박막을 엣칭하는 방법에 의해 행하여졌다.
따라서, 미세 패턴 형성에 있어서는 광석판 기술이 매우 중요해진다. 광석판 기술은 레지스트 도포, 마스크 접합, 노광, 현상으로 구성되어 있고, 미세화에 대해서는 노광 파장의 제약으로 인해 미세화에는 한계가 발생한다.
따라서, 종래의 노광에 의한 광석판 기술의 한계를 초월하는 미세한 레지스트 패턴의 형성 방법으로서 일본 특허 공개 제94-250379호 공보, 동 제95-134422호 공보 등의 방법이 제안되어 있고, 이들 방법은 제1 레지스트와 제2 레지스트 수지성분의 상호 확산을 이용하고 있다. 그러나, 이들의 방법에서는 제2 레지스트로서 제1 레지스트를 용해시킬 수 있는 유기 용매에 가용성인 포토레지스트 재료를 사용하고 있어, 제1 레지스트 패턴을 변형시키는 문제가 있다.
또한, 제2 레지스트를 박리시키는 처리 방법은 제2 레지스트를 노광하고 산을 발생시키며, 제2 레지스트를 용해시킬 수 있는 현상액 (TMAH (테트라메틸암모늄 수화물) 수용액 등의 알칼리성 현상액, 또는 크실렌 등)을 사용하여 제2 레지스트를 용해 제거하고 있다. 그러나, 제2 레지스트의 노광시, 기재인 제1 레지스트에 대해서도 노광을 행함으로써 가용화되는 경우가 있다. 가용화된 제1 레지스트는 제2 레지스트를 용해시킬 수 있는 용액에 대해서 가용성이 되기 때문에 제2 레지스트의 용해 제거시, 제1 레지스트가 용해될 가능성이 높아 공정으로서의 잇점이 적다.
또한, 제2 레지스트로서 일본 특허 공개 제94-250379호 공보에 기재한 폴리비닐알코올을 사용한 경우에는 그 효과가 적은 것, 처리 후의 패턴 형상이 나쁜 것, 또는 물만으로 현상을 행하기 때문에 충분한 세정이 행해지지 않아 패턴상에 얼룩 등의 현상 잔사가 남기 쉬우며 다음 공정에서의 엣칭시, 패턴 결함 등을 발생시키는 문제가 남는다.
이상 설명한 바와 같이, 종래의 노광에 의한 광석판 기술에서는 그 파장의 한계를 넘는 미세한 레지스트 패턴을 형성하는 것은 매우 곤란하였다.
또한, 파장 한계를 초월하여 패턴 형성을 가능하게 하는 수법도 제안되어 있지만, 몇가지의 문제가 남아 있고 실제의 반도체 제조에 적용하기가 어렵다.
본 발명은 분리 패턴, 홀 패턴의 미세화에 있어서 파장 한계를 초월하는 패턴 형성을 가능하게 하는 미세 분리 레지스트 패턴 형성을 실현하는 기술을 제공하는 것이다.
또한, 본 발명은 패턴 형상이 우수하고 얼룩 등의 잔사가 남지 않는 매우 청정한 패턴 형성 수법을 제공하는 것이다.
또한, 이들의 미세 분리 레지스트 패턴 형성 기술을 사용한 반도체 장치를 제공하는 것이다.
도1은 본 발명의 실시 형태 1의 레지스트 패턴 형성 방법을 설명하기 위한 마스크 패턴도이다.
도2는 본 발명의 실시 형태 1의 레지스트 패턴 형성 방법을 설명하기 위한 공정 흐름도이다.
도3은 본 발명의 실시 형태 1의 레지스트 패턴 형성 방법을 설명하기 위한 공정 흐름도이다.
도4는 본 발명의 실시 형태에 사용되는 수용성 수지 조성물의 구체예이다.
도5는 본 발명의 실시 형태에 사용되는 수용성 가교제 조성물의 구체예이다.
도6은 본 발명의 실시 형태 1의 레지스트 패턴 형성 방법을 설명하기 위한 공정 흐름도이다.
도7은 본 발명의 실시 형태 1의 레지스트 패턴 형성 방법을 설명하기 위한 공정 흐름도이다.
도8은 본 발명의 실시 형태 2의 레지스트 패턴 형성 방법을 설명하기 위한 공정 흐름도이다.
도9는 본 발명의 실시 형태 3의 레지스트 패턴 형성 방법을 설명하기 위한공정 흐름도이다.
도 10은 본 발명의 실시예 1에서의 제1 레지스트 패턴을 나타내는 평면도이다.
도 11은 본 발명의 실시예 2에서의 제1 레지스트 패턴을 나타내는 평면도이다.
도 12는 본 발명의 실시예 3에서의 제1 레지스트 패턴을 나타내는 평면도이다.
도 13은 본 발명의 실시예 4에서의 제1 레지스트 패턴을 나타내는 평면도이다.
도 14는 본 발명의 실시예 13에서의 제2 레지스트 패턴을 나타내는 평면도이다.
도 15는 본 발명의 실시예 13에서의 레지스트 패턴 크기의 측정 결과를 나타내는 표이다.
도 16은 본 발명의 실시예 14에서의 제2 레지스트 패턴을 나타내는 평면도이다.
도 17은 본 발명의 실시예 14에서의 레지스트 패턴 크기의 측정 결과를 나타내는 표이다.
도 18은 본 발명의 실시예 15에서의 제2 레지스트 패턴을 나타내는 평면도이다.
도 19는 본 발명의 실시예 15에서의 레지스트 패턴 크기의 측정 결과를 나타내는 표이다.
도 20은 본 발명의 실시예 16에서의 제2 레지스트 패턴을 나타내는 평면도이다.
도 21은 본 발명의 실시예 16에서의 레지스트 패턴 크기의 측정 결과를 나타내는 표이다.
도 22는 본 발명의 실시예 17에서의 제2 레지스트 패턴 크기의 측정 결과를 나타내는 표이다.
도 23은 본 발명의 실시예 18에서의 제2 레지스트 패턴 크기의 측정 결과를 나타내는 표이다.
도 24는 본 발명의 실시예 19에서의 제2 레지스트 패턴 크기의 측정 결과를 나타내는 표이다.
도 25는 본 발명의 실시예 20에서의 제2 레지스트 패턴 크기의 측정 결과를 나타내는 표이다.
도 26은 본 발명의 실시예 21에서의 제2 레지스트 패턴 크기의 측정 결과를 나타내는 표이다.
도 27은 본 발명의 실시예 22에서의 제2 레지스트 패턴 크기의 측정 결과를 나타내는 표이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 11 및 21 : 제1 레지스트
1a, 11a 및 21a : 제1 레지스트 패턴
2, 12 및 22 : 제2 레지스트
3 : 반도체 기판 (반도체 기재)
4, 14 및 24 : 가교층
본 발명의 제1 반도체 장치의 제조 방법은 반도체 기재상에 제1 레지스트의 막을 형성하고, 이 막을 패턴 형성하여 산을 공급할 수 있는 제1 레지스트 패턴을 형성하는 공정과, 이 제1 레지스트 패턴상에 제1 레지스트 패턴을 용해시키지 않고 또한, 산의 존재에 의해 가교 반응을 일으키는 제2 레지스트를 형성하는 공정과, 상기 제1 레지스트 패턴으로부터의 산의 공급에 의해 상기 제1 레지스트 패턴에 접하는 상기 제2 레지스트의 계면 부분에 가교막을 형성하는 처리 공정과, 상기 제2 레지스트의 비가교 부분을 제1 레지스트 패턴을 용해시키지 않고 제2 레지스트를 용해시킬 수 있는 용해성이 높은 용액으로 현상하고, 또한 용해성이 낮은 용액으로 린스하는 다단계 처리에 의해 제2 레지스트 패턴을 형성하는 공정과, 이 제2 레지스트 패턴을 마스크로 하여 상기 반도체 기재를 엣칭하는 공정을 포함하는 것이다.
또한, 본 발명의 제2 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 용해성이 높은 용액은 제1 레지스트를 용해시키지 않는 범위에서 물에 알코올류 또는 수용성의 유기 용제를 혼합한 용액이고, 상기 용해성이 낮은 용액은 물인 것이다.
또한, 본 발명의 제3 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 알코올류는 메탄올, 에탄올, 프로판올 또는 부탄올인 것이다.
또한, 본 발명의 제4 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 수용성의 유기 용제는 N-메틸피롤리돈, 2-헵탄올 또는 아세톤인 것이다.
또한, 본 발명의 제5 반도체 장치의 제조 방법은 상기 제1의 반도체 장치의 제조 방법에 있어서, 용해성이 높은 용액은 계면 활성제를 함유하는 것이다.
또한, 본 발명의 제6 반도체 장치의 제조 방법은 상기 제1의 반도체 장치의 제조 방법에 있어서, 제1 레지스트는 노광에 의해 또는 가열 처리에 의해 산을 발생시키는 레지스트인 것이다.
또한, 본 발명의 제7 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 제1 레지스트는 레지스트 패턴 중에 포함되는 산에 의해 가열 처리시 그 레지스트의 계면 부분을 가교시키는 레지스트인 것이다.
또한, 본 발명의 제8 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 제1 레지스트는 노광과 가열 처리에 의해 산을 발생하는 레지스트인 것이다.
또한, 본 발명의 제9 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 제1 레지스트는 산을 함유하는 레지스트이다.
또한, 본 발명의 제10 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 제1 레지스트 패턴을 산성 액체 또는 산성 가스에 의해 표면 처리하므로써 산을 공급할 수 있도록 하는 것이다.
또한, 본 발명의 제11 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 제1 레지스트 패턴의 소정의 영역을 선택적으로 노광하고, 가열하므로써 상기 소정의 영역의 제1 레지스트 패턴 표면에 가교막을 형성하도록 하는 것이다.
또한, 본 발명의 제12 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 제1 레지스트 패턴의 소정의 영역에 선택적으로 전자 빔을 조사하므로써 상기 소정의 영역 이외의 제1 레지스트 패턴 표면에 가교막을 형성하도록 하는 것이다.
또한, 본 발명의 제13 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 제1 레지스트는 노볼락 수지와 나프토퀴논디아지드계와의 혼합물로부터 형성된 레지스트인 것이다.
또한, 본 발명의 제14 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 제1 레지스트는 자외선, EB (전자선) 또는 X선을 조사하여 산을 발생시키는 기구를 사용한 화학증폭형 레지스트인 것이다.
또한, 본 발명의 제15 반도체 장치의 제조 방법은 상기 제1 반도체 장치의 제조 방법에 있어서, 제2 레지스트는 수용성의 가교제 또는 산의 존재에 의해 가교반응을 일으키는 수용성 수지 또는 수용성의 가교제 또는 이들의 혼합물인 것이다.
또한, 본 발명의 제16 반도체 장치의 제조 방법은 상기 제15 반도체 장치의 제조 방법에 있어서, 수용성 수지는 폴리아크릴산, 폴리비닐아세탈, 폴리비닐피롤리돈, 폴리비닐알코올, 폴리에틸렌이민, 스티렌-무수 말레인산 공중합체, 폴리비닐아민, 폴리알릴아민, 옥사졸린기 함유 수용성 수지, 수용성 우레탄, 수용성 페놀, 수용성 에폭시, 수용성 멜라민 수지, 수용성 우레아 수지, 알키드 수지, 술폰아미드 및 이들의 염의 1종 또는 2종 이상의 혼합물인 것이다.
또한, 본 발명의 제17 반도체 장치의 제조 방법은 상기 제15 반도체 장치의 제조 방법에 있어서, 수용성의 가교제는 멜라민 유도체, 메틸올멜라민 유도체 등의 멜라민계 가교제, 우레아 유도체, 메틸올우레아 유도체, 에틸렌우레아 카르복실산, 메틸에틸우레아 유도체 등의 우레아계 가교제, 및 벤조구아나민, 알코올우릴, 이소시아네이트 등의 아미노계 가교제의 1종 또는 2종 이상의 혼합물인 것이다.
또한, 본 발명의 제18 반도체 장치의 제조 방법은 상기 제15 반도체 장치의 제조 방법에 있어서, 제2 레지스트로서 폴리비닐아세탈 수지를 사용하여 이 폴리비닐아세탈 수지의 아세탈화도를 조정하므로써 상기 제1 레지스트 패턴과의 반응량을 제어하는 것이다.
또한, 본 발명의 제19 반도체 장치의 제조 방법은 상기 제15 반도체 장치의 제조 방법에 있어서, 제2 레지스트로서 수용성의 수지와 수용성의 가교제의 혼합물을 사용하여 상기 수용성 가교제의 혼합량을 조정하므로써 제1 레지스트 패턴과의 반응량을 제어하는 것이다.
또한, 본 발명의 제20 반도체 장치의 제조 방법은 상기 제15 반도체 장치의 제조 방법에 있어서, 제2 레지스트는 첨가제로서 1종의 가소제 또는 2종 이상의 가소제의 혼합물을 더 함유하는 것이다.
또한, 본 발명의 제21 반도체 장치의 제조 방법은 상기 제15 반도체 장치의 제조 방법에 있어서, 제2 레지스트는 1종의 계면 활성제 또는 2종 이상의 계면 활성제의 혼합물을 혼합한 것이다.
또한, 본 발명의 제22 반도체 장치의 제조 방법은 상기 제15 반도체 장치의 제조 방법에 있어서, 제2 레지스트의 용매로서 물, 또는 물과 알코올, N-메틸피롤리돈 등의 수용성 용매의 혼합 용매를 사용하는 것이다.
또한, 본 발명의 제1 반도체 장치는 상기 제1 내지 22 중 하나에 기재한 반도체 장치의 제조 방법에 의해 제조한 것이다.
<발명의 실시 형태>
<실시 형태 1>
도 1은 본 발명에서 대상으로 하는 미세 분리된 레지스트 패턴을 형성하기 위한 마스크 패턴의 예를 나타내는 도면이고, 도 1 (a)는 미세 홀의 마스크 패턴 (100), 도 1 (b)는 미세 스페이스의 마스크 패턴 (200), 도 1 (c)는 고립된 나머지 패턴 (300)를 나타낸다. 도 2 및 도 3은 본 발명의 실시 형태 1의 미세 분리 레지스트 패턴 형성 방법을 설명하기 위한 공정 흐름도이다.
우선, 도 1 및 도 2를 참조하면서 본 실시 형태의 미세 분리 레지스트 패턴의 형성 방법 및 이것을 이용한 반도체 장치의 제조 방법을 설명하겠다.
도 2 (a)에서 나타낸 바와 같이, 반도체 기판 (반도체 웨이퍼) (3)에 적당한 가열 처리하여 내부로부터 산을 발생하는 제1 레지스트 (1)를 도포한다 (예를 들어, 두께 0.7 내지 1.0 ㎛ 정도).
이 제1 레지스트 (1)는 반도체 기판 (3)상에 회전(spin) 도포 등에 의해 도포하고, 이어서 프리 베이킹 (70 내지 110℃에서 1분 정도의 열 처리)을 행하여 제1 레지스트 (1) 중의 용제를 증발시킨다.
다음에, 제1 레지스트 패턴 (1a)을 형성하기 위해서, g선, i선, 또는 Deep-UV, KrF 엑시머, ArF 엑시머, EB (전자선), X-선 등을 적용한 제1 레지스트 (1)의 감광 파장에 대응한 광원을 사용하고, 도 1에 나타낸 패턴을 포함하는 마스크를 사용하여 투영 노광한다.
여기에서 사용하는 제1 레지스트 (1)는 특히 한정되는 것은 아니며 가열 처리, 또는 빛 등의 조사에 의해 레지스트 내부에 산성 성분이 발생하는 기구를 사용한 레지스트라면 좋으며, 예를 들어 KrF 엑시머, ArF 엑시머, EB (전자선), X-선 등의 조사에 의해 산이 발생되는 레지스트라면 좋고, 또한 포지형, 네가형 레지스트 중 어느쪽이라도 좋다.
예를 들어, 제1 레지스트 (1)로서는 노볼락 수지, 나프토퀴논디아지드계 감광제로 구성되는 포지형 레지스트 등을 들 수 있다.
또한, 제1 레지스트 (1)로서는 노광에 의해 산을 발생하는 기구를 사용한 화학 증폭형 레지스트의 적용도 가능하고, 노광에 의해 산을 발생하는 반응계를 이용한 레지스트 재료라면 특히 한정되지 않는다.
제1 레지스트 (1)를 노광시킨 후, 필요에 따라서 FEB (노광 후 가열)을 행하고 (예를 들어 PEB 온도 : 50 내지 130℃), 포토레지스트의 해상도를 향상시킨다. 다음에 TMAH (테트라메틸암모늄히드록사이드) 등의 약 0.05 내지 3.0 중량%의 알칼리 수용액을 사용하여 현상한다. 도 2 (b)는 이렇게 해서 형성된 제1 레지스트 패턴 (1a)을 나타낸다.
현상 처리를 행한 후, 필요에 따라서 포스트 디벨롭핑 베이킹을 행하는 경우도 있다 (예를 들어, 베이킹 온도는 60 내지 120℃, 60초 정도). 이 열 처리는 후의 가교 반응에 영향을 주기 때문에 사용하는 제1 레지스트 또는 제2 레지스트 재료에 맞추어 적절한 온도로 설정하는 것이 바람직하다.
이상은 산을 발생하는 제1 레지스트 (1)를 사용한다는 점을 별도로 하면 공정으로서는 일반적인 레지스트 공정에 의한 레지스트 패턴의 형성과 동일하다.
이어서, 도 2 (c)에 나타낸 바와 같이 반도체 기판 (1)상에 산의 존재에 의해 가교하는 가교성 화합물을 포함하고, 도 1에 나타낸 제1 레지스트 (1)를 용해하지 않은 물, 또는 물과 수용성 용제의 혼합 용액에 용해된 제2 레지스트 (2)를 도포한다.
제2 레지스트 (2)의 도포 방법은 제1 레지스트 패턴 (1a)상에 균일하게 도포 가능한 것이면 특히 한정되는 것은 아니며, 스프레이에 의한 도포, 또는 제2 레지스트 용액 중에 침지시킴으로써 도포하는 것도 가능하다.
이어서, 제2 레지스트 (2)의 도포 후, 필요에 따라서 이것을 프리 베이킹하고 (예를 들어, 85℃, 60초 정도), 제2 레지스트 (2)의 층을 형성시킨다.
이어서, 도 2 (d)에 나타낸 바와 같이, 반도체 기판 (1)에 형성된 제1 레지스트 패턴 (1a)과, 그 위에 형성된 제2 레지스트 (2)를 가열 처리 (믹싱 베이킹, 이하 필요에 따라서 MB라 약칭한다. 가열 온도는, 예를 들어 85 내지 150℃)하여 제1 레지스트 패턴 (1a)로부터 산의 확산을 촉진시켜, 제2 레지스트 (2)로 공급하며 제2 레지스트 (2)와 제1 레지스트 패턴 (1a)과의 계면에서 가교 반응을 발생시킨다. 이 경우의 MB 온도/시간은, 예를 들어 85 내지 150 ℃/60 내지 120초이고, 사용하는 레지스트 재료의 종류, 필요로 하는 반응층의 두께에 의해 최적의 조건을 설정하면 된다.
이어서, 도 2 (e)에 나타낸 바와 같이, 우선 제1 레지스트 패턴 (1a)를 용해하지 않은 물과 수용성의 유기 용매 (예를 들어, 프로판올)의 혼합 용액으로 세정하고, 이어서 물로 세정하고 건조시킴으로써 가교하지 않은 제2 레지스트 (2)를 박리한다. 이상의 처리에 의해 홀 내경, 또는 분리 폭을 축소, 또는 고립된 나머지 패턴의 면적을 확대한 레지스트 패턴을 얻는 것이 가능해진다.
물에 대한 프로판올의 농도는 1 내지 30 중량% 정도의 범위에서 설정하면 되고, 제1 레지스트를 용해하지 않는 범위에서 또한 제2 레지스트의 비가교 부분을 충분히 용해하는 범위로 하면 된다. 물에 혼합하는 다른 수용성 유기 용매를 혼합하는 경우에도 마찬가지이다.
이상, 도 2를 참조하여 설명한 미세 레지스트 패턴의 형성 방법에서는 제1 레지스트 패턴 (1a)상에 제2 레지스트 (2)의 층을 형성한 후, 적당한 가열 처리에 의해 제1 레지스트 패턴 (1a)에서 제2 레지스트 (2)로 산을 확산하는 방법에 대해서 설명하였다.
다음에, 가열 처리 대신 또는 가열 처리에 앞서 노광에 의해 산을 발생시키고 확산하는 방법에 대해서 설명하겠다.
도 3은 이 경우의 미세 분리 레지스트 패턴의 형성 방법을 설명하기 위한 공정 흐름도이다. 우선, 도 3 (a) 내지 (c)의 공정은 도 2 (a) 내지 (c)와 마찬가지이기 때문에 설명을 생략한다. 또한, 이 경우에 제1 레지스트 (1)로서는 노광에 의해 산을 발생하는 기구를 사용한 화학 증폭 레지스트의 적용도 가능하다. 화학 증폭 레지스트에서는 빛 및 전자선, X선 등에 의한 산 촉매의 생성 반응이 일어나고 생성된 산의 촉매에 의해 일어나는 증폭 반응을 이용한다.
다음에, 도 3 (c)로 표시되는 제2 레지스트 (2)의 층을 형성한 후, 도 3 (d)에 나타낸 바와 같이 다시 Hg 램프의 g선 또는 i선으로 반도체 기판을 전면 노광하여 제1 레지스트 패턴 (1a) 중에 산을 발생시키며, 이에 따라 도 3 (e)에 나타낸 바와 같이 제1 레지스트 패턴 (1a)에 접하는 제2 레지스트 (2)의 계면에 가교층 (4)을 형성한다.
이 때의 노광에 사용하는 광원은 제1 레지스트의 감광 파장에 따라서 Hg 램프, KrF 엑시머, ArF 엑시머 등을 사용하는 것도 가능하고, 노광에 의해 산의 발생이 가능하다면 특히 한정되지 않고, 사용한 제1 레지스트의 감광 파장에 따른 광원, 노광량을 사용하여 노광하면 된다.
이와 같이, 도 3의 예에서는 제2 레지스트 (2)의 도포 후에 노광하고, 제1 레지스트 패턴 (1a) 중에 산을 발생시키는 것으로, 제1 레지스트 패턴 (1a)을 제2레지스트 (2)로 덮은 상태에서 노광을 행하기 때문에 제1 레지스트 패턴 (1a) 중에서 발생하는 산의 양을 노광량의 조정에 의해 넓은 범위에서 정확히 제어할 수 있어 가교층 (4)의 막 두께를 정밀하게 제어할 수 있다.
이어서, 필요에 따라서 반도체 기판 (1)을 가열 처리 (예를 들어, 60 내지 130 ℃, 믹싱 베이킹)하고, 제1 레지스트 패턴 (1a)으로부터 산의 확산을 촉진시키며, 제2의 레지스트 (2) 중으로 공급하여 제2 레지스트 (2)와 제1 레지스트 패턴 (1)과의 계면에서 가교 반응을 촉진시킨다. 이 경우의 MB 온도/시간은 예를 들어 60 내지 130 ℃/60 내지 120초이고, 사용하는 레지스트 재료의 종류, 필요로 하는 가교층 (4)의 두께에 의해 최적의 조건을 설정하면 된다.
이 믹싱 베이킹에 의해 가교 반응을 일으킨 가교층 (4)이 제1 레지스트 패턴 (1a)을 피복하도록 제2 레지스트 (2) 중에 형성된다.
이어서, 도 3 (f)의 공정은 도 2 (e)와 마찬가지이다. 이상의 처리에 의해 홀 내경, 또는 라인 패턴의 분리폭을 축소하거나, 또는 고립된 나머지 패턴의 면적을 확대한 레지스트 패턴을 얻는 것이 가능해진다.
또한, 도 3을 참조하여 설명한 방법과 같이, 노광에 의해 제1 레지스트 패턴 (1a) 중에 산 성분을 발생시키는 공정은, 적용하는 제1 레지스트 (1)와 제2 레지스트 (2) 모두 반응성이 낮은 경우, 또는 필요로 하는 가교층의 두께가 비교적 두꺼운 경우, 또는 가교 반응을 균일화하는 경우에 특히 적합하다.
여기에서, 제2 레지스트 (2)에 사용되는 재료에 대해서 설명하겠다.
제2 레지스트 (2)로서는, 가교성의 수용성 수지 단독 또는 2종 이상의 혼합물, 또는 수용성 가교제 단독, 2종류 이상의 혼합물, 또는 수용성 수지 조성물과 가교제의 혼합물이 사용된다.
제2 레지스트 (2)로서 혼합물을 사용하는 경우, 그들의 재료 조성은 적용하는 제1 레지스트 (1)의 종류, 또는 설정한 반응 조건 등에 의해 최적의 조성을 설정하면 좋으며 특히 한정되지 않는다.
제2 레지스트 (2)에 사용되는 수용성 수지 조성물의 구체예로서는 도 4에 나타낸 폴리비닐아세탈 수지, 폴리비닐알코올 수지, 폴리아크릴산 수지, 옥사졸린 함유 수용성 수지, 수성 우레탄 수지, 폴리알릴아민 수지, 폴리에틸렌이민 수지, 폴리비닐아민 수지, 수용성 페놀 수지, 수용성 에폭시 수지, 스티렌-말레인산 공중합체 등이 특히 유효하고, 또는 산성 성분 존재하에서 가교 반응이 일어나거나 또는 가교 반응이 일어나지 않거나, 산성 성분이 적은 경우에는 수용성 가교제와의 혼합이 가능하면 특히 한정되지 않는다. 또한, 이들을 단독으로 사용해도 혼합물로서 사용해도 유효하다.
이들의 수용성 수지는 1종 또는 2종 이상의 혼합물로서 사용할 수 있고, 기재 레지스트와의 반응량, 반응 조건 등에 의해 적절히 조정하는 것이 가능하다. 또한, 이들의 수용성 수지는 물에서의 용해성을 향상시킬 목적으로 염산염 등의 염으로서 사용할 수 있다.
이어서, 제2 레지스트 (2)에 사용할 수 있는 수용성 가교제로서는 구체적으로는 도 5에 나타낸 멜라민 유도체, 메틸올멜라민 유도체 등의 멜라민계 가교제, 우레아 유도체, 메틸올우레아 유도체, 에틸렌우레아, 에틸렌우레아카르복실산, 메틸올에틸렌우레아 유도체 등의 우레아계 가교제, 이소시아네이트, 벤조구아나민, 글리콜우릴 등의 아미노계 가교제 등이 유효하지만, 산에 의해 가교를 발생시키는 수용성 가교제라면 특히 한정되지 않는다.
또한, 제2 레지스트 (2)에 사용되는 구체적인 수용성 레지스트 재료로서는 상술한 수용성 수지 단독 또는 혼합물에, 마찬가지로 상술한 수용성 가교제 단독 또는 혼합물을 상호 혼합하여 사용하는 것도 유효하다.
예를 들어, 구체적으로 수용성 수지 조성물로서는 폴리비닐아세탈 수지를 사용하고, 수용성 가교제로서는 메톡시메틸올멜라민 또는 에틸렌우레아 등을 혼합하여 사용할 수 있다. 이 경우, 상호 용해성이 높기 때문에 혼합 용액의 보존 안전성이 우수하다.
또한, 제2 레지스트에 적용되는 재료는 수용성, 또는 제1 레지스트 패턴을 용해하지 않은 수용성 용매에 가용성이고, 또한 산 성분의 존재하에서 가교 반응을 일으키는 재료라면 특히 한정되지 않는다.
또한, 제1 레지스트 패턴 (1a)로의 재노광에 의한 산 발생을 행하지 않고, 가열 처리만으로 가교 반응을 실현할 수 있는 것은 앞서 설명한 바와 같지만, 이 경우에는 제2 레지스트 (2)로서 반응성이 높은 적당한 재료를 선택하고 적당한 가열 처리 (예를 들어 85 내지 150℃)를 행하는 것이 바람직하다.
이 경우의 구체예로서 폴리비닐아세탈 수지에 에틸렌우레아, 폴리비닐알코올과 에틸렌우레아, 또는 이들을 적당한 비율로 혼합한 수용성 재료 조성물을 들 수 있다.
제1 레지스트 패턴 (1a)과 제2 레지스트 (2)와의 가교 반응의 제어는 제1 레지스트 패턴 (1a)상에 형성되는 가교층 (4)의 두께를 제어하는 것이 중요하다. 가교 반응의 제어는 적용하는 제1 레지스트와 제2 레지스트와의 반응성, 제1 레지스트 패턴 (1a)의 형상, 필요로 하는 가교 반응층 (4)의 두께 등에 따라서 최적화하는 것이 바람직하다.
제1 레지스트와 제2 레지스트와의 가교 반응의 제어는 공정 조건의 조정에 의한 방법과 제2 레지스트 재료의 조성을 조정하는 방법이 있다.
가교 반응의 공정 제어 수단으로서는
(1) 제1 레지스트 패턴으로의 노광량을 조정한다
(2) MB (믹싱 베이킹) 온도, 처리 시간을 조정한다
등의 방법이 유효하다.
특히, 가열하여 가교하는 시간을 조정함으로써 가교층의 두께를 제어하는 것이 가능하며, 매우 반응 제어성이 높은 방법이다.
또한, 제2 레지스트에 사용하는 재료 조성을 조정하는 방법으로서,
(3) 적당한 2종 이상의 수용성 수지를 혼합하고, 그 혼합비를 조절함으로써 제1 레지스트와의 반응량을 조정한다
(4) 수용성 수지에 적당한 수용성 가교제를 혼합하고, 그 혼합비를 조정함으로써 제1 레지스트와의 반응량을 조정한다
등의 방법이 유효하다.
그러나, 이들 가교 반응의 제어는 일원적으로 결정되는 것은 아니며,
(1) 제2 레지스트 재료와 적용하는 제1 레지스트 재료와의 반응성,
(2) 제1 레지스트 패턴의 형상, 막 두께,
(3) 필요로 하는 가교제 층의 막 두께,
(4) 사용 가능한 노광 조건, 또는 가열 처리 (MB) 조건,
(5) 도포 조건 등의 다양한 조건
을 감안하여 결정할 필요가 있다.
특히, 제1 레지스트와 제2 레지스트와의 반응성은 제1 레지스트 재료의 조성에 의해 영향을 받는 것을 알았고, 그 때문에 실제로 본 발명을 적용하는 경우에는 상술한 요인을 감안하여 제2 레지스트 재료 조성물을 최적화하는 것이 바람직하다. 따라서, 제2 레지스트에 사용되는 수용성 재료의 종류와 그 조성비는 특히 한정되지 않으며 사용하는 재료의 종류, 열 처리 조건 등에 따라서 최적화하여 사용한다.
또한, 제2 레지스트 재료에 에틸렌글리콜, 글리세린, 트리에틸렌글리콜 등의 가소제를 첨가제로서 첨가할 수 있다. 또한, 제2 레지스트 재료에 관해서 막형성성 향상을 목적으로 하여 계면활성제, 예를 들어 3M사 제품인 플로우라드, 산요 가세이사 제품인 노니볼 등의 수용성 계면활성제를 첨가제로서 첨가할 수 있다.
이어서, 제2 레지스트에 사용되는 용매에 대해서 설명하겠다. 제2 레지스트의 용매에는 물 또는 수용성의 유기 용매를 포함하는 수용액을 사용한다. 제1 레지스트 패턴을 용해시키지 않는 것, 또한 수용성 재료를 충분히 용해시키는 것이 필요하고, 이것을 만족하는 용매라면 특히 한정되지 않는다.
예를 들어, 제2 레지스트의 용매로서는 물 (순수), 또는 물과 IPA 등의 알코올계 용매, 또는 N-메틸피롤리돈 등의 수용성 유기 용매 단독, 또는 물과의 혼합 용액을 사용하면 된다. 물에 혼합하는 용매로서는 수용성이면 특히 한정되지 않으며, 예를 들면 에탄올, 메탄올, 이소프로필알코올 등의 알코올류, γ-부티로락톤, 아세톤 등을 사용하는 것이 가능하고, 제2 레지스트에 사용하는 재료의 용해성에 맞추어 제1 레지스트 패턴을 용해하지 않는 범위에서 혼합하면 된다.
이상의 예에서는 반도체 기판 (1)의 전면에서 미세 레지스트 패턴을 형성하는 방법에 대해서 설명하였지만, 다음에 반도체 기판 (1)의 소정의 영역에서만 선택적으로 미세 레지스트 패턴을 형성하는 방법에 대해서 설명하겠다. 도 6은 이 경우의 제조 방법의 공정 흐름도이다.
도 6 (a) 내지 (c)의 공정은 도 3 (a) 내지 (c)의 공정과 마찬가지이다. 도 6 (c)에 나타낸 바와 같이, 제2 레지스트 (2)의 층을 형성한 후, 도 6 (d)에 나타낸 바와 같이 반도체 기판 (3)의 일부를 차광판 (5)로 차광하고, 선택된 영역에 대해서 다시 Hg 램프의 g선 또는 i선으로 노광하고 제1 레지스트 패턴 (1a) 중에 산을 발생시킨다. 이에 따라서 도 6 (e)에 나타낸 바와 같이, 노광된 부분에서 제1 레지스트 패턴 (1a)에 접하는 제2 레지스트 (2)의 계면에 가교층 (4)을 형성한다.
그 후의 도 6 (f)의 공정은 도 3 (f)의 공정과 동일하기 때문에 설명은 생략한다.
이와 같이 해서 도 6 (f)에 나타낸 바와 같이, 반도체 기판 (3)의 선택된 영역에서는 제1 레지스트 패턴 (1a)상에 가교층 (4)을 형성하고, 그 외의 영역에서는 제1 레지스트 패턴 (1a)상에 가교층을 형성하지 않도록 하는 것이 가능하다.
이러한 형성 방법에 의하면, 적당한 노광 마스크를 사용함으로써 반도체 기판 (3)상에서 선택적으로 노광하고, 노광 부분과 미노광 부분을 구별하여 제2 레지스트 패턴 (2a)은 제1 레지스트 패턴 (1a)과의 경계 부분에서 가교하는 영역과 가교하지 않은 영역을 형성할 수 있다.
이에 따라, 동일 반도체 기판상에서 다른 크기의 미세 홀, 또는 미세 스페이스를 형성할 수 있다.
도 7은 반도체 기판 (3)의 소정의 영역에서만 선택적으로 미세 레지스트 패턴을 형성하기 위한 다른 형성 방법의 공정 흐름도이다.
도 7 (a) 내지 (b)의 공정은 도 2 (a) 및 (b)의 공정과 마찬가지이다. 도 7 (b)와 같이, 제1 레지스트 패턴 (1a)을 형성한 후, 도 7 (c)에 나타낸 바와 같이 반도체 기판 (3)의 선택된 영역을 전자선 차폐판 (6)으로 차폐하고, 그 외의 영역에 대해서 전자선을 조사한다.
이어서, 도 7 (d)의 공정에서 제2 레지스트 (2)를 형성하고, 도 7 (e)의 공정에서 가열 처리를 행하면 전자선을 조사한 영역에서는 가교층이 형성되지 않고, 전자선 조사를 차폐한 영역에서만 가교층 (4)이 형성된다.
그 후의 도 7 (f)의 공정은 도 3 (f)의 공정과 마찬가지이기 때문에 설명은 생략한다.
이렇게 해서 도 7 (f)에 나타낸 바와 같이, 반도체 기판 (3)의 선택된 영역에서는 제1 레지스트 패턴 (1a)상에 가교층 (4)을 형성하고, 그 외의 영역에서는 제1 레지스트 패턴 (1a)상에 가교층을 형성하지 않도록 하는 것이 가능하다. 이에따라, 동일 반도체 기판상에서 다른 크기의 미세 홀 또는 미세 스페이스를 형성할 수 있다.
이상, 반도체 기판 (3)상에 미세 분리 레지스트 패턴을 형성하는 형성 방법에 대해서 상세히 설명하였지만, 본 발명의 미세 분리 레지스트 패턴은 반도체 기판 (3)상에 한정되지 않고, 반도체 장치의 제조 공정에 따라서 실리콘 산화막 등의 절연층상에 형성하는 경우도 있으며, 또 폴리실리콘막 등의 도전층상에 형성하는 경우도 있다.
이와 같이 본 발명의 미세 분리 레지스트 패턴의 형성은 특히 기재 막으로 제약되는 것은 아니며, 레지스트 패턴을 형성할 수 있는 기재위라면 어떠한 경우에도 적용 가능하고, 필요에 따른 기재위에 형성되는 것이다. 이들을 총칭하여 반도체 기재라 칭하기로 한다.
또한, 본 발명에서는 상술한 바와 같이 형성한 미세 분리 레지스트 패턴을 마스크로 하고, 기재의 각종 박막을 엣칭하여 기재 박막에 미세 스페이스 또는 미세 홀을 형성하고 반도체 장치를 제조하는 것이다.
또한, 본 발명은 제2 레지스트 재료 및 재료 조성, 또는 가열하여 가교하는 시간 (MB 시간)을 적절히 설정하고, 제1 레지스트 패턴 (1a)상에 가교층 (4)을 형성하여 얻어진 미세 분리 레지스트 패턴 (제2 레지스트 패턴 2a)을 마스크로 하고, 반도체 기재를 엣칭함으로써 엣칭 후의 기재 패턴의 측벽 표면이 조면화되는 효과가 있다.
<실시 형태 2>
도 8은 본 발명의 실시 형태 2의 미세 분리 레지스트 패턴의 형성 방법을 설명하기 위한 공정 흐름도이다. 도 1 및 도 8을 참조하여 이 실시 형태 2의 미세 분리 패턴의 형성 방법 및 이것을 이용한 반도체 장치의 제조 방법을 설명하겠다.
도 8 (a)에 나타낸 바와 같이, 반도체 기판 (3)의 내부에 약간의 산성 물질을 함유하는 제1 레지스트(11)를 도포한다. 제1 레지스트 (11)은 프리 베이킹 (70 내지 100℃에서 1분 정도의 열 처리)를 행한 후, Hg 램프의 g선 또는 i선을 사용하고, 도 1과 같은 패턴을 포함한 마스크를 사용하여 투영 노광한다 (도 8에서는 생략하였다).
여기에서 사용하는 제1 레지스트 (11)의 재료로서는 실시 형태 1에서 설명한 것이 유효하게 사용된다. 그의 상세한 설명은 중복을 피하기 위해서 생략한다. 또한, 제1 레지스트 (11)에 포함시키는 산으로서는 구체적으로 카르복실산계의 저분자산 등이 바람직하다.
그 후, 필요에 따라서 PEB (10 내지 130℃)로 열 처리하고, 포토레지스트의 해상도를 향상시킨 후, TMAH (테트라메틸암모늄히드록사이드)의 약 2.0 중량% 희석 수용액을 사용하여 현상한다. 도 8 (b)는 이렇게 해서 형성된 제1 레지스트 패턴 (11a)을 나타내는 것이다.
그 후, 필요에 따라서 포스트 디벨롭핑 베이킹을 행하는 경우도 있다. 이 열처리는 후의 혼합 반응에 영향을 주기 때문에 적절한 온도로 설정할 필요가 있다. 이상은 산을 포함하는 제1 레지스트 (11)를 사용한다는 점을 별도로 하면 공정으로서는 종래의 레지스트 공정에 의한 레지스트 패턴의 형성과 동일하다.
다음에, 도 8 (b)의 패턴 형성 후, 도 8 (c)에 나타낸 바와 같이 반도체 기판 (웨이퍼) (3)상에 산의 존재에 의해 가교하는 가교성 화합물을 포함하고, 제1 레지스트 (11)를 용해하지 않은 용제에 녹여진 제2 레지스트 (12)를 도포한다.
여기에서 사용하는 제2 레지스트 (12)의 재료 및 그의 용매는 실시 형태 1에서 설명한 것과 동일한 것을 적용할 수 있고, 또한 유효하다. 상세한 설명은 중복을 피하기 위해서 생략한다.
제2 레지스트 (12)를 도포한 후, 필요에 따라서 이것을 베이킹한다. 이 열 처리는 후의 혼합 반응에 영향을 주기 때문에 적절한 온도로 설정하는 것이 바람직하다.
이어서, 도 8 (d)에 나타낸 바와 같이 반도체 기판 (3)을 열 처리 (60 내지 130℃)하고, 제1 레지스트 (11a)에 포함되는 약간의 산성 물질로부터의 산의 공급에 의해, 제2 레지스트 (12)의 제1 레지스트 패턴 (11a)과의 계면에서 가교 반응을 일으키게 한다. 이에 따라, 제1 레지스트 패턴 (11a)을 피복하도록 가교 반응을 일으킨 가교층 (14)이 제2 레지스트 (12) 중에 형성된다.
이어서, 도 8 (f)에 나타낸 바와 같이, 우선 제1 레지스트 패턴 (11a)을 용해하지 않은 물과 수용성의 유기 용매 (예를 들어 프로판올)와의 혼합 용액으로 세정하고, 다음에 물로 세정함으로써 가교되지 않은 제2 레지스트 (12)를 박리한다. 이상의 처리에 의해 홀 내경, 또는 분리폭을 축소하고, 또한 고립된 나머지 패턴의 면적을 확대한 레지스트 패턴을 얻는 것이 가능해진다.
이상과 같이, 본 실시 형태 2에서의 제1 레지스트 (11)는, 이 제1 레지스트(11) 자체에 산을 포함하도록 조정되어 있고, 열 처리에 의해 그 산을 확산시켜 가교시키도록 하고 있기 때문에 노광에 의해 산을 발생시킬 필요가 없다. 제1 레지스트 (11)에 포함시키는 산으로서는 카르복실산계의 저분자 산 등이 적합하지만, 제1 레지스트 (11)에 혼합시키는 것이 가능하다면 특히 한정되지 않는다.
또한, 이와 같이 해서 제2 레지스트 패턴 (12a)을 각종 반도체 기재위에 형성하고, 이것을 마스크로 하여 반도체 기재에 미세한 분리 스페이스 또는 미세 홀 등을 형성할 수 있는 것은 앞서 설명한 실시 형태 1과 동일하다.
<실시 형태 3>
도 9는 본 발명 실시 형태 3의 미세 분리 레지스트 패턴의 형성 방법을 설명하기 위한 공정 흐름도이다. 도 1 및 도 9를 참조하여 본 실시 형태 3의 미세 분리 레지스트 패턴의 형성 방법 및 이것을 사용한 반도체 장치의 제조 방법을 설명하겠다.
우선, 도 9 (a)에 나타낸 바와 같이, 반도체 기판 (3)에 제1 레지스트 (21)를 도포한다. 제1 레지스트 (21)에 프리베이킹 (70 내지 100℃에서 1분 정도의 열 처리)를 행한 후, 제1 레지스트 (21)의 감광 파장에 따라서 예를 들어, Hg 램프의 g선 또는 i선을 사용하고 도 1과 동일한 패턴을 포함하는 마스크를 사용하여 투영 노광한다 (도 9 중에서는 도시를 생략한다). 필요에 따라서 PEB (10 내지 130℃)로 열 처리하여 포토레지스트의 해상도를 향상시킨 후, TMAH (테트라메틸암모늄하이드로옥시드)의 약 2.0 중량% 희석 수용액을 사용하여 현상한다. 도 9 (b)는 이렇게 형성된 제1 레지스트 패턴 (21a)을 나타낸다.
그 후, 필요에 따라서 포스트 디벨롭핑 베이킹을 행하는 경우도 있다. 이 열처리는 후의 혼합 반응에 영향을 주기 때문에 적절한 온도로 설정할 필요가 있다. 이상은, 공정으로서는 종래의 레지스트 공정에 의한 레지스트 패턴의 형성 방법과 동일하다.
도 9 (b)의 패턴 형성 후, 도 9 (c)에 나타낸 바와 같이 반도체 기판 (웨이퍼) (3)을 산성 용액으로 침지 처리한다. 그 처리 방법은 통상의 패들 현상의 방식일 수 있다. 또한, 산성 용액을 증발 (또는 분무)시킬 수 있다. 또한, 이 경우의 산성 용액은 유기산, 무기산 어느 것일 수 있다. 구체적으로는, 예를 들어 저농도의 아세트산을 바람직한 예로서 들 수 있다. 이 공정에서 산이 제1 레지스트 패턴 (21a)의 계면 근방에 스며들고 산을 포함하는 얇은 층이 형성된다. 그 후, 필요에 따라서 순수를 사용하여 린스한다.
그 후, 도 9 (e)에 나타낸 바와 같이, 제1 레지스트 패턴 (21a) 위에 산의 존재에 의해 가교하는 가교성 화합물을 포함하고, 제1 레지스트 패턴 (21a)을 용해하지 않은 용제에 녹여진 제2 레지스트 (22)를 도포한다.
여기에서 사용하는 제2 레지스트 (22)의 구성, 및 그의 용매는 실시 형태 1에서 서술한 것과 동일한 것을 유효하게 사용할 수 있다. 중복을 피하기 위해서 그 상세한 설명은 생략한다. 이어서, 제2 레지스트 (22)의 도포 후, 필요에 따라서 제2 레지스트 (22)를 프리 베이킹한다. 이 열 처리는 후의 혼합 반응에 영향을 주기 때문에 적절한 온도로 설정한다.
이어서, 도 9 (f)에 나타낸 바와 같이, 반도체 기판 (3)을 열 처리 (60 내지130℃)하여 가교 반응을 행하고, 제1 레지스트 패턴 (21a)으로부터의 산을 확산시켜 제2 레지스트 (22)의 제1 레지스트 패턴 (21a)과의 계면에서 가교 반응을 일으키게 한다. 이에 따라, 제1 레지스트 패턴 (21a)을 피복하도록 가교 반응을 일으킨 가교층 (24)이 제2 레지스트 (22) 중에 형성된다.
이어서, 도 9 (g)에 나타낸 바와 같이, 우선 제1 레지스트를 용해하지 않은 물과 수용성의 유기 용매 (예를 들어, 프로판올)의 혼합 용액으로 세정하고, 이어서 물로 세정하고, 건조함으로써 가교하지 않은 제2 레지스트 (22)를 박리한다. 이상의 처리에 의해 홀 내경, 또는 분리 폭을 축소 또는 고립된 나머지 패턴의 면적을 확대한 레지스트 패턴을 얻는 것이 가능해진다.
이상과 같이 이 실시 형태 3에 따르면 제1 레지스트 패턴 (21a)상에 제2 레지스트 (22)의 막을 형성하기 전, 산성 액체에 의한 표면 처리를 행하고 열 처리에 의해 산을 확산시켜 가교하도록 하기 때문에 노광 처리에 의해 제1 레지스트에 산을 발생시키는 공정을 필요로 하지 않는다.
또한, 이와 같이 하여 제2 레지스트 패턴 (22a)을 각종 반도체 기판상에 형성하고, 이것을 마스크로 하여 반도체 기판상에 미세한 분리 스페이스 또는 미세 홀 등을 형성하고, 반도체 장치를 제조하는 것은 앞서 서술한 실시 형태 1 및 2와 동일하다.
<실시예>
이어서, 상기 각 실시 형태에 관련된 실시예에 대해서 설명하겠다. 하나의 실시예가 하나 이상의 실시 형태와 관련되는 경우가 있기 때문에 제1 레지스트 재료, 제2 레지스트 재료 및 미세 레지스트 패턴 형성의 각 실시예로 정리해서 설명하기로 한다.
우선, 제1 레지스트 재료에 관한 실시예 1 내지 4를 설명하겠다.
<실시예 1>
제1 레지스트로서 노볼락 수지와 나프토퀴논디아지드로 구성되고, 용매로서 락트산 에틸과 프로필렌글리콜모노에틸아세테이트를 사용한 미쯔비시 가가꾸사 제품인 i선 레지스트를 사용하여 레지스트 패턴을 형성하였다.
우선, 상기 레지스트를 Si 웨이퍼상에 적가하고, 회전 도포한 후, 85 ℃/70초로 프리 베이킹을 행하고 레지스트 중의 용매를 증발시켜 제1 레지스트를 막 두께 약 1.0 ㎛로 형성하였다.
다음에 노광 장치로서 i선 축소 투영 노광 장치를 사용하고 노광 마스크로서 도 1에 나타낸 마스크를 사용하여 제1 레지스트를 노광하였다. 다음에, 120 ℃/70초로 PEB 처리를 행하고 이어서, 알칼리 현상액 (도꾜 오까 고교사 제품, NMD3)을 사용하여 현상을 행하여 도 10에 나타낸 분리 크기를 갖는 레지스트 패턴을 얻었다.
<실시예 2>
제1 레지스트로서 노볼락 수지와 나프토퀴논디아지드로 구성되고, 용매로서 2-헵타논을 사용한 스미또모 가가꾸 고교사 제품인 i선 레지스트를 사용하여 레지스트 패턴을 형성하였다.
우선, 상기 레지스트를 Si 웨이퍼상에 적가하고, 회전 도포함으로써 막 두께약 0.8 ㎛가 되도록 막형성하였다. 이어서, 85 ℃/70초로 프리 베이킹을 행하고, 레지스트 중의 용매를 건조시켰다. 이어서, i선 축소 투영 노광 장치를 사용하고 도 1에 나타낸 마스크를 사용하여 노광을 행하였다.
다음에, 120 ℃/70초로 PEB 처리를 행하고, 이어서 알칼리 현상액 (도꾜 오까사 제품, NMD3)을 사용하여 현상하고 도 11에 나타낸 분리 크기를 갖는 레지스트 패턴을 얻었다.
<실시예 3>
제1 레지스트로서 도꾜 오까사 제품인 화학 증폭형 엑시머 레지스트를 사용하여 레지스트 패턴을 형성하였다.
우선, 상기 레지스트를 Si 웨이퍼상에 적가하고, 회전 도포함으로써 막 두께 약 0.8 ㎛가 되도록 막형성하였다. 이어서, 90 ℃/90초로 프리 베이킹을 행하고 레지스트 중의 용매를 건조시켰다. 이어서, KrF 엑시머 축소 투영 노광 장치를 사용하고 도 1에 나타낸 마스크를 사용하여 노광을 행하였다.
다음에, 100 ℃/90초로 PEB 처리를 행하고, 이어서 알칼리 현상액 (도꾜 오까사 제품, NMD-W)를 사용하여 현상하고, 도 12에 나타낸 레지스트 패턴을 얻었다.
<실시예 4>
제1 레지스트로서 t-Boc화 폴리히드록시스티렌과 산 발생제로 구성되는 미쯔덴 가세이사 제품인 화학 증폭형 레지스트 (MELKER, 문헌 [J. Vac, Sci, Technol., Bll(6)2773, 1993] 참조)를 사용하여 레지스트 패턴을 형성하였다.
우선, 상기 레지스트를 Si 웨이퍼상에 적가하고, 회전 도포함으로써 막 두께약 0.52 ㎛가 되도록 막형성하였다. 이어서, 120 ℃/180초로 베이킹를 행하고 레지스트 중의 용매를 증발시켰다. 이어서, 이 레지스트상에 대전 방지막으로서 쇼와덴꼬사 제품인 에스페이서 ESP-100을 동일하게 회전 도포한 후, 80 ℃/120초로 베이킹을 행하였다.
다음에, EB 묘화 장치를 사용하여 17.4 μC/cm2로 묘화하였다. 다음에, 80 ℃/120초로 PEB를 행한 후, 순수를 사용하여 대전 방지막을 박리하고, 이어서 TAMH 알칼리 현상액 (도꾜 오까사제, NMD-W)을 사용하여 레지스트 패턴을 현상하였다. 그 결과, 도 13에 나타낸 약 0.2 ㎛의 EB 레지스트 패턴을 얻었다.
이어서, 제2 레지스트 재료에 관한 실시예 5 내지 12를 설명하겠다.
<실시예 5>
제2 레지스트 재료로서 1 L의 메스플라스크를 사용하여 세끼스이 가가꾸사 제품인 폴리비닐아세탈 수지, 에스렉 KW3, 및 KW1의 20 중량% 수용액 각각 100 g에 순수 400 g를 첨가하고, 실온에서 6시간 교반 혼합하여 폴리비닐아세탈 수지 KW3 및 KW1의 5 중량% 수용액을 각각 얻었다.
<실시예 6>
제2 레지스트 재료로서 실시예 5의 폴리비닐아세탈 수지를 폴리비닐알코올, 옥사졸린 함유 수용성 수지 (닛본 쇼꾸바이사 제품, 에포크로스 WS500), 스티렌-무수 말레인산 공중합체 (ARCO 케미칼사 제품, SMA1000, 1440H)로 변경한 것 이외는, 실시예 5와 마찬가지로 하여 각각의 5 중량% 수용액을 얻었다.
<실시예 7>
제2 레지스트 재료로서 1 L의 메스플라스크를 사용하여 메톡시메틸올멜라민 (미쯔이 사이나미드사 제품, 자이멜370) 100 g과 순수 780 g, IPA 40 g을 실온에서 6시간 교반 혼합하고, 약 10 중량%의 메틸올멜라민 수용액을 얻었다.
<실시예 8>
제2 레지스트 재료로서 1 L의 메스플라스크를 사용하여 (N-메톡시메틸)메톡시에틸우레아 100 g, (N-메톡시메틸)히드록시에틸렌우레아 100 g, N-메톡시메틸우레아 100 g 중에 각각 순수 860 g, IPA 40 g을 실온에서 6시간 교반 혼합하고, 각각 약 10 중량%의 에틸렌우레아 수용액을 얻었다.
<실시예 9>
제2 레지스트 재료로서 실시예 5에서 얻은 폴리비닐아세탈 KW3 수용액 160 g과 실시예 7에서 얻은 메톡시메틸올멜라민 수용액 20 g, 순수 20 g을 실온에서 6시간 교반 혼합하여 수용성 수지와 수용성 가교제의 혼합 용액을 얻었다.
<실시예 10>
제2 레지스트 재료로서 실시예 5에서 얻은 폴리비닐아세탈 KW3 수용액 160 g과 실시예 8에서 얻은 (N-메톡시메틸)메톡시에틸렌우레아 수용액 20 g, (N-메톡시메틸)히드록시에틸렌우레아 20 g, N-메톡시메틸우레아 20 g 중에 각각 순수 20 g를 실온에서 6시간 교반 혼합하여 3종의 수용성 수지와 수용성 가교제의 혼합 용액을 얻었다.
<실시예 11>
제2 레지스트 재료로서 실시예 5에서 얻은 폴리비닐아세탈 KW3 수용액 160 g과 실시예 8에서 얻은 메톡시에틸렌우레아 수용액 10 g, 20 g 및 30 g과 순수 20 g을 각각 실온하에서 6시간 혼합하였다. 그 결과, 폴리비닐아세탈 수지에 대한 수용성 가교제인 메톡시에틸렌우레아의 농도가 약 11 중량%, 20 중량% 및 27 중량%인 3종의 제2 레지스트 수용액을 얻었다.
<실시예 12>
제2 레지스트로서 실시예 5에서 얻은 5 중량%의 폴리비닐아세탈 수지 수용액 100 g에 실시예 6에서 얻은 수용성 수지 용액 중, 폴리비닐알코올 수지의 5 중량% 수용액을 35.3 g 및 72.2 g 혼합하고, 실온하에서 6시간 교반 혼합하여 폴리비닐아세탈 수지와 폴리비닐알코올 수지의 혼합비가 다른 혼합 용액을 얻었다.
이어서, 미세 레지스트 패턴 형성에 관한 실시예 13 내지 22에 대해서 설명하겠다.
<실시예 13>
실시예 1에서 얻은 제1 레지스트 패턴이 형성된 Si 웨이퍼상에 실시예 12에서 얻은 제2 레지스트 재료를 적가하고, 회전 도포한 후, 85 ℃/70초로 프리 베이킹을 행하여 제2 레지스트막을 형성하였다.
다음에 120 ℃/90초로 믹싱 베이킹 (MB)을 행하고 가교 반응을 진행시켰다. 이어서, 비가교층을 이소프로필알코올 수용액으로 10초간 정지 세정하고, 다시 물로 60초간 세정함으로써 용해 제거하고 다시 회전 건조하였다.
이어서, 110℃로 포스트 베이킹을 행함으로써 제1 레지스트 패턴상에 제2 레지스트 가교층을 형성하고 도 14에 나타낸 바와 같이 제2 레지스트 패턴을 형성하였다.
도 14에서, 폴리비닐아세탈 수지와 폴리비닐알코올 수지의 혼합비를 바꾸어 가교층을 형성하고, 그 후의 홀의 직경을 측장 부분으로 하여 수용성 수지의 혼합비를 바꾸어 가교층 형성 후의 레지스트 패턴 크기 (홀 크기)를 측정하였다.
이 경우, 도 15의 표에 나타낸 바와 같이, 폴리비닐아세탈 수지와 폴리비닐알코올 수지의 혼합비를 바꿈으로써 제1 레지스트상에 형성되는 가교층의 두께를 제어하는 것이 가능하다는 것을 알았다.
<실시예 14>
실시예 2에서 얻은 제1 레지스트 패턴이 형성된 Si 웨이퍼상에 실시예 5에서 얻은 KW3의 수지 수용액을 제2 레지스트 재료로서 적가하고, 회전 도포한 후, 85 ℃/70초로 프리 베이킹을 행하고, 제2 레지스트막을 형성하였다.
이어서, i선 노광 장치를 사용하여 웨이퍼에 전면 노광을 행하였다. 또한, 150 ℃/90초로 믹싱 베이킹 (MB)을 행하여 가교 반응을 진행시켰다.
이어서, 비가교층을 이소프로필알코올 수용액으로 10초간 정지 세정하고, 다시 물로 60초간 세정함으로써 용해 제거하고 다시 회전 건조하였다.
이어서, 110℃에서 포스트 베이킹을 행함으로써 제1 레지스트 패턴상에 제2레지스트 가교층을 형성하고, 도 16에 나타낸 바와 같이 제2 레지스트 패턴을 형성하였다. 또한, 도면 중 0.36 ㎛의 값은 가교층을 형성하기 전의 홀 크기를 나타내는 것이다.
도 16에서, 전면 노광을 행한 경우와 행하지 않은 경우에 대해서 가교층 형성 후의 레지스트 패턴 크기 (홀 크기)를 측정하였다.
도 17에 나타낸 바와 같이, 가교층을 형성하기 전의 제1 레지스트 홀 패턴 크기 0.36 ㎛가 전면 노광을 행한 경우에는 약 0.14 ㎛, 전면 노광을 행하지 않은 경우에는 약 0.11 ㎛로 축소되었다.
이 경우, MB 전에 전면 노광을 행함으로써 행하지 않은 경우와 비교하여 가교 반응이 보다 진행되고, 제1 레지스트 표면에 가교층이 두껍게 형성되는 것을 알았다.
<실시예 15>
실시예 2에서 얻은 제1 레지스트 패턴이 형성된 Si 웨이퍼상에 실시예 11에서 얻은 폴리비닐아세탈 수지와 에틸렌우레아 (20 중량%)의 혼합 용액을 제2 레지스트로서 사용하였다.
제2 레지스트 재료를 적가하고, 회전 도포한 후 105 ℃/60초, 115 ℃/60초 및 125 ℃/60초의 3 종류의 조건으로 MB를 행하고 가교 반응을 행하였다.
다음에, 비가교층을 이소프로필알코올 수용액으로 10초간 정지 세정하고, 다시 물로 60초간 세정함으로써 용해 제거하고 다시 회전 건조하였다.
이어서, 110℃에서 포스트 베이킹을 행함으로써 제1 레지스트 패턴상에 제2 레지스트 가교층을 형성하고, 도 18에 나타낸 바와 같이 제2 레지스트 패턴(홀 패턴, 라인 패턴 및 고립된 나머지 패턴)을 형성하였다.
도 18에서, MB 온도를 바꾸어 가교층 형성 후의 각 레지스트 패턴의 측장 부분의 크기를 측정하였다.
도 19의 표에 나타낸 바와 같이, 실시예 2에서 형성한 0.36 ㎛ 크기의 홀 패턴의 내경, 및 라인 패턴과 고립된 나머지 패턴에서의 스페이스 크기 (0.40 ㎛)가 가교층 형성 후의 레지스트 패턴에서는 축소되어 있고, 그 축소량은 MB 온도가 높아짐과 동시에 증대되었다.
이 점으로부터 MB의 온도 제어에 의해 정밀하게 가교 반응의 제어가 가능한 것을 알았다.
<실시예 16>
실시예 2에서 얻은 제1 레지스트 패턴이 형성된 Si 웨이퍼상에 실시예 5에서 얻은 폴리비닐아세탈 수용액, 실시예 10에서 얻은 폴리비닐아세탈 수지 수용액과 수용성 가교제인 메톡시에틸렌우레아의 농도가 다른 3 종류의 혼합 용액을 제2 레지스트로서 사용하였다.
제2 레지스트 재료를 적가하고, 회전 도포한 후, 115 ℃/60초로 믹싱 베이킹 (MB)을 행하고 가교 반응을 행하였다.
이어서, 비가교층을 이소프로필알코올 수용액으로 10초간 정지 세정하고, 다시 물로 60초간 세정함으로써 용해 제거하고 다시 회전 건조하였다.
이어서, 110℃로 포스트 베이킹을 행함으로써 제1 레지스트 패턴상에 제2 레지스트 가교층을 형성하고 도 20에 나타낸 바와 같이 제2 레지스트 패턴을 형성하였다.
도 20에서, 수용성 가교제의 농도를 바꾼 경우의 가교층 형성 후의 레지스트 패턴 크기 (홀 크기)를 측정하였다.
그 결과, 도 21의 표에 나타낸 바와 같이 실시예 2에서 형성한 약 0.36 ㎛ 크기의 홀 패턴의 내경은 축소되어 있고, 그 축소량은 수용성 가교제의 혼합량이 증가할수록 커졌다.
이 점으로부터 수용성 재료의 혼합비를 조정함으로써 정밀하게 가교 반응을 제어할 수 있음을 알았다.
<실시예 17>
실시예 3에서 얻은 제1 레지스트 패턴이 형성된 Si 웨이퍼상에 실시예 5에서 얻은 폴리비닐아세탈 수용액, 실시예 10에서 얻은 폴리비닐아세탈 수지 수용액과 수용성 가교제인 (N-메톡시메틸)-디메톡시에틸렌우레아 혼합 수용액, (N-메톡시메틸)메톡시히드록시에틸렌우레아, N-메톡시메틸우레아의 혼합 용액을 제2 레지스트로서 사용하였다. 제2 레지스트 재료를 적가하고, 회전 도포한 후 105 ℃/60초로 믹싱 베이킹 (MB)하여 가교 반응을 행하였다.
이어서, 비가교층을 이소프로필알코올 수용액으로 10초간 정지 세정하고 다시 물로 60초간 세정함으로써 용해 제거하고 다시 회전 건조하였다.
이어서, 110 ℃로 포스트 베이킹을 행함으로써 제1 레지스트 패턴상에 제2 레지스트 가교층을 형성하고 도 20에 나타낸 것과 마찬가지로 제2 레지스트 패턴을 형성하였다.
도 20에서, 수용성 가교제의 종류를 바꾸어 가교층 형성 후의 레지스트 패턴 크기 (홀 크기)를 측정하였다.
그 결과, 도 22 표에 나타낸 바와 같이, 실시예 3에서 형성한 약 0.24 ㎛ 크기의 홀 패턴의 내경은 축소되어 있고, 그 축소량은 수용성 가교제의 차이에 의해 차가 확인되었다.
이 점으로부터 혼합하는 수용성 재료의 종류 차이에 의해 가교 반응의 제어가 가능한 것을 알았다.
<실시예 18>
실시예 3에서 얻은 제1 레지스트 패턴이 형성된 Si 웨이퍼상에 폴리비닐아세탈 수지 수용액과 수용성 가교제인 N-메톡시메틸-히드록시메톡시에틸렌우레아 혼합 수용액을 제2 레지스트로서 사용하였다.
제2 레지스트 재료를 적가하고, 회전 도포한 후, 소정의 온도로 60초의 믹싱 베이킹 (MB)을 행하고 가교 반응을 행하였다.
이어서, 비가교층을 이소프로필알코올 수용액으로 10초간 정지 세정하고, 다시 물로 60초간 세정함으로써 용해 제거하고, 다시 회전 건조하였다.
이어서, 110℃에서 포스트 베이킹을 행함으로써 제1 레지스트 패턴상에 제2레지스트 가교층을 형성하고, 도 20에 나타낸 것과 마찬가지로 제2 레지스트 패턴을 형성하였다.
도 20에서, 수용성 가교제량과 믹싱 베이킹 온도 (MB 온도)를 바꾸어 가교층 형성 후의 레지스트 패턴 크기 (홀 크기)를 측정하였다.
그 결과, 도 23 표에 나타낸 바와 같이, 실시예 3에서 형성한 약 0.24 ㎛의 레지스트 패턴 크기는 축소되어 있고, 수용성 가교제량, MB 온도에 의해 차이가 확인되었다.
이 점으로부터 본 발명은 광 조사에 의해 산을 발생하는 화학 증폭형 레지스트를 사용한 경우에도 가교 반응에 의한 레지스트 패턴 크기의 제어가 가능한 것을 알았다.
<실시예 19>
실시예 3에서 얻은 제1 레지스트 패턴이 형성된 Si 웨이퍼상에 실시예 6에서 얻은 폴리비닐알코올 수용액, 및 실시예 8에서 얻은 (N-메톡시메틸)디메톡시에틸렌우레아와 폴리비닐알코올을 우레아의 혼합량이 10 중량%가 되도록 조정한 용액을 제2 레지스트 재료로서 사용하였다.
제2 레지스트 재료를 적가하고, 회전 도포한 후, 95, 105 및 115 ℃/60초의 믹싱 베이킹 (MB)을 행하고 가교 반응을 행하였다.
이어서, 비가교층을 이소프로필알코올 수용액으로 1분간 정지 현상하고, 다시 물로 약 1분간 세정함으로써 용해 제거하고 다시 회전 건조하였다.
이어서, 110℃에서 포스트 베이킹을 행함으로써 제1 레지스트 패턴상에 제2레지스트 가교층을 형성하고, 도 20에 나타낸 것과 마찬가지로 제2 레지스트 패턴을 형성하였다.
도 20에서, 가교제를 혼합한 경우와 하지 않은 경우에 대해서, 믹싱 베이킹 온도 (MB 온도)를 바꾸어 가교층 형성 후의 레지스트 패턴 크기 (홀 크기)를 측정하였다.
그 결과, 도 24의 표에 나타낸 바와 같이 실시예 3에서 형성한 약 0.24 ㎛의 레지스트 홀 크기는 축소되어 있고, 가교제를 첨가함으로써 가교 반응이 보다 촉진되며 가열 처리 온도에 의해 축소량이 용이하게 제어 가능하고 제어 범위도 넓어지는 것을 알았다.
<실시예 20>
실시예 3에서 얻은 제1 레지스트 패턴이 형성된 20.32cm(8인치) Si 웨이퍼상에 실시예 6에서 얻은 폴리비닐알코올 수용액, 실시예 19에서 얻은 폴리비닐알코올과 에틸렌우레아 (10 중량%)의 혼합 용액을 제2 레지스트 재료로서 사용하였다.
제2 레지스트 재료를 적가하고, 회전 도포한 후, 115 ℃/60초의 믹싱 베이킹 (MB)을 행하고, 가교 반응시켰다.
이어서, 비가교층의 용해 제거를 물만으로 60, 180 및 300초간 세정, 및 이소프로필알코올 수용액으로 10초간 정지 세정하고, 다시 물로 50초간 세정하여 실시하고, 이어서 110℃에서 포스트 베이킹을 행함으로써 축소 패턴을 얻었다.
이어서, 얻어진 패턴에 대해서 KLA 결함 장치를 사용하여 결함, 이물 검사를 행한 결과, 도 25의 표에 나타낸 바와 같이 물 만을 사용하여 세정한 경우에는 8 인치 웨이퍼면내에 얼룩 상의 결함, 및 용해 잔사가 다수 관찰되었지만, 이소프로필알코올 수용액으로 세정하고 다시 물로 세정한 경우에는 얼룩상의 결함, 잔사는 전혀 관찰되지 않았다. 또한, 수용성 가교제를 혼합한 경우에는 미가교 부분의 용해성도 향상되기 때문에 세정 후의 얼룩, 잔사도 감소하는 것을 알았다.
용해력이 높은 용액으로 세정하고, 이어서 물로 세정하는 2단계 세정 방법이 용해 잔사가 없는 유효한 방법인 것을 알았다.
<실시예 21>
실시예 4에서 얻은 제1 레지스트 패턴이 형성된 Si 웨이퍼상에 실시에 5에서 얻은 폴리비닐아세탈 KW3 수용액, 실시예 10에서 얻은 폴리비닐아세탈 수지 KW3 수용액과 수용성 가교제인 메톡시에틸렌우레아 혼합 수용액, 실시예 19에서 조정한 폴리비닐알코올과 메톡시에틸렌우레아 (10 중량%)의 혼합 용액을 제2 레지스트로서 사용하였다.
제2 레지스트 재료를 적가하고, 회전 도포한 후, 85 ℃/70초로 프리 베이킹을 행하고, 제2 레지스트막을 형성하였다.
이어서, 105 및 115 ℃/60초로 믹싱 베이킹 (MB)를 행하고, 가교 반응시켰다.
이어서, 비가교층을 이소프로필알코올 수용액으로 10초간 정지 세정하고, 다시 물로 60초간 세정함으로써 용해 제거하고 다시 회전 건조하였다.
이어서, 110℃에서 포스트 베이킹을 행함으로써 제1 레지스트 패턴상에 제2레지스트 가교층을 형성하고, 도 20에 나타낸 것과 마찬가지로 제2 레지스트 패턴을 형성하였다.
도 20에서, 가교제를 바꾸어 가교층 형성 후의 레지스트 패턴 크기 (홀 크기)를 측정하였다.
그 결과, 도 26 표에 나타낸 바와 같이, 실시예 4에서 형성한 약 0.2 ㎛ 크기의 레지스트 패턴의 크기는 축소되어 있고, 그 축소량은 수용성 수지의 차이에 의해 차가 확인되었다.
이 점으로부터, 본 발명은 t-Boc화 폴리히드록시스티렌과 산 발생제로 구성되는 화학 증폭형 EB 레지스트를 사용한 경우에도 가교 반응에 의한 레지스트 패턴 크기의 제어가 가능한 것을 알았다.
<실시예 22>
실시예 2에서 얻은 제1 레지스트 패턴상에 선택적으로 전자선을 조사하였다. 전자선의 조사량은 50 μC/cm2를 조사하였다.
다음에, 실시예 11에서 얻은 폴리비닐아세탈 수지 수용액과 수용성 가교제인 메톡시에틸렌우레아 (10 중량%) 혼합 수용액을 제2 레지스트로서 전자선을 조사한 레지스트 패턴상에 도포하였다. 도포는 제2 레지스트 재료를 적가하고, 회전 도포함으로써 행하고, 다시 110 ℃/60초로 믹싱 베이킹 (MB)을 행하여 가교 반응시켰다.
이어서, 비가교층을 이소프로필알코올 수용액으로 10초간 정지 세정하고, 다시 물로 60초간 세정함으로써 용해 제거하고 다시 회전 건조하였다.
이어서, 110℃에서 포스트 베이킹을 행함으로써 제1 레지스트 패턴상에 선택적으로 제2 레지스트 가교층을 형성하고, 도 20에 나타낸 것과 마찬가지로 제2 레지스트 패턴을 형성하였다.
도 20에서, 전자선 조사 부분과 전자선 미조사 부분에 대해서 가교층 형성 후의 레지스트 패턴 크기 (홀 크기)를 측정하였다.
그 결과, 도 27의 표에 나타낸 바와 같이, 실시예 2에서 형성한 약 0.36 ㎛의 레지스트 패턴은 전자선을 조사하지 않은 부분에서는 축소되어 있고, 선택적으로 전자선을 조사한 부분에 대해서는 가교 반응이 발생하지 않으며 홀 크기의 축소가 확인되지 않았다.
이 점으로부터, 본 발명은 레지스트 패턴의 형성 후, 선택적으로 전자선을 조사함으로써 조사한 부분의 패턴에서는 반응이 생기지 않기 때문에 선택적인 레지스트 패턴의 크기 제어가 가능한 것을 알았다.
이상, 설명한 바와 같이 본 발명에 따르면 레지스트의 분리 패턴, 홀 패턴의 미세화에 있어서, 파장 한계를 초월하는 패턴 형성을 가능하게 하는 미세 분리 레지스트 패턴 형성용 재료와 그것을 이용한 미세 패턴 형성 방법을 얻을 수 있음과 동시에 얼룩상의 결함 또는 용해 잔사 등이 없는 매우 청정한 미세 패턴을 얻을 수 있다. 이에 따라 홀계 레지스트 패턴의 홀 직경을 종래보다 축소할 수 있고, 또한 스페이스계 레지스트 패턴의 분리 폭을 종래보다 축소할 수 있다.
또한, 이렇게 해서 형성한 미세 분리 레지스트 패턴을 마스크로서 사용하여 반도체 기재상에 미세 분리된 스페이스 또는 홀을 형성할 수 있다.
또한, 이러한 제조 방법에 의해 미세 분리된 스페이스 또는 홀을 갖는 반도체 장치를 얻을 수 있다.

Claims (3)

  1. 기판상에 제1 레지스트의 막을 형성하고, 상기 막에 패턴을 형성하여 산을 공급할 수 있는 제1 레지스트 패턴을 형성하는 공정, 상기 제1 레지스트 패턴상에 제1 레지스트 패턴을 용해시키지 않고, 또한 산의 존재에 의해 가교 반응을 일으키는 제2 레지스트를 형성하는 공정, 가열을 행함으로써 상기 제1 레지스트 패턴으로부터 산을 확산시켜 상기 제1 레지스트 패턴에 접하는 상기 제2 레지스트의 계면 부분에 가교막을 형성하는 처리 공정, 상기 제2 레지스트의 비가교 부분을 제거하여 제2 레지스트 패턴을 형성하는 현상 처리 공정 및 상기 제2 레지스트 패턴을 마스크로 하여 상기 기판을 엣칭하는 공정을 포함하며,
    상기 현상 처리 공정은 제1 레지스트 패턴을 용해시키지 않고 제2 레지스트를 용해시킬 수 있는 용해성이 높은 용액으로 현상하고, 다시 용해성이 낮은 용액으로 린스하는 2종 이상의 용액을 사용한 다단계 처리에 의해 행해지는 것을 특징으로 하는 패턴 형성 방법.
  2. 제1항에 있어서, 상기 용해성이 높은 용액이 제1 레지스트를 용해시키지 않는 범위에서 물에 알코올류 또는 수용성의 유기 용제를 혼합한 용액이고, 상기 용해성이 낮은 용액이 물인 것을 특징으로 하는 패턴 형성 방법.
  3. 제1항 또는 제2항에 기재된 패턴 형성 방법을 사용하는 반도체 장치의 제조 방법.
KR1019980038862A 1998-01-09 1998-09-19 반도체장치및그의제조방법 KR100343697B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00320598A JP3189773B2 (ja) 1998-01-09 1998-01-09 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP98-3205 1998-01-09

Publications (2)

Publication Number Publication Date
KR19990066776A KR19990066776A (ko) 1999-08-16
KR100343697B1 true KR100343697B1 (ko) 2002-09-18

Family

ID=11550948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038862A KR100343697B1 (ko) 1998-01-09 1998-09-19 반도체장치및그의제조방법

Country Status (7)

Country Link
US (1) US6319853B1 (ko)
JP (1) JP3189773B2 (ko)
KR (1) KR100343697B1 (ko)
CN (1) CN1131545C (ko)
DE (1) DE19843179A1 (ko)
IT (1) IT1302234B1 (ko)
TW (1) TW393699B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026969B1 (ko) * 2008-01-15 2011-04-11 도오꾜오까고오교 가부시끼가이샤 포지티브형 레지스트 조성물 및 레지스트 패턴 형성 방법
US7968276B2 (en) 2008-01-15 2011-06-28 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition and method of forming resist pattern

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056555A (ja) * 1999-08-20 2001-02-27 Tokyo Ohka Kogyo Co Ltd ネガ型レジスト組成物及びそれを用いた感光材料
US6864036B2 (en) 1999-08-20 2005-03-08 Tokyo Ohka Kogyo Co., Ltd. Negative-working photoresist composition
JP2001066782A (ja) 1999-08-26 2001-03-16 Mitsubishi Electric Corp 半導体装置の製造方法並びに半導体装置
JP2001109165A (ja) * 1999-10-05 2001-04-20 Clariant (Japan) Kk パターン形成方法
US6503693B1 (en) * 1999-12-02 2003-01-07 Axcelis Technologies, Inc. UV assisted chemical modification of photoresist
JP3348715B2 (ja) 2000-02-25 2002-11-20 ティーディーケイ株式会社 レジストパターン形成方法、フレームめっき方法及び薄膜磁気ヘッドの製造方法
JP3343341B2 (ja) 2000-04-28 2002-11-11 ティーディーケイ株式会社 微細パターン形成方法及びそれに用いる現像／洗浄装置、及びそれを用いためっき方法、及びそれを用いた薄膜磁気ヘッドの製造方法
JP3355175B2 (ja) 2000-05-16 2002-12-09 ティーディーケイ株式会社 フレームめっき方法および薄膜磁気ヘッドの磁極の形成方法
KR100645835B1 (ko) * 2000-06-27 2006-11-14 주식회사 하이닉스반도체 반도체 소자의 감광막패턴 형성 방법
US6632590B1 (en) * 2000-07-14 2003-10-14 Taiwan Semiconductor Manufacturing Company Enhance the process window of memory cell line/space dense pattern in sub-wavelength process
TW536734B (en) * 2000-07-31 2003-06-11 Clariant Int Ltd Process for manufacturing a microelectronic device
JP2002049161A (ja) * 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液
US6656666B2 (en) * 2000-12-22 2003-12-02 International Business Machines Corporation Topcoat process to prevent image collapse
JP4552326B2 (ja) * 2001-01-17 2010-09-29 ソニー株式会社 微細パターン形成方法
JP2002329781A (ja) * 2001-04-27 2002-11-15 Tokyo Ohka Kogyo Co Ltd 微細ホールの埋込方法
JP3633595B2 (ja) * 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
JP4237430B2 (ja) 2001-09-13 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 エッチング方法及びエッチング保護層形成用組成物
CN100451831C (zh) * 2001-10-29 2009-01-14 旺宏电子股份有限公司 减小图案间隙或开口尺寸的方法
US20030102285A1 (en) * 2001-11-27 2003-06-05 Koji Nozaki Resist pattern thickening material, resist pattern and forming method thereof, and semiconductor device and manufacturing method thereof
EP1315043A1 (en) * 2001-11-27 2003-05-28 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
US7189783B2 (en) 2001-11-27 2007-03-13 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
KR100843888B1 (ko) * 2001-12-14 2008-07-03 주식회사 하이닉스반도체 Ｒｅｌａｃｓ 물질을 이용하여 식각 내성이 향상된포토레지스트 패턴을 형성하는 방법
JP3476081B2 (ja) * 2001-12-27 2003-12-10 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
JP3858730B2 (ja) * 2002-03-05 2006-12-20 富士通株式会社 レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP3698688B2 (ja) 2002-06-26 2005-09-21 東京応化工業株式会社 微細パターンの形成方法
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
JP2004056000A (ja) * 2002-07-23 2004-02-19 Renesas Technology Corp レジストパターン形成方法およびその方法を用いた半導体デバイスの製造方法
JP3850767B2 (ja) * 2002-07-25 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
US6767693B1 (en) 2002-07-30 2004-07-27 Advanced Micro Devices, Inc. Materials and methods for sub-lithographic patterning of contact, via, and trench structures in integrated circuit devices
US20040029047A1 (en) * 2002-08-07 2004-02-12 Renesas Technology Corp. Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
JP4104117B2 (ja) 2002-08-21 2008-06-18 東京応化工業株式会社 微細パターンの形成方法
US6884735B1 (en) * 2002-08-21 2005-04-26 Advanced Micro Devices, Inc. Materials and methods for sublithographic patterning of gate structures in integrated circuit devices
JP3850772B2 (ja) * 2002-08-21 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
JP2004093832A (ja) * 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
JP3850781B2 (ja) * 2002-09-30 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
US6818384B2 (en) * 2002-10-08 2004-11-16 Samsung Electronics Co., Ltd. Methods of fabricating microelectronic features by forming intermixed layers of water-soluble resins and resist materials
JP3675434B2 (ja) 2002-10-10 2005-07-27 東京応化工業株式会社 微細パターンの形成方法
JP3675789B2 (ja) 2002-10-25 2005-07-27 東京応化工業株式会社 微細パターンの形成方法
JP4235466B2 (ja) * 2003-02-24 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
CN100426472C (zh) * 2003-02-28 2008-10-15 富士通株式会社 耐腐蚀性膜及该膜和抗蚀剂图形和半导体器件的制造方法
JP4012480B2 (ja) * 2003-03-28 2007-11-21 Ａｚエレクトロニックマテリアルズ株式会社 微細パターン形成補助剤及びその製造法
US7235348B2 (en) * 2003-05-22 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Water soluble negative tone photoresist
JP2005003840A (ja) * 2003-06-11 2005-01-06 Clariant Internatl Ltd 微細パターン形成材料および微細パターン形成方法
EP1644427B1 (en) 2003-07-16 2009-08-19 Tokyo Ohka Kogyo Co., Ltd. Positive photoresist composition and method of forming resist pattern
JP3943058B2 (ja) 2003-07-16 2007-07-11 東京応化工業株式会社 ポジ型フォトレジスト組成物、及びレジストパターン形成方法
WO2005017617A1 (en) 2003-07-17 2005-02-24 Honeywell International Inc. Planarization films for advanced microelectronic applications and devices and methods of production thereof
KR101076623B1 (ko) 2003-07-17 2011-10-27 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 미세 패턴 형성 재료 및 이를 사용한 미세 패턴 형성방법
WO2005013011A1 (ja) 2003-08-04 2005-02-10 Fujitsu Limited レジストパターン厚肉化材料、それを用いたレジストパターンの製造方法及び半導体装置の製造方法
JP3977307B2 (ja) * 2003-09-18 2007-09-19 東京応化工業株式会社 ポジ型フォトレジスト組成物及びレジストパターン形成方法
US7033735B2 (en) * 2003-11-17 2006-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Water soluble negative tone photoresist
JP4143023B2 (ja) * 2003-11-21 2008-09-03 株式会社東芝 パターン形成方法および半導体装置の製造方法
JP4150660B2 (ja) * 2003-12-16 2008-09-17 松下電器産業株式会社 パターン形成方法
JP4282493B2 (ja) * 2004-01-15 2009-06-24 株式会社東芝 膜形成方法及び基板処理装置
JP4490228B2 (ja) 2004-06-15 2010-06-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP2006024692A (ja) * 2004-07-07 2006-01-26 Toshiba Corp レジストパターン形成方法
JP4718145B2 (ja) 2004-08-31 2011-07-06 富士通株式会社 半導体装置及びゲート電極の製造方法
JP4679997B2 (ja) 2004-08-31 2011-05-11 Ａｚエレクトロニックマテリアルズ株式会社 微細パターン形成方法
KR100640587B1 (ko) * 2004-09-23 2006-11-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
JP4583860B2 (ja) 2004-10-04 2010-11-17 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、並びに、半導体装置及びその製造方法
US7595141B2 (en) * 2004-10-26 2009-09-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
JP2006163176A (ja) * 2004-12-09 2006-06-22 Toshiba Corp パターン形成方法及び半導体装置の製造方法
KR100596037B1 (ko) 2004-12-30 2006-06-30 매그나칩 반도체 유한회사 반도체 소자의 패턴 형성 방법
JP4676325B2 (ja) 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US20060188805A1 (en) * 2005-02-18 2006-08-24 Fujitsu Limited Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
JP4678673B2 (ja) * 2005-05-12 2011-04-27 東京応化工業株式会社 ホトレジスト用剥離液
JP2007010698A (ja) * 2005-06-28 2007-01-18 Sony Corp 露光マスクの作製方法、半導体装置の製造方法、および露光マスク
US20070020386A1 (en) * 2005-07-20 2007-01-25 Bedell Daniel W Encapsulation of chemically amplified resist template for low pH electroplating
US7482280B2 (en) * 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
JP4566862B2 (ja) 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
KR100688570B1 (ko) * 2005-08-31 2007-03-02 삼성전자주식회사 식각 마스크 패턴 형성용 코팅 조성물 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
JP4657899B2 (ja) 2005-11-30 2011-03-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
JP4801477B2 (ja) * 2006-03-24 2011-10-26 富士通株式会社 レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
JP4809705B2 (ja) * 2006-03-28 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007294511A (ja) 2006-04-21 2007-11-08 Tdk Corp レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法
US7723009B2 (en) * 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
EP2048541A4 (en) 2006-08-04 2010-12-01 Jsr Corp PROCESS FOR FORMING PATTERN, COMPOSITION FOR FORMING UPPER LAYER FILM, AND COMPOSITION FOR FORMING LOWER LAYER FILM
JP4724073B2 (ja) 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4739150B2 (ja) 2006-08-30 2011-08-03 富士通株式会社 レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法
JP4801550B2 (ja) 2006-09-26 2011-10-26 富士通株式会社 レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法
JP5018307B2 (ja) 2006-09-26 2012-09-05 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
KR100867948B1 (ko) 2006-12-13 2008-11-11 제일모직주식회사 유기 절연막 형성용 감광성 수지 조성물 및 이를 포함하는소자
JP2008205118A (ja) * 2007-02-19 2008-09-04 Tokyo Electron Ltd 基板の処理方法、基板の処理システム及び記憶媒体
US7923200B2 (en) * 2007-04-09 2011-04-12 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern comprising a lactam
JP5069494B2 (ja) * 2007-05-01 2012-11-07 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細化パターン形成用水溶性樹脂組成物およびこれを用いた微細パターン形成方法
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100886219B1 (ko) * 2007-06-07 2009-02-27 삼성전자주식회사 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법
US8642474B2 (en) * 2007-07-10 2014-02-04 Advanced Micro Devices, Inc. Spacer lithography
US7829266B2 (en) 2007-08-07 2010-11-09 Globalfoundries Inc. Multiple exposure technique using OPC to correct distortion
KR101291223B1 (ko) * 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
CN101952936B (zh) * 2008-02-22 2013-09-18 布鲁尔科技公司 用于193纳米光刻法的双层光敏性可溶于显影剂的底部减反射涂层
JP4476336B2 (ja) * 2008-02-28 2010-06-09 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
US8404600B2 (en) * 2008-06-17 2013-03-26 Micron Technology, Inc. Method for forming fine pitch structures
US7745077B2 (en) * 2008-06-18 2010-06-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
JP5659872B2 (ja) 2010-10-22 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5659873B2 (ja) 2010-12-16 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5708071B2 (ja) 2011-03-11 2015-04-30 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5793399B2 (ja) * 2011-11-04 2015-10-14 富士フイルム株式会社 パターン形成方法及びその方法に用いる架橋層形成用組成物
US9443732B1 (en) * 2014-08-05 2016-09-13 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
RO130063A8 (ro) 2014-08-28 2017-06-30 Romvac Company S.A. Producerea şi utilizarea ovotransferinei moderne ()
KR102398664B1 (ko) * 2016-01-26 2022-05-16 삼성전자주식회사 반도체 소자의 제조 방법
US10175575B2 (en) * 2016-06-01 2019-01-08 Jsr Corporation Pattern-forming method and composition
JP2019078810A (ja) * 2017-10-20 2019-05-23 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 微細パターンの製造方法およびそれを用いた表示素子の製造方法
JP2019078812A (ja) 2017-10-20 2019-05-23 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 高精細パターンの製造方法およびそれを用いた表示素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501806A (en) 1982-09-01 1985-02-26 Tokyo Shibaura Denki Kabushiki Kaisha Method for forming pattern and photoresist used therein
US5342727A (en) 1988-10-21 1994-08-30 Hoechst Celanese Corp. Copolymers of 4-hydroxystyrene and alkyl substituted-4-hydroxystyrene in admixture with a photosensitizer to form a photosensitive composition
US5399450A (en) * 1989-04-28 1995-03-21 Seiko Epson Corporation Method of preparation of a color filter by electrolytic deposition of a polymer material on a previously deposited pigment
JPH05166717A (ja) 1991-12-16 1993-07-02 Mitsubishi Electric Corp 微細パターン形成方法
JP3057879B2 (ja) 1992-02-28 2000-07-04 株式会社日立製作所 半導体装置の製造方法
JP2951504B2 (ja) 1992-06-05 1999-09-20 シャープ株式会社 シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法
US5324550A (en) 1992-08-12 1994-06-28 Hitachi, Ltd. Pattern forming method
CA2086276C (en) * 1992-12-24 2001-12-11 Masamoto Uenishi Coated shaped articles and method of making same
JP3340493B2 (ja) 1993-02-26 2002-11-05 沖電気工業株式会社 パターン形成方法、位相シフト法用ホトマスクの形成方法
JPH07134422A (ja) 1993-09-14 1995-05-23 Oki Electric Ind Co Ltd パターン形成方法
JPH07104472A (ja) 1993-10-05 1995-04-21 Matsushita Electric Ind Co Ltd 新規レジストおよび新規レジストを用いたパターン形成方法
US5707783A (en) 1995-12-04 1998-01-13 Complex Fluid Systems, Inc. Mixtures of mono- and DI- or polyfunctional silanes as silylating agents for top surface imaging
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
US5879863A (en) * 1997-01-22 1999-03-09 Kabushiki Kaisha Toshiba Pattern forming method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026969B1 (ko) * 2008-01-15 2011-04-11 도오꾜오까고오교 가부시끼가이샤 포지티브형 레지스트 조성물 및 레지스트 패턴 형성 방법
US7968276B2 (en) 2008-01-15 2011-06-28 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition and method of forming resist pattern

Also Published As

Publication number Publication date
DE19843179A1 (de) 1999-07-22
KR19990066776A (ko) 1999-08-16
IT1302234B1 (it) 2000-09-05
TW393699B (en) 2000-06-11
ITMI982032A1 (it) 2000-03-18
JP3189773B2 (ja) 2001-07-16
US6319853B1 (en) 2001-11-20
JPH11204399A (ja) 1999-07-30
CN1131545C (zh) 2003-12-17
CN1222756A (zh) 1999-07-14

Similar Documents

Publication Publication Date Title
KR100343697B1 (ko) 반도체장치및그의제조방법
KR100275433B1 (ko) 미세 패턴 형성 재료와 이것을 이용한 반도체 장치의제조 방법 및 반도체 장치
KR100377305B1 (ko) 미세 패턴의 형성 재료 및 이를 이용한 반도체 장치의제조 방법
JP3071401B2 (ja) 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
US6593063B1 (en) Method of manufacturing a semiconductor device having an improved fine structure
US5858620A (en) Semiconductor device and method for manufacturing the same
JP3924910B2 (ja) 半導体装置の製造方法
JP4294154B2 (ja) 微細パターン形成材料を用いた半導体装置の製造方法
US20060246380A1 (en) Micropattern forming material and method for forming micropattern
US20040029047A1 (en) Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
WO2001025854A1 (en) Method for forming pattern
JP5306755B2 (ja) 基板処理液およびそれを用いたレジスト基板処理方法
JP2001033984A (ja) パターン形成方法およびこれを用いた半導体装置の製造方法、並びに半導体装置
JP2006064851A (ja) 微細パターン形成材料、微細レジストパターン形成方法及び電子デバイス装置
JP4198778B2 (ja) 半導体装置の製造方法
JP3775078B2 (ja) 半導体装置の製造方法
JPH086256A (ja) レジストパターンの形成方法および該方法に用いられる酸性の水溶性材料組成物
JP3801193B2 (ja) 微細パターンの形成方法および半導体装置の製造方法
JP4518067B2 (ja) レジスト材料
JP2009111434A (ja) レジスト材およびこれを用いた半導体装置の製造方法
JP2002141259A (ja) 半導体装置の製法
US20070254244A1 (en) Method of forming a resist structure
JP2009033186A (ja) レジスト材およびこれを用いた半導体装置の製造方法
JPS62215266A (ja) レジストパタ−ンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20001229

Effective date: 20020131

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 16

EXPY Expiration of term