JP2020126180A - 半導体装置の製造方法および下地加工用の積層有機膜 - Google Patents

Abstract

【課題】半導体装置の特性の向上および信頼性の向上を図る。【解決手段】次のとおり半導体装置を製造する。ブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜の第１領域を露光し、第１領域または第１領域以外の領域のフォトレジスト膜ＰＲを除去することにより開口部を形成する。次いで、開口部から露出したブリーチング膜ＢＬを除去し、この開口部に対応して、多結晶シリコン膜ＰＳを除去する。そして、フォトレジスト膜ＰＲは、感光性膜であり、ブリーチング膜ＢＬは、露光工程において、ブリーチングする。このように、フォトレジスト膜ＰＲの下層にブリーチング膜ＢＬを形成することで、露光時において、露光光の反射面が下方向にシフトし、反射光の干渉により感光領域が平均化され、特に、感光部ＰＲａの側壁（エッジ）において凹凸が小さくなり、加工精度が向上する。言い換えれば、エッジラフネスを低減させることができ、加工精度が向上する。【選択図】図２

Description

本発明は、半導体装置の製造方法に関し、特に、フォトリソグラフィ工程を有する半導体装置の製造方法に好適に利用できるものである。

半導体装置の製造においては、フォトリソグラフィ技術を用いた微細パターンの形成工程が多用されている。例えば、シリコン基板上に、フォトレジストという感光性膜を形成し、ｉ線（波長３６５ｎｍ）を照射することにより、光が照射された部分が変質し、例えば、アルカリ水溶液などに可溶となる。この性質を利用して、感光部または感光部以外を取り除くことにより、微細なパターンを形成する。この微細なパターンをマスクとして、下層のシリコン基板に不純物イオンを注入したり、下層のシリコン基板を選択的にエッチングしたりする。このような工程を繰り返すことにより、半導体素子（MISFET、メモリ）や配線などを形成することができる。

しかしながら、このフォトリソグラフィ工程において、ハレーションと呼ばれる、下地からの反射光によるレジスト形状の劣化が問題となる。

例えば、下記特許文献１（特開平９−２１１８４９号公報）には、染料入りレジストを用いることで、レジスト形状劣化および焦点深度の低下を引き起こすことなく、ハレーションを低減する技術が開示されている。ここでは、露光によって透過率が低下し、その透過率の低下が露光量の増加とともに増大するというレジストの性質を利用することにより、ハレーションを抑制している。

特開平９−２１１８４９号公報

本発明者は、半導体装置の特性を左右するフォトリソグラフィ技術の研究開発に従事しており、フォトリソグラフィ技術の向上について、鋭意検討している。特に、後述するように、縮小転写露光を用いてレジストパターンを形成する場合、下地からの反射が大きいと、レジストへの入射光と下地からの反射光が干渉し、定在波が発生する。このような定在波が発生すると、それがレジストに転写し、レジストパターンの断面が波打った形状になり、そのレジストをマスクとして行う下地加工（エッチングやイオン注入）に悪影響を与える。特に、基板の表面に段差がある場合、段差部では下地反射が拡大(ハレーション)し、定在波の影響がより大きくなってしまう。

よって、このような下地からの反射光の影響を緩和することにより、フォトリソグラフィ技術を向上させることが望まれる。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本願において開示される一実施の形態に示される半導体装置の製造方法は、（ａ）半導体基板上の第１層上に、第１有機化合物膜を形成する工程、（ｂ）前記第１有機化合物膜上に、第２有機化合物膜を形成する工程、（ｃ）前記第１有機化合物膜と前記第２有機化合物膜との積層膜の第１領域を露光する工程、を有する。そして、さらに、（ｄ）前記第１領域または前記第１領域以外の領域の前記第２有機化合物膜を除去することにより開口部を形成する工程、（ｅ）前記開口部から露出した前記第１有機化合物膜を除去する工程、（ｆ）前記開口部に対応して、前記第１層を除去する工程、を有する。そして、前記第２有機化合物膜は、感光性膜であり、前記第１有機化合物膜は、前記（ｃ）工程において、ブリーチングする。

本願において開示される一実施の形態に示される半導体装置の製造方法は、（ａ）半導体基板上に、第１有機化合物膜を形成する工程、（ｂ）前記第１有機化合物膜上に、第２有機化合物膜を形成する工程、（ｃ）前記第１有機化合物膜と前記第２有機化合物膜との積層膜の第１領域を露光する工程、を有する。そして、さらに、（ｄ）前記第１領域または前記第１領域以外の領域の前記第２有機化合物膜を除去することにより開口部を形成する工程、（ｅ）前記開口部から露出した前記第１有機化合物膜を除去する工程、（ｆ）前記開口部に対応して、前記半導体基板中に不純物イオンを注入する工程、を有する。そして、前記第２有機化合物膜は、感光性膜であり、前記第１有機化合物膜は、前記（ｃ）工程において、ブリーチングする。

本願において開示される一実施の形態に示される下地加工用の積層有機膜は、第１有機化合物膜と、前記第１有機化合物膜上に形成された第２有機化合物膜とを有する下地加工用の積層有機膜である。そして、前記第２有機化合物膜は、感光性膜であり、前記第１有機化合物膜は、露光光により、ブリーチングする。

本願において開示される、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、半導体装置を構成する各部位の加工精度が向上し、半導体装置の特性の向上および信頼性の向上を図ることができる。また、本願において開示される、以下に示す代表的な実施の形態に示される下地加工用の積層有機膜を用いることにより、半導体装置を構成する各部位の加工精度が向上し、半導体装置の特性の向上および信頼性の向上を図ることができる。

実施の形態１の半導体装置の製造方法に用いられるフォトレジストの形成工程および導電性膜の加工工程を示す断面図である。 実施の形態１の半導体装置の製造方法に用いられるフォトレジストの形成工程および導電性膜の加工工程を示す断面図である。 実施の形態１の半導体装置の製造方法に用いられるフォトレジストの形成工程および導電性膜の加工工程を示す断面図である。 露光光の反射面のシフトを示す図である。 入射光、反射光および定在波を示す図である。 ブリーチング深さが０ｎｍ〜６０ｎｍとなる場合の、基板反射を考慮したレジスト中の光強度分布のシミュレーション結果である。 ブリーチング深さが０ｎｍ〜６０ｎｍまで連続的に変化することにより平均化されたレジスト中の光強度分布のシミュレーション結果である。 実施の形態１のイオン注入工程を示す断面図である。 比較例の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態３の応用例１の半導体装置の製造工程を示す断面図である。 実施の形態３の応用例１の半導体装置の製造工程の他の例を示す断面図である。 実施の形態３の応用例２の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態４の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の製造工程を示す断面図である。 実施の形態５の半導体装置の製造工程を示す断面図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。

（実施の形態１）
半導体装置の製造工程においては、フォトリソグラフィ技術を用いて所望の形状のレジストパターンを形成する工程が多用される。このように所望の形状に加工されたレジストパターンを用いてその下層の層に所望の処理を施すことができる。

例えば、第１例として、半導体基板上の導電性膜上に所望の形状のレジストパターンを形成し、レジストパターンをマスクとして導電性膜をエッチングすることにより、所望の形状の導電性膜を形成することができる。

図１〜図３は、本実施の形態の半導体装置の製造方法に用いられるフォトレジストの形成工程および導電性膜の加工工程を示す断面図である。

図１に示すように、まず、例えば１〜１８Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）ＳＢを用意（準備）する。

次いで、半導体基板ＳＢの表面を熱酸化することにより、絶縁膜（図示せず）を形成する。次に、半導体基板ＳＢの主面（主面全面）上に、導電性膜（被加工部）として、多結晶シリコン膜ＰＳをＣＶＤ（Chemical Vapor Deposition）法などを用いて形成する。

次いで、多結晶シリコン膜ＰＳ上に、ブリーチング膜ＢＬの前駆体液を２００ｎｍ程度の膜厚で回転塗布する。このブリーチング膜ＢＬは、露光光に対して表面側から順次透明になる性質（ブリーチング特性）を有する。具体的には、ブリーチング膜ＢＬは、光を吸収して分解し、露光光に対して透明になる（ブリーチング特性を示す）感光基を持つ感光剤を有する。また、このブリーチング膜ＢＬは、有機溶剤（シンナーなど）に対して不溶である。また、露光光が入射した際に一定の反射光を生じさせる。即ち、露光光をすべて吸収するものではなく、露光光の吸収率は５０％未満である。また、ブリーチング膜ＢＬの組成物は、後述するように有機化合物である。なお、フォトレジスト膜ＰＲも有機化合物である。フォトレジスト膜ＰＲは露光光によって溶解性などの物性が変化する組成物（有機化合物膜）であり、ベース樹脂と感光剤などよりなる。

次いで、ブリーチング膜ＢＬに熱処理を施す。例えば、１８０℃で６０秒の熱処理の後、次いで、３００℃で６０秒の熱処理（ベーク）を施す。ここで、ブリーチング膜ＢＬは、架橋剤による架橋反応（重合化）により熱硬化し、有機溶剤（シンナーなど）に対して不溶となるため、ブリーチング膜ＢＬ上にフォトレジスト膜ＰＲを塗布することが可能となる。

次いで、ブリーチング膜ＢＬ上にフォトレジスト膜ＰＲを形成する。フォトレジスト膜ＰＲとして、例えば、ｉ線用のポジ型フォトレジストを４００ｎｍの膜厚で回転塗布する。ｉ線用のポジ型フォトレジストとしては、例えば、東京応化工業製のＴＨＭＲ−ｉＰ５６８０を用いることができる。ポジ型フォトレジストとしては、感光体としてナフトキノンジアジドを用い、これにノボラック樹脂が結合したものを用いることができる。この場合、露光光が照射されると窒素が脱離してケトン構造となる。この構造物に対し、アルカリ水溶液を接触させると、水溶性のインデンカルボン酸が生じ、除去される（現像工程）。即ち、露光光が照射されなかったところが像として残ることとなる。

次いで、フォトレジスト膜ＰＲに熱処理を施す。例えば、９０℃で９０秒の熱処理（ベーク）を施す。この際、フォトレジスト膜ＰＲは溶媒の揮発により硬化する。

次いで、図２に示すように、露光（光照射）を行う。露光装置としては、例えば、ニコン製ＮＳＲ−２２０５ｉ１０Ｄを使用することができる。また、露光用のマスク（レチクル）ＲＥとしては、例えば、ウェハ換算で４００ｎｍ角の開口部（パターン）を有するＢｉｎａｒｙマスクを用いることができる。図示するように、開口部以外の領域には、マスクＭＫが形成されている。露光条件としては、例えば、ｉ線を用い、ＮＡは０．５７、σは０．６とすることができる。

この露光により、フォトレジスト膜ＰＲに感光部ＰＲａが形成される。また、ブリーチング膜ＢＬの表面からブリーチングが進行し、透明層ＢＬａが形成される。

このように、本実施の形態においては、フォトレジスト膜ＰＲの下層にブリーチング膜ＢＬを形成したので、露光時において、露光光の反射面が下方向にシフトし、反射光の干渉により感光領域が平均化され、特に、感光部ＰＲａの側壁（エッジ）において凹凸が小さくなり、加工精度が向上する。言い換えれば、エッジラフネスを低減させることができ、加工精度が向上する。また、エッジ位置の重ね合わせ裕度が広くなり、半導体装置を製造し易くすることができる。

次いで、露光後の熱処理を施す。例えば、１１０℃で９０秒の熱処理を施す。次いで、現像処理を行う。例えば、アルカリ現像液として、濃度２．３８％のＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液を用い、現像を行う。この際、前述したように、感光領域が平均化されているため、感光部ＰＲａの側壁がフラットな開口部をフォトレジスト膜ＰＲに形成することができる。別の言い方をすれば、良好な形状にフォトレジスト膜ＰＲを加工することができる。

次いで、フォトレジスト膜ＰＲをマスクとして下層のブリーチング膜ＢＬをエッチングする。例えば、エッチングガスとしてＣＦ_４を用いて、フォトレジスト膜ＰＲから露出したブリーチング膜ＢＬをエッチングする。

次いで、フォトレジスト膜ＰＲとブリーチング膜ＢＬとの積層膜をマスクとして、多結晶シリコン膜ＰＳを、例えば、エッチングガスとしてＣＦ_４を用いてエッチングする。その後、フォトレジスト膜ＰＲおよびブリーチング膜ＢＬをアッシングなどにより除去する。

以上の工程により、多結晶シリコン膜ＰＳをパターニングすることができる。別の言い方をすれば、所望の形状に多結晶シリコン膜（導電性膜）ＰＳを加工することができる（図３）。

ここで、本実施の形態によれば、前述したように、フォトレジスト膜ＰＲの下層にブリーチング膜ＢＬを形成したので、露光時において、露光光の反射面が下方向にシフトし、反射光の干渉により感光領域が平均化され、エッジラフネスを低減させることができる。

図４は、露光光ＥＸＬの反射面ＲＦ（reflecting surface）のシフトを示す図である。図４に示すように、フォトレジスト膜ＰＲの下層にブリーチング膜ＢＬを形成することにより、露光中（時刻ｔ_０〜ｔ_３）に、ブリーチング膜ＢＬの透明層ＢＬａが拡大することにより反射面ＲＦの位置が下側にシフトする。

図５は、入射光、反射光および定在波を示す図である。例えば、図５（ａ）に示すように、露光開始時（時刻ｔ_０）においては、入射光（実線）Ｌａ、反射光（破線）Ｌｂが生じ、これらにより、“Ｗ”で示す定在波が形成される。ここで、反射面（ＲＦ）は、フォトレジスト膜ＰＲとブリーチング膜ＢＬとの境界面となる。また、図５（ｂ）に示すように、露光が進むと（時刻ｔ_３）、ブリーチング膜ＢＬの透明層ＢＬａが拡大し反射面ＲＦの位置が下側にシフトする。ここでも、入射光（実線）Ｌａ、反射光（破線）Ｌｂが生じ、これらにより、“Ｗ”で示す定在波が形成される。しかしながら、反射面ＲＦの位置が下側にシフト、ここでは、定在波Ｗの半波長分だけシフトしているため、時刻ｔ_０の定在波Ｗと、時刻ｔ_３の定在波Ｗとの節と腹が一致し、フォトレジスト膜ＰＲ中の感光領域が平均化し、エッジラフネスを低減させることができる。

図６は、ブリーチング深さが０ｎｍ〜６０ｎｍとなる場合の、基板反射を考慮したレジスト中の光強度分布のシミュレーション結果である。図６に示すように、ブリーチング深さが深くなるにしたがって、レジスト中の光強度分布が下方向にシフトしていることが分かる。図７は、ブリーチング深さが０ｎｍ〜６０ｎｍまで連続的に変化することにより平均化されたレジスト中の光強度分布のシミュレーション結果である。ブリーチングがない場合（ａ）と比較し、ブリーチング深さを０ｎｍから６０ｎｍに徐々に変化させた場合（ｂ）は、エッジラフネスがかなり低減していることが分かる。

このように、本実施の形態によれば、フォトレジスト膜ＰＲの下層にブリーチング膜ＢＬを形成したので、フォトレジスト膜ＰＲの感光部ＰＲａのエッジラフネスが低減し、このフォトレジスト膜ＰＲをマスクとして加工される被加工部（ここでは、導電性膜）の加工精度（エッチング精度）を向上させることができる。

図１〜図３を用いて説明した上記工程においては、上記フォトレジスト膜ＰＲを導電性膜（多結晶シリコン膜ＰＳ）のエッチングに利用したが、イオン打ち込み用のマスクとして利用してもよい。

図８は、本実施の形態のイオン注入工程を示す断面図である。図８に示すように、フォトレジスト膜ＰＲの下層にブリーチング膜ＢＬを形成し、フォトレジスト膜ＰＲの感光部（ＰＲａ）の側壁がフラットな開口部をフォトレジスト膜ＰＲに形成する。次いで、フォトレジスト膜ＰＲをマスクとして下層のブリーチング膜ＢＬをエッチングする。次いで、フォトレジスト膜ＰＲとブリーチング膜ＢＬとの積層膜をマスクとして、半導体基板ＳＢに、ｎ型の不純物イオンをイオン注入することにより、ｎ型の半導体領域ＮＲを形成することができる。この場合においては、イオン注入精度が向上し、例えば、ｎ型の半導体領域ＮＲの端部において、フォトレジスト膜ＰＲのエッジラフネスの影響を受け、所望の濃度の不純物イオンを注入することができないなどの不都合を回避することができる。

このように、本実施の形態のフォトレジスト膜ＰＲをマスクとすることで、下地層の加工精度（エッチング精度やイオン注入精度）を向上させることができる。

図９は、比較例の半導体装置の製造工程を示す断面図である。この比較例においては、フォトレジスト膜ＰＲの下層に有機反射防止膜ＡＲを設けている。このように、有機反射防止膜ＡＲを利用することで、反射光を小さくし、定在波の影響を少なくすることが可能である。しかしながら、図９に示すように、下地層ＵＬが凹凸を有する場合、段差部においてハレーションが生じ、基板反射が大きくなる上に、段差部において有機反射防止膜ＡＲの膜厚（Ｔａ、Ｔｂ）が変動し、有機反射防止膜ＡＲの効果が低減してしまう。

これに対し、本実施の形態においては、図１０に示すように、段差部においても同様にブリーチングが進行し、透明層ＢＬａの膜厚（Ｔａ、Ｔｂ）が同程度となるため、段差部においても、平坦部と同様に定在波のシフトが起こり、フォトレジスト膜ＰＲ中の感光領域が平均化し、エッジラフネスを低減させることができる。図１０は、本実施の形態の半導体装置の製造工程を示す断面図である。

このように、本実施の形態のフォトレジスト膜ＰＲは、段差部にエッジが位置するような場合においても、エッジラフネスを低減することができる。

ここで、本実施の形態においては、ブリーチング膜ＢＬを２００ｎｍ、フォトレジスト膜を４００ｎｍの膜厚としたが、ブリーチング膜ＢＬとフォトレジスト膜との膜厚は、以下の関係とすることが好ましい。フォトレジスト膜の膜厚をＴ１、屈折率をｎ１、ブリーチング膜の膜厚をＴ２、屈折率をｎ２とした場合、Ｔ２は、λ／（４×ｎ２）以上、２Ｔ１以下が好ましい。また、Ｔ２は、λ／（２×ｎ２）以上、Ｔ１以下がより好ましい。なお、λは、光の波長である。

また、露光光としては、ｉ線（３６５ｎｍ）の他、ＡｒＦ（１９３ｎｍ）、ＫｒＦ（２４８ｎｍ）、Ｇ線４３６ｎｍなどを用いることができ、露光光の波長（λ）は、１９０ｎｍ〜４４０ｎｍ程度とすることが好ましい。また、露光後において、透明層ＢＬａの膜厚は、Ｔ２未満とすることが好ましい。

（実施の形態２）
本実施の形態においては、実施の形態１において説明したブリーチング膜ＢＬについて詳細に説明する。前述したように、ブリーチング膜ＢＬは、露光光に対して透明になる性質（ブリーチング特性）を有する。

このブリーチング膜ＢＬは、例えば、塗布法により形成することができる。ブリーチング膜ＢＬは、前駆体液を回転塗布することにより形成することができる。

前駆体液は、ベース樹脂、架橋剤および感光剤を有する。また、必要に応じて、酸、酸発生剤、界面活性剤等の添加剤を有していてもよい。これらの材料（溶質）を溶剤に溶解させることによりブリーチング膜ＢＬの前駆体液を形成することができる。

ベース樹脂としては、露光光（例えば、ｉ線）に対して透明性を示す有機樹脂を用いる。具体的には、例えば、ポリヒドロキシフェノールとアルデヒドとを縮合したノボラック樹脂を用いることができる。

架橋剤としては、架橋形成置換基を含有する化合物を用いることができる。架橋形成置換基は、芳香族環（例えば、ベンゼン環、ナフタレン環）を有する。架橋形成置換基としては、表１に示す化合物を用いることができる。

例えば、表１のＣ１に示す化合物やＣ２で示す構造部を繰り返し単位として有するポリマーまたはオリゴマーを用いることができる。Ｃ１中のＲ_１およびＲ_２はそれぞれ水素原子、炭素数１〜１０のアルキル基、または炭素数６〜２０のアリール基であり、ｎ１は１〜４の整数であり、ｎ２は１〜（５−ｎ１）の整数であり、（ｎ１＋ｎ２）は２〜５の整数である。また、Ｃ２中のＲ_３は水素原子又は炭素数１〜１０のアルキル基であり、Ｒ_４は炭素数１〜１０のアルキル基であり、ｎ３は１〜４の整数であり、ｎ４は０〜（４−ｎ３）であり、（ｎ３＋ｎ４）は１〜４の整数である。オリゴマーまたはポリマーの繰り返し単位は、例えば、２〜１００または２〜５０の範囲である。上記材料の一例としては、旭有機材工業（株）の商品名ＴＭ−ＢＩＰ−Ａを用いることができる。

上記ベース樹脂は有機溶剤に溶解するが、基板上に回転塗布し、熱処理を加えると、ベース樹脂に含まれる架橋性置換基と架橋剤とが反応（架橋反応）し、ベース樹脂の分子量が増大し、有機溶剤に不溶になる。その結果、ブリーチング膜ＢＬ上に有機溶剤を含むフォトレジスト膜ＰＲを塗布することが可能となる。

上記架橋反応を促進するための触媒として、ｐ−トルエンスルホン酸、トリフルオロメタンスルホン酸、ピリジニウムｐ−トルエンスルホン酸、サリチル酸、スルホサリチル酸、クエン酸、安息香酸、ヒドロキシ安息香酸、ナフタレンカルボン酸等の酸性化合物、又は、２，４，４，６−テトラブロモシクロヘキサジエノン、ベンゾイントシレート、２−ニトロベンジルトシレート、その他有機スルホン酸アルキルエステル等の熱酸発生剤を添加してもよい。

感光剤は、光を吸収して分解し、露光光ＥＸＬに対して透明になる（ブリーチング特性を示す）感光基を有する。即ち、感光剤は、露光光に対して吸収を示し、光を吸収して光分解する。そして、分解後は露光光に対して透明性を示す有機化合物となる。感光剤としては、例えば、キノンジアジド構造を有する化合物、ニトロン化合物、ジアゾニウム塩等を用いることができる。

キノンジアジド構造を有する化合物の具体的な例としては、フェノール性化合物またはアルコール性化合物と、１，２−ナフトキノンジアジドスルホン酸ハライドとの縮合物が挙げられる。前者の具体的な例としては、例えば、トリヒドロキシベンゾフェノン、テトラヒドロキシベンゾフェノン、ペンタヒドロキシベンゾフェノン、ヘキサヒドロキシベンゾフェノン、（ポリヒドロキシフェニル）アルカン等が挙げられる。後者の具体的な例としては、例えば、１，２−ナフトキノンジアジドスルホン酸クロリドが挙げられる。１，２−ナフトキノンジアジドスルホン酸クロリドの具体的な例としては、例えば、１，２−ナフトキノンジアジド−４−スルホン酸クロリド、１，２−ナフトキノンジアジド−５−スルホン酸クロリド等が挙げられる。フェノール性化合物またはアルコール性化合物と、１，２−ナフトキノンジアジドスルホン酸ハライドとの縮合反応においては、フェノール性化合物またはアルコール性化合物中のＯＨ基数に対して、好ましくは３０モル％〜８５モル％、より好ましくは５０モル％〜７０モル％に相当する１，２−ナフトキノンジアジドスルホン酸ハライドを用いることができる。

ニトロン化合物を具体的に例示すると、表２のＮ１〜Ｎ１１の構造を有する化合物が挙げられる。また、他の例として、α−アセチル−Ｎ−メチルニトロン、α−アセチル−Ｎ−イソプロピルニトロン、α−プロピオニル−Ｎ−メチルニトロン、α−プロピオニル−Ｎ−イソプロピルニトロン、α−メトキシカルボニル−Ｎ−メチルニトロン、α−メトキシカルボニル−Ｎ−イソプロピルニトロン、α−エトキシカルボニル−Ｎ−メチルニトロン、α−エトキシカルボニル−Ｎ−イソプロピルニトロン、α−カルボキシ−Ｎ−メチルニトロン、α−カルボキシ−Ｎ−イソプロピルニトロン、α−ホルミル−Ｎ−メチルニトロン、α−ホルミル−Ｎ−イソプロピルニトロンなどが挙げられる。

ジアゾニウム塩（ジアゾニウム塩を有する化合物）を具体的に例示すると表３のＤ１〜Ｄ１２の構造を有する化合物が挙げられる。

溶剤には、上記材料（溶質）を溶解することのできる有機溶剤を用いることができる。溶剤の具体的な例としては、例えば、シクロヘキサノン、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノメチルエーテル、乳酸エチル等が挙げられる。

ブリーチング膜ＢＬの前駆体液は、例えば、ベース樹脂としてポリヒドロキシフェノールとアルデヒドとを縮合したノボラック樹脂を溶剤に対して８重量パーセント、架橋剤としてＴＭ−ＢＩＰ−Ａをベース樹脂に対して１０質量パーセント、感光剤としてオルソナフトキノンジアジド化合物を溶剤に対して８重量パーセントを、溶剤のシクロヘキサノンに溶解させて形成することができる。この前駆体液を、半導体基板（半導体ウエハ）ＳＢ上に、例えば１ｃｃ滴下し、回転塗布する（図１）。塗布膜厚は成膜時の回転数を変化させて調整することができる。回転塗布後、１８０℃で６０秒、次いで、３００℃で６０秒の熱処理を加え、ブリーチング膜ＢＬを形成する。

実施の形態１および上記においては、光を吸収して分解し、露光光に対して透明になる（ブリーチング特性を示す）感光基を有する感光剤を用いたが、このような基をベース樹脂に組み込んでもよい。即ち、ブリーチング特性を示す感光基を側鎖に有するベース樹脂（高分子化合物）および架橋剤を溶剤に溶解させることによりブリーチング膜ＢＬの前駆体液を形成してもよい。

（実施の形態３）
（応用例１）
実施の形態１においては、ブリーチング膜ＢＬを単層としたが、ブリーチング膜ＢＬを複数層としてもよい。そして、各層において、ブリーチング特性を示す感光基の濃度を変化させてもよい。

ここで、ブリーチング膜ＢＬはベース樹脂と感光剤とを有する。そして、ブリーチング膜ＢＬを構成するベース樹脂は、露光光に対して透明であり、その内部の感光剤により露光光に対して暗くしている。よって、ブリーチング膜ＢＬ中の感光剤が光子（photon）により分解されるとブリーチング膜ＢＬがより透明になる。したがって、感光剤の数が少ない場合には、少ない光子（photon）で透明になるためブリーチング速度が速くなる。一方、感光剤の数が多いと、透明になるために多くの光子（photon）が必要となるため、ブリーチング速度が遅くなる。

図１１は、本応用例の半導体装置の製造工程を示す断面図である。図１１においては、ブリーチング膜ＢＬが、ブリーチング特性を示す感光基が第１濃度のブリーチング膜ＢＬ１と、その下層に位置し、ブリーチング特性を示す感光基が第１濃度より高い第２濃度のブリーチング膜ＢＬ２とで構成されている。

このような場合、低濃度のブリーチング膜ＢＬ１においては、ブリーチング速度が速く、高濃度のブリーチング膜ＢＬ２においては、ブリーチング速度が遅くなる。このようなブリーチング特性を示す感光基の濃度の調整により、フォトレジスト膜ＰＲのエッジラフネスを低減することができる。なお、ここでは、ブリーチング特性を示す感光基の濃度が異なる層を２層としたが、３層以上としてもよい。また、図１２に示すように、上層のブリーチング膜ＢＬ１の上記感光基を高濃度とし、下層のブリーチング膜ＢＬ２の上記感光基を低濃度としてもよい。この場合、上層（高濃度）のブリーチング膜ＢＬ１においては、ブリーチング速度が遅く、下層（低濃度）のブリーチング膜ＢＬ２においては、ブリーチング速度が速くなる。この場合も、ブリーチング特性を示す感光基の濃度が異なる層を３層以上としてもよい。図１２は、本応用例の半導体装置の製造工程の他の例を示す断面図である。

このように、ブリーチング膜ＢＬにおいて、ブリーチング特性を示す感光基の濃度を調整することにより、定在波のシフトによる感光領域の平均化をより均一にすることにより、フォトレジスト膜ＰＲのエッジラフネスをさらに低減することができる。

感光基の濃度の調整方法としては、例えば、光学シミュレーターを用いて行うことができる。以下に調整方法の一例を説明する。

まず、ＫＬＡ Ｔｅｎｃｏｒ社の光学シミュレーターＰＲＯＬＩＴＨ等を利用して、所望のマスクパターンを露光した場合に、ブリーチング膜のブリーチングがどのような速度で進行し、発生する定在波がどのような速度でシフトすれば、フォトレジスト膜中の感光領域がより平均化されるかを求める。

ブリーチング膜の前駆体液としては、例えば、ベース樹脂としてポリヒドロキシフェノールとアルデヒドとを縮合したノボラック樹脂を溶剤に対して８重量パーセント、架橋剤としてＴＭ−ＢＩＰ−Ａをベース樹脂に対して１０質量パーセント、感光剤としてオルソナフトキノンジアジド化合物を、溶剤のシクロヘキサノンに溶解させて作製する。

上記感光剤の濃度は、上記シミュレーションによって求められた速度でブリーチングが進行するように調整する。即ち、ブリーチングの進行速度が一定でなく、可変であったほうが好ましい場合は、感光剤の濃度の異なるブリーチング膜の前駆体液を複数種類用意する。シミュレーションによって求められた速度でブリーチングが進行するように、これら感光剤の濃度の異なるブリーチング膜の前駆体液を、複数回に分けて、回転塗布する。１回の塗布量は例えば１ｃｃとする。塗布膜厚は回転数により調整することができる。次いで、１８０℃、６０秒の熱処理後、３００℃、６０秒の熱処理を行う。

その結果、ブリーチング膜ＢＬにおいて、感光剤の濃度分布が形成される。

（応用例２）
上記応用例１においては、感光剤の濃度の異なるブリーチング膜の前駆体液を、複数回に分けて、回転塗布することにより、ブリーチング膜ＢＬにおいて、感光剤の濃度分布を形成したが、偏析現象を利用して感光剤の濃度分布（濃度勾配）を形成してもよい。

図１３は、本応用例の半導体装置の製造工程を示す断面図である。図１３（ｂ）においては、ブリーチング膜ＢＬの表面にブリーチング特性を示す感光基が偏析し、当該感光基の濃度が高くなっている。この部分を“ＢＬ（Ｈ）”と示してある。また、図１３（ｃ）においては、ブリーチング膜ＢＬの下面にブリーチング特性を示す感光基が偏析し、当該感光基の濃度が高くなっている。この部分を“ＢＬ（Ｈ）”と示してある。なお、図１３（ａ）は、感光剤が偏析現象を起こさない場合の状態である。

このような偏析現象としては、例えば、感光基の側鎖にフッ素を組み込むと、ブリーチング膜ＢＬの表面に感光基が偏析するという現象を利用することができる。また、感光基に組み込む元素や基によっては、ブリーチング膜ＢＬの下面に偏析するものがある。以下に調整方法の一例を説明する。

まず、ＫＬＡ Ｔｅｎｃｏｒ社の光学シミュレーターＰＲＯＬＩＴＨ等を利用して、所望のマスクパターンを露光した場合に、ブリーチング膜のブリーチングがどのような速度で進行し、発生する定在波がどのような速度でシフトすれば、フォトレジスト膜中の感光領域がより平均化されるかを求める。

ブリーチング膜の前駆体液としては、例えば、ベース樹脂としてポリヒドロキシフェノールとアルデヒドとを縮合したノボラック樹脂を溶剤に対して８重量パーセント、架橋剤としてＴＭ−ＢＩＰ−Ａをベース樹脂に対して１０質量パーセント、感光剤としてオルソナフトキノンジアジド化合物を、溶剤のシクロヘキサノンに溶解させて作製する。

上記感光剤の濃度は、上記シミュレーションによって求められた速度でブリーチングが進行するように調整する。即ち、ブリーチングの進行速度が一定でなく、可変であったほうが好ましい場合は、感光剤の濃度の異なるブリーチング膜の前駆体液を回転塗布する際に、偏析現象により感光剤の濃度勾配ができるように、感光剤の分子構造を調整する。より具体的には、感光剤の側鎖にフッ素を添加することにより、感光剤を上方に偏析させる（図１３（ｂ）参照）。上記前駆体液を、回転塗布する。１回の塗布量は例えば１ｃｃとする。塗布膜厚は回転数により調整することができる。次いで、１８０℃、６０秒の熱処理後、３００℃、６０秒の熱処理を行う。

その結果、ブリーチング膜ＢＬにおいて、偏析現象により感光剤の濃度分布が形成される。

（実施の形態４）
上記実施の形態１、２で説明したブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜を用いて不揮発性メモリ（不揮発性半導体記憶装置、ＥＥＰＲＯＭ、フラッシュメモリ、不揮発性記憶素子）を形成する場合について説明する。図１４〜図３１は、本実施の形態の半導体装置の製造工程を示す断面図である。なお、図１４〜図３１には、不揮発性メモリが形成されるメモリセル領域が示されているが、この領域の他、周辺回路領域を設けてもよい。この周辺回路領域には、例えば、ｎチャネル型ＭＩＳＦＥＴや容量素子などが形成される。

まず、図１４に示すように、半導体基板１０として、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンからなるシリコン基板を準備する。次いで、半導体基板１０の主面に素子分離領域（図示せず）を形成する。例えば、半導体基板１０中に素子分離溝を形成し、この素子分離溝の内部に絶縁膜を埋め込むことにより、素子分離領域を形成する。図１４には、素子分離領域は現れないが、電気的な分離が必要な箇所には適宜、素子分離領域が配置される。

次いで、半導体基板１０にｐ型ウエル１１ａを形成する。ｐ型ウエル１１ａは、ｐ型不純物（例えばホウ素（Ｂ）など）をイオン注入することによって形成する。次いで、希釈フッ酸洗浄などによって半導体基板１０（ｐ型ウエル１１ａ）の表面を清浄化する。

次いで、図１５に示すように、半導体基板１０の主面（ｐ型ウエル１１ａ）に、絶縁膜（ゲート絶縁膜）として、例えば、シリコン酸化膜１３を熱酸化法により、２〜３ｎｍ程度の膜厚で形成する。次いで、半導体基板１０の全面上に、導電性膜（導電体膜）としてシリコン膜１４を形成する。このシリコン膜１４として、例えば、多結晶シリコン膜をＣＶＤ法などを用いて、１００〜２００ｎｍ程度の膜厚で形成する。このシリコン膜１４は、制御ゲート電極ＣＧとなる。なお、周辺回路領域に、ｎチャネル型ＭＩＳＦＥＴを形成する場合には、このシリコン膜１４をゲート電極として用いることができる。また、周辺回路領域に、容量素子を形成する場合には、このシリコン膜１４を下部電極として用いることができる。

次いで、シリコン膜１４中に、ｎ型不純物（例えばヒ素（Ａｓ）またはリン（Ｐ）など）を注入する。次いで、シリコン膜１４の表面を例えば６ｎｍ程度、熱酸化することにより、薄いシリコン酸化膜１５を形成する。次いで、シリコン酸化膜１５の上部に、ＣＶＤ法などを用いて、８０〜９０ｎｍ程度のシリコン窒化膜（キャップ絶縁膜）１６を形成する。

次いで、制御ゲート電極ＣＧの形成予定領域に、フォトリソグラフィ法を用いてフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして用いて、シリコン窒化膜１６、シリコン酸化膜１５およびシリコン膜１４をエッチングする。この後、フォトレジスト膜をアッシングなどにより除去することにより、制御ゲート電極ＣＧ（例えば、ゲート長が８０ｎｍ程度）を形成する。

次いで、図１６に示すように、制御ゲート電極ＣＧの表面（上面および側面）上を含む半導体基板１０上に、絶縁膜（１７、１８、１９ｓ）を形成する。まず、半導体基板１０の主面を清浄化処理した後、制御ゲート電極ＣＧの上面および側面上を含む半導体基板１０（ｐ型ウエル１１ａ）上にシリコン酸化膜１７を形成する。このシリコン酸化膜１７は、例えば、熱酸化法（好ましくはＩＳＳＧ（ＩｎＳｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）酸化）により例えば１．６ｎｍ程度の膜厚で形成する。次いで、シリコン酸化膜１７上に、シリコン窒化膜１８をＣＶＤ法で例えば１６ｎｍ程度の膜厚で堆積する。次いで、シリコン窒化膜１８上に、シリコン酸化膜１９ｓをＣＶＤ法により例えば５ｎｍ〜１０ｎｍ程度の膜厚で堆積する。

次いで、図１７に示すように、シリコン酸化膜１９ｓを異方的にエッチング（エッチバック）することにより、制御ゲート電極ＣＧの両側の側壁部に、シリコン酸化膜１７およびシリコン窒化膜１８を介して、シリコン酸化膜１９ｓよりなるサイドウォール膜を残存させることができる。シリコン酸化膜１９ｓのゲート長方向の膜厚（最大膜厚）は、例えば、５ｎｍ〜１０ｎｍ程度である。上記異方的なエッチングとしては、例えば、ＣＦ_４およびＣＨＦ_３の混合ガスをエッチングガスとしたプラズマドライエッチングを用いることができる。この際、シリコン酸化膜１９ｓよりなるサイドウォール膜の上部が、シリコン窒化膜（キャップ絶縁膜）１６の上部（上面）より低くなるまでエッチバックする。

次いで、図１８に示すように、シリコン窒化膜１８およびサイドウォール膜（１９ｓ）上に、シリコン酸化膜１９ｄをＣＶＤ法により例えば３ｎｍ程度の膜厚で形成する。このサイドウォール膜（１９ｓ）およびシリコン酸化膜１９ｄにより、絶縁膜（ＯＮＯ膜）を構成する第３膜（上層膜）が構成される。即ち、以上の工程により、第１膜（シリコン酸化膜１７）、第２膜（シリコン窒化膜１８）および第３膜（サイドウォール膜（１９ｓ）およびシリコン酸化膜１９ｄ）からなる絶縁膜（ＯＮＯ膜）を形成することができる。

次いで、図１９に示すように、導電性膜としてシリコン膜２０を形成する。このシリコン膜２０として、例えば、多結晶シリコン膜をＣＶＤ法などを用いて、５０〜２００ｎｍ程度の膜厚で形成する。このシリコン膜２０は、メモリセル領域においてメモリゲート電極ＭＧ（例えば、ゲート長が５０ｎｍ程度）となる。なお、このシリコン膜２０を、周辺回路領域において容量素子の上部電極として用いてもよい。

次いで、図２０に示すように、シリコン膜２０をエッチバックする（選択的に除去する）。このエッチバック工程では、シリコン膜２０をその表面から所定の膜厚分だけ異方性のドライエッチングにより除去する。この工程により、制御ゲート電極ＣＧの両側の側壁部に、絶縁膜（ＯＮＯ膜）を介して、シリコン膜２０を、サイドウォールスペーサ状に残存させることができる。

上記制御ゲート電極ＣＧの両側のサイドウォールスペーサ状のシリコン膜２０のうち、一方の側のシリコン膜２０により、メモリゲート電極ＭＧが形成される。また、他方の側のシリコン膜２０により、シリコンスペーサＳＰが形成される。メモリゲート電極ＭＧとシリコンスペーサＳＰとは、制御ゲート電極ＣＧの互いに反対側となる側壁部に形成されており、制御ゲート電極ＣＧを挟んでほぼ対称な構造となる。上記メモリゲート電極ＭＧの下の絶縁膜（ＯＮＯ膜）が、メモリトランジスタのゲート絶縁膜となる。

次いで、図２１に示すように、制御ゲート電極ＣＧの上部の絶縁膜（１７、１８、１９ｄ）をエッチングによって除去する。これにより、制御ゲート電極ＣＧの上部のシリコン窒化膜１６が露出する。

次いで、図２２に示すように、フォトリソグラフィ法を用いて、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧを覆うフォトレジスト膜を形成し、このフォトレジスト膜をマスクとしてエッチングを行うことにより、シリコンスペーサＳＰ等を除去する。これにより、ｐ型ウエル１１ａが露出する。

次いで、制御ゲート電極ＣＧ間に露出したｐ型ウエル１１ａ中に、ｎ型不純物（例えばヒ素（Ａｓ）またはリン（Ｐ）など）をイオン注入することによってｎ⁻型半導体領域２２ａを形成する（図２３〜図２６）。この際、上記実施の形態１、２で説明したブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜を用いてフォトレジスト膜ＰＲのエッジラフネスを小さくすることにより、精度良くｎ型不純物をイオン注入することができる。具体的に、以下に説明する。

まず、図２３に示すように、半導体基板１０上に、ブリーチング膜ＢＬの前駆体液を回転塗布する。次いで、ブリーチング膜ＢＬに熱処理を施す。次いで、ブリーチング膜ＢＬ上にフォトレジスト膜ＰＲを形成する。フォトレジスト膜ＰＲとして、例えば、ｉ線用のポジ型フォトレジストを回転塗布する。次いで、フォトレジスト膜に熱処理を施す。

次いで、図２４に示すように、露光・現像を行う。まず、露光により、制御ゲート電極ＣＧ間のフォトレジスト膜ＰＲが感光部となる。この際、制御ゲート電極ＣＧ間において、ブリーチング膜ＢＬの表面からブリーチングが進行し、透明層ＢＬａが形成される。

このように、フォトレジスト膜ＰＲの下層にブリーチング膜ＢＬを形成することにより、実施の形態１において詳細に説明したとおり、露光時において、露光光の反射面ＲＦが下方向にシフトし、反射光の干渉により感光領域が平均化され、フォトレジスト膜ＰＲ（感光部）のエッジラフネスが小さくなる。また、エッジ位置の重ね合わせ裕度を広く確保することができる。特に、本実施の形態においては、ブリーチング膜ＢＬの下層において凹凸があり、段差の近傍にフォトレジスト膜ＰＲのエッジが位置することとなるが、前述したように、段差の影響を受け難く、フォトレジスト膜ＰＲのエッジラフネスを低減させることができる。

次いで、露光後の熱処理を施す。例えば、１１０℃で９０秒の熱処理を施す。次いで、現像処理を行う。例えば、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液を用い、上記感光部を除去する（図２４）。

次いで、フォトレジスト膜ＰＲをマスクとして下層のブリーチング膜ＢＬをエッチングする。例えば、エッチングガスとしてＣＦ_４を用いて、フォトレジスト膜ＰＲから露出したブリーチング膜ＢＬをエッチングする。

次いで、図２５に示すように、エッジラフネスが低減したフォトレジスト膜ＰＲをマスクとして、制御ゲート電極ＣＧ間に露出したｐ型ウエル１１ａ中に、ｎ型不純物（例えばヒ素（Ａｓ）またはリン（Ｐ）など）をイオン注入することにより、ｎ⁻型半導体領域２２ａを形成する。ここでは、イオン注入精度が向上し、例えば、ｎ⁻型半導体領域２２ａの端部において、フォトレジスト膜ＰＲのエッジラフネスの影響を受け、所望の濃度の不純物イオンを注入することができないなどの不都合を回避することができる。この後、フォトレジスト膜ＰＲをアッシングなどにより除去し、さらに、その下層のブリーチング膜ＢＬをエッチングにより除去する。

次いで、メモリゲート電極ＭＧ側に露出したｐ型ウエル１１ａ中に、ｎ型不純物（例えばヒ素（Ａｓ）またはリン（Ｐ）など）をイオン注入することによってｎ⁻型半導体領域２２ｂを形成する。この場合も、ブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜を用いて露光・現像することにより、フォトレジスト膜ＰＲのエッジラフネスを小さくすることにより、精度良くｎ型不純物をイオン注入することができる。ここでは、制御ゲート電極ＣＧ間、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧを覆うようにフォトレジスト膜を残存させ、このフォトレジスト膜をマスクにｎ型不純物（例えばヒ素（Ａｓ）またはリン（Ｐ）など）をイオン注入し、ｎ⁻型半導体領域２２ｂを形成する（図２６）。この後、フォトレジスト膜ＰＲをアッシングなどにより除去し、さらに、その下層のブリーチング膜ＢＬをエッチングにより除去する。

次いで、図２７に示すように、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの合成体（合成パターン）の側壁部に、側壁絶縁膜２３を形成する。例えば、半導体基板１０の主面全面上にシリコン酸化膜などの絶縁膜を堆積し、この絶縁膜をエッチバックすることによって、上記合成体（合成パターン）の側壁部に側壁絶縁膜２３を形成する。

次いで、図２８に示すように、ヒ素（Ａｓ）またはリン（Ｐ）などのｎ型不純物を、半導体基板１０（ｐ型ウエル１１ａ）に注入することで、高不純物濃度のｎ^＋型半導体領域２４ａ、ｎ^＋型半導体領域２４ｂを形成する。

この場合においても、ブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜を用い、ｎ^＋型半導体領域２４ａの形成領域を感光させることで、フォトレジスト膜ＰＲのエッジラフネスを小さくすることができる。そして、このフォトレジスト膜ＰＲをマスクとして、ｎ⁻型半導体領域２２ｂの形成時と同様に、イオン注入することにより、精度良く、ｎ^＋型半導体領域２４ａを形成することができる。

また、ｎ^＋型半導体領域２４ｂも、ｎ^＋型半導体領域２４ａと同様にブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜を用いたイオン注入により形成することで、精度良く、ｎ^＋型半導体領域２４ｂを形成することができる。上記工程により、ｎ⁻型半導体領域２２ｂとそれよりも高不純物濃度のｎ^＋型半導体領域２４ｂとにより、メモリトランジスタのソース領域として機能するｎ型のソース領域ＭＳが形成され、ｎ⁻型半導体領域２２ａとそれよりも高不純物濃度のｎ^＋型半導体領域２４ａとにより、メモリトランジスタのドレイン領域として機能するｎ型のドレイン領域ＭＤが形成される。

次いで、ソース領域ＭＳ（ｎ⁻型半導体領域２２ｂおよびｎ^＋型半導体領域２４ｂ）、ドレイン領域ＭＤ（ｎ⁻型半導体領域２２ａおよびｎ^＋型半導体領域２４ａ）に導入された不純物を活性化するための熱処理を行う。以上の工程により、不揮発性メモリのメモリセルが形成される。

次いで、必要に応じて、例えば希フッ酸などを用いたウェットエッチングを行って、半導体基板１０の主表面を清浄化する。これにより、ｎ^＋型半導体領域２４ａの上面とｎ^＋型半導体領域２４ｂの上面とメモリゲート電極ＭＧの上面とが清浄化され、自然酸化膜などの不要物が除去される。次いで、図２９に示すように、サリサイド技術を用いて、メモリゲート電極ＭＧ、ｎ^＋型半導体領域２４ａおよびｎ^＋型半導体領域２４ｂの上部に、それぞれ金属シリサイド層（金属シリサイド膜）２５を形成する。この金属シリサイド層２５により、拡散抵抗やコンタクト抵抗などを低抵抗化することができる。この金属シリサイド層２５は、次のようにして形成することができる。例えば、半導体基板１０の主面全面上に、金属膜を形成し、半導体基板１０に対して熱処理を施すことによって、メモリゲート電極ＭＧ、ｎ^＋型半導体領域２４ａ、ｎ^＋型半導体領域２４ｂと上記金属膜とを反応させる。これにより、メモリゲート電極ＭＧ、ｎ^＋型半導体領域２４ａ、ｎ^＋型半導体領域２４ｂの上部に、それぞれ金属シリサイド層２５が形成される。上記金属膜は、例えばコバルト（Ｃｏ）膜またはニッケル（Ｎｉ）膜などからなり、スパッタリング法などを用いて形成することができる。ここで、前述したように、サイドウォール膜（側壁膜）１９ｓの高さを、シリコン窒化膜（キャップ絶縁膜）１６の上部（上面）より低く設定したので、サイドウォール膜（側壁膜）１９ｓの上方にもメモリゲート電極ＭＧが延在し、サイドウォール膜の側壁および上部がメモリゲート電極ＭＧを形成するシリコン膜２０で覆われることとなる。その結果、メモリゲート電極ＭＧの表面の金属シリサイド層２５の形成領域を、サイドウォール膜の膜厚（ゲート長方向の膜厚）に対応する分だけ、大きく確保することができる。

次いで、未反応の金属膜を除去した後、図３０に示すように、半導体基板１０の主面全面上に、絶縁膜（層間絶縁膜）２６として、例えば、シリコン酸化膜の単体膜、あるいは、シリコン窒化膜と該シリコン窒化膜上に該シリコン窒化膜よりも厚く形成されたシリコン酸化膜との積層膜を、例えばＣＶＤ法などを用いて形成する。この絶縁膜（層間絶縁膜）２６の形成後、必要に応じてＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法などを用いて絶縁膜（層間絶縁膜）２６の上面を平坦化する。

次いで、ｎ^＋型半導体領域２４ａ上の絶縁膜（層間絶縁膜）２６をドライエッチングすることにより、コンタクトホール（開口部、貫通孔）を形成する。次いで、コンタクトホール内を含む絶縁膜（層間絶縁膜）２６上に、バリア導体膜２７および主導体膜２８を順次積層する。次いで、絶縁膜（層間絶縁膜）２６上の不要な主導体膜２８およびバリア導体膜２７をＣＭＰ法またはエッチバック法などによって除去することにより、プラグを形成する（図３０）。このプラグは、例えば、ｎ^＋型半導体領域２４ａ上の他、ｎ^＋型半導体領域２４ｂ上にも形成される。なお、バリア導体膜２７としては、例えば、チタン膜、窒化チタン膜、あるいはこれらの積層膜を用いることができる。また、主導体膜２８としては、タングステン膜などを用いることができる。

次いで、図３１に示すように、プラグが埋め込まれた絶縁膜（層間絶縁膜）２６上に第１層配線２９を形成する。第１層配線２９は、例えば、ダマシン技術（ここではシングルダマシン技術）を用いて形成する。まず、プラグが埋め込まれた絶縁膜（層間絶縁膜）２６上に溝用絶縁膜(図示せず）を形成し、この溝用絶縁膜に、フォトリソグラフィ技術およびドライエッチング技術を用いて配線溝を形成する。次いで、配線溝の内部を含む溝用絶縁膜上にバリア導体膜を形成し、続いて、ＣＶＤ法またはスパッタリング法などにより銅のシード層を形成する。次いで、電解めっき法などを用いてシード層上に銅めっき膜を形成し、銅めっき膜により配線溝の内部を埋め込む。その後、配線溝内以外の領域の銅めっき膜、シード層およびバリアメタル膜をＣＭＰ法により除去して、銅を主導電材料とする第１層配線２９を形成する。なお、バリア導体膜としては、例えば、窒化チタン膜、タンタル膜または窒化タンタル膜などを用いることができる。

その後、デュアルダマシン法などにより２層目以降の配線を形成するが、ここではその説明を省略する。なお、各配線は、上記ダマシン技術の他、配線用の導電性膜をパターニングすることにより形成することもできる。この場合、導電性膜としては、例えばタングステンまたはアルミニウムなどを用いることができる。

以上の工程を経て形成された不揮発性メモリは、安定した不純物領域の形成が可能となり、高い歩留り(例えば、歩留り９２％以上）を維持することができる。

なお、本実施の形態においては、ブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜をイオン注入用のマスクとして用いたが、この他、シリコン膜（制御ゲート電極ＣＧ）１４のエッチング用のマスクとして用いてもよい。また、本実施の形態においては、ブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜をマスクとして用いたが、積層膜の内上層のフォトレジスト膜ＰＲを除去し、ブリーチング膜ＢＬのみをマスクとしてもよい。

（実施の形態５）
上記実施の形態１、２で説明したブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜を用いてボンディングパッドを形成する場合について説明する。図３２〜図４１は、本実施の形態の半導体装置の製造工程を示す断面図である。

図３２には、層間絶縁膜３０中に形成された最上層配線３１が示されている。最上層配線３１は、多層配線のうち、最上層に位置する配線であり、例えば、埋め込み配線である。この最上層配線３１の上部は、絶縁膜で覆われ、最上層配線３１の一部上にボンディングパッドが形成される。

図３３に示すように、最上層配線３１および層間絶縁膜３０上に、例えばＣＶＤにより絶縁膜（パッド層層間絶縁膜）３２を形成する。次いで、フォトリソグラフィ法を用いてフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして用いて、絶縁膜３２をエッチングすることにより、開口部を形成する。

次いで、図３４に示すように、上記開口部を含む絶縁膜３２上に、例えば、反応性スパッタリング法により、ＴｉＮ膜を形成し、次いで、例えば、スパッタリング法により、アルミニウム系メタル膜（アルミニウムを主成分とするメタル膜）を形成する。ＴｉＮ膜とアルミニウム系メタル膜との複合膜を“３３”で示す。

この複合膜３３を上記実施の形態１、２で説明したブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜を用いてフォトレジスト膜ＰＲのエッジラフネスを小さくすることにより、精度良く加工する。具体的に、以下に説明する。

まず、図３５に示すように、複合膜３３上に、ブリーチング膜ＢＬの前駆体液を回転塗布する。次いで、ブリーチング膜ＢＬに熱処理を施す。次いで、ブリーチング膜ＢＬ上にフォトレジスト膜ＰＲを形成する。フォトレジスト膜ＰＲとして、例えば、ｉ線用のポジ型フォトレジストを回転塗布する。次いで、フォトレジスト膜ＰＲに熱処理を施す。

次いで、図３６に示すように、露光・現像を行う。まず、露光により、ボンディングパッド形成領域以外のフォトレジスト膜ＰＲが感光部となる。この際、ボンディングパッド形成領域以外の領域において、ブリーチング膜ＢＬの表面からブリーチングが進行し、透明層ＢＬａが形成される。

このように、フォトレジスト膜ＰＲの下層にブリーチング膜ＢＬを形成することにより、実施の形態１において詳細に説明したとおり、露光時において、露光光の反射面が下方向にシフトし、反射光の干渉により感光領域が平均化され、フォトレジスト膜ＰＲ（感光部）のエッジラフネスが小さくなる。また、エッジ位置の重ね合わせ裕度を広く確保することができる。特に、本実施の形態においては、ブリーチング膜ＢＬの下層において凹凸があり、段差の近傍にフォトレジスト膜ＰＲのエッジが位置することとなるが、前述したように、段差の影響を受け難く、フォトレジスト膜ＰＲのエッジラフネスを低減させることができる。

次いで、露光後の熱処理を施す。例えば、１１０℃で９０秒の熱処理を施す。次いで、現像処理を行う。例えば、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液を用い、上記感光部を除去する（図３６）。

次いで、フォトレジスト膜ＰＲをマスクとして下層のブリーチング膜ＢＬをエッチングする。例えば、エッチングガスとしてＣＦ_４を用いて、フォトレジスト膜ＰＲから露出したブリーチング膜ＢＬをエッチングする。

次いで、図３７に示すように、エッジラフネスが低減したフォトレジスト膜ＰＲをマスクとして、複合膜３３をドライエッチングする。これにより、複合膜３３よりなるボンディングパッド３４を精度良く形成することができる。

次いで、図３８に示すように、ボンディングパッド３４上を含む絶縁膜３２上に、例えば、ＣＶＤ法を用いてファイナルパッシベーション膜３５を形成する。

このファイナルパッシベーション膜３５を上記実施の形態１、２で説明したブリーチング膜ＢＬとフォトレジスト膜ＰＲとの積層膜を用いてフォトレジスト膜ＰＲのエッジラフネスを小さくすることにより、精度良く加工する。具体的に、以下に説明する。

まず、図３９に示すように、ファイナルパッシベーション膜３５上に、ブリーチング膜ＢＬの前駆体液を回転塗布する。次いで、ブリーチング膜ＢＬに熱処理を施す。次いで、ブリーチング膜ＢＬ上にフォトレジスト膜ＰＲを形成する。フォトレジスト膜ＰＲとして、例えば、ｉ線用のポジ型フォトレジストを回転塗布する。次いで、フォトレジスト膜ＰＲに熱処理を施す。

次いで、図４０に示すように、露光・現像を行う。まず、露光により、ボンディングパッド形成領域のフォトレジスト膜ＰＲが感光部となる。この際、ボンディングパッド形成領域において、ブリーチング膜ＢＬの表面からブリーチングが進行し、透明層ＢＬａが形成される。

このように、フォトレジスト膜ＰＲの下層にブリーチング膜ＢＬを形成することにより、実施の形態１において詳細に説明したとおり、露光時において、露光光の反射面が下方向にシフトし、反射光の干渉により感光領域が平均化され、フォトレジスト膜ＰＲ（感光部）のエッジラフネスが小さくなる。また、エッジ位置の重ね合わせ裕度を広く確保することができる。特に、本実施の形態においては、ブリーチング膜ＢＬの下層において凹凸があり、段差の近傍にフォトレジスト膜ＰＲのエッジが位置することとなるが、前述したように、段差の影響を受け難く、フォトレジスト膜ＰＲのエッジラフネスを低減させることができる。

次いで、露光後の熱処理を施す。例えば、１１０℃で９０秒の熱処理を施す。次いで、現像処理を行う。例えば、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液を用い、上記感光部を除去する（図４０）。

次いで、フォトレジスト膜ＰＲをマスクとして下層のブリーチング膜ＢＬをエッチングする。例えば、エッチングガスとしてＣＦ_４を用いて、フォトレジスト膜ＰＲから露出したブリーチング膜ＢＬをエッチングする。

次いで、フォトレジスト膜ＰＲとブリーチング膜ＢＬとの積層膜をマスクとして、ファイナルパッシベーション膜３５を、例えば、エッチングガスとしてＣＦ_４を用いてエッチングする。その後、フォトレジスト膜ＰＲおよびブリーチング膜ＢＬをアッシングなどにより除去する。

以上の工程により、ファイナルパッシベーション膜３５をパターニングし、ボンディングパッド３４の表面を露出させることができる。

次いで、ウェハコートポリイミド膜をコーティングし、半導体デバイスの表面を保護する。そして、ボンディングパッド３４上のポリイミド膜をフォトリソグラフィ法によりパターニングすることにより、開口部を形成する。

ここで、本実施の形態によれば、前述したように、フォトレジスト膜ＰＲの下層にブリーチング膜ＢＬを形成したので、安定した形状で、ボンディングパッド形成、パッド開口を行うことが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、上記実施の形態４、５において、ブリーチング膜ＢＬのブリーチング特性を示す感光基の濃度を変化させてもよい。また、ポリイミド膜を感光性膜とし、その下層にブリーチング膜を残存させてもよい。また、実施の形態１等においては、ポジ型のフォトレジスト膜を例に説明したが、ネガ型のフォトレジスト膜を用いてもよい。

１０ 半導体基板
１１ａ ｐ型ウエル
１３ シリコン酸化膜
１４ シリコン膜
１５ シリコン酸化膜
１６ シリコン窒化膜（キャップ絶縁膜）
１７ このシリコン酸化膜（絶縁膜）
１８ シリコン窒化膜（絶縁膜）
１９ｄ シリコン酸化膜（絶縁膜）
１９ｓ シリコン酸化膜（サイドウォール膜）
２０ シリコン膜
２２ａ ｎ⁻型半導体領域
２２ｂ ｎ⁻型半導体領域
２３ 側壁絶縁膜
２４ａ ｎ^＋型半導体領域
２４ｂ ｎ^＋型半導体領域
２５ 金属シリサイド層
２６ 絶縁膜（層間絶縁膜）
２７ バリア導体膜
２８ 主導体膜
２９ 第１層配線
３０ 層間絶縁膜
３１ 最上層配線
３２ 絶縁膜（パッド層層間絶縁膜）
３３ 複合膜
３４ ボンディングパッド
３５ ファイナルパッシベーション膜
ＡＲ 反射防止膜
ＢＬ ブリーチング膜
ＢＬ１ ブリーチング膜
ＢＬ２ ブリーチング膜
ＢＬａ 透明層
ＣＧ 制御ゲート電極
ＥＸＬ 露光光
Ｌａ 入射光
Ｌｂ 反射光
ＭＤ ドレイン領域
ＭＧ メモリゲート電極
ＭＫ マスク
ＭＳ ソース領域
ＮＲ ｎ型の半導体領域
ＰＲ フォトレジスト膜
ＰＲａ 感光部
ＰＳ 多結晶シリコン膜
ＲＥ 露光用のマスク（レチクル）
ＲＦ 反射面
ＳＢ 半導体基板（半導体ウエハ）
ＳＰ シリコンスペーサ
ＵＬ 下地層
Ｗ 定在波

Claims (20)

1. （ａ）半導体基板上の第１層上に、第１有機化合物膜を形成する工程、
   （ｂ）前記第１有機化合物膜上に、第２有機化合物膜を形成する工程、
   （ｃ）前記第１有機化合物膜と前記第２有機化合物膜との積層膜の第１領域を露光する工程、
   （ｄ）前記第１領域または前記第１領域以外の領域の前記第２有機化合物膜を除去することにより開口部を形成する工程、
   （ｅ）前記開口部から露出した前記第１有機化合物膜を除去する工程、
   （ｆ）前記開口部に対応して、前記第１層を除去する工程、
   を有し、
   前記第２有機化合物膜は、感光性膜であり、
   前記第１有機化合物膜は、前記（ｃ）工程において、ブリーチングする、半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記（ａ）工程において、前記第１有機化合物膜は、前駆体液を塗布することにより形成され、
   前記前駆体液は、ベース樹脂と架橋剤と感光剤とを有する、半導体装置の製造方法。
3. 請求項２記載の半導体装置の製造方法において、
   前記ベース樹脂は、ポリヒドロキシフェノールとアルデヒドとを縮合したノボラック樹脂である、半導体装置の製造方法。
4. 請求項２記載の半導体装置の製造方法において、
   前記架橋剤は、芳香族環を有する置換基を含有する化合物である、半導体装置の製造方法。
5. 請求項２記載の半導体装置の製造方法において、
   前記感光剤は、キノンジアジド構造を有する化合物、ニトロン化合物またはジアゾニウム塩を有する化合物である、半導体装置の製造方法。
6. 請求項２記載の半導体装置の製造方法において、
   前記前駆体液は、触媒を有する、半導体装置の製造方法。
7. 請求項１記載の半導体装置の製造方法において、
   前記（ａ）工程において、前記第１有機化合物膜は、前駆体液を塗布することにより形成され、
   前記前駆体液は、ベース樹脂と架橋剤とを有し、
   前記ベース樹脂は高分子化合物であり、側鎖に感光基を有する、半導体装置の製造方法。
8. （ａ）半導体基板上に、第１有機化合物膜を形成する工程、
   （ｂ）前記第１有機化合物膜上に、第２有機化合物膜を形成する工程、
   （ｃ）前記第１有機化合物膜と前記第２有機化合物膜との積層膜の第１領域を露光する工程、
   （ｄ）前記第１領域または前記第１領域以外の領域の前記第２有機化合物膜を除去することにより開口部を形成する工程、
   （ｅ）前記開口部から露出した前記第１有機化合物膜を除去する工程、
   （ｆ）前記開口部に対応して、前記半導体基板中に不純物イオンを注入する工程、
   を有し、
   前記第２有機化合物膜は、感光性膜であり、
   前記第１有機化合物膜は、前記（ｃ）工程において、ブリーチングする、半導体装置の製造方法。
9. 請求項８記載の半導体装置の製造方法において、
   前記（ａ）工程において、前記第１有機化合物膜は、前駆体液を塗布することにより形成され、
   前記前駆体液は、ベース樹脂と架橋剤と感光剤とを有する、半導体装置の製造方法。
10. 請求項９記載の半導体装置の製造方法において、
    前記ベース樹脂は、ポリヒドロキシフェノールとアルデヒドとを縮合したノボラック樹脂である、半導体装置の製造方法。
11. 請求項９記載の半導体装置の製造方法において、
    前記架橋剤は、芳香族環を有する置換基を含有する化合物である、半導体装置の製造方法。
12. 請求項９記載の半導体装置の製造方法において、
    前記感光剤は、キノンジアジド構造を有する化合物、ニトロン化合物またはジアゾニウム塩を有する化合物である、半導体装置の製造方法。
13. 請求項９記載の半導体装置の製造方法において、
    前記前駆体液は、触媒を有する、半導体装置の製造方法。
14. 請求項８記載の半導体装置の製造方法において、
    前記（ａ）工程において、前記第１有機化合物膜は、前駆体液を塗布することにより形成され、
    前記第１有機化合物膜は、感光剤の濃度勾配を有する、半導体装置の製造方法。
15. 請求項１４記載の半導体装置の製造方法において、
    前記第１有機化合物膜は、前記感光剤の濃度が異なる複数の膜よりなる、半導体装置の製造方法。
16. 請求項１４記載の半導体装置の製造方法において、
    前記第１有機化合物膜は、前記感光剤の偏析により感光剤の濃度が高い部分を有する、半導体装置の製造方法。
17. 第１有機化合物膜と、前記第１有機化合物膜上に形成された第２有機化合物膜とを有する下地加工用の積層有機膜であって、
    前記第２有機化合物膜は、感光性膜であり、
    前記第１有機化合物膜は、露光光により、ブリーチングする、下地加工用の積層有機膜。
18. 請求項１７記載の下地加工用の積層有機膜において、
    前記第１有機化合物膜は、ベース樹脂と架橋剤と感光剤とを有する、下地加工用の積層有機膜。
19. 請求項１８記載の下地加工用の積層有機膜において、
    前記感光剤は、キノンジアジド構造を有する化合物、ニトロン化合物またはジアゾニウム塩を有する化合物である、下地加工用の積層有機膜。
20. 請求項１７記載の下地加工用の積層有機膜において、
    前記第１有機化合物膜は、前駆体液を塗布することにより形成され、
    前記前駆体液は、ベース樹脂と架橋剤とを有し、
    前記ベース樹脂は高分子化合物であり、側鎖に感光基を有する、下地加工用の積層有機膜。