JP4392974B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4392974B2 JP4392974B2 JP2000288229A JP2000288229A JP4392974B2 JP 4392974 B2 JP4392974 B2 JP 4392974B2 JP 2000288229 A JP2000288229 A JP 2000288229A JP 2000288229 A JP2000288229 A JP 2000288229A JP 4392974 B2 JP4392974 B2 JP 4392974B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor device
- developer
- manufacturing
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、特に、段差のある下地に対して自己整合的にパターニングするリソグラフィー技術に関する。
【0002】
【従来の技術】
LSI(大規模集積回路)の製造プロセスにおいて、パターニングを行う下地において、段差や凹凸が多く見られるものが多く、これらの下地に対して確実にパターニングすると共に、アライメントを精度高く行うことができるリソグラフィー技術が求められている。
【0003】
従来、半導体装置の製造方法としては、図25に示すものがある(特開平1−292829号公報参照)。この半導体装置の製造方法では、既存パターン1701が形成された半導体基板1702上全面に、その既存パターン1701よりも厚くならない程度の厚さにレジスト1703を塗布する。そして、図示しない露光マスクを用いて露光、現像を行って、各既存パターン1701上のレジスト1703を、その既存パターン1701よりも少し広めに除去して、図25(b)に示すように、既存パターン1701とレジストパターン1705との間に微小な隙間1706を設ける。そして、上記レジストパターン1705を加熱変形させて、図25(c)に示すように、上記隙間1706を埋め込むと共に、既存パターン1701の上面を露出させている。
【0004】
一方、MOS型電界効果トランジスタ(MOSFET)に関しては、大規模集積回路(LSI)の集積度の向上に伴い、LSIを構成するMOSFETのサイズは益々縮小化されてきた。集積度をより一層向上させるためには、あるいは、動作速度を高めるためには、MOSFETのゲート長をさらに短くする必要がある。しかし、従来構造のMOSFETでは、ソース・ドレイン領域と半導体基板との間に形成されるPN接合が、どうしても半導体基板の主面から離れた位置(深い位置)にあったため、短チャンネル効果が起こりやすかった。従来のMOSFETでは、短チャネル効果による特性劣化を避けるために、ゲート長を短くすることが困難であるという問題があった。
【0005】
この問題を解決するため、図28に示すような構造を持つMOSFETが提案された(特開昭61−196577号公報)。図28のMOSFETは、以下のようにして製造される。
【0006】
まず、図27(a)に示すように、単結晶シリコン基板1901の主面に活性領域とフィールド酸化膜1902を形成する。図27(a)および(b)では、一つの活性領域のみが示されているが、実際のLSIでは、一つのシリコン基板1901の主面に多数の活性領域が形成されており、それらの活性領域はフィールド酸化膜1902によって相互に電気的に分離されている。次に、公知の製造技術によって、ゲート絶縁膜1903、ゲート電極1904および絶縁膜1905を形成する。上記絶縁膜1905はゲート電極1904の表面を覆っている。
【0007】
この後、上記シリコン基板1901の活性領域のうちシリコン表面が露出している部分の上に、図27(b)に示すように、選択的に、半導体層(シリコン層)1906をエピタキシャル成長させる。さらに、このエピタキシャル成長した半導体層(エピタキシャル成長層)1906に不純物をドープして、エピタキシャル成長層1906からシリコン基板1901の表面近傍に不純物を拡散させる。こうして、シリコン基板1901の主面から比較的に浅い位置に(深さが30nmから80nm程度の位置に)PN接合を形成する。
【0008】
次に、図28に示すように、全面に層間絶縁膜1907を堆積し、この層間絶縁膜1907の所望の位置にコンタクト孔1908を開口し、さらに、上部配線1909を形成して、MOSFETを得る。
【0009】
図28に示すMOSFETは、「積み上げ拡散層型MOSFET」と呼ばれる。これは、ソース・ドレイン領域として機能する拡散層が、不純物の拡散されたエピタキシャル成長層(積み上げた層)1906とシリコン基板1901の表面近傍の薄い不純物拡散層とによって形成されているからである。
【0010】
【発明が解決しようとする課題】
ところで、リソグラフイー技術に関し、微細化が進む中、従来のアライメント技術では、確実なアライメントの制御が困難になってきている。
【0011】
このため、図25に示す従来の半導体装置の製造方法を実施すると、露光の時にアライメントのずれが起こると、図26(a)に示すように、レジストパターン1805が既存パターン1701の上に乗り上げる一方、既存パターン1701とレジストパターン1805との間に大きな溝1806が生じてしまう。そのため、レジストパターン1805を加熱変形させても、図26(b)に示すように、既存パターン1701の上にまで、レジスト残り1805aが発生し、また、既存パターン1701とレジストパターン1805との間の大きな溝1806は、確実に埋めることができない。このため、次工程であるエッチングで、このレジストパターン1805をマスクとして、エッチングを行ったとしても、上記埋めることができなかった溝1806の底の領域の半導体基板1702がエッチングされてしまうという不具合が起こる。さらに、この方法では、既存パターン1701,1701の間にレジストを埋め込むための加熱変形処理を行っているために、パターニングされた既存パターン1701が変形する。このため、微細化が困難であり、特にパターンの線幅制御が困難になる。また、レジストを埋め込んだ所に、後から、第2の露光と現像を行ったとしても、変形するまで加熱を行っているため、精度の高いパターニングは困難である。
【0012】
そこで、この発明の目的は、非常に微細な段差を有する下地においても、アライメントのずれが起こらず、かつ、確実に既存パターンの間にパターニングすることができる半導体装置の製造方法を提供することにある。
【0013】
また、図28に示す従来のMOSFETには、以下に示すような問題点がある。
【0014】
すなわち、図27(b)に示すように、選択的エピタキシャル成長法を用いてエピタキシャル成長層1906を形成すると、ゲート電極1904の側面近傍において、どうしてもファセットが形成されてしまう。このファセットの形成された部分では、エピタキシャル成長層1906の厚さが他の部分よりも薄くなる。このため、固相拡散、気相拡散またはイオン注入等の不純物ドーピング技術を用いて不純物をエピタキシャル成長層1906にドープして、不純物活性化のための熱処理を施すと、シリコン基板1901中に形成された不純物拡散層の不純物濃度プロファイルが設計値から変化してしまう。より具体的には、シリコン基板1901中に形成されるPN接合が、ファセットの直下において、局所的に深くなってしまうために(例えば、100nmから150nm程度の深さに達するために)、短チャンネル効果を十分に抑制することができなくなる。
【0015】
また、シリコンの選択エピタキシャル成長技術は、大量の水素を使用するため、装置の規模も大きく、製造コストも高い。また、エピタキシャル成長の前処理温度(1000℃以上)や、成長温度(900℃から1100℃)が高いので、不純物が深く拡散しやすく、不純物の濃度プロファイルを所望の形状に制御することが困難である。さらに、比較的に大きな熱応力が発生するため、ゲート電極1904の近傍、およびフィールド酸化膜1902のエッジ近傍に結晶欠陥が生じやすくて、リーク電流が増大する。
【0016】
また、素子の微細化が進んで、素子分離領域1902とゲート電極1904の距離が小さくなると(ソース・ドレイン活性領域が小さくなると)、所望の膜厚のエピタキシャル成長層1906を制御性良く形成することが難しくなる。
【0017】
【0018】
【課題を解決するための手段】
上記課題を解決するために、この発明の半導体装置の製造方法は、
段差のある下地にレジストを平坦に塗布する工程と、
上記段差のある下地に塗布したレジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程と、
上記レジストを露光する工程と、
現像する工程と
を備えて、レジストパターンを段差の下部に形成することを特徴としている。
【0019】
上記半導体装置の製造方法によると、レジストパターンを形成する工程において、まず、段差のある下地に対してレジストを平坦に塗布する。具体的には、例えば、低粘度の5cp以下のレジストを3000rpm以下の低回転で塗布する。低粘度、低速回転により、ストリエーション(ウェーハの中心側から外側に向かう彗星が尾を引いたように発生する塗布むら)の発生を押さえることができ、非常に平坦に塗布できる。
【0020】
次に、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする。なお、レジストは塗布後ベーク等で通常で5%程度塗布直後の膜厚よりも薄くなり、また、現像工程においても、通常で5%〜10%塗布直後の膜厚よりも薄くなることが知られている。しかしながら、この発明で述べている「積極的に薄くする工程」とは、そういった膜減りではなく、積極的にレジストの膜厚を、塗布直後の膜厚よりも薄くすることを言う。好ましくは、段差より厚くレジストを塗布した後、段差上部まで薄くする。あるいは、段差の上面(凸部の上面)よりも低くしてもよい。しかし、上記レジストを全て取り除くのではなく、少なくとも、エッチングに耐え得る膜厚を残すことがポイントである。上記レジストの表面が平坦であるため、段差上部までレジストを薄くしても、段差の下部(凹部の底)には十分な膜厚のレジストを残すことができる。なお、段差下部の面積の広い所にまでレジストパターンを形成してもよい。
【0021】
このようにして、上記レジストを段差下部にだけに残すことができるので、露光工程でアライメントのズレの影響を考えることなく、確実に段差下部のみに自己整合的にレジストパターンを形成することができる。
【0022】
さらに、上記レジストを塗布直後の膜厚よりも積極的に薄くする工程を含むことにより、段差上部の不必要なレジストが除去される。このため、段差の下部(凹部)のみに段差側壁に対して自己整合的にレジストをパターニングすることができる。その際、レジストパターンの高さは低くなっており、かつ、レジストパターンが下地の段差(凹部)の底面だけでなく側面にも密着しているため、レジストパターンの変形や倒壊を防ぐことができる。また、下地パターンに対するアライメントマージンを設ける必要がなくなるので、素子が微細化できる。
【0023】
この発明の1実施の形態では、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、上記レジストを下地に平坦に塗布する工程と、上記レジストを露光する工程との間に行う。
【0024】
このようにすると、制御性良くレジストを塗布直後の膜厚よりも積極的に薄くすることができる。さらに、レジストを薄膜化する工程が、現像する工程より前に行われるため、制御性良く現像することができ、現像残りを抑制することができる。
【0025】
また、この発明の1実施の形態では、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、上記レジストを露光する工程と、上記現像する工程との間に行う。
【0026】
このようにすると、通常のフォトリソグラフィーと同じように制御性良く露光することができ、パターンの線幅等を安定させることができる。さらに、レジストを積極的に薄膜化する工程が、現像する工程より前に行われるため、制御性良く現像することができ、現像残りを抑制することができる。
【0027】
また、この発明の1実施の形態では、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、上記現像する工程後に行う。
【0028】
このようにすると、制御性良く露光することができる。さらに、レジストパターンの形成が確認された後に、レジストの薄膜化を行うため、レジストパターンの異常などを早期に発見することができる。
【0029】
また、この発明の1実施の形態では、上記レジストの膜厚を薄くしたい領域を露光して現像して、上記領域のレジストの膜厚を薄くする。
【0030】
このようにすると、レジストを薄膜化するために、新たなる他の装置を使用することなく、現像工程で使用する装置を用いることが可能であるので、新たなる設備投資をすることなく、この実施の形態を実現できる。さらに、フォトリソグラフィー工程を行うエリア内での、処理に限定されるので、運搬等によるダストの問題が解消される。さらに、この現像する工程は、汎用的に使用している現像液を使用することが可能なので、新たな現像液を使用する必要がなく、この実施の形態を実施するために新たなコストが発生しない。
【0031】
また、この発明の1実施形態では、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、ウェットエッチング工程である。
【0032】
このようにすると、レジストをより低ダメージに、レジストを塗布直後の膜厚よりも積極的に薄くすることができる。また、ウェットエッチングに使用する薬液の濃度、または、温度により、レジストを塗布直後の膜厚よりも薄くするエッチングレートの制御が容易にできる。
【0033】
また、この発明の1実施の形態では、上記ウェットエッチングは、現像液を用いて行なう。
【0034】
このようにすると、現像する工程にて用いられている装置を使用することが可能であるため、新たな装置を使用する必要がない。また、廃液ラインの設備なども同じ物が使用できる。したがって、新たなる設備投資をすることなく、この実施の形態を実現できる。さらに、フォトリソグラフィー工程を行うエリア内での処理に限定されるので、運搬等によるダストの問題が低減される。さらに、通常のフォトリソグラフィーの工程よりも、1工程増やすことにより、この実施の形態の実現が可能である。
【0035】
なお、ウェットエッチングの工程は、現像液に限らず、イソプロピルアルコールに、アセトンまたはプロピレングリコールモノメチルエーテルアセテートを混合したものを用いてもよい。また、キシレンに酢酸ブチルまたはNメチルピロリドンを混合したものを用いてもよい。
【0036】
また、この発明の1実施の形態では、上記現像液を用いたウェットエッチングの工程において、被エッチングレジストが、ネガ型レジストの場合、濃度が標準値の2分の1以下のテトラメチルアンモニウムハイドロオキサイド現像液を使用する。また、ポジ型レジストの場合、濃度が標準値の2倍以上のテトラメチルアンモニウムハイドロオキサイド現像液を使用する。
【0037】
このようにすると、レジストの薄膜化を低ダメージで行うことができる。また、レジストの薄膜化の際のエッチングレートの制御性が向上する。
【0038】
また、この発明の1実施の形態では、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、化学的機械研磨(CMP)工程である。
【0039】
このようにすると、レジストを塗布直後の膜厚よりも積極的に薄くする工程で、レジスト表面をより平坦にすることが可能である。
【0040】
また、この発明の1実施の形態では、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、ドライエッチング工程である。
【0041】
このようにすると、EPD(エンドポイント検出)が使用できる。さらに、ウェットプロセスを用いないオールドライプロセスに対応させる場合、クラスターツールを用いることができる。そうすると、レジストをCVD(化学的気相成長)法により基板の上に堆積した後、大気にさらすことなく連続処理で、レジストを薄くすることが可能になる。
【0042】
また、この発明の1実施の形態では、上記レジストを露光する工程は、実際に残したい段差下部のレジストパターンよりも大きくて段差の上部にまで至る領域を露光するオーバラップ露光をする工程を含む。
【0043】
この場合、レジストを段差下部に形成することと、オーバーラップ露光をすることとにより、アライメントのズレが起っても、必要な段差側壁部分まで確実に露光をすることができて、段差の側壁とレジストパターンとの間に隙間ができないようにでき、かつ、精確にレジストパターンを形成することができる。
【0044】
また、この発明の1実施の形態では、上記レジストはポジ型レジストであり、
上記レジストの全面または所定の領域を露光して、上記下地の段差の側壁にレジストによるサイドウォールを形成する。
【0045】
上記段差の側壁の近傍には、露光の光りが入り込みにくいために、側壁近傍のポジ型レジストは現像に必要な十分な感光ができないので、レジストのサイドウォールを段差の側壁に自己整合的に形成できる。このため、このサイドウォールをイオン注入のマスクとして使用することも可能である。例えば、段差がゲートであった場合、この実施の形態のレジストパターンの形成方法を用いて、レジストのサイドウォールを形成した後、イオン注入を行うことにより、ゲートに対して一定の距離の所に自己整合的にイオンの注入を行うことができる。また、露光量やPEB(露光後ベーク)の温度を変えることにより、必要となるイオン注入のマスクを形成することができる。
【0046】
また、この発明の1実施の形態では、上記レジストはネガ型レジストであり、
上記レジストの全面または所定の領域を露光して、上記下地の段差の側壁とレジストパターンとの間に隙間を形成する。
【0047】
上記段差側壁の近傍には露光の光りが入り込みにくいために、側壁近傍のネガ型レジストは現像に必要な十分な感光ができないので、段差の側壁とレジストパターンとの間の隙間を段差の側壁に対して自己整合的に形成できる。このため、下地パターンがゲート電極の場合、ソース・ドレイン領域の加工をゲート電極に対して自己整合的に形成できる。
【0048】
また、この発明の1実施の形態は、半導体基板上に、少なくとも側壁が絶縁膜で覆われた電極または配線を形成する工程と、導電性膜を堆積する工程と、レジストを平坦に塗布する工程と、そのレジストの膜厚をレジスト塗布直後の膜厚よりも積極的に薄くする工程と、そのレジストをマスクとして上記導電性膜をエッチングして、上記電極または配線の上部の導電性膜を除去する工程を含む。
【0049】
この場合、最小ピッチで形成された配線領域においても、その配線間に次の配線を埋め込むことによって、自己整合的に配線を制御性良く形成することができる。このため、リソグラフィー技術の限界以上に、上記電極もしくは配線を高密度化することができる。
【0050】
また、この発明の1実施の形態は、上記電極または配線は、素子分離領域と活性領域とに大別される半導体基板上に形成されており、上記ゲート電極は上記活性領域上にゲート絶縁膜を介して形成されている。
【0051】
こうした場合、エピタキシャル成長方法に比べて、上記電極によって、ソース・ドレイン領域を自己整合的に積み上げて、ファセットが存在しないソース・ドレイン領域を形成できる。したがって、短チャネル効果を抑制すると共に、駆動力の大きい素子を得ることができる。また、従来のエピタキシャル成長方法では、1000℃の水素ベークが必要であるのに対して、CVD法では水素ベークが必要なくてプロセス温度も600℃程度と低いので、熱応力などによる接合リークが発生しない。さらに、積み上げられたソース・ドレイン領域を、素子分離領域に対してオーバーラップさせる(ソース・ドレイン活性領域より大きくする)ことができるので、ソース・ドレイン上にコンタクトを形成する際の自由度が大きくなると同時に、ゲート電極と素子分離領域との距離を従来よりも小さくすることができて、素子の微細化が可能になる。
【0052】
また、この発明の1実施の形態では、上記段差は、絶縁膜で覆われた電極または配線である。
【0053】
この場合、導電性膜をエッチングする際に、上記ゲート電極がエッチング雰囲気にさらされることがないので、素子の劣化を抑制できると共に、上記ゲート電極と導電性膜に同じ材質を用いることができる。
【0054】
また、この発明の1実施の形態は、上記レジストの膜厚をレジスト塗布直後の膜厚よりも積極的に薄くする工程と、そのレジストを露光、現像してレジストパターンを形成する工程と、そのレジストパターンをマスクとして上記導電性膜をエッチングする工程と、上記電極または配線の両側に位置する第2の電極あるいは任意の場所に第2の配線を形成する工程を含む。
【0055】
この場合、上記電極または配線が存在しない領域にも、所望の導電性膜のパターン(配線)を得ることができ、設計の自由度が高くなる。さらに、ソース・ドレイン領域を、シリコン基板の表面近傍の薄い不純物拡散層に、不純物の拡散されたエピタキシャル成長層を積み上げて形成する積み上げ拡散層型のMOSFETにおいて、ソースとドレインが上記導電性膜の不要な部分を通して短絡しないように、その不要な部分を除去するためのパターニングを、他の必要な部分のためのパターニングと同時に一回の露光で可能になる。つまり、電極上部の導電性膜の除去と、導電性膜のパターン(配線)の形成と、ソースとドレインの分離を行うためのレジストパターンの形成が、通常のリソグラフィー工程に、レジストをそのレジストの塗布直後の膜厚よりも薄くする工程を、追加するだけで実現できる。
【0056】
また、この発明の1実施の形態では、上記導電性膜は、多結晶シリコン膜、非晶質シリコン膜、多結晶シリコンゲルマ膜、非晶質シリコンゲルマ膜、高融点金属膜、もしくは、多結晶シリコン膜、非晶質シリコン膜、多結晶シリコンゲルマ膜または非晶質シリコンゲルマ膜と高融点金属膜との複合膜である。
【0057】
この場合、ソース・ドレイン領域に不純物を拡散させて活性化させる熱処理を行う際に、上記導電性膜と半導体基板との界面までは、拡散速度が非常に速い一方、半導体基板中の拡散速度は遅いので、チャネル領域より下の領域に位置するソース・ドレイン領域の深さが、積み上げ領域の高さのバラツキにより影響されにくくなり、浅い接合を制御性良く形成することができる。
【0058】
この発明の1実施の形態では、上記段差は、導電性膜で覆われた電極または配線である。
【0059】
【0060】
【0061】
【0062】
【0063】
【0064】
【0065】
【0066】
【0067】
【0068】
【0069】
【0070】
【0071】
【0072】
【0073】
【0074】
【0075】
【0076】
【0077】
【0078】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【0079】
まず、実施の形態1〜6に共通な下地の構造を図1(a),(b)により説明する。図1(a),(b)は段差のある下地を示し、図1(a)は図1(b)の線108に沿った断面図であり、図1(b)は平面図である。なお、ここで段差とは凹凸を含む概念である。
【0080】
図1(a)に示すように、シリコン基板101上に、絶縁膜102および多結晶シリコン膜105を0.25μm程度堆積し、さらに、シリコン酸化膜106を0.20μm程度堆積する。次に、周知のリソグラフイー技術を用いてレジストをパターニングし、そのレジストをマスクとしてシリコン酸化膜106を加工した後、レジストを除去する。次に、上記シリコン酸化膜106をマスクとして、多結晶シリコン膜105を加工してゲート電極を形成した後、シリコン窒化膜104を50nm程堆積する。
【0081】
また、上記ゲート電極である多結晶シリコン膜105は、長さが0.24μm、幅が2.5μmに加工されている。また、段差の上面107の高さは0.45μmである。以下の実施の形態1〜6では、段差の凹部の底103のシリコン窒化膜104の上にレジストを自己整合的にパターニングする。また、以後の図2から図11においては、段差のある下地を全体として示し、図1のような下地の詳細な構造は省略している。すなわち、図2から図11における上下の図における段差のある下地は、図1(a)と図1(b)と同じことを示す。
【0082】
(実施の形態1)
この実施の形態1は、図2に示す段差のある下地200に、ネガ型レジスト201を平坦に塗布し、その後、ネガ型レジスト201を積極的に薄膜化し、露光して現像することにより、段差下部(凹部)だけにレジストパターン206を形成する方法である。図2(a)から(d)の上段の図は断面図であり、下段の図は平面図である。
【0083】
まず、図2(a)に示すように、段差の有る下地200に、レジスト201を平坦に塗布する。このとき、下地の段差の影響を受けないように平坦に塗布するために、低粘度の化学増幅系ネガ型レジストTDUR-N908 4.5cp(東京応化工業株式会社製)を2000rpm程度の低回転で塗布した。その後、プリベーク(塗布後ベーク)を110℃、90秒の条件で行った。上記レジスト201の膜厚は段差下部(凹部)で、700nm程度であり、かつ、レジスト201の表面は図2(a)に示すように平坦であった。
【0084】
この塗布のとき、レジスト201は、TDUR‐N908 4.5CPに限らず次工程のエッチングや注入等に耐え得るようなものであれば良い。また、レジスト201の粘度は5cp以下の低粘度であれば、下地200の段差(凹凸)の影響を受けずに一般に平坦に塗布できるが、レジスト201はより低粘度である方が平坦化の観点から好ましい。また、図示しないスピンコータを低回転にすることによって下地200を低回転にして、下地200にレジスト201をより厚く塗る程、レジスト201の平坦性はより下地200の段差の影響を受けない。このため、できるだけ、下地200を低回転にしてレジスト201を厚く塗布するのが好ましい。しかし、それでも、段差が大きすぎることや、凹凸が一定に存在しないなどに理由により、レジスト201の表面を平坦にするのが困難な場合は、予め下地200にダミーパターンを形成する方法により、下地200自体の凹凸をできる限り均一にするのも有力な方法である。また、プリベークは110℃程度が、次の工程である薄膜化工程での均一性や、レートの安定を考慮すると最適条件であるが、80℃から130℃程度でも可能である。また、他のレジストを使用する場合も通常のフォトリソグラフィーで使用するプリベーク温度よりも高めの温度が好ましい。
【0085】
次に、通常の現像工程で使用する濃度よりも低濃度のテトラメチルアンモニウムハイドロオキサイド(TMAH(住友化学工業株式会社製のSOPD‐R))である0.1N水溶液である現像液を用意する。この現像液は、1分間に90Åレジスト201を薄くできるから(13図の点B参照)、この現像液にレジスト201を240秒程浸してレジスト201の表面を350nm除去する(図12の点A参照)。こうして、図2(b)に示すように、レジスト201を積極的に薄膜化して、段差の上部202を露出させる。
【0086】
次に、薄膜化されたレジスト201が塗布された下地201を純水で洗浄してスピン乾燥させる(スピン乾燥後、さらにベークプレートを用いても良い)。
【0087】
ここで、図13は、レジスト201を、薄膜化するための現像液の濃度とエッチングレートの関係を示したものである。図12は、レジスト201を、図13の点Bの現像液によりエッチングしたときの、エッチング量とエッチング時間の関係を示している。この関係から、段差の上部202を露出させるために最適なエッチング時間(図12の点A)を得た。
【0088】
このレジスト201の薄膜化工程の後の現像工程において、レジストパターンの5%〜10%程度の膜減りが起こる。このため、この膜減りを考慮して、段差の上部202にある程度レジスト201を残してもよい。
【0089】
また、レジストを薄膜化させる条件は、0.1Nの現像液がエッチングレートが安定しているため制御性がよい。しかし、0.005Nから0.26Nの現像液でも処理時間をうまく調整すれば可能である。なかでも、通常使用する濃度の半分以下の濃度がよい。しかし、濃度が高ければ高いほどレートが早くなるため、制御が困難になる。また、濃度が低ければ低いほどレートが遅くなるので、スループットが悪くなる(図13参照)。なお、他の現像液においても、図13とほぼ同様なエッチング特性が得られるので、他の現像液を使用してもこの実施の形態は実現可能である。
【0090】
次に、図2(c)に示すように、露光マスク204を用いて、KrFエキシマレーザー(248nm)ステッパーで露光量580J/m2、 開口数(NA)0.6、 コヒーレンシ(σ)0.65 の条件で、レジスト201の領域205をレーザー光203でオーバラップ露光する。すなわち、図2(c)に示すように、上記露光された領域205は、実際に残すレジストパターン206(図2(d)参照)よりも、そのレジストパターン206が密着する段差の側壁を超えて延びる状態で、レジストパターン206にオーバラップしている。より詳しくは、図2(d)に示す実際に残したいレジストパターン26よりも、図2(c)に示す露光された領域205が、レジストパターン206を段差の側壁に密着させる方向に0.05μm程度大きくなるように、レジスト201をオーバラップ露光する。こうして、レジストパターン206を密着させる方向にアライメントのずれ起こっても、レジストパターン206を密着させる部分に確実に露光ができるようにする。こうすることによって、密着させる方向のアライメントのずれが生じても、レジストパターン206を所望の位置に精確に形成できる。
【0091】
この露光のとき、長さ0.24μmのレジストパターン206をより良い形状にパターニングするには、露光量580J/m2 、開口数(NA)0.6、 コヒーレンシ(σ)0.65程度の条件がベストであるが、こういった条件は装置に依存する。また、オーバーラップ露光についても、アライメントのずれの考えられる装置のアライメント精度の2倍程度でよい。
【0092】
次に、露光後ベーク(PEB)を、130℃で、90秒間行い、現像液(2.38% TMAH水溶液 東京応化学工業株式会社製 NMD-W)に60秒間浸し、さらに、ポストベーク(現像液処理後ベーク)110℃で60秒間行う。このようにして、現像を行うと、図2(d)に示すように、下地200の段差の側壁に密着してその密着方向に対してアライメントのずれのないレジストパターン206を形成することができた。
【0093】
このとき、現像時間は、レジスト201の膜厚が薄いので、30秒から80秒の間で可能であり、PEBも110〜140℃程度は可能であるが、それに伴って露光量も大きく左右される。ポストベークは、80℃〜120℃程度は可能である。
【0094】
以上、この実施の形態1により完成したレジストパターン206は、そのパターン高さがレジスト201の塗布時よりも低くなっている上に、レジストパターン206が下地200の底面だけでなく段差側面にも密着しているので、レジストパターン206の変形や倒壊を防ぐことができる。
【0095】
(実施の形態2)
この実施の形態2は、実施の形態1とは、薄膜化と露光の工程の順序が逆になっている。
【0096】
この実施の形態2は、図3に示す段差のある下地300に、ネガ型レジスト301を平坦に塗布し、その後、露光し、ネガ型レジスト301を積極的に薄膜化し、現像することにより、段差下部(凹部)だけにレジストパターン307を形成する方法である。図3(a)から(d)の上段の図は断面図であり、下段の図は平面図である。
【0097】
まず、図3(a)に示すように、段差の有る下地300に、ネガ型レジスト301を平坦に塗布する。
【0098】
次に、実施の形態1と同様に、図3(b)に示すように、露光マスク303を用いて、レーザー光302でレジスト301の領域304を露光する。この露光は、領域304が段差の上部306の一部に重なるように、段差の上部306も露光するオーバラップ露光である。
【0099】
この露光のとき、レジスト301の表面が、実施の形態1と異なって、レジスト301の薄膜化前であるため、通常のフォトリソグラフィーと同じ安定した露光ができる。
【0100】
次に、図3(c)に示すように、実施の形態1と同様に、レジスト301を積極的に薄膜化して、段差の上部306を露出させる。
【0101】
この薄膜化のとき、実施の形態1と違っているのは、レジスト301を露光してから薄膜化しているために、露光されているところは、PEB前であるにも拘わらず、少しは反応が進んでいるため、図12に示すように、感光部(露光部)の方が未感光部(未露光部)よりも薄膜化のレートが遅くなってしまうので、実施の形態1よりも、多めの時間で薄膜化しなければならない。
【0102】
次に、実施の形態1と同様に現像すると、図3(d)に示すように、段差の側壁に密着してアライメントのずれのないレジストパターン307が形成される。
【0103】
この実施の形態2のレジストパターン307は、そのパターン高さがレジスト301の塗布時よりも低くなっており、かつ、レジストパターン307が下地300の底面だけでなく段差側面にも密着していので、レジストパターン307の変形や倒壊を防ぐことができる。
【0104】
(実施の形態3)
この実施の形態3は、実施の形態1のネガ型レジストをポジ型レジストに代えたものである。
【0105】
この実施の形態3は、図4(a)に示す段差のある下地400に、ポジ型レジスト401を平坦に塗布し、その後、ポジ型レジスト401を積極的に薄膜化し、露光して現像することにより、段差下部(凹部)だけにレジストパターン406を形成する方法である。図4(a)から(d)の上段の図は断面図であり、下段の図は平面図である。
【0106】
まず、実施の形態1と同様に、図4(a)に示すように、段差の有る下地400に、ポジ型レジスト401を平坦に塗布する。
【0107】
次に、通常の現像工程で使用する濃度よりも高濃度のTMAH(住友化学工業株式会社製のSOPD‐R)の0.7N水溶液である現像液を用意する。この現像液は、1分間に90Åレジスト401を薄くできるから(図15の点D参照)、この現像液にレジスト401を240秒浸して、レジスト表面を360nm除去する(図14の点C参照)。こうして、図4(b)に示すように、レジスト401を積極的に薄膜化して、段差の上部402を露出させる。
【0108】
ここで、図15は、レジスト401を薄膜化するための現像液の濃度とエッチングレートとの関係を示したものである。図14は、レジスト401を図15の点Dの現像液によりエッチングしたときのエッチング量とエッチング時間との関係を示している。この関係から、段差上部402を確実に露出させる最適なエッチング時間を得た(図14の点C参照)。
【0109】
この薄膜化のとき、現像液の濃度は、0.7N程度が制御し易い。しかし、0.05Nから2.6Nでも処理時間をうまく調整すれば可能である。なかでも、通常使用する濃度の2倍以上の濃度がよい。しかし、濃度が高ければ高いほどレートが早くなって、制御がし難く、また、逆に濃度が低ければ低いほどレートが遅くなってスループットが悪くなる(図15参照)。
【0110】
次に、実施の形態1と同様に、図4(c)に示すように、マスク404を用いて、レーザー光403で領域405以外の領域をオーバーラップ露光する。このオーバラップ露光では、露光されない領域405が段差の上部402の一部に重なる。さらに、現像すると、図4(d)に示すように、段差の側壁に密着してアライメントのずれのないレジストパターン406が形成される。
【0111】
この実施の形態3のレジストパターン406は、そのパターン高さがレジスト401の塗布時よりも低くなっており、かつ、レジストパターン406が下地400の底面だけでなく段差側面にも密着していので、レジストパターン406の変形や倒壊を防ぐことができる。
【0112】
(実施の形態4)
この実施の形態4は、実施の形態3とは、薄膜化と露光の工程の順序が逆になっている。
【0113】
この実施の形態4は、図5に示す段差のある下地500に、ポジ型レジスト501を平坦に塗布し、その後、露光し、ポジ型レジスト501を積極的に薄膜化し、現像することにより、段差下部(凹部)だけにレジストパターン507を形成する方法である。図5(a)から(d)の上段の図は断面図であり、下段の図は平面図である。
【0114】
まず、図5(a)に示すように、段差の有る下地500に、ポジ型レジスト501を平坦に塗布する。
【0115】
次に、実施の形態2と同様に、図5(b)に示すように、露光マスク503を用いて、レーザー光502でレジスト501の領域504以外の領域をオーバラップ露光する。このオーバラップ露光では、露光されない領域504が段差の上部506の一部に重なる。
【0116】
この露光をするときのレジスト501の表面が、実施の形態3と異なって、薄膜化前であるので、安定した露光ができる。
【0117】
次に、実施の形態3と同様に、図5(c)に示すように、レジスト501を薄膜化する。
【0118】
この薄膜化のとき、実施の形態3と違っているのは、レジスト501を露光してから薄膜化しているために、露光されているところ(領域504以外の領域)はPEB前であるに拘わらず、少しは反応が進んでいるため、未露光部よりも露光部の方が薄膜化のレートが早くなる現象が起こる。
【0119】
次に、実施の形態3と同様に現像すると、図5(d)に示すように、段差の側壁に密着してアライメントのずれのないレジストパターン507が形成される。
【0120】
この実施の形態4のレジストパターン507は、そのパターン高さがレジスト501の塗布時よりも低くなっており、かつ、レジストパターン507が下地500の底面だけでなく段差側面にも密着していので、レジストパターン507の変形や倒壊を防ぐことができる。
【0121】
(実施の形態5)
この実施の形態5は、実施の形態4とは違って、露光、現像工程の後に、さらに露光して、積極的にレジストの薄膜化を行う工程を行う。
【0122】
この実施の形態5は、図6に示す段差のある下地600に、ポジ型レジスト601を平坦に塗布し、その後、露光し、現像し、さらに、形成されたレジストパターン601を図7に示すように積極的に薄膜化することにより、段差下部(凹部)だけにレジストパターン606を形成する方法である。図6(a)から図7(e)の上段の図は断面図であり、下段の図は平面図である。
【0123】
まず、図6(a)に示すように、段差の有る下地600に、ポジ型レジスト601を平坦に塗布する。
【0124】
このポジ型レジスト601は、透過率の低いレジストの方が、後に行う薄膜化の制御性がよい。
【0125】
次に、実施の形態4と同様に、図6(b)に示すように、レーザー光602と露光マスク603を用いてオーバーラップ露光して、現像する。そうすると、実施の形態4と同様に、図6(c)に示すように、露光されていない領域604に対応するレジストパターン608が、段差上部609に確実に乗り上げる。
【0126】
次に、上記レジストパターン608を薄膜化するために、図7(d)に示すように、レジストパターン608の表面部605が感光する程度の少ない露光量で、露光マスク無しの全面露光をする。なお、全面露光でなくとも、薄膜化したい部分だけの露光でもよい。
【0127】
次に、上記レジストパターン608を積極的に薄膜化するために、第2の現像をすると、上記感光した表面部605だけが現像液に溶解して、図7(e)に示すように、レジストパターン606が得られる。このレジストパターン606は、そのレジストパターン606の高さが段差上部609よりも低くなっており、かつ、段差の側壁に密着してアライメントのずれのないものである。
【0128】
この実施の形態5のレジストパターン606は、そのパターン高さがレジスト601の塗布時よりも低くなっており、かつ、レジストパターン606が下地600の底面だけでなく段差側面にも密着していので、レジストパターン606の変形や倒壊を防ぐことができる。
【0129】
上記第2の現像の時、露光によりレジスト601の表面に発生した酸を、現像時のPEBの温度や時間を変化させることにより、レジスト601の表面に発生した酸がレジスト601の下の方に拡散する範囲を制御できる。すなわち、PEBの温度や時間によって、薄膜化できる膜厚を制御できる。また、波長の違いによるレジストの吸光度の違いを用いて、露光して現像してもよい。すなわち、i線などでエキシマレジストを、露光し現像するのも薄膜化の手段である。
【0130】
(実施の形態6)
この実施の形態6は、実施の形態5とは、レジストの積極的な薄膜化を、レジストのパターンニングの前におこなう点が異なる。
【0131】
この実施の形態6は、図8に示す段差のある下地700に、透過率の低いレジスト701を平坦に塗布し、全面露光して現像して積極的に薄膜化し、さらに、図9に示すように、露光し、現像して、段差下部だけにレジスト701をパターニングする方法である。
【0132】
まず、図8(a)に示すように、透過率の低い染料入りポジ型レジスト701(レジスト膜厚1.0μmにおいて透過率40%)を下地700に平坦に塗布する。なお、レジストの透過率は20%〜60%程度が露光のとき制御し易い。
【0133】
次に、図8(b)に示すように、露光マスク無しで、レジスト701に全面露光すると、露光の光702は、レジスト701が染料入りであり、しかも厚く塗って有るため、段差の上部704あたりまでの領域703のみが感光する。なお、少ない露光量で、薄膜化したい部分だけを感光させてもよい。
【0134】
その後、現像することによって、図8(c)に示すように、レジスト701を段差下部(凹部)だけに残して、積極的にレジスト701を薄膜化する。
【0135】
上記レジスト701を露光して現像するとき、露光量やレジスト701の透過率やPEBの温度を調整することにより、現像での薄膜化の制御が可能である。
【0136】
次に、図9(d)に示すように段差下部だけに残されたレジスト701に、実施の形態3と同様に、図9(d)に示すように、レーザー光702と露光マスク705を用いて、オーバーラップ露光をする。このオーバラップ露光によって、領域706以外の領域が露光される。次に、現像すると、図9(e)に示すように、レジストパターン707が得られる。このレジストパターン707は、そのレジストパターン707の高さが段差上部704よりも低くなっており、かつ、段差の側壁に密着してアライメントのずれのないものである。
【0137】
この実施の形態6のレジストパターン707は、そのパターン高さがレジスト701の塗布時よりも低くなっており、かつ、レジストパターン707が下地700の底面だけでなく段差側面にも密着しているので、レジストパターン707の変形や倒壊を防ぐことができる。
【0138】
なお、上記レジスト701は、ある程度の透過率が低い方が制御しやすいが、透過率の低いレジストでなくとも、表面を少ない露光量で、薄膜化したい部分、あるいは、露光マスク無しでの全面露光することによって、同じように、レジスト701を薄膜化することができる。また、レジストの透過率が低くない場合でも、同じように露光量やPEBの温度で薄膜化を制御できる。
【0139】
上記実施の形態1から6のレジストは、次工程であるエッチングの時に耐え得るものであればよい。また、上記レジストの平坦化の平坦具合が定まる塗布の方法は、レジストの積極的な薄膜化工程以後、レジストのパターニング終了の時に最もレジストの薄い部分が次工程であるエッチングの時に耐え得る程度の膜厚に安定するものであればよい。
【0140】
また、上記レジストを積極的に薄膜化する工程は、現像液による方法、あるいは、露光して現像する方法に限らず、ドライエツチング、RIE(リアクティブイオンエッチング)、ウェットエッチング、研磨またはCMP(化学的機械研磨)等のレジストを積極的に薄膜化できる工程であればどのような工程であってもよい。また、上記実施の形態1〜6は、現像液を用いてレジストの積極的な薄膜化を行っているが、現像液に限らず、イソプロピルアルコールに、アセトンまたはプロピレングリコールモノメチルエーテルアセテートを3〜50重量%混合したものを用いてもよい。そのなかでも、5重量%混合したものが最もよい。また、キシレンに、酢酸ブチルまたはNメチルピロリドンを3〜50重量%混合したものを用いてもよい。なかでも、5重量%混合したものが最もよい。
【0141】
また、見かけ上、特に薄膜化する工程を保有しないで、通常のレジストで考えられる膜減りよりも、通常考えられない程度に格別に膜減りの大きいレジストを使用するのも積極的にレジストの薄膜化を行っていることに含める。また、通常の現像工程で考えられる膜減りよりも、特に膜減りの大きい現像液を使用するのも積極的にレジストの薄膜化を行っていることに含める。また、段差下部のみに塗布できるレジストを用いてもよい。また、段差上部にもレジストが塗布されてもよいが、その段差上部のレジストは、現像工程で取り除かれる程度のレジスト膜厚にするのが好ましい。
【0142】
また、露光工程については、KrFエキシマレーザー光に限らず、i線、電子線、X線、ArFエキシマレーザー光またはEUV(超紫外)光等のレジストを感光させるものであればよい。現像についても、NMD−W現像液に限らず、有機溶媒等、その感光したレジストを現像できるものであればよい。
【0143】
また、オーバーラップ露光の方法については、予め露光マスク自体を大きくしておく方法の他に、露光量を増やす方法やスキャン露光(露光時にステージを動かす露光)等の方法がある。
【0144】
上記実施の形態1、3、6は、レジストの積極的な薄膜化工程の後に露光マスクを用いてレジストのパターニングを行っているが、積極的な薄膜化のみで、段差下部だけにレジストを残した状態、例えば図2(b)の状態のレジストをレジストパターンとして、イオン注入またはエッチング等に利用することも可能である。
【0145】
また、上記積極的に薄膜化する技術を用いて薄膜化したポジ型レジストに、少ない露光量で全面露光することによって、図10に示すように、段差の側壁にレジストのサイドウォールを形成することができる。以下、必要に応じて、実施の形態3の図4を援用しながら説明する。
【0146】
実施の形態3の工程と同じように、図10に示す段差のある下地800にポジ型レジスト801を平坦に塗布し、積極的に薄膜化し、段差上部を確実に露出させる(図4(a)、(b)参照)。その後、ポジ型レジスト801が感光するのに必要な最少の露光量で、露光マスク無しの全面露光、または、所望の領域の露光を行う。そうすると、段差の側壁近傍のポジ型レジスト801は、側壁に露光の光が吸収されるため感光しにくい。次に、そのポジ型レジストを現像すると、図10に示すように、段差の側壁に0.03μm程度の薄いレジストのサイドウォール801が形成される。
【0147】
また、上記レジストのサイドウォール801は、露光量、あるいは、PEB(露光後ベーク)の温度や時間を調節することにより形成できる。また、レジストに下地依存性がでる下地を使用したり、下地依存性を受けやすいレジストを使用したり、露光で波長の長さの違う光を使用したり、あるいは、現像液に浸す時間や現像液の濃度を変化させたりして、レジストのサイドウォールの厚さを調節することができる。
【0148】
また、上記積極的に薄膜化する技術を用いて薄膜化したネガ型レジストに、少ない露光量で全面露光することによって、図11に示すように、段差の側壁とレジストパターン901との間に隙間902を形成することができる。以下、必要に応じて、実施の形態1の図2を援用しながら説明する。
【0149】
実施の形態1の工程と同じように、図11に示す段差のある下地900にネガ型レジスト901を平坦に塗布し、積極的に薄膜化し、段差上部を確実に露出させる(図2(a)、(b)参照)。その後、ネガ型レジスト901が感光するのに必要な最少の露光量で、露光マスク無しの全面露光、または、所望の領域の露光を行う。そうすると、段差の側壁近傍のネガ型レジストは、側壁に露光の光が吸収されるため感光しにくい。次に、そのネガ型レジストを現像すると、図11に示すように、段差の側壁とレジストパターン901との間に0.03μm程度の細い隙間902が形成される。
【0150】
また、上記段差の側壁とレジストパターン901との間の隙間は、露光量、あるいは、PEB(露光後ベーク)の温度や時間を調節することにより調節できる。また、レジストに下地依存性がでる下地を使用したり、下地依存性を受けやすいレジストを使用したり、露光で波長の長さの違う光を使用したり、あるいは、現像液に浸す時間や現像液の濃度を変化させたりして、段差の側壁とレジストパターンとの間の隙間の幅を調節することができる。
【0151】
(実施の形態7)
この実施の形態7では、上述のレジストを積極的に薄膜化する技術を用いて、半導体装置の配線パターンを形成する。
【0152】
まず、図16(a)に示すように、半導体基板1401上に第1の絶縁膜としてのシリコン酸化膜1402を化学的気相成長法(CVD法)により堆積し、さらに、第1の配線となるアルミニウムを400nm程度スパッタ法により堆積する。次に、そのアルミニウムを周知のリソグラフィー技術によりパターニングして第1の配線1403を得た後、第2の絶縁膜であるシリコン酸化膜1404をCVD法により100nm程度堆積し、さらに、第2の配線となるアルミニウム1405をスパッタ法により200nm程度堆積する。
【0153】
この実施の形態7では、第1の配線1403のパターンは、最小配線ピッチで第1の配線1403が密集している領域と、第1の配線1403が100μm以上全く存在しない領域とがある。
【0154】
次に、第1の配線1403による段差の影響を受けないで、平坦にレジストを塗布するために、低粘度の化学増幅系ネガ型レジスTDUR−N908 4.5cp(東京応化工業株式会社製)を2000rpm程度の低回転で塗布した。その後、レジストを110℃、90秒の条件にてプリベーク(塗布後ベーク)を行った。その後、現像液を用いて、図16(b)に示すように、レジスト1406を下地の段差上部が露出するまで積極的に薄膜化した。
【0155】
次に、上記レジスト1406を所定のマスクを用いて露光した後、通常の現像処理を施すことにより、図17(c)に示すように、レジストパターン1407を形成した。
【0156】
次に、上記レジストパターン1407をマスクにして、第2の配線1405をドライエッチングすることにより、図17(d)に示すように、所望の配線パターン1408を形成することができた。
【0157】
この実施の形態7では、最小配線ピッチで形成された第1の配線1403の領域においては、第1の配線1403間に第2の配線1408を自己整合的に制御性よく形成することができる。これは、リソグラフィー技術の限界以上に配線を高密度化できることを意味している。また、第1の配線1403が存在しない領域にも、所望の配線パターンを得ることができるので、設計の自由度が飛躍的に向上する。
【0158】
この実施の形態7では、第1の配線1403と第2の配線1408にアルミニウムを用いたが、これに限るものではない。例えば、シリコンやシリコンゲルマニウムに代表される半導体材料、タングステン、チタン、チタンナイトライド、銅、金、アルミニウムなどの金属材料を用いてもよく、また、これらの積層配線、および、半導体材料と金属材料との複合膜を用いてもよい。
【0159】
(実施の形態8)
この実施の形態8は、図18,19,20に示すように、半導体装置の一例としての積み上げ拡散層型のソース・ドレイン領域を有するMOSFETを製造する方法である。
【0160】
まず、図18(a)に示すように、周知の方法で、半導体基板1501または半導体基板1501に設けられたウェル領域(図示せず。)上に、素子分離領域1502、活性領域1503、ゲート絶縁膜1504およびゲート電極1505を形成し、このゲート電極1505上にシリコン酸化膜1506およびゲート電極側壁絶縁膜1507を形成した。ここで、上記ゲート電極1505は多結晶シリコン膜からなり、ゲート電極側壁絶縁膜1507は、シリコン酸化膜とシリコン窒化膜との積層膜からなる。
【0161】
次に、図18(b)に示すように、全面に多結晶シリコン膜1508を100nm程度堆積した後、実施の形態1と同様に、レジストをゲート電極1505上の多結晶シリコン膜1508を完全に覆うように平坦に塗布した。その後、上記レジストを現像処理で積極的に薄膜化して、図18(b)に示す薄いレジスト1509を得た。
【0162】
次に、上記薄いレジスト1509をソース・ドレイン領域の上のみに残すように、上記レジスト1509をマスクに用いて露光した後、通常の現像液によって現像して、図18(c)に示すレジストパターン1510を得た。
【0163】
ここで、図18(b)から図18(c)への工程を図21,図22を用いてさらに詳しく説明する。図21は、図18(b)の状態の平面図であり、図22は、図18(c)の状態の平面図である。図21に示すように、ゲート電極1505の上部以外にレジスト1509はパターニングされる。
【0164】
この状態で、もし、多結晶シリコン膜1508を加工すると、素子分離領域1502上にも多結晶シリコン膜1508が残って、その両側のソース・ドレインが多結晶シリコン膜1508を通じて直接結ばれてしまう。これを避けるために、図18(c)、図22に示すように、活性領域1503よりも少し広いレジストパターン1510を形成すると、図19(d)に示すように、ソース・ドレイン領域となる所のみに多結晶シリコン膜のパターン1511を形成することができる。
【0165】
図19(d)に示すように、ゲート電極1505の上部の多結晶シリコン膜1508をドライエッチングにより除去した後、新たにレジストを塗布してソース・ドレイン領域以外の不要な多結晶シリコン膜を除去する方法も考えられるが、その方法は、実施の形態8に比べて、多数の工程を追加する必要があり好ましくない。 この実施の形態8を用いると、簡単なプロセスで、後述のように、ソース・ドレイン領域に所望の積み上げられたシリコン膜を制御性良く、自己整合的に形成できる。
【0166】
次に、上記多結晶シリコン膜1508を、レジストパターン1510により覆われた以外の領域をケミカルドライエッチングにより除去して、図19(d)に示すように、ソース・ドレイン領域となる所のみに多結晶シリコン膜1511を形成した。
【0167】
次に、図19(d),(e)に示すように、上記ゲート電極1505の上部のシリコン酸化膜1506を除去した後、ソース・ドレイン領域1521を形成するために、多結晶シリコン膜1511に不鈍物の注入を行った。この実施の形態8では、上記ゲート電極1505と、ソース・ドレイン領域1521のドーピングを同時に行っている。また、この実施の形態8におけるゲート電極1505の多結晶シリコン膜の膜厚は150nmから250nmである。このため、イオン注入は、nチャネルトランジスタに関しては、燐イオンを10keVから80keV程度のエネルギーで1×1015〜1×1016/cm2程度のドーズ量で注入した。pチャネルトランジスタに関しては、ボロンイオンを10keVから30keV程度のエネルギーで1×1015〜1×1016/cm2程度のドーズ量で注入した。次に、800℃から950℃程度の温度で10分から120分程度の間の熱処理、もしくは、950℃から1100℃程度の温度で10秒から60秒程度の急速加熱処理を行って、注入した不純物を活性化すると共に、シリコン基板まで拡散させた。
【0168】
次に、図19(f)に示すように、周知のサリサイド工程により、ソース・ドレイン領域1521およびゲート電極1505の上部に高融点金属シリサイド膜1512を選択的に形成すると共に、層間絶縁膜1513を堆積した。この実施の形態8では、高融点金属として、チタンを使用しているが、これに限るものではなく、他の高融点金属として、コバルト、ニッケル、白金などを用いてもよい。
【0169】
次に、図20に示すように、上記層間絶縁膜1513の所望の位置にコンタクト孔1514を開口して、上部配線1515を形成して、積み上げ拡散型のMOSFET形成することができた。
【0170】
この実施の形態8で形成された半導体装置は、ゲート電極1505近傍の積み上げられたソース・ドレイン拡散層にファセットが生じない。したがって、ゲート長が小さくて素子が微細化しても、短チャネル効果を抑制することができる。また、従来例と比べて、プロセス温度が低いので、熱応力などによる接合リークが発生することがない。さらに、積み上げられたソース・ドレイン拡散層を素子分離領域1502に対してオーバーラップさせているので、ソース・ドレイン活性領域よりも積み上げられたソース・ドレイン拡散層の幅のほうが広く形成することできる。したがって、上記ソース・ドレイン領域1521にコンタクト1514を形成する際のマージンや自由度を大きくすることができる。上記コンタクト1514を素子分離領域1502と部分的にオーバーラップさせるように形成しても、ソース・ドレイン積み上げ拡散層に対するコンタクト1514の設置面積が小さくならないので、コンタクト抵抗が増大することはない。
【0171】
(実施の形態9)
この実施の形態9は、図23,24に示すように、半導体装置の一例としての積み上げ拡散層型のソース・ドレイン領域を有するMOSFETを製造する方法である。
【0172】
まず、図23(a)に示すように、周知の方法で、半導体基板1601または半導体基板1601に設けられたウェル領域(図示せず。)上に、素子分離領域1602、ゲート絶縁膜1603およびゲート電極1604を形成し、このゲート電極1604上にシリコン酸化膜1605およびゲート電極側壁絶縁膜1606を形成した。ここで、上記ゲート電極1604は多結晶シリコン膜からなり、ゲート電極側壁絶縁膜1606は、シリコン酸化膜とシリコン窒化膜との積層膜からなる。
【0173】
次に、図23(b)に示すように、非結晶シリコン膜1607を全面に10nm〜50nm程度堆積した後、実施の形態1と同様な手法により、レジストパターン1608を形成した。次に、上記非結晶シリコン膜1607のレジストパターン1608により覆われた領域以外の領域をケミカルドライエッチングして、図23(c)に示すように、ソース・ドレイン領域となるところのみに非結晶シリコン膜1609を形成した。
【0174】
次に、上記ゲート電極1604の上部のシリコン酸化膜1605を除去した後、図24(d)に示すように、周知のサリサイド工程により、ソース・ドレイン領域およびゲート電極1604上にサリサイド膜1610を形成した。この工程では、高融点金属材料にはチタンを用いた。
【0175】
上記非結晶シリコン膜1609の膜厚は、チタンと反応して完全に消失する膜厚に設定している。したがって、上記ソース・ドレイン領域の非結晶シリコン膜1609はチタンと全て反応してチタンシリサイド膜1610に変わっている。
【0176】
次に、図24(e)に示すように、上記ソース・ドレイン領域を形成するために、チタンシリサイド膜1610に不純物(イオン)の注入を行った。この実施の形態9においても、ゲート電極1604とソース・ドレイン領域のドーピングを同時に行っている。また、この実施の形態9においては、上記チタンシリサイド膜1610の膜厚は20〜70nmである。このため、イオン注入は、nチャネルトランジスタに関しては、隣イオンを10keVから50keV程度のエネルギーで1×1015〜1×1016/cm2程度のドーズ量で注入した。pチャネルトランジスタに関しては、ボロンイオンを10keVから20keV程度のエネルギーで1×1015〜1×1016/cm2程度のドーズ量で注入した。次に、800℃から900℃程度の温度で10分から120分程度の時間の熱処理、もしくは、950℃から1050℃程度の温度で10秒から60秒程度の急速加熱処理を行い、注入した不純物を活性化すると共に、チタンシリサイド膜1610中からシリコン基板1601へ拡散させてソース・ドレイン活性領域1611を形成した。次に、周知の方法により、層間絶縁膜1612を全面に堆積した。
【0177】
この実施の形態9では、高融点金属材料として、チタンを使用しているが、これに限るものではなく、他の高融点金属として、コバルト、ニッケル、白金などをもちいてもよい。
【0178】
次に、図24(f)に示すように、上記層間絶縁膜1612の所望の位置にコンタクト孔1613を開口して、上部配線1614を形成した。こうして、所望の積み上げ拡散層型のソース・ドレイン領域を有するMOSFETを形成することができた。
【0179】
この実施の形態9で形成されたMOSFETは、ゲート電極1604近傍の積み上げられたソース・ドレイン拡散層1610にファセットが生じない。したがって、ゲート長が小さくなって素子が微細化しても短チャネル効果を抑制することができる。また、従来例と比べて、プロセス温度が低いので、熱応力などによる接合リークが発生することがない。さらに、積み上げられたソース・ドレイン拡散層1610を素子分離領域1602に対して、オーバーラップさせることができる。つまり、ソース・ドレイン活性領域1611よりも積み上げられたソース・ドレイン拡散層1610の幅のほうが広く形成することできる。したがって、ソース・ドレイン領域上にコンタクト1613を形成する際のマージンや自由度を大きくすることができる。上記コンタクト1613を素子分離領域1602とオーバーラップさせるように形成しても、ソース・ドレイン積み上げ拡散層1610に対するコンタクト1613の設置面積が小さくならないので、コンタクト抵抗が増大することはない。
【0180】
さらに、この実施の形態9で形成されたMOSFETは、実施の形態8の効果に加えて、ソース・ドレイン拡散層を形成するための不純物注入を行う前に、チタンシリサイド膜1610を形成するため、低抵抗で耐熱性に優れたチタンシリサイド膜1610の利点が利用できる。また、上記低抵抗なチタンシリサイド膜1610がチャネル領域に極めて近いため、寄生抵抗が低減され高駆動力を有するMOSFETが形成できる。
【0181】
上記実施の形態1〜6の製造方法を用いて、MOSFETに限らず、TFTやダイオード等の種々の半導体装置を製造することができる。この場合、アライメントのズレがないため、大きなアライメントのマージンを持たせる必要がなくなって、半導体装置の微細化を達成でき、かつ、半導体装置を安定したプロセスで製造することができる。
【0182】
この半導体装置を用いて、安定した機能を備える携帯用の端末を得ることができる。
【0183】
(参考例1)
この参考例1は、上記実施の形態1から9において好適に使用することができるレジスト塗布装置である。
【0184】
従来のレジスト塗布装置では、レジストの塗布後の膜厚は、購入したレジストをそのままウェーハに吐出して、その後のウェーハの回転数を変化させることによって、膜厚を制御するようにしている。
【0185】
しかしながら、上記従来のレジスト塗布装置では、レジストのその膜厚を薄く塗布するために回転数を高くすることには限界があり、一方、ウェーハの回転数を低くすることには、膜厚を均一に塗布できないために限界があった。以下、制御とは、レジストの膜厚を厚く塗布したり、薄く塗布したりする制御のことを言う。
【0186】
そこで、この参考例1のレジスト塗布装置では、レジストの膜厚を制御するために、レジストや、ウェーハや、コーターカップの温度を変化させる手段と、レジストの溶剤の量を変化させる手段を備えて、レジストの粘度を最適化してレジストの膜厚を制御する。
【0187】
すなわち、このレジスト塗布装置は、レジストの供給源からレジストが吐出されるノズルの先までの間に、レジストを加熱してその温度を上げる手段を備え、さらに、コーターカップ内の温度も上げる手段を備える。また、このレジスト塗布装置は、ウェーハをプレート等で加熱または冷却してからそのウェーハの温度を保ったままコーターカップまで移動できるように、プレートからコーターカップまでの移動の間にも加熱や冷却を行える空調手段を備えて、レジストがウェーハに塗布されるときの粘度を変化させることができるようになっている。
【0188】
上記構成により、レジストの塗布後の膜厚の制御は、レジストの吐出後のウェーハの回転数を調節すると共に、上記手段の機能により、従来と同じレジストで同じ粘度であっても、レジストの膜厚を以前より幅広く制御できる。なお、レジストによっては、冷却のみの機能を有する手段や、加熱と冷却の両方の機能を有する手段で、塗布した方が、膜厚をより幅広く制御できる。
【0189】
さらに、このレジスト塗布装置は、レジスト溶液中の溶質と溶剤の混合比を変化させるために、レジストの供給源からレジストが吐出されるノズルの先までの間において、レジスト溶液にレジスト溶剤を追加して溶剤の量を変化させる手段を備えているから、レジストの粘度を変化させることができる。この溶剤の量を変化させる手段は、吐出前のレジスト溶液とレジスト溶剤をバッファータンクで混合してからレジスト溶液を吐出する。
【0190】
また、変形例のレジスト塗布装置では、コーターカップにレジスト溶液の吐出用ノズルおよびレジスト溶剤の吐出用のノズルを具備する。これにより、レジスト溶液とレジスト溶剤をウェーハ上で混合することが可能となって、レジストの粘度を任意に制御することが可能になって、レジストの膜厚も任意に制御することができる。さらに、レジスト溶液をウェーハに吐出する前に、レジスト溶剤をウェーハ上に吐出し、ウェーハ全面をレジスト溶剤で前処理することで、ウェーハに対するレジストの塗布性(レジストがウェーハ面内に対して均一に塗布できる度合い)を改善して、レジストの広がり(塗布性)をよくしておいて、レジストの膜厚を薄く制御できる。さらに、レジストの吐出量を抑制しても、均一にレジストを塗布することが可能になる。
【0191】
このレジスト塗布装置によれば、レジストの膜厚の制御を、レジスト溶液の吐出後のウェーハの回転数を制御すると共に、レジストの溶質と溶剤との混合比を変化させる手段を機能させることによって、従来と同じレジストで同じ粘度であっても、任意にレジストの膜厚を以前より幅広く制御できる。また、レジスト塗布装置に、粘度の異なる複数のレジスト用の複数の系を接続する必要がなくなって、材料管理の面からもコストダウンがはかれる。さらに、レジスト溶液に溶剤を加えることにより、レジスト溶液の使用量を抑えることができる。このため、レジスト溶液の吐出量を抑制することはもとより、予め高粘度のレジストを用意しておくことによって、レジストの消費量を大幅に削減できて、コストダウンをはかれる。
【0192】
また、変形例のレジスト塗布装置は、レジストの温度とウェーハの温度とコーターカップの温度とレジスト溶液中の溶質と溶剤の混合比とのいずれか1つあるいは複数と、ウェーハの回転数とを変化させる。このため、レジストの膜厚の制御幅を以前よりも大きくできる。さらに、レジスト溶液に溶剤を加えた場合、レジストの消費量を大幅に削減できて、コストダウンをはかれる。
【0193】
一方、EUVリソグラフィー、電子線リソグラフィー、F2レーザリソグラフィー、ArFエキシマレーザリソグラフィー等においては、50nm〜5000nmのレジストの膜厚が要求されている。最も微細な加工が必要なゲート加工では、50nm〜400nmのレジストの膜厚が要求される。また、イオン注入では、1000nm〜5000nmのレジストの膜厚が必要になる。このため、上述のレジスト塗布装置が有効である。
【0194】
また、上記レジスト塗布装置では、コーターカップでも加熱または冷却が可能なため、プレートでのウェーハの温調をコーターカップで行える。さらに、HMDS処理や、ウェーハの温度を大気の温度にもどす機能もコーターカップに備え付けさせることによって、コーターカップのみで、レジスト塗布装置の一連の処理をすることが可能である。さらに、量産用のレジスト塗布装置では、このようなコーターカップをいくつか備えることによって、そのいずれかがトラブルを起こしても、他のコーターカップで処理することができて、レジスト塗布装置全体としては、処理が不可能になることがない。
【0195】
このようなレジスト塗布装置を用いて、実施の形態1から9のレジストの塗布を行うと、より良い膜厚の制御が得られ、レジストの表面を平坦にできる。さらに、この発明の半導体装置の製造方法以外の用途にも、このレジスト塗布装置を用いることによって、レジストの消費量を削減できて、コストダウンをはかれる。
【0196】
また、上記レジスト塗布装置に膜厚測定手段と計算制御手段を備えている。
【0197】
この場合、まず、コーターカップでウェーハにレジストを塗布した後に、膜厚測定手段を有するユニットにウェーハを搬送して、そのウェーハのレジストの膜厚を測定する。上記膜厚測定手段は、光干渉方式で膜厚の測定を行い、レジストの感光する波長の光を使用しない。すなわち、レジストの感光する光を取り除いた光で使用する。例えば、KrFエキシマレーザー露光用のレジストの膜厚測定の場合には、350nm以下の波長を使用しない。そうすると、レジストを感光させることがなくなる。
【0198】
次に、上記計算制御手段は、例えば、マイクロコンピュータからなっていて、上記膜厚測手段が測定したレジストの膜厚値を、予め入力しておいた膜厚値と比較して、決められた範囲以内であれば、処理を続行する一方、決められた範囲を外れると、警報を鳴らして、エラー表示をして処理を停止する。あるいは、測定したレジストの膜厚値が決められた範囲を外れても、処理を続行するが、後でどのウェーハが異常であるかを表示する機能を備えるようにしてもよい。
【0199】
また、上記計算制御手段は、レジストの膜厚の測定値が設定範囲からはずれた場合、下記の式(1)によって補正を行う。
【0200】
回転数×(膜厚)の2乗=一定値・・・・・・・・・(1)
レジストの測定した膜厚値とウェーハの回転数から、上記一定値を求め、さらに、所望のレジストの膜厚値を上記式(1)にあてはめて、所望のレジストの膜厚値からウェーハの回転数を計算して、ウェーハの実際の回転数を自動的に変えることによって、ウェーハの膜厚を自動的に制御するようにしている。これにより、レジストの膜厚の管理が容易になって、ウェーハ間におけるレジストの膜厚のバラツキを抑制することができる。また、予め入力されたレジストの粘度等のデータに基づいて、どのくらいのウェーハの回転数でレジストを塗布すればよいかを計算する機能を備えていて、レジストの膜厚が決められた範囲内に自動的に入るようにする機能も備えている。このため、レジストを常に安定した膜厚で塗布することができる。したがって、より安定したリソグラフィーができる。
【0201】
また、一枚のウェーハ面内におけるレジストの膜厚のバラツキについても、測定したレジストの膜厚値を、予め入力しておいた膜厚の上下のしきい値と比較して、決められた範囲内であれば処理を続行し、一方、決められた範囲を外れると、警報を鳴らして、エラーの表示を行い、また、処理を停止させる。あるいは、処理を進めるが、後でどのウェーハが異常であるかを表示する機能を備えるようにしてもよい。また、予め入力されたレジストの粘度等のデータに基づいて、どのくらいのレジスト温度で塗布すれば均一性が向上するかを計算する機能を備えていて、次に塗布するレジストの膜厚の均一性を、予め決められた範囲内になるようにする機能を備える。このため、常に安定した膜厚で塗布することができる。したがって、ウェーハにより安定した均一性のよいレジストの塗布ができ、さらに、より安定したリソグラフィーを行うことができる。
【0202】
また、上記レジストを吐出するノズルの位置についても、レーザーでウェーハの大きさを確認して、上記ノズルがウェーハ中心にくるような機能を備えて、レジストの膜厚の均一性を向上させている。これにより、均一性のよい膜厚のレジストの塗布がより安定してできて、より安定したリソグラフィーを行うことができる。
【0203】
また、データとして、下地基板の構成膜、積層膜、露光波長、屈折率、吸光度等を入力し、ある波長で、ある下地のときに、レジストをどの膜厚で塗布すればどのくらいの感度が得られるかを計算できる機能を備える。すなわち、PROLITH(Finle社製)、または、Depict(TMA社製)等を使用して得たシュミレーションデーターを、実際の実験結果を基に、補正する機能を備える。さらに、レジストの感度曲線を表示する機能を備える。これらにより、レジスト塗布装置に膜厚を入力するだけで、瞬時に、所望の膜厚が得られるように制御を行って、レジストを塗布することができる。
【0204】
(参考例2)
この参考例2は、上記実施の形態1から9において好適に使用することができるレジスト現像装置である。
【0205】
従来のレジスト現像装置では、購入した現像液を希釈することなくそのままウェーハに散布して、その後の現像時間を変化させてレジストを現像してきた。
【0206】
しかしながら、上記従来のレジスト現像装置では、様々な種類のレジストを制御性良く現像するには限界があった。ここで、制御とは、現像不足、または、現像のし過ぎのため、現像の残り、または、レジストパターンの縮小等が起こるのを抑える制御のことを言う。
【0207】
そこで、この参考例2のレジスト現像装置は、現像を制御するために、現像液、ウェーハおよび現像カップの温度を変化させる手段と、現像液の濃度を変える手段とを備えて、現像のレートを変化させる。これにより、現像液のレートを最適化して現像を制御する。
【0208】
より詳しくは、このレジスト現像装置は、現像液の供給源から現像液が吐出されるノズルの先までの間において、現像液を冷却して温度を下げる手段を備え、さらに、コーターカップ内の温度も下げる手段を備える。また、このレジスト現像装置は、ウェーハをプレート等で冷却してからそのウェーハの温度を保ったまま現像カップまで移動できるように、プレートから現像カップまでの移動の間にも温度調節を行える空調手段を備える。したがって、現像液がウェーハに塗布されるときの現像液の温度は変化させることができるようになっている。
【0209】
上記構成によれば、現像の制御を、上記ウェーハを現像液に浸す時間を調節すると共に、上記手段の機能を働かせることによって、同じ現像液でさらに同じ濃度であっても、様々なレジストについて幅広く行うことができる。
【0210】
なお、レジストまたは現像液によっては、現像液を加熱する手段や、加熱と冷却の両方を行うことができる手段を働かせて現像した方が、レジストの膜厚をより幅広く制御できる。
【0211】
さらに、現像液の供給源とノズルの先までとの間に、現像液の濃度を調節するために、現像液中に純水を追加して現像液の濃度を変化させる手段を備えている。この手段により、吐出前の現像液と純水をバッファータンクで混合してから現像液を吐出する。
【0212】
また、現像カップに現像液の吐出用ノズルと純水の吐出用のノズルとを具備してもよい。この場合、純水と現像液をウェーハ上で混合して、現像液の濃度を任意に制御することができる。また、現像液をウェーハ上に吐出する前に、純水をウェーハ上に吐出して、レジストの付いたウェーハの全面を純水で前処理して、レジストに対する現像液の広がり(塗布性)を改善しておくことができる。こうすると、現像液の吐出量を抑制できる上に、現像液の吐出量を抑制しても、均一にレジストを現像することができる。また、少量吐出した現像液に対して、現像時間内に、送風、超音波、または、垂直または水平の振動を調節しながら与えると共に、ウェーハの回転数を制御することによって、現像をより精度高く制御することができる。
【0213】
以上のように、現像液と純水との混合比を変化させることによって、現像工程の制御を任意に精度高くかつ幅広く行うことができる。また、濃度の異なる現像液を複数本接続する必要がなくなって、材料管理の面からもコストダウンがはかれる。さらに、現像液に純水を加えるので、予め高濃度の現像液を用意しておいて現像液自体の消費量を大幅に削減できて、コストダウンをはかれる。
【0214】
例えば、23.8%のテトラアンモニウムハイドロオキサイド水溶液を現像液として用いる場合、23.8%のテトラアンモニウムハイドロオキサイド水溶液を原液として用意し、1/10に希釈してから使用することにより、現像液自体の使用量を1/10に減少できる。この場合、現像液の購入コストは、濃度に関係なく量で定まり、かつ、純水のコストは現像液のコストに比べて無視できる程度であるので、現像液コストを約1/10に減少できる。また、現像液の貯蔵タンクの容量も1/10にできるので、設置スペースの観点からも非常に有効である。
【0215】
上記レジスト現像装置では、現像液、ウェーハおよび現像カップの温度と、現像液の濃度とを変化させているが、そのいずれかを変化させても、レジストの現像工程の制御幅を以前よりも大きくできる。
【0216】
EUV(超紫外線)リソグラフィー、電子線リソグラフィー、F2レーザリソグラフィー、ArFエキシマレーザリソグラフィー、KrFエキシマレーザリソグラフィー、i線リソグラフィー等において、露光波長に依存してレジスト材料が変遷してきたが、従来においては、プロセスを踏襲するという観点で、従来使ってきた現像液に合うようなレジストの材料の開発をしてきた。しかし、上述のように、現像液の濃度が任意に選択できるレジスト現像装置を使うことによって、レジストの材料が、最も性能を引き出す現像液の濃度を任意に選択できるようになる。このため、レジストの性能向上をはかれる一方、レジスト材料の開発コストを低減でき、レジストの材料コストを低下させることが可能となる。
【0217】
また、上記レジスト現像装置は、現像カップでも加熱または冷却が可能なため、プレートで行っていたウェーハの温調は、現像カップで行える。さらに、ウェーハの温度を大気の温度に戻す機能やウェーハの周辺を露光する機能をコーターカップに備え付けることによって、現像カップのみで、レジスト現像装置の一連の処理をすることも可能である。
【0218】
上記のようなレジスト現像装置を用いて実施の形態1から9のレジストの現像を行うと、現像液の消費量を大幅に削減できて、コストダウンをはかれる。
【0219】
さらに、レジスト現像装置に、現像液の濃度を変化させる手段の他に、現像液の吐出ノズルの部分において現像液の電気抵抗によって現像液の濃度を測る測定手段と、上記測定手段の測定結果に基づいて現像液の濃度を制御する制御手段を設けることによって、現像液の濃度を設定濃度に厳密に管理することができる。上記現像液の濃度を変化させる手段は、現像液と純水を混合するバッファータンクに機能ユニットとして設けられる。上記測定手段は、現像液の電気伝導度を測定して、現像液の濃度を計算して出力する。このとき、現像液の溶質の水に対する電離定数は温度によって変化するので、現像液の電気伝導度の測定は、一定温度で行う必要がある。そのため、このレジスト現像装置は、現像液の温調を行う手段を備えている。上記制御手段は、測定手段の出力に基づいて、もし、現像液の濃度が設定値より低ければ、現像液に原液を入れて濃度をあげさせる一方、現像液の濃度が高ければ、現像液に純水をいれて濃度を下げさせるように、制御を行う。このような現像液の管理システムを具備するレジスト現像装置を用いることによって、一定の現像液の濃度で現像をすることが可能になって、現像プロセスのプロセスマージンが広くなる。
【0220】
また、購入する現像液は、濃度の規格を緩くできるので、安価に購入することが可能になる。さらに、現像液の溶質だけを購入して、溶質を純水に混ぜて現像液の調整を行うようにすれば、より安価にプロセスを行うことが可能になる。
【0221】
また、現像工程、つまり、レジスト付のウェーハを現像液に浸す工程において、レジスト現像装置は、EPD(エンドポイント検出)機能と、オーバーエッチを行える機能と、現像液の濃度測定計算機能と、現像液の濃度制御機能を働かせる。
【0222】
現像カップでレジスト現像するときに、EPD機能で、レジストのエッチング状態を確認して、固定された現像液の濃度から、現像液にレジストを浸す最適な時間を計算してレジストを現像液に浸す。このため、現像後のレジスト残りや、現像液に浸し過ぎによるレジストパターンの縮小を防止することができる。また、EPD(エンドポイント検出)される時間の範囲を予め決定しておいて、その時間の範囲内でEPD(エンドポイント検出)ができないとき、警報が鳴って、エラーの表示がされて、処理が停止される。あるいは、現像処理は進むが、後でどのウェーハが異常であるかを表示する機能を備えてもよい。このようにすることによって、安定したレジストの現像が行える。
【0223】
また、EPD(エンドポイント検出)には、パターンのどこかの部分に、測定用のパットをいれておくと、よりEPDを正確に行える。そのパット大きさは50μm角で十分である。また、EPD測定用のスペースは、ウェーハの端のレジストをパターニングしない部分であってもよい。
【0224】
また、レジストを現像する以外に、レジストを薄膜化するときに、現像液にレジストを浸しながら、レジストの膜厚を測る測定手段を備える。この場合、薄膜化するレジストの目標の膜厚をレジスト現像装置に入力するだけで、上記測定手段の出力に基づいて、自動的により制御性よくレジストを薄膜化することができる。
【0225】
また、現像液の濃度に関して、現像液の濃度を変化させた場合でも、レジスト現像するときに、EPD機能で、レジストのエッチング状態を確認して、現像液の濃度から、現像液にレジストを浸す最適な時間を計算して、現像液にレジストを浸すことができる。また、現像液の濃度を変化させた場合に、その濃度が変化した現像液でレジストをエッチングした場合のエッチングレートを表示できる機能を備えて、より最適な濃度の現像液を選択して現像することができる。このため、安定したレジストの現像が行える。また、現像液の濃度は電気抵抗を用いて測定できる機能を有する。これにより、現像後のレジスト残りや、現像液に浸し過ぎによるレジストパターンの縮小等を防止することがより容易になる。また、現像液を吐出する直前であるノズル部において、現像液の濃度を電気抵抗を用いて測定すると、吐出直前の現像液の濃度を検出して現像液の濃度をより精度高く制御できる。また、次に吐出される現像液濃度の正確な値を確認することも容易になる。
【0226】
また、現像液の測定された濃度は、予め設定された濃度のしきい値と比較されて、決められた範囲以内にあれば、現像処理が続行される一方、決められた範囲から外れると、警報が鳴って、エラーの表示がされて、処理が停止される。あるいは、現像処理は進むが、後でどのウェーハが異常であるかを表示する機能を備えてもよい。こうすることによって、現像液のより厳重な濃度の管理が可能になる。
【0227】
また、上記EPD(エンドポイント検出)機能と、現像液と純水との混合機能と、現像液の濃度を測定する機能と、こられの機能の出力と過去の実験データとに基づいて現像液の現像時間または現像液の濃度を計算する機能とを備える。これにより、現像液にレジストを浸す時間を固定して現像液の濃度を決めたり、あるいは、現像液の濃度を固定して現像液にレジストを浸す時間を決めることが可能になる。このため、現像工程でのスループットの増大や、低濃度の現像液も用いての材料費の削減を達成できる。また、現像後のレジスト残りや、現像液に浸し過ぎによるレジストパターンの縮小を防止することができるため、より微細なレジストパターンの現像に大きな効果を発揮する。
【0228】
また、データとして、レジストポリマーの種類、現像液の種類、現像液の濃度、プリベーク(塗布後ベーク)の温度および現像液の温度等を入力することによって、エッチングレートを計算する機能を有する。例えば、PROLITH(Finle社製)またはDepict(TMA社製)等を使用して得たエッチングレート等のシミュレーションデータを、実際の実験結果を基づいて補正する機能をそなえる。これにより、瞬時に、現像時間と現像液の濃度との関係を知ることができる。
【0229】
【発明の効果】
以上より明らかなように、この発明によれば、段差のある下地にレジストを平坦に塗布する工程後に、そのレジストの膜厚を塗布直後の膜厚よりも積極的に薄くする工程を備えるので、アライメントのズレの影響を考えることなく、確実に段差下部のみに自己整合的にレジストパターンを形成することができる。また、段差上部に乗り上げることのないレジストパターンを形成して、レジストパターンの高さを低くすることができるので、レジストパターンの変形や倒壊を防ぐことができる。特に、上記レジストパターンは、下地の凹部の底面のみならず、段差の側壁にも密着させることができるので、レジストパターンの変形や倒壊を防ぐことができる。また、下地パターンに対するアライメントマージンを設ける必要がなくなるので、半導体装置を微細化できる。
【0230】
また、この発明によれば、段差のある下地にレジストを平坦に塗布する工程の後に、そのレジストを塗布直後の膜厚よりも積極的に薄くする工程を備えるので、ストリエーションの発生を防止できる。さらに、上記段差のある下地にレジストを平坦に塗布した後、その表面が平坦なレジストを薄膜化するので、レジストを段差上部まで薄膜化すると、段差下部に十分な膜厚のレジストパターンを残すことができる。したがって、エッチングに対するレジストパターンの耐久性が向上できる。また、段差下部の面積の広い所にまで、レジストパターンを形成できる。
【0231】
また、この発明の1実施の形態では、レジストの膜厚を、レジストの塗布直後の膜厚よりも積極的に薄くする工程は、レジストを塗布する工程と、露光する工程との間に行うので、制御性良く、レジストを塗布直後の膜厚よりも薄くすることができる。さらに、レジストを積極的に薄膜化する工程を、レジストを現像する工程より前に行うので、制御性良く、レジストを現像することができ、現像残りや、パターンの縮小を抑制することができる。
【0232】
また、この発明の1実施の形態では、レジストを塗布直後の膜厚よりも積極的に薄くする工程を、露光する工程と現像する工程との間に行うので、通常のフォトリソグラフィーと同じように制御性良く露光することができて、パターンの線幅等を安定させることができる。さらに、レジストを積極的に薄膜化する工程を、レジストを現像する工程より前に行うので、制御性良く現像することができて、現像残りやパターンの縮小を抑制することができる。
【0233】
また、この発明の1実施の形態では、レジストを塗布直後の膜厚よりも積極的に薄くする工程を、レジストを現像する工程の後に行うので、制御性良く、レジストに露光することができる。さらに、レジストパターンの形成が確認された後に、レジストの積極的な薄膜化を行うので、レジストパターンの異常などを早期に発見することができる。
【0234】
この発明の1実施の形態では、レジストの膜厚を積極的に薄くしたい領域を露光して現像して、その領域のレジストの膜厚を積極的に薄くするので、他の新しい装置を使用することなく、現像工程で使用する装置を用いることができ、新たなる設備投資をすることなく、この実施の形態の製造方法を実現できる。さらに、この実施の形態では、フォトリソグラフィー工程を行うエリア内での処理に限定されるので、運搬等によるダストの問題が解消される。さらに、この現像する工程は、汎用的に使用している現像液を使用することが可能なので、新たな現像液を用意する必要がなくて、この実施の形態のために新たなコストが発生しない。
【0235】
また、この発明の1実施の形態では、段差のある下地に平坦に塗布されたレジストを、ウェットエッチングを用いて積極的に薄膜化しているので、レジストに対するダメージを低く押さえることができる。さらに、ウェットエッチングに現像液を用いることによって、フォトリソグラフィーを行うエリア内での処理が可能に鳴り、ダスト付着等の問題を抑えることができる。また、この実施の形態は、通常の現像装置を用いて実施できるので、新たな設備投資をする必要がないという利点を有する。
【0236】
また、この発明の1実施の形態では、予め最小ピッチで形成されている段差である第1の配線に対して、その第1の配線間の凹部に、その凹部に形成したレジストパターンによって第2の配線を形成するので、第2の配線を自己整合的に制御性良く形成することができる。したがって、リソグラフィー技術の限界以上に配線を高密度化できる。また、第1の配線が存在しない領域にも、所望の第2の配線パターンを得ることができるので、設計の自由度が飛躍的に向上する。
【0237】
この発明の1実施の形態では、段差のある下地にレジストを平坦に塗布する工程の後に、その平坦なレジストに、段差の上部に至る領域を露光するオーバーラップ露光をするので、アライメントのズレが起こっても、段差の側壁部分まで確実に露光することができる。したがって、上記段差下部のみに自己整合的にレジストをパターニングすることができる。その際、レジストパターンは段差の底面(凹部の底面)の他に、段差の側壁にも密着しているので、レジストパターンの変形や倒壊を防ぐことができる。また、下地パターンに対するアライメントマージンを設ける必要がなくなるので、半導体装置を微細化できる。
【0238】
【0239】
【0240】
【図面の簡単な説明】
【図1】 この発明の実施の形態に用い段差のある下地を説明する図であり、(a)は断面図、(b)は平面図である。
【図2】 この発明の実施の形態1の半導体装置の製造方法の各工程を説明する図であり、上段の図は断面図、下段の図は平面図である。
【図3】 この発明の実施の形態2の半導体装置の製造方法の各工程を説明する図であり、上段の図は断面図、下段の図は平面図である。
【図4】 この発明の実施の形態3の半導体装置の製造方法の各工程を説明する図であり、上段の図は断面図、下段の図は平面図である。
【図5】 この発明の実施の形態4の半導体装置の製造方法の各工程を説明する図であり、上段の図は断面図、下段の図は平面図である。
【図6】 この発明の実施の形態5の半導体装置の製造方法の各工程を説明する図であり、上段の図は断面図、下段の図は平面図である。
【図7】 この発明の実施の形態5の半導体装置の製造方法の各工程を説明する図であり、上段の図は断面図、下段の図は平面図である。
【図8】 この発明の実施の形態6の半導体装置の製造方法の各工程を説明する図であり、上段の図は断面図、下段の図は平面図である。
【図9】 この発明の実施の形態6の半導体装置の製造方法の各工程を説明する図であり、上段の図は断面図、下段の図は平面図である。
【図10】 下地の段差の側壁にサイドウオールを設ける実施の形態を説明する図であり、上段の図は断面図で、下段の図は平面図である。
【図11】 下地の段差の側壁とレジストパターンとの間に隙間を設ける実施の形態を説明する図であり、上段の図は断面図で、下段の図は平面図である。
【図12】 低濃度現像液のネガ型レジストに対するエッチング量と時間との関係を示すグラフである。
【図13】 低濃度現像液のネガ型レジストに対するエッチングレートと現像液の濃度との関係を示すグラフである。
【図14】 高濃度現像液のポジ型レジストに対するエッチング量と時間との関係を示すグラフである。
【図15】 高濃度現像液のポジ型レジストに対するエッチングレートと現像液の濃度との関係を示すグラフである。
【図16】 この発明の実施の形態7の半導体装置の製造方法の各工程を説明する図である。
【図17】 この発明の実施の形態7の半導体装置の製造方法の各工程を説明する図である。
【図18】 この発明の実施の形態8の半導体装置の製造方法の各工程を説明する図である。
【図19】 上記実施の形態8の半導体装置の製造方法の各工程を説明する図である。
【図20】 上記実施の形態8の半導体装置の断面図である。
【図21】 図18(b)の状態を表す平面図である。
【図22】 図18(c)の状態を表す平面図である。
【図23】 この発明の実施の形態9の半導体装置の製造方法の各工程を説明する図である。
【図24】 上記実施の形態9の半導体装置の製造方法の各工程を説明する図である。
【図25】 従来の半導体装置の製造方法の各工程を説明する図である。
【図26】 上記従来の半導体装置の製造方法の不具合の発生を説明する図である。
【図27】 従来の半導体装置の製造方法の各工程を説明する図である。
【図28】 上記従来の半導体装置の製造方法を説明する図である。
【符号の説明】
101,1401,1501,1601 基板
105,1505,1604 ゲート電極
201,301,401,501,601,701 レジスト
206,307,406,507,606,707 レジストパターン
200,300,400,500,600,700,800,900 下地
1403,1408 配線
Claims (10)
- 段差のある下地にレジストを平坦に塗布する工程と、
上記段差のある下地に塗布したレジストの膜厚を、そのレジストの塗布直後の膜厚よりも薄くなるように、かつ、上記下地の段差に相当する膜厚以下となるように積極的に薄くする工程と、
上記レジストを露光する工程と、
現像する工程と
を備えて、レジストパターンを段差の下部に形成することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、上記レジストを下地に平坦に塗布する工程と、上記レジストを露光する工程との間に行うことを特徴とする半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法において、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、上記レジストを露光する工程と、上記現像する工程との間に行うことを特徴とする半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法において、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、上記現像する工程後に行うことを特徴とする半導体装置の製造方法。
- 請求項1乃至4のいずれか1つに記載の半導体装置の製造方法において、上記レジストの膜厚を薄くしたい領域を露光して現像して、上記領域のレジストの膜厚を薄くすることを特徴とする半導体装置の製造方法。
- 請求項1乃至4のいずれか1つに記載の半導体装置の製造方法において、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、ウェットエッチング工程であることを特徴とする半導体装置の製造方法。
- 請求項6に記載の半導体装置の製造方法において、上記ウェットエッチングは、現像液を用いて行なうことを特徴とする半導体装置の製造方法。
- 請求項7に記載の半導体装置の製造方法において、上記現像液を用いたウェットエッチングの工程において、被エッチングレジストが、ネガ型レジストの場合、濃度が標準値の2分の1以下のテトラメチルアンモニウムハイドロオキサイド現像液を使用し、また、ポジ型レジストの場合、濃度が標準値の2倍以上のテトラメチルアンモニウムハイドロオキサイド現像液を使用することを特徴とする半導体装置の製造方法。
- 請求項1乃至4のいずれか1つに記載の半導体装置の製造方法において、上記レジストの膜厚を、そのレジストの塗布直後の膜厚よりも積極的に薄くする工程は、化学的機械研磨工程、あるいは、ドライエッチング工程であることを特徴とする半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法において、上記レジストを露光する工程は、実際に残したい段差下部のレジストパターンよりも大きくて段差の上部にまで至る領域を露光するオーバラップ露光をする工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000288229A JP4392974B2 (ja) | 2000-09-22 | 2000-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000288229A JP4392974B2 (ja) | 2000-09-22 | 2000-09-22 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009070406A Division JP2009145907A (ja) | 2009-03-23 | 2009-03-23 | レジスト塗布装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002100553A JP2002100553A (ja) | 2002-04-05 |
JP4392974B2 true JP4392974B2 (ja) | 2010-01-06 |
Family
ID=18771851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000288229A Expired - Fee Related JP4392974B2 (ja) | 2000-09-22 | 2000-09-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4392974B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4376500B2 (ja) | 2002-10-04 | 2009-12-02 | 株式会社ルネサステクノロジ | レジスト埋め込み方法および半導体装置の製造方法 |
KR100576835B1 (ko) | 2004-11-27 | 2006-05-10 | 삼성전자주식회사 | 두 번의 포토 공정들 동안 이용되는 포토 마스크들 및그의 사용방법들 |
JP2011124352A (ja) * | 2009-12-10 | 2011-06-23 | Tokyo Electron Ltd | 現像処理方法、プログラム及びコンピュータ記憶媒体 |
US9633847B2 (en) * | 2015-04-10 | 2017-04-25 | Tokyo Electron Limited | Using sub-resolution openings to aid in image reversal, directed self-assembly, and selective deposition |
US9604338B2 (en) * | 2015-08-04 | 2017-03-28 | Texas Instruments Incorporated | Method to improve CMP scratch resistance for non planar surfaces |
-
2000
- 2000-09-22 JP JP2000288229A patent/JP4392974B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002100553A (ja) | 2002-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10522461B2 (en) | Semiconductor device structures | |
US10461081B2 (en) | Super-self-aligned contacts and method for making the same | |
US6300235B1 (en) | Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide | |
US5976768A (en) | Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby | |
US6426175B2 (en) | Fabrication of a high density long channel DRAM gate with or without a grooved gate | |
TWI450040B (zh) | 光阻圖案增厚材料、形成光阻圖案之方法、半導體元件及其製造方法 | |
JP2011023740A (ja) | アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法 | |
JP2923912B2 (ja) | 半導体装置 | |
JP4392974B2 (ja) | 半導体装置の製造方法 | |
KR101437683B1 (ko) | 반도체 장치 제조 방법 및 반도체 장치 | |
JP2009145907A (ja) | レジスト塗布装置 | |
US20210143066A1 (en) | Method for manufacturing a cmos device | |
US10269645B2 (en) | Fin field-effect transistor and fabrication method thereof | |
US6759351B2 (en) | Method for eliminating development related defects in photoresist masks | |
CN109952637B (zh) | 用于后段工艺(beol)互连制造的表面对准光刻图案化方式 | |
JP2020126180A (ja) | 半導体装置の製造方法および下地加工用の積層有機膜 | |
JP3065022B2 (ja) | エッチングモニタパターン及びモニタ方法 | |
JPH09181077A (ja) | 半導体装置およびその製造方法 | |
KR100196504B1 (ko) | 스태틱 램 제조 방법 | |
KR100370163B1 (ko) | 반도체 소자 제조 방법 | |
KR19990005977A (ko) | 반도체 소자의 콘택 제조방법 | |
JPH0997770A (ja) | 半導体装置及びコンタクトホールの形成方法 | |
KR19980077554A (ko) | 반도체소자의 워드라인 형성방법 | |
KR20080019428A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20010058955A (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |