TWI431682B - Surface treatment method of semiconductor substrate - Google Patents

Surface treatment method of semiconductor substrate Download PDF

Info

Publication number
TWI431682B
TWI431682B TW100106266A TW100106266A TWI431682B TW I431682 B TWI431682 B TW I431682B TW 100106266 A TW100106266 A TW 100106266A TW 100106266 A TW100106266 A TW 100106266A TW I431682 B TWI431682 B TW I431682B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
pattern
chemical liquid
surface treatment
treatment method
Prior art date
Application number
TW100106266A
Other languages
English (en)
Other versions
TW201145380A (en
Inventor
Yoshihiro Ogawa
Shinsuke Kimura
Tatsuhiko Koide
Hisashi Okuchi
Hiroshi Tomita
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201145380A publication Critical patent/TW201145380A/zh
Application granted granted Critical
Publication of TWI431682B publication Critical patent/TWI431682B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

半導體基板之表面處理方法
本發明之實施形態係關於一種半導體基板之表面處理方法。
本申請係基於且主張2010年4月28日申請之先前日本專利申請案第2010-103943號的優先權，其全部內容係以引用的方式併入本文中。
近年來，隨著半導體元件之微細化，業界謀求形成具有小於微影術之曝光解像極限之尺寸之圖案的方法。作為該方法之一，已知有於虛設圖案(芯材)之側面形成側壁圖案，以該側壁圖案作為遮罩而蝕刻被加工膜之方法。側壁圖案間之虛設圖案係藉由濕式處理而除去。於該濕式處理後之乾燥處理時，存在因進入至側壁圖案間之化學液(或純水)之表面張力而側壁圖案倒塌之問題。已知有將晶圓上之純水置換成表面張力小於純水之IPA(異丙醇)後進行乾燥，藉此防止圖案倒塌之方法。然而，即便使用IPA，亦難以防止以如上所述之方法所形成之微細圖案倒塌。
又，通常於一個晶片中存在多種圖案，係進行抗蝕劑圖案化、及濕式蝕刻或乾式蝕刻等蝕刻處理而區分製作不同種類之圖案。於未由抗蝕劑覆蓋之區域中，在進行圖案之蝕刻後，為剝離抗蝕劑而進行灰化及/或SPM(Sulfuric acid Hydrogen Peroxide Mixture，硫酸-過氧化氫混合物)處理。然而，此種方法存在步驟數多、製造成本增大之問題。另外，存在藉由濕式處理剝離抗蝕劑之後使基板乾燥時，微細圖案倒塌之虞。
根據本實施形態，半導體基板之表面處理方法係包含下述步驟：向具有由抗蝕劑覆蓋之第1圖案、與未由上述抗蝕劑覆蓋之第2圖案的半導體基板供給抗蝕劑非溶解性之第1化學液，進行對上述第2圖案之化學液處理；於上述第1化學液之供給後，向上述半導體基板供給斥水劑與抗蝕劑溶解性之第2化學液的混合液，於至少上述第2圖案之表面形成斥水性保護膜，並且剝離上述抗蝕劑；於形成上述斥水性保護膜之後，用水沖洗上述半導體基板；及使沖洗後之上述半導體基板乾燥。
根據本實施形態，可提供一種可以相對較少之步驟數防止圖案倒塌的半導體裝置之製造方法。
以下，依據圖式對本發明之實施形態進行說明。
圖1中表示本發明之實施形態之半導體基板之表面處理裝置的概略構成。表面處理裝置包括基板保持旋轉部100及化學液等供給部200。
基板保持旋轉部100包含構成處理室之旋轉杯101、旋轉軸102、旋轉基座103、及夾盤銷104。旋轉軸102於大致鉛垂方向上延伸，且於旋轉軸102之上端安裝有圓盤狀之旋轉基座103。旋轉軸102及旋轉基座103可藉由未圖示之馬達而旋轉。
夾盤銷104設置於旋轉基座103之周緣部。夾盤銷104夾持基板(晶圓)W，藉此基板保持旋轉部100可大致水平地保持基板W並使其旋轉。
當自化學液等供給部200向基板W表面之旋轉中心附近供給有液體時，液體在基板W之半徑方向上擴展。又，基板保持旋轉部100可對基板W進行旋轉乾燥。在基板W之半徑方向上飛散之多餘的液體可捕獲於旋轉杯101中且經由廢液管105而排出。
化學液等供給部200可向基板W表面供給IPA、純水、第1化學液、第2化學液與斥水劑之混合液、以及第3化學液等。
IPA係經由供給管線210而供給，自噴嘴211中噴出。
同樣，純水係經由供給管線220而供給，自噴嘴221中噴出。
第1化學液係經由供給管線230而供給，自噴嘴231中噴出。第1化學液為抗蝕劑非溶解性之化學液，例如為BHF(緩衝氫氟酸)、HF(氫氟酸)、H3 PO4 (磷酸)等。進而，第1化學液較佳為不容易滲入至抗蝕劑與圖案之界面者。
第2化學液與斥水劑之混合液係經由供給管線240而供給，自噴嘴241中噴出。第2化學液為抗蝕劑溶解性之化學液(有機材料之親和溶劑)，係丙二醇甲醚乙酸酯(PGMEA)等稀釋劑(thinner)。斥水劑係於基板W表面所形成之凸狀圖案的表面形成斥水性保護膜，使圖案表面斥水化之化學液，例如為矽烷偶合劑。矽烷偶合劑係於分子中含有與無機材料具有親和性、反應性之水解基，及與有機材料進行化學鍵接之有機官能基者，例如可使用六甲基二矽氮烷(HMDS)、四甲基矽烷基二乙胺(TMSDEA)等。關於凸狀圖案表面之斥水化將於後文中進行說明。第2化學液與斥水劑亦可藉由未圖示之混合閥於噴嘴241附近混合。
第3化學液係經由供給管線250而供給，自噴嘴251中噴出。第3化學液為抗蝕劑非溶解性或抗蝕劑難溶性之化學液，例如為SC1(氨水過氧化氫混合物)、SC2(鹽酸過氧化氫混合物)、硫酸、H2 O2 (過氧化氫)水、O3 (臭氧)氣體溶解水溶液等氧化劑。於基板W表面所形成之凸狀圖案為矽系膜之情形時，第3化學液可氧化凸狀圖案表面。
再者，一般存在化學液之氧化能力越強，則抗蝕劑之溶解速度或向抗蝕劑與圖案之界面之滲入量越大的傾向，因此，亦可於可抑制第3化學液對抗蝕劑之侵蝕的添加有界面活性劑之BHF之後連續地供給H2 O2 或O3 等氧化劑。
又，表面處理裝置包括未圖示之準分子UV(紫外線)照射部。準分子UV照射部對半導體基板W照射UV光，可殘留凸狀圖案而除去斥水性保護膜。亦可設置藉由紫外線照射以外之方法，殘留凸狀圖案而除去斥水性保護膜之除去部。
使用圖2所示之流程圖關於使用此種表面處理裝置進行半導體基板之表面處理的方法進行說明。再者，基板保持旋轉部100及化學液等供給部200之動作可藉由未圖示之控制部而控制。
(步驟S101)藉由搬送部(未圖示)搬入於表面之特定區域具有複數種凸狀圖案的作為處理對象之半導體基板W，保持於基板保持旋轉部100。凸狀圖案例如為線與間隙圖案。凸狀圖案例如係藉由RIE(Reactive Ion Etching，反應性離子蝕刻)而形成。並且，藉由抗蝕劑圖案化，而混合存在由抗蝕劑覆蓋之凸狀圖案與未由抗蝕劑覆蓋之凸狀圖案。凸狀圖案之至少一部分亦可由含矽之膜所形成。
(步驟S102)使半導體基板W以特定之旋轉速度旋轉，自化學液等供給部200向半導體基板W表面之旋轉中心附近供給第1化學液。第1化學液受到由半導體基板W旋轉所產生之離心力而遍布於半導體基板W之整個表面，從而對半導體基板W進行化學液處理(例如洗淨處理)。因第1化學液為抗蝕劑非溶解性之化學液，因此不會除去抗蝕劑。
(步驟S103)自化學液等供給部200向半導體基板W表面之旋轉中心附近供給純水。純水受到由半導體基板W旋轉所產生之離心力而遍布於半導體基板W之整個表面。藉此，進行用純水沖走殘留於半導體基板W表面之第1化學液的純水沖洗處理。
(步驟S104)自化學液等供給部200向半導體基板W表面之旋轉中心附近供給IPA等醇。IPA受到由半導體基板W旋轉所產生之離心力而遍布於半導體基板W之整個表面。藉此，進行將殘留於半導體基板W表面之純水置換為IPA的醇沖洗處理。
(步驟S105)自化學液等供給部200向半導體基板W表面之旋轉中心附近供給混合液(第2化學液+斥水劑)。混合液受到由半導體基板W旋轉所產生之離心力而遍布於半導體基板W之整個表面。因混合液中之第2化學液為抗蝕劑溶解性之化學液，因此可除去半導體基板W上之抗蝕劑。又，藉由混合液中之斥水劑，於凸狀圖案之表面形成潤濕性較低之保護膜(斥水性保護膜)。
該斥水性保護膜係藉由產生矽烷偶合劑之酯化反應而形成。因此，亦可藉由進行退火處理使液溫上升，或者自準分子UV照射部照射紫外線而促進反應。
當凸狀圖案為氮化矽膜或多晶矽等矽系膜時，存在即便使用矽烷偶合劑進行矽烷化處理，矽烷化反應亦並不充分，而無法獲得充分之斥水性之情形。於該情形時，較佳為於步驟S102中，追加使用自化學液等供給部200供給之第3化學液的化學液處理，將矽系材料之表面轉化為矽氧化物系之化學氧化膜。之後進行矽烷化處理，藉此可提昇矽烷化處理後之斥水性。
例如，當凸狀圖案為矽系膜時，如圖3所示，若僅進行dHF(稀氫氟酸)處理而形成斥水性保護膜，則水相對於圖案之接觸角為89度。若於該處理上加上H2 O2 處理，則接觸角上升至95度。認為其係由於在矽系膜之表面形成了適度之氧化膜，從而容易形成斥水性保護膜。
又，於RIE(Reactive Ion Etching)加工後會產生較多之加工殘渣。於殘留有加工殘渣之狀態下難以形成斥水性保護膜。因此，步驟S102中進行使用第1化學液的化學液處理而除去殘渣於形成斥水性保護膜方面亦有效。進而，藉由RIE加工，電漿損傷於圖案表面積累而形成懸鍵。若利用具有氧化效果之化學液進行改質處理，則懸鍵由OH基修飾。若存在較多之OH基，則矽烷化反應機率增加，容易形成斥水性保護膜，因此可獲得更高之斥水度。於該例中，即便微細圖案為氧化矽膜時亦可獲得效果。
再者，上述之說明中，示出洗淨半導體基板W後，藉由與洗淨化學液(第1化學液)不同之處理化學液(第3化學液)對半導體基板W之表面進行改質之例，然而若洗淨化學液為兼具改質效果、即具有氧化效果者，則亦可不另外進行改質處理。
(步驟S106)自化學液等供給部200向半導體基板W表面之旋轉中心附近供給IPA。IPA受到由半導體基板W旋轉所產生之離心力而遍布於半導體基板W之整個表面。藉此，進行將殘留於半導體基板W表面之第2化學液或未反應之矽烷偶合劑置換為IPA的醇沖洗處理。
(步驟S107)自化學液等供給部200向半導體基板W表面之旋轉中心附近供給純水。純水受到由半導體基板W旋轉所產生之離心力而遍布於半導體基板W之整個表面。藉此，進行用純水沖走殘留於半導體基板W表面之IPA的純水沖洗處理。
(步驟S108)對半導體基板W進行乾燥處理。例如進行旋轉乾燥處理，使半導體基板W之旋轉速度上升至特定之旋轉乾燥旋轉速度，甩除殘留於半導體基板W表面之純水而使其乾燥。
形成於半導體基板W上之凸狀圖案因係由斥水性保護膜覆蓋，故液體之接觸角θ增大。圖4中表示形成於半導體基板W上之圖案4之一部分由液體5潤濕的狀態。於此，若將圖案4間之距離設為Space，將圖案4之高度設為H，液體5之表面張力設為γ，則圖案4上所施加之力P為：P=2×γ×cosθ‧H/Space　…(式1)。
可知藉由θ接近於90°，cosθ接近於0，乾燥處理時作用於圖案之力P減小。藉此，可防止乾燥處理時圖案倒塌。
(步驟S109)自準分子UV照射部照射紫外線，除去形成於凸狀圖案表面之斥水性保護膜。因本實施形態係洗淨、乾燥半導體基板W之表面者，因此藉由除去斥水性保護膜，清潔步驟結束。再者，於該步驟之後之步驟中除去斥水性保護膜之情形時，乾燥後亦可不立即除去斥水性保護膜。
如此，於本實施形態中，係於對設置有抗蝕劑圖案之半導體基板W表面進行洗淨時，同時進行於基板表面形成斥水性保護膜、與剝離抗蝕劑(於同一步驟中)。因此，可防止乾燥處理時凸狀之微細圖案倒塌，並且無需另外追加抗蝕劑剝離步驟，因此可削減製造成本。根據以上所說明之實施形態，可並不非常增加製造步驟數而防止圖案倒塌。
為防止形成於基板上之圖案倒塌，必需降低圖案上所施加之力(上述式1所示之P)。上述式1之參數中，Space係由圖案尺寸決定之固定參數，潤濕性cosθ係由構成微細圖案(之表面)之物質與液體的關係所決定的固定參數，因此先前之基板處理中係著眼於表面張力γ，謀求藉由使用γ較小之液體而降低圖案上所施加之力。然而，降低γ亦有極限，因此未能防止圖案倒塌。
相對於此，如上述般，本實施形態之表面處理方法藉由於圖案表面形成斥水性保護膜控制潤濕性cosθ，而使乾燥處理時圖案上所施加之力變得極小，從而可防止圖案倒塌。
上述實施形態之表面處理方法對於防止縱橫比為8以上時之圖案倒塌特別有效。
上述實施形態中，於斥水性保護膜之形成步驟(步驟S105)之前後進行醇沖洗處理(步驟S104、S106)。其係由於形成斥水性保護膜時所使用之矽烷偶合劑根據種類之不同，存在無法與純水置換之情形。因此，當所使用之矽烷偶合劑為可與純水置換之物質時，可省略該醇沖洗處理。
上述實施形態中，存在用作斥水劑之矽烷偶合劑藉由IPA中之羥基進行水解而斥水化能力降低之虞，於此情形時，亦可於供給斥水劑之前將半導體基板上之IPA置換成稀釋劑。
上述實施形態之表面處理裝置較佳為應用於：於側壁轉印製程中區分製作不同種類之圖案時的芯材除去、基板洗淨及乾燥。
側壁轉印製程中，如圖5(a)所示，首先於形成於半導體基板(未圖示)上之第1膜501上形成第2膜502。第1膜501為閘極材料膜或加工對象上之硬質遮罩。繼而，於第2膜502上形成具有線與間隙圖案之抗蝕劑503。
第1膜501亦可為包含複數層之膜，例如亦可為構成快閃記憶體之堆疊式閘極結構的控制閘極電極膜、電極間絕緣膜、電荷儲存膜。
第2膜502包含C、SiO2 、SiN等，其膜厚係根據第1膜501與之後之步驟中所形成之第3膜505的蝕刻選擇比等而確定。
抗蝕劑503係形成為半導體基板之區域A1之間距小於區域A2之間距的微細圖案。例如，區域A1對應於記憶單元部，區域A2對應於周邊電路部。
其次，如圖5(b)所示，將抗蝕劑503作為遮罩而對第2膜502進行蝕刻，從而轉印圖案。
其次，如圖5(c)所示，對第2膜502進行窄化處理(slimming treatment)，將區域A1中之第2膜502之寬度減窄至1/2左右而加工成芯材504。此時，區域A2中之第2膜502之寬度亦多少變窄，但區域A2之芯材504與區域A1之芯材504相比寬度較大。於窄化處理之前或之後除去抗蝕劑503。窄化處理係藉由濕式處理、乾燥處理、或濕式處理與乾燥處理之組合而進行。
其次，如圖5(d)所示，藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法等，以藉由固定之膜厚覆蓋芯材504之上面及側面之方式形成第3膜505。第3膜505係使用可獲得較大之與芯材504之蝕刻選擇比的材料而形成。例如芯材504包含SiO2 之情形時，第3膜505使用Si、SiN等。
其次，如圖6(a)所示，對第3膜505進行乾式蝕刻直至芯材504之上面露出為止。乾式蝕刻係於對芯材504具有選擇性之蝕刻條件下進行。藉此，第3膜505沿著芯材504之側面而殘留成間隔壁狀。此時殘留之第3膜505的上端505a係接觸而位於芯材504側面上部，並且形成為上側部朝向芯材504凸出彎曲之形狀。
繼而，為了區分製作不同間距之圖案，如圖6(b)所示，形成抗蝕劑506，以覆蓋區域A2之芯材504及第3膜505，且露出區域A1之芯材504及第3膜505之方式進行圖案加工。將進行至該步驟為止之半導體基板搬入至上述實施形態之表面處理裝置中，之後之步驟係藉由表面處理裝置而進行。
表面處理裝置之化學液等供給部200供給第1化學液，如圖6(c)所示，藉由濕式蝕刻處理除去區域A1之芯材504。第3膜505形成為鄰接之2個圖案之上端部的距離(間隙圖案之開口寬度尺寸)狹小者與寬闊者交替存在的非對稱形狀。進而，亦可使化學液等供給部200供給第3化學液，氧化第3膜505之表面。此時，第3膜505之縱橫比變成例如8以上。
其次，化學液等供給部200供給第2化學液與斥水劑之混合液，如圖6(d)所示般除去抗蝕劑506，並且於第3膜505之表面形成斥水性保護膜(未圖示)。於供給混合液之前後，亦可使化學液等供給部200供給IPA進行醇沖洗處理。
繼而，化學液等供給部200供給純水而洗淨圖案後，進行乾燥處理。於此，對如區域A1中之第3膜505之非對稱形狀的圖案進行洗淨且乾燥時，如圖6(e)所示，間隙部分之沖洗液之液面下降速度差異較大，圖案容易受到較大的力，難以防止圖案倒塌。
進而，以除去圖案表面之斥水性保護膜而獲得之第3膜505的圖案作為遮罩，對作為被加工體之第1膜501或其下方之半導體基板等進行乾式蝕刻而轉印圖案後，洗淨而除去由乾式蝕刻所產生之反應副產物。此時，受到用作遮罩之第3膜505的不對稱且上側部凸出彎曲之形狀的影響，於所轉印之被加工體中，亦殘留有間隙圖案之開口寬度尺寸之不均勻。因此，洗淨被加工體之圖案且進行乾燥時，與第3膜505之圖案同樣地，間隙部分之沖洗液之液面下降速度差異較大，圖案容易受到較大的力，難以防止圖案倒塌。
然而，藉由使用上述實施形態之表面處理裝置，即便為由側壁轉印製程形成之非對稱形狀之圖案，藉由對圖案表面進行斥水化處理，亦可防止圖案倒塌並且洗淨、乾燥基板。又，由於係同時進行斥水性保護膜之形成、與為區分製作不同種類之圖案而形成之抗蝕劑506的剝離，因此可減少步驟數，削減製造成本。
圖7中，表示對藉由側壁轉印製程所形成之側壁圖案之表面進行與不進行斥水化處理之各情形時尺寸與有無圖案倒塌之關係的一例。圖中之橫軸表示窄化處理後之芯材的尺寸，相當於圖5(c)之L1。圖中之縱軸表示除去芯材後之間隙尺寸(原本存在芯材之部分之尺寸)，相當於圖6(c)之L2。
圖7(a)係表示不進行斥水化處理之情形時之結果，圖7(b)係表示進行斥水化處理之情形時之結果。根據圖7(a)之圖可知，當尺寸L1未達20.9 nm時，尺寸L2為0，即發生了圖案倒塌。另一方面，根據圖7(b)之圖可知，若尺寸L1在14.2 nm以上之範圍內，則不會發生圖案倒塌。因此可知，藉由對圖案表面進行斥水化處理，則即便對於更微細之圖案，亦可防止圖案倒塌。
圖8(a)表示芯材(芯材504)之材料使用TEOS，側壁(側壁圖案505)之材料使用非晶矽之圖案的剖面。對該圖案進行氫氟酸處理而除去芯材後沖洗並乾燥基板之情形時的圖案剖面示於圖8(b)。又，進行氫氟酸處理及臭氧溶解水溶液處理使圖案表面親水化，然後沖洗並乾燥基板之情形時的圖案剖面示於圖8(c)。又，進行氫氟酸處理、H2 O2 處理及斥水化處理，使圖案表面斥水化，然後沖洗且乾燥基板之情形時的圖案剖面示於圖8(d)。
相對於圖8(b)、(c)中圖案倒塌，圖8(d)中未發生圖案倒塌。可知如上述般，藉由進行H2 O2 處理，斥水性保護膜容易形成，藉此可防止微細圖案之倒塌。
由上述式1及圖4可知，圖案4上所施加之力P取決於表面張力γ之垂直分量。因此，如圖9(a)所示，藉由形成為圖案上部傾斜之結構，可使表面張力γ之垂直分量減小，從而可減小圖案上所施加之力。
此種結構可藉由在對圖案進行RIE處理時，降低溫度或者設置為遮罩材料與圖案材料之選擇比較小之條件而形成。
又，如圖9(b)所示，於圖案整體傾斜之結構下亦可獲得同樣之效果。
再者，本發明不受上述實施形態限定，於實施階段，可於不脫離本發明之宗旨之範圍內對構成要素變形而具體化。又，藉由將上述實施形態所揭示的複數個構成要素適宜組合，可形成各種發明。例如，可自實施形態所示之全部構成要素中削減幾個構成要素。進而，亦可將不同實施形態之構成要素適宜地組合。
4．．．圖案
5．．．液體
100．．．基板保持旋轉部
101．．．旋轉杯
102．．．旋轉軸
103．．．旋轉基座
104．．．夾盤銷
105．．．廢液管
200．．．化學液等供給部
210、220、230、240、250．．．供給管線
211、221、231、241、251．．．噴嘴
501．．．第1膜
502．．．第2膜
503、506．．．抗蝕劑
504．．．芯材
505．．．第3膜
505a．．．上端
A1、A2．．．區域
H．．．高度
P．．．作用於圖案之力
W．．．半導體基板
γ．．．張力
θ．．．接觸角
圖1係本發明之實施形態之半導體基板之表面處理裝置的概略構成圖；
圖2係說明上述實施形態之半導體基板之表面處理方法的流程圖；
圖3係表示洗淨順序與水相對於圖案之接觸角之關係的圖；
圖4係說明圖案上所施加的液體之表面張力的圖；
圖5(a)-(d)係說明側壁轉印製程之步驟剖面圖；
圖6(a)-(e)係說明側壁轉印製程之步驟剖面圖；
圖7(a)、(b)係表示芯材之尺寸與圖案倒塌之關係的圖；
圖8(a)-(d)係表示側壁轉印製程中之側壁圖案之剖面的圖；及
圖9(a)、(b)係說明圖案上所施加的液體之表面張力的圖。
(無元件符號說明)

Claims (20)

  1. 一種半導體基板之表面處理方法，其係：向具有由抗蝕劑覆蓋之第1圖案、與未由上述抗蝕劑覆蓋之第2圖案的半導體基板供給抗蝕劑非溶解性之第1化學液，進行對上述第2圖案之化學液處理；於上述第1化學液之供給後，向上述半導體基板供給斥水劑與抗蝕劑溶解性之第2化學液的混合液，於至少上述第2圖案之表面形成斥水性保護膜，並且剝離上述抗蝕劑；於形成上述斥水性保護膜之後，用水沖洗上述半導體基板；且使沖洗後之上述半導體基板乾燥。
  2. 如請求項1之半導體基板之表面處理方法，其中上述第2圖案包含形成於芯材側面之被覆膜，藉由伴隨上述第1化學液之供給之化學液處理而除去上述芯材。
  3. 如請求項2之半導體基板之表面處理方法，其中以覆蓋上述芯材之上面及側面之方式形成上述被覆膜，藉由乾式蝕刻除去上述被覆膜直至上述芯材之上面露出為止，從而形成上述第2圖案。
  4. 如請求項3之半導體基板之表面處理方法，其中上述第1圖案及上述第2圖案具有線與間隙圖案，且上述第2圖案之間距小於上述第1圖案。
  5. 如請求項4之半導體基板之表面處理方法，其中上述第2圖案形成於上述半導體基板之記憶單元部，上述第1圖案形成於上述半導體基板之周邊電路部。
  6. 如請求項2之半導體基板之表面處理方法，其中除去上述芯材後上述被覆膜的縱橫比為8以上。
  7. 如請求項1之半導體基板之表面處理方法，其中上述第1圖案及上述第2圖案係藉由RIE(Reactive Ion Etching)法而形成者。
  8. 如請求項7之半導體基板之表面處理方法，其中藉由伴隨上述第1化學液之供給之化學液處理，而除去RIE之加工殘渣。
  9. 如請求項1之半導體基板之表面處理方法，其中上述斥水劑為矽烷偶合劑，上述第2化學液為稀釋劑。
  10. 如請求項1之半導體基板之表面處理方法，其中上述第2圖案之至少一部分係由含矽之膜所形成，於上述第1化學液之供給後、且上述混合液之供給前，使用抗蝕劑非溶解性或抗蝕劑難溶性之第3化學液將上述第2圖案之表面氧化。
  11. 如請求項1之半導體基板之表面處理方法，其中上述第2圖案之至少一部分係由含矽之膜所形成，藉由伴隨上述第1化學液之供給之化學液處理，將上述第2圖案之表面氧化。
  12. 如請求項1之半導體基板之表面處理方法，其中於上述第1化學液之供給後、且上述混合液之供給前，及上述混合液之供給後、且使用上述水之沖洗之前，使用醇沖洗上述半導體基板。
  13. 如請求項12之半導體基板之表面處理方法，其中於進行上述化學液處理後、且使用上述醇沖洗上述半導體基板前，用水沖洗上述半導體基板。
  14. 如請求項1之半導體基板之表面處理方法，其中於上述半導體基板之乾燥後，殘留上述第2圖案，而除去上述斥水性保護膜。
  15. 如請求項14之半導體基板之表面處理方法，其中藉由對上述半導體基板照射紫外線而除去上述保護膜。
  16. 如請求項1之半導體基板之表面處理方法，其中於進行上述化學液處理之前，將上述半導體基板保持於包括可保持且使基板旋轉之基板保持旋轉部、及於上述基板保持旋轉部之上方具有噴嘴之液體供給部的基板處理裝置之上述基板保持旋轉部，於上述半導體基板保持於上述基板處理裝置之上述基板保持旋轉部之狀態下，進行上述半導體基板之表面處理。
  17. 如請求項16之半導體基板之表面處理方法，其中自上述噴嘴向藉由上述基板保持旋轉部而旋轉的上述半導體基板之中心附近噴出上述第1化學液，藉此進行上述化學液處理。
  18. 如請求項16之半導體基板之表面處理方法，其中自上述噴嘴向藉由上述基板保持旋轉部而旋轉的上述半導體基板之中心附近噴出上述混合液，藉此形成上述斥水性保護膜並且剝離上述抗蝕劑。
  19. 如請求項16之半導體基板之表面處理方法，其中自上述噴嘴向藉由上述基板保持旋轉部而旋轉的上述半導體基板之中心附近噴出上述水，藉此沖洗上述半導體基板。
  20. 如請求項16之半導體基板之表面處理方法，其中藉由上述基板保持旋轉部使上述半導體基板旋轉而甩除上述半導體基板表面殘留之水，藉此使上述半導體基板乾燥。
TW100106266A 2010-04-28 2011-02-24 Surface treatment method of semiconductor substrate TWI431682B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010103943A JP5361790B2 (ja) 2010-04-28 2010-04-28 半導体基板の表面処理方法

Publications (2)

Publication Number Publication Date
TW201145380A TW201145380A (en) 2011-12-16
TWI431682B true TWI431682B (zh) 2014-03-21

Family

ID=44858566

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106266A TWI431682B (zh) 2010-04-28 2011-02-24 Surface treatment method of semiconductor substrate

Country Status (4)

Country Link
US (1) US8435903B2 (zh)
JP (1) JP5361790B2 (zh)
KR (1) KR20110120208A (zh)
TW (1) TWI431682B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5690168B2 (ja) * 2011-02-25 2015-03-25 芝浦メカトロニクス株式会社 基板洗浄装置、基板洗浄方法、表示装置の製造装置及び表示装置の製造方法
JP5611884B2 (ja) * 2011-04-14 2014-10-22 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
WO2013132881A1 (ja) * 2012-03-06 2013-09-12 東京エレクトロン株式会社 液処理方法、液処理装置及び記憶媒体
JP6139890B2 (ja) 2013-01-18 2017-05-31 株式会社東芝 半導体装置の製造方法および半導体製造装置
US9847302B2 (en) * 2013-08-23 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer surface conditioning for stability in fab environment
JP6534263B2 (ja) * 2015-02-05 2019-06-26 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6760309B2 (ja) * 2016-01-13 2020-09-23 三菱瓦斯化学株式会社 半導体基板材料に撥アルコール性を付与する液体組成物および該液体組成物を用いた半導体基板の表面処理方法
JP6770887B2 (ja) 2016-12-28 2020-10-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム
JP7094147B2 (ja) * 2018-05-30 2022-07-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02166459A (ja) * 1988-12-20 1990-06-27 Fuji Photo Film Co Ltd 光重合性フオトレジスト層の剥離液組成物
US6716768B2 (en) * 2000-02-15 2004-04-06 Matsushita Electric Industrial Co., Ltd. Method of manufacturing thin-film transistor, and liquid-crystal display
JP3866130B2 (ja) 2001-05-25 2007-01-10 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
US6703312B2 (en) * 2002-05-17 2004-03-09 International Business Machines Corporation Method of forming active devices of different gatelengths using lithographic printed gate images of same length
JP2005286314A (ja) * 2004-03-01 2005-10-13 Tokyo Electron Ltd レジスト膜の剥離方法およびリワーク方法、ならびにレジスト膜の剥離装置およびリワーク装置
JP4437068B2 (ja) 2004-11-19 2010-03-24 東京応化工業株式会社 リソグラフィー用リンス液
JP4921723B2 (ja) * 2005-04-18 2012-04-25 株式会社東芝 半導体装置の製造方法
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
JP4866165B2 (ja) * 2006-07-10 2012-02-01 大日本スクリーン製造株式会社 基板の現像処理方法および基板の現像処理装置
US20090305506A1 (en) * 2008-06-09 2009-12-10 Joerg Linz Self-aligned dual patterning integration scheme
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
JP2010087301A (ja) * 2008-09-30 2010-04-15 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20110269313A1 (en) 2011-11-03
JP5361790B2 (ja) 2013-12-04
KR20110120208A (ko) 2011-11-03
TW201145380A (en) 2011-12-16
JP2011233774A (ja) 2011-11-17
US8435903B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
TWI431682B (zh) Surface treatment method of semiconductor substrate
JP5855310B2 (ja) 基板処理装置、基板処理方法及び基板処理液
JP5404361B2 (ja) 半導体基板の表面処理装置及び方法
JP5404364B2 (ja) 半導体基板の表面処理装置及び方法
US10573508B2 (en) Surface treatment apparatus and method for semiconductor substrate
JP6148475B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI442465B (zh) Manufacturing method of semiconductor device