JP2004335654A - レジストパターン形成方法および半導体装置の製造方法 - Google Patents
レジストパターン形成方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004335654A JP2004335654A JP2003128152A JP2003128152A JP2004335654A JP 2004335654 A JP2004335654 A JP 2004335654A JP 2003128152 A JP2003128152 A JP 2003128152A JP 2003128152 A JP2003128152 A JP 2003128152A JP 2004335654 A JP2004335654 A JP 2004335654A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- resist film
- resist
- mask
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】通常のハード環境のままで、現像、リンス工程において、レジスト膜の析出及び半不溶化物の再付着による現像欠陥を低減させることができるレジストパターンの形成方法および半導体装置の製造方法を提供する。
【解決手段】リソグラフィ工程において、基板１０の素子形成領域Ａｒ１におけるレジスト膜１２に対し、レジスト膜１２が現像し得る最適露光量（第１の露光量）によりマスク１００を介して露光を行った後に、素子形成領域Ａｒ１以外の外周領域Ａｒ２におけるレジスト膜１２に対し、レジスト膜１２が現像し得る露光量を越えない露光量により露光を行う。軽微に露光することで、レジスト膜の現像コントラストは付かず、大きな膜減りはないが、素子形成領域Ａｒ１におけるレジスト膜との表面状態の差が低減されることにより、発生した現像欠陥をリンス時や及びその高速回転においてスムーズに振るい落とすことができる。
【選択図】図６
【解決手段】リソグラフィ工程において、基板１０の素子形成領域Ａｒ１におけるレジスト膜１２に対し、レジスト膜１２が現像し得る最適露光量（第１の露光量）によりマスク１００を介して露光を行った後に、素子形成領域Ａｒ１以外の外周領域Ａｒ２におけるレジスト膜１２に対し、レジスト膜１２が現像し得る露光量を越えない露光量により露光を行う。軽微に露光することで、レジスト膜の現像コントラストは付かず、大きな膜減りはないが、素子形成領域Ａｒ１におけるレジスト膜との表面状態の差が低減されることにより、発生した現像欠陥をリンス時や及びその高速回転においてスムーズに振るい落とすことができる。
【選択図】図６
Description
【０００１】
【発明の属する技術分野】
本発明は、レジストパターン形成方法および半導体装置の製造方法に関し、例えば半導体製造におけるリソグラフィ技術によるレジストパターン形成方法およびそれを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスの製造は、デバイス回路を形成するために、リソグラフィ技術が用いられている。リソグラフィ技術とは、通常、ガラス基板や半導体基板等、板状被処理物の表面に、反射防止膜やレジストといった有機組成材料を塗布し、加熱処理を施し、被膜を形成させ、加熱処理及び露光、現像プロセスを経てレジストパターンを形成するプロセスである。
【０００３】
ＬＳＩにおいて、近年高集積化の開発が急速に進められ、リソグラフィプロセスにおける加工線幅も微細化の一途をたどっている。リソグラフィプロセスの微細化実現のため、レジスト材料、反射防止膜材料といった付加プロセス材料、露光方法、露光装置、コータデベロッパー手法、装置などのあらゆる切り口からのアプローチが試みられている。
【０００４】
高微細化に有効な露光波長の短波長光源を用いることにより、すなわちＫｒＦエキシマレーザ（２４８ｎｍ）、ＡｒＦエキシマレーザー（１９３ｎｍ）等の遠紫外線やさらにはＸ線、電子線を露光光源として用いる方法が提案されている。
【０００５】
半導体集積回路製造において、生産性を考慮した歩留まり向上が極めて重要であり、歩留まりを決定する要因のひとつとして、リソグラフィプロセスでパターン形成する際に発生するパターン形成不良がある。このレジストパターンの形成不良の原因としては、レジスト中あるいはレジスト表面に付着した異物に起因するもの、クリーンルーム環境下における浮遊化学種によるレジストの劣化、レジスト材料や反射防止膜材料の塗布不良、現像不良等がある。
【０００６】
ここで注目すべきは、レジスト膜の現像工程で発生する現像欠陥についても近年問題化しており、ラインアンドスペース系レジストにおけるスカム、ブリッジング、コンタクトホール系レジストの開口不良などがある。これら欠陥の種類も様々に分類することができ、中でも現像後の残渣による欠陥も代表的な欠陥のひとつである。
【０００７】
この欠陥の原因としては、現像液がレジストの膜面に接触する際、水を主成分とする現像液のレジスト膜面への接触が不十分で、露光部の現像液に対する溶解が中途半端で現像後欠陥となってしまうケース、また現像液に対する難溶解物が現像後の水リンス時にレジストパターン表面に再付着するケースもある。微細化に伴い、所望の寸法、形状のパターンを得るため、レジスト材料の組成内容物も多様化してきており、現像液への溶解性挙動のみならず、現像プロセスの細かい条件、装置環境、露光面積密度など様々な因子が互いに影響しあい、欠陥の発生、その度合いが変化している。
【０００８】
これら問題を解決するために種々の検討が行われている。
例えば、化学増幅型フォトレジスト膜上に、現像欠陥低減用組成物を塗布し、表面を親水化した後、露光、現像してレジストパターンを得るパターン形成方法において、現像後のレジストの膜減量が、現像欠陥低減用組成物を塗布しない場合に比べてより大きくすることにより、パターン形状の劣化を起こさず、また現像欠陥がない手法とその組成物の提案がされている（特許文献１参照）。
【０００９】
また、特許文献２には、レジスト表面をプラズマ処理によりレジスト表面に対する現像液の濡れ性を変化させ、現像欠陥を低減する提案がされている。さらに、現像液の濡れ性を改善して、現像欠陥を防止する方法として、現像液、リンス液に界面活性剤を添加する方法、あるいは現像液との濡れ性を向上させる表面塗布膜をのせる方法などもある。
【００１０】
【特許文献１】
特許第３３２０４０２号
【特許文献２】
特開平９−２４６１６６号公報
【特許文献３】
特開２００２−２３１５９９号公報
【特許文献４】
特開２００２−２７０４９６号公報
【特許文献５】
特開２００２−３４３７１０号公報
【００１１】
【発明が解決しようとする課題】
特許文献１において提案された方法は、現像欠陥の低減のための一手段ではあるが、通常プロセスに材料が追加されることによるノズルやプロセス処理工程の増加、スループットの点から多少の弊害がある。
【００１２】
特許文献２において提案された方法では、プラズマ処理をするための装置導入やスループットの低下など弊害がある。さらに、現像液の濡れ性を改善して、現像欠陥を防止するために、上記した界面活性剤の添加や表面塗布膜の形成することは、欠陥に対する低減の効果に差があり、各素材同士の相性、相性最適化の必要性が生じ、その材料コスト面での負荷も大きくなる。
【００１３】
本発明は上記の事情に鑑みてなされたものであり、その目的は、通常のハード環境のままで、現像、リンス工程において、レジスト膜の析出及び半不溶化物の再付着による現像欠陥を低減させることができるレジストパターンの形成方法および半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記の目的を達成するため、本発明のレジストパターン形成方法は、基板上にレジスト膜を塗布する工程と、前記基板の素子形成領域における前記レジスト膜に対し、前記レジスト膜が現像し得る第１の露光量によりマスクを介して露光を行う第１の露光工程と、前記素子形成領域以外の未露光領域における前記レジスト膜に対し、前記レジスト膜が現像し得る露光量を越えない第２の露光量により露光を行う第２の露光工程と、前記レジスト膜上に現像液を供給して、前記レジスト膜の現像を行う現像工程とを有する。
【００１５】
上記の本発明のレジストパターン形成方法では、第１の露光工程において、レジスト膜が現像し得る第１の露光量によりマスクを介して露光を行う。このとき、素子形成領域には、現像コントラストが付くように露光されているが、全ての領域において軽微な露光がなされている。
従って、第２の露光として、素子形成領域以外の未露光領域におけるレジスト膜に対し、レジスト膜が現像し得る露光量を越えない第２の露光量により露光を行っている。
これにより、素子形成領域以外の未露光領域も現像されない程度に露光されて、素子形成領域におけるレジスト膜の表面状態との差が低減される。
この結果、現像工程においてレジスト膜が析出し、あるいは半不溶化物が生成したとしても、後のリンス時において基板から除去されやすくなる。
【００１６】
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板上にエッチングあるいはイオン注入のマスクとなるレジストパターンを形成する半導体装置の製造方法であって、基板上にレジスト膜を塗布する工程と、前記基板の素子形成領域における前記レジスト膜に対し、前記レジスト膜が現像し得る第１の露光量によりマスクを介して露光を行う第１の露光工程と、前記素子形成領域以外の未露光領域における前記レジスト膜に対し、前記レジスト膜が現像し得る露光量を越えない第２の露光量により露光を行う第２の露光工程と、前記レジスト膜上に現像液を供給して、前記レジスト膜の現像を行う現像工程とを有する。
【００１７】
上記の本発明の半導体装置の製造方法では、第１の露光工程において、レジスト膜が現像し得る第１の露光量によりマスクを介して露光を行う。このとき、素子形成領域には、現像コントラストが付くように露光されているが、全ての領域において軽微な露光がなされている。
従って、第２の露光として、素子形成領域以外の未露光領域におけるレジスト膜に対し、レジスト膜が現像し得る露光量を越えない第２の露光量により露光を行っている。
これにより、素子形成領域以外の未露光領域も現像されない程度に露光されて、素子形成領域におけるレジスト膜の表面状態との差が低減される。
この結果、現像工程においてレジスト膜が析出し、あるいは半不溶化物が生成したとしても、後のリンス時において基板から除去されやすくなる。
【００１８】
【発明の実施の形態】
以下に、本発明のレジストパターンの形成方法および半導体装置の製造方法の実施の形態について、図面を参照して説明する。
【００１９】
まず、本実施形態に係るレジストパターン形成方法が適用されるリソグラフィ工程全体の概略手順について、図１〜図３を参照して説明する。
図１（ａ）に示す被加工層１１を表面に形成した基板１０の上に、感光性高分子材料を有機溶剤に溶かしたレジスト（Ｒｅｓｉｓｔ）を塗布する。その後、プリベークで余分な有機溶剤を乾燥させ、図１（ｂ）に示すように、レジスト膜１２を形成する。
【００２０】
図１（ｃ）に示すように、マスク１００を介して紫外線、電子線、Ｘ線等を照射し、レジスト膜１２に部分的に光を照射する。露光後、現像液で不要な部分のレジスト膜１２を溶解除去し、さらに純水のリンス液でリンスする。これにより、図２（ａ）に示すように、レジスト膜１２に開口１２ａが形成されレジストパターンとなる。
以上のレジスト塗布工程、露光工程、現像・リンス工程がリソグラフィ工程と称されるものである。
【００２１】
リソグラフィによりレジストパターンが形成された後には、例えば、図２（ｂ）に示すように、レジスト膜１２をマスクとして被加工膜１１をエッチングし、最後に、不要なレジスト膜１２を除去することにより、図２（ｃ）に示すように被加工膜１１にパターンが形成される。この被加工膜１１のパターンが集積されて半導体装置が製造される。
【００２２】
レジストパターンは、基板へのイオン注入に用いる場合もある。
すなわち、図３（ａ）に示すように、基板１０上に先と同様にして、リソグラフィにより所望のパターンのレジスト膜１２を形成した後には、図３（ｂ）に示すように、レジスト膜１２をマスクとして基板１０にイオン注入を施し、不純物領域１３を形成する。最後に、図３（ｃ）に示すように、不要なレジスト膜１２を除去することにより、トランジスタのソース・ドレイン領域等を構成する不純物領域１３が形成される。
【００２３】
上記のリソグラフィ工程のうち、図１（ｃ）に示す露光工程において使用されるマスク１００として、例えば図４に示すものがある。
図４（ａ）に示すマスクは、ガラス等からなる透明基板１０１上に、クロム等の遮光性の高い金属遮光膜１０２−１により遮光部が形成されているものであり、バイナリマスクと称されるマスクである。バイナリマスクでは、遮光膜１０２−１が形成されていない透過部１０３へ入射した光のみがマスクを通過し、遮光部へ入射した光はマスクを通過しない。
【００２４】
一方、短波長のＡｒＦエキシマレーザ等を露光光源とするリソグラフィには、図４（ｂ）に示すハーフトーン位相シフトマスクが使用される。図４（ｂ）に示すハーフトーン位相シフトマスクは、ガラス等からなる透明基板１０１上に、例えばフッ化クロム（ＣｒＦ）等からなる半透過膜１０２−２により遮光部が形成されているものである。ハーフトーン位相シフトマスクでは、半透過膜１０２−２が形成された遮光部でも６％程度の透過率を有し、わずかながら光を透過する。この遮光部を透過した光は、透過部１０３を透過した光とは位相が反転している。このため、境界部では、位相反転による光強度低下が起こり光強度分布の裾の広がりを抑えることができ、解像度を高めることができる。
【００２５】
上記のレジスト塗布、露光、現像・リンス工程からなるリソグラフィ工程のうち、本実施形態では、露光工程において以下に示すように工夫している。以下、一例としてＡｒＦエキシマレーザを露光光源に使用し、マスクとしてハーフトーン位相シフトマスクを使用し、レジスト膜としてポジ型レジストを使用する場合について、図５〜図６を参照して説明する。
【００２６】
図５（ａ）に示すように、露光の対象となる半導体ウエハ等からなる基板１０には、複数の半導体チップＣｈが形成されることとなる素子形成領域Ａｒ１と、素子形成領域Ａｒ１の外側で半導体チップＣｈが形成されない外周領域Ａｒ２とに大別される。上記の素子形成領域Ａｒ１のみが、いわゆる露光工程における露光対象領域となる。
ＡｒＦエキシマレーザ等の遠紫外線を用いた露光では、一つの半導体チップＣｈに相当する領域が１ショット領域Ｓｈ１（一回の露光で照射される領域）となり、基板１０を繰り返しステップすることにより、基板１０の素子形成領域Ａｒ１の全てを露光する。この第１の露光工程により、図５（ｂ）に示すように、マスクの透過部１０３に対応するレジスト膜の領域１２−１には、現像に必要な露光量が照射されるが、マスクの遮光部１０２に対応するレジスト膜の領域１２−２にも、領域１２−１への露光量の６％程度とわずかながら光が照射される。ただし、領域１２−２への露光量は、レジスト１２が現像されるのに必要な露光量よりも十分に小さいことから現像はされない。
【００２７】
素子形成領域Ａｒ１への露光後、図６（ａ）に示すように、基板１０の外周領域Ａｒ２を露光する。基板１０の外周領域Ａｒ２への露光量は、後の現像で解像しない程度の露光量とする。好ましくは、マスクの遮光部１０２に相当するレジスト膜の領域１２−２の露光量と同じにするため、外周領域Ａｒ２におけるレジスト膜１２への露光量は、第１の露光工程における最適露光量にマスクの遮光部１０２の透過率を乗じて得られる露光量とする。
この第２の露光工程により、図６（ｂ）に示すように、素子形成領域Ａｒ１におけるレジスト膜の領域１２−２と、外周領域Ａｒ２の露光量とが近づき、両者のレジスト膜表面状態の差が低減される。レジスト膜表面状態の因子としては、表面張力値、表面粗さなどが挙げられる。
【００２８】
次に、図７（ａ）に示すように、図示しない吐出ノズルより現像液２１を供給することにより、レジスト膜１２が形成された基板１０上に、表面張力で現像液２１を盛り静止放置する。
【００２９】
図７（ｂ）に示すように、レジスト膜１２として、ポジ型レジストを用いる例では、レジストへ十分に光が照射された領域１２−１が現像液２１に溶解することとなるが、一部で現像液２１に対して難溶解物１２−４が生成する。
【００３０】
最後に、図７（ｃ）に示すように、現像後のリンス液（純水）２２により、基板１０を回転させながらリンスすることにより、矢印で示す回転の遠心力Ｆの効果も相まって、現像液に対する難溶解物１２−４が基板１０の外周へと送られて、基板１０外へ落とされることとなる。素子形成領域Ａｒ１におけるレジスト膜の領域１２−２と、外周領域Ａｒ２の露光量とが近づき、両者のレジスト膜表面状態の差が低減されていることから、このリンス時において、発生した難溶解物１２−４よりなる現像欠陥をリンス時や及びその高速回転においてスムーズに振るい落とすことができることとなる。
【００３１】
次に、本実施形態に係るレジストパターンの形成方法の効果について、比較例を用いて説明する。
【００３２】
（比較例１）
比較例１として、８インチウエハーに反射防止膜ＡＲ１９（シプレイ社製）を
８５ｎｍの膜厚に塗布し、その上にＡｒＦ用アクリル系レジスト（ＪＳＲ株式会社製）を３００ｎｍの膜厚に塗布した。プリベーク１３０℃９０秒で処理した後、ＡｒＦスキャナーＰＡＳＳ５５００／１１００（ＡＳＭＬ社製）にて、適当なマスクを使用し、１５ｍＪ／ｃｍ２ にて、露光を実施した。露光後、ポストエクスポージャーベークを１５０℃９０秒にて処理したのち、ＮＭＤ−３（東京応化工業株式会社製）の現像液にて、現像時間３０秒で現像後、純水にてリンスし、パターンニングを実施した。本実施にあたっては、コータデベロッパーＡＣＴ−８（東京エレクトロン製）にて、材料塗布、ベーク処理、現像、リンス処理を実施し、サンプル基板１を作成した。
【００３３】
（実施例）
実施例として、８インチウエハーに反射防止膜ＡＲ１９（シプレイ社製）を８５ｎｍの膜厚に塗布し、その上にＡｒＦ用アクリル系レジスト（ＪＳＲ株式会社製）を３００ｎｍの膜厚に塗布した。プリベーク１３０℃９０秒で処理した後、ＡｒＦスキャナーＰＡＳＳ５５００／１１００（ＡＳＭＬ社製）にて、適当なマスクを使用し、１５ｍＪ／ｃｍ２ にて、露光を実施した。続けて、ショット外部分のウエハー外周部を１ｍＪ／ｃｍ２ で露光を実施したのち、ポストエクスポージャーベークを１５０℃９０秒にて処理したのち、ＮＭＤ−３（東京応化工業株式会社製）の現像液にて、現像時間３０秒で現像後、純水にてリンスし、パターンニングを実施した。本実施にあたっては、コータデベロッパーＡＣＴ−８（東京エレクトロン製）にて、材料塗布、ベーク処理、現像、リンス処理を実施し、サンプル基板２を作成した。
【００３４】
（比較例２）
比較例２として、８インチウエハーに反射防止膜ＡＲ１９（シプレイ社製）を８５ｎｍの膜厚に塗布し、その上にＡｒＦ用アクリル系レジスト（ＪＳＲ株式会社製）を３００ｎｍの膜厚に塗布した。プリベーク１３０℃９０秒で処理した後、ＡｒＦスキャナーＰＡＳＳ５５００／１１００（ＡＳＭＬ社製）にて、適当なマスクを使用し、ウエハー外周部も含めた領域を１５ｍＪ／ｃｍ２ にて、全面露光を実施した。露光後、ポストエクスポージャーベークを１５０℃９０秒に処理したのち、ＮＭＤ−３（東京応化工業株式会社製）の現像液にて、現像時間３０秒で現像後、純水にてリンスし、パターンニングを実施した。本実施にあたっては、コータデベロッパーＡＣＴ−８（東京エレクトロン製）にて、材料塗布、ベーク処理、現像、リンス処理を実施し、サンプル基板３を作成した。
【００３５】
（評価結果）
上記のサンプル基板を欠陥検査装置ＫＬＡ Ｓ２１３２にて、欠陥検査を実施した。図８（ａ）は、サンプル基板１の欠陥検査結果を示し、図８（ｂ）はサンプル基板２の欠陥検査結果を示している。
図８（ａ）に示すように、基板の外周露光を実施していない比較例１のサンプル基板１では、現像欠陥が９３個存在していた。図中、その他の欠陥は、疑似欠陥であり特性には影響はないものである。この現像欠陥は、図示するように、素子形成領域と外周領域の境界に多く存在している。
【００３６】
これに対し、図８（ｂ）に示すように、基板の外周露光を実施した実施例のサンプル基板２では、現像欠陥が２個と数個レベルに低減していた。図中、その他の欠陥は、疑似欠陥である。ウェーハ外周を含めた全面露光を行った比較例２では現像欠陥が２個であったことから、本実施例では、パターンを形成しない全面露光と同程度の欠陥レベルを実現できていることがわかる。
【００３７】
本実施形態に係るレジストパターンの形成方法および半導体装置の製造方法では、リソグラフィ工程において、基板１０の素子形成領域Ａｒ１におけるレジスト膜１２に対し、レジスト膜１２が現像し得る最適露光量（第１の露光量）によりマスク１００を介して露光を行った後に、素子形成領域Ａｒ１以外の外周領域Ａｒ２におけるレジスト膜１２に対し、レジスト膜１２が現像し得る露光量を越えない露光量により露光を行っている。
【００３８】
これは、基板の外周領域Ａｒ２の未露光部と素子形成領域Ａｒ１の境目に欠陥が集中しており、析出系の現像欠陥の場合、リンス時間を長くすることや、或いはリンス回転数を工夫することで、物理的な力をもって振り払い、現像欠陥を低減することも考えられる。しかしながら、リンス時間の延長もスループット上限度があり、基板の中心部分での低減効果はあるものの、前述した基板の外周領域の未露光部とショット露光部の境目にたまる現像欠陥の低減は難しい。
【００３９】
そこで、本実施形態では、実際に必要なショット以外の基板の外周領域の未露光部分も現像で解像しない程度の露光を実施することで、基板の外周領域の未露光部と素子形成領域の境目にたまる現像欠陥が激減する。これは、上述したように、軽微に露光することで、レジスト膜の現像コントラストは付かず、大きな膜減りはないが、素子形成領域Ａｒ１におけるレジスト膜との表面状態の差が低減されることにより、発生した現像欠陥をリンス時や及びその高速回転においてスムーズに振るい落とすことができるからである。
【００４０】
以上のように、本実施形態に係るレジストパターンの形成方法によれば、通常のハード環境のままで、現像、リンス工程において、レジスト膜の析出及び半不溶化物の再付着による現像欠陥を低減させることができる。
従って、このレジストパターンを用いてエッチングやイオン注入することにより製造される半導体装置の信頼性を向上させることができる。
【００４１】
本発明は、上記の実施形態の説明に限定されない。
上記では、ＡｒＦエキシマレーザ等の遠紫外線を用いた例について説明したが、他の波長領域の遠紫外線や、さらにはＸ線、電子線を露光光源として用いるリソグラフィ工程に適用することも可能である。
【００４２】
例えば電子線を用いたリソグラフィには、マスクを透過した荷電粒子線を電子／イオン光学系によりウエハ上に縮小投影するタイプのもの（ＥＰＬ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｊｅｃｔｉｏｎ Ｌｉｔｈｏｇｒａｐｈｙ 、ＩＰＬ：Ｉｏｎ Ｐｒｏｊｅｃｔｉｏｎ Ｌｉｔｈｏｇｒａｐｈｙなど）、および、マスク直下に近接させたウェハ上に結像光学系を介さずにマスクパターンを転写するタイプのもの（ＰＥＬ：Ｐｒｏｘｉｍｉｔｙ Ｅｌｅｃｔｒｏｎ Ｌｉｔｈｏｇｒａｐｈｙ）がある。
【００４３】
上記のマスクでは、厚さおよそ１０ｎｍから１０μｍの薄膜領域（メンブレン）に、転写すべきパターンが配置される。転写パターンが（１）メンブレンの開口により形成されるものはステンシルマスク（例えば、特許文献３、４、５参照）、（２）金属薄膜など荷電粒子線の散乱体で形成されるものは散乱メンブレンマスクと呼ばれる。ステンシルマスクと散乱メンブレンマスクの断面構造の例を図９に示す。
【００４４】
図９（ａ）は、ステンシルマスクの断面図である。図９（ａ）に示すステンシルマスクは、支持補強体１１０上に補強層１１１を介してメンブレン（薄膜）１１２が形成されている。支持補強体１１０および補強層１１１が加工されて梁１１０ａが形成されており、梁１１０ａにより区画されたパターン形成領域における薄膜１１２には、孔パターン１１２ａが形成されている。補強層１１１の膜厚は、例えば１０μｍであり、薄膜１１２の膜厚は例えば５００ｎｍである。
【００４５】
図９（ｂ）は、散乱メンブレンマスクの断面図である。図９（ｂ）に示す散乱メンブレンマスクは、支持補強体１１０上に薄膜１１２が形成されており、支持補強体１１０が加工されて梁１１０ａが形成されている。なお、図９（ａ）と同様に、支持補強体１１０と薄膜１１２との間に、補強層１１１が介在していてもよい。梁１１０ａにより囲まれた薄膜１１２上には、クロム膜１１３ａおよびタングステン膜１１３ｂからなる散乱体パターン１１３が形成されている。薄膜１１２の膜厚は、例えば５００ｎｍであり、クロム膜１１３ａの膜厚は例えば１０ｎｍであり、タングステン膜１１３ｂの膜厚は例えば５０ｎｍである。
【００４６】
本実施形態は、図１（ｃ）に示す露光の際に、図９に示すマスクを介して、露光光源として例えば電子線を用いることにより、レジストパターンを形成する場合にも適用可能である。
【００４７】
また、本発明は、上記の実施形態の説明で挙げた材料や数値等に限定されるものではない。例えば、レジストとして、ポジ型レジストを用いた例について説明したが、ネガ型レジストを用いることもできる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４８】
【発明の効果】
本発明によれば、通常のハード環境のままで、現像、リンス工程において、レジスト膜の析出及び半不溶化物の再付着による現像欠陥を低減させることができる。
【図面の簡単な説明】
【図１】本実施形態に係るレジストパターン形成方法が適用されるリソグラフィ工程全体の概略手順について、説明するための工程断面図である。
【図２】本実施形態に係るレジストパターン形成方法が適用されるリソグラフィ工程全体の概略手順について、説明するための工程断面図である。
【図３】本実施形態に係るレジストパターン形成方法が適用されるリソグラフィ工程全体の概略手順について、説明するための工程断面図である。
【図４】本実施形態に係るレジストパターンの形成に使用されるマスクの構成を示す断面図であり、（ａ）はバイナリマスク、（ｂ）はハーフトーン位相シフトマスクを示す。
【図５】本実施形態に係るレジストパターンの形成工程のうち、第１の露光工程を説明するための工程断面図である。
【図６】本実施形態に係るレジストパターンの形成工程のうち、第２の露光工程を説明するための工程断面図である。
【図７】本実施形態に係るレジストパターンの形成工程のうち、現像・リンス工程を説明するための工程断面図である。
【図８】本実施形態に係るレジストパターンの形成方法の効果を説明するための図である。
【図９】本実施形態に係るレジストパターンの形成方法に適用可能な、他のマスクの構成を示す断面図であり、（ａ）はステンシルマスク、（ｂ）はメンブレンマスクを示す。
【符号の説明】
１，２…サンプル基板、１０…基板、１１…被加工膜、１２…レジスト膜、１２ａ…開口、１２−１，１２−２，１２−３…領域、１２−４…難溶解物、１３…不純物領域、２１…現像液、２２…リンス液、１００…マスク、１０１…基板、１０２…遮光部、１０２−１，１０２−２…遮光膜、１０３…透過部、１１０…支持補強体、１１０ａ…梁、１１１…補強層、１１２…メンブレン（薄膜）、１１２ａ…孔パターン、１１３…散乱体パターン、Ａｒ１…素子形成領域、Ａｒ２…外周領域、Ｃｈ…半導体チップ、Ｓｈ１，Ｓｈ２…ショット領域。
【発明の属する技術分野】
本発明は、レジストパターン形成方法および半導体装置の製造方法に関し、例えば半導体製造におけるリソグラフィ技術によるレジストパターン形成方法およびそれを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスの製造は、デバイス回路を形成するために、リソグラフィ技術が用いられている。リソグラフィ技術とは、通常、ガラス基板や半導体基板等、板状被処理物の表面に、反射防止膜やレジストといった有機組成材料を塗布し、加熱処理を施し、被膜を形成させ、加熱処理及び露光、現像プロセスを経てレジストパターンを形成するプロセスである。
【０００３】
ＬＳＩにおいて、近年高集積化の開発が急速に進められ、リソグラフィプロセスにおける加工線幅も微細化の一途をたどっている。リソグラフィプロセスの微細化実現のため、レジスト材料、反射防止膜材料といった付加プロセス材料、露光方法、露光装置、コータデベロッパー手法、装置などのあらゆる切り口からのアプローチが試みられている。
【０００４】
高微細化に有効な露光波長の短波長光源を用いることにより、すなわちＫｒＦエキシマレーザ（２４８ｎｍ）、ＡｒＦエキシマレーザー（１９３ｎｍ）等の遠紫外線やさらにはＸ線、電子線を露光光源として用いる方法が提案されている。
【０００５】
半導体集積回路製造において、生産性を考慮した歩留まり向上が極めて重要であり、歩留まりを決定する要因のひとつとして、リソグラフィプロセスでパターン形成する際に発生するパターン形成不良がある。このレジストパターンの形成不良の原因としては、レジスト中あるいはレジスト表面に付着した異物に起因するもの、クリーンルーム環境下における浮遊化学種によるレジストの劣化、レジスト材料や反射防止膜材料の塗布不良、現像不良等がある。
【０００６】
ここで注目すべきは、レジスト膜の現像工程で発生する現像欠陥についても近年問題化しており、ラインアンドスペース系レジストにおけるスカム、ブリッジング、コンタクトホール系レジストの開口不良などがある。これら欠陥の種類も様々に分類することができ、中でも現像後の残渣による欠陥も代表的な欠陥のひとつである。
【０００７】
この欠陥の原因としては、現像液がレジストの膜面に接触する際、水を主成分とする現像液のレジスト膜面への接触が不十分で、露光部の現像液に対する溶解が中途半端で現像後欠陥となってしまうケース、また現像液に対する難溶解物が現像後の水リンス時にレジストパターン表面に再付着するケースもある。微細化に伴い、所望の寸法、形状のパターンを得るため、レジスト材料の組成内容物も多様化してきており、現像液への溶解性挙動のみならず、現像プロセスの細かい条件、装置環境、露光面積密度など様々な因子が互いに影響しあい、欠陥の発生、その度合いが変化している。
【０００８】
これら問題を解決するために種々の検討が行われている。
例えば、化学増幅型フォトレジスト膜上に、現像欠陥低減用組成物を塗布し、表面を親水化した後、露光、現像してレジストパターンを得るパターン形成方法において、現像後のレジストの膜減量が、現像欠陥低減用組成物を塗布しない場合に比べてより大きくすることにより、パターン形状の劣化を起こさず、また現像欠陥がない手法とその組成物の提案がされている（特許文献１参照）。
【０００９】
また、特許文献２には、レジスト表面をプラズマ処理によりレジスト表面に対する現像液の濡れ性を変化させ、現像欠陥を低減する提案がされている。さらに、現像液の濡れ性を改善して、現像欠陥を防止する方法として、現像液、リンス液に界面活性剤を添加する方法、あるいは現像液との濡れ性を向上させる表面塗布膜をのせる方法などもある。
【００１０】
【特許文献１】
特許第３３２０４０２号
【特許文献２】
特開平９−２４６１６６号公報
【特許文献３】
特開２００２−２３１５９９号公報
【特許文献４】
特開２００２−２７０４９６号公報
【特許文献５】
特開２００２−３４３７１０号公報
【００１１】
【発明が解決しようとする課題】
特許文献１において提案された方法は、現像欠陥の低減のための一手段ではあるが、通常プロセスに材料が追加されることによるノズルやプロセス処理工程の増加、スループットの点から多少の弊害がある。
【００１２】
特許文献２において提案された方法では、プラズマ処理をするための装置導入やスループットの低下など弊害がある。さらに、現像液の濡れ性を改善して、現像欠陥を防止するために、上記した界面活性剤の添加や表面塗布膜の形成することは、欠陥に対する低減の効果に差があり、各素材同士の相性、相性最適化の必要性が生じ、その材料コスト面での負荷も大きくなる。
【００１３】
本発明は上記の事情に鑑みてなされたものであり、その目的は、通常のハード環境のままで、現像、リンス工程において、レジスト膜の析出及び半不溶化物の再付着による現像欠陥を低減させることができるレジストパターンの形成方法および半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記の目的を達成するため、本発明のレジストパターン形成方法は、基板上にレジスト膜を塗布する工程と、前記基板の素子形成領域における前記レジスト膜に対し、前記レジスト膜が現像し得る第１の露光量によりマスクを介して露光を行う第１の露光工程と、前記素子形成領域以外の未露光領域における前記レジスト膜に対し、前記レジスト膜が現像し得る露光量を越えない第２の露光量により露光を行う第２の露光工程と、前記レジスト膜上に現像液を供給して、前記レジスト膜の現像を行う現像工程とを有する。
【００１５】
上記の本発明のレジストパターン形成方法では、第１の露光工程において、レジスト膜が現像し得る第１の露光量によりマスクを介して露光を行う。このとき、素子形成領域には、現像コントラストが付くように露光されているが、全ての領域において軽微な露光がなされている。
従って、第２の露光として、素子形成領域以外の未露光領域におけるレジスト膜に対し、レジスト膜が現像し得る露光量を越えない第２の露光量により露光を行っている。
これにより、素子形成領域以外の未露光領域も現像されない程度に露光されて、素子形成領域におけるレジスト膜の表面状態との差が低減される。
この結果、現像工程においてレジスト膜が析出し、あるいは半不溶化物が生成したとしても、後のリンス時において基板から除去されやすくなる。
【００１６】
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板上にエッチングあるいはイオン注入のマスクとなるレジストパターンを形成する半導体装置の製造方法であって、基板上にレジスト膜を塗布する工程と、前記基板の素子形成領域における前記レジスト膜に対し、前記レジスト膜が現像し得る第１の露光量によりマスクを介して露光を行う第１の露光工程と、前記素子形成領域以外の未露光領域における前記レジスト膜に対し、前記レジスト膜が現像し得る露光量を越えない第２の露光量により露光を行う第２の露光工程と、前記レジスト膜上に現像液を供給して、前記レジスト膜の現像を行う現像工程とを有する。
【００１７】
上記の本発明の半導体装置の製造方法では、第１の露光工程において、レジスト膜が現像し得る第１の露光量によりマスクを介して露光を行う。このとき、素子形成領域には、現像コントラストが付くように露光されているが、全ての領域において軽微な露光がなされている。
従って、第２の露光として、素子形成領域以外の未露光領域におけるレジスト膜に対し、レジスト膜が現像し得る露光量を越えない第２の露光量により露光を行っている。
これにより、素子形成領域以外の未露光領域も現像されない程度に露光されて、素子形成領域におけるレジスト膜の表面状態との差が低減される。
この結果、現像工程においてレジスト膜が析出し、あるいは半不溶化物が生成したとしても、後のリンス時において基板から除去されやすくなる。
【００１８】
【発明の実施の形態】
以下に、本発明のレジストパターンの形成方法および半導体装置の製造方法の実施の形態について、図面を参照して説明する。
【００１９】
まず、本実施形態に係るレジストパターン形成方法が適用されるリソグラフィ工程全体の概略手順について、図１〜図３を参照して説明する。
図１（ａ）に示す被加工層１１を表面に形成した基板１０の上に、感光性高分子材料を有機溶剤に溶かしたレジスト（Ｒｅｓｉｓｔ）を塗布する。その後、プリベークで余分な有機溶剤を乾燥させ、図１（ｂ）に示すように、レジスト膜１２を形成する。
【００２０】
図１（ｃ）に示すように、マスク１００を介して紫外線、電子線、Ｘ線等を照射し、レジスト膜１２に部分的に光を照射する。露光後、現像液で不要な部分のレジスト膜１２を溶解除去し、さらに純水のリンス液でリンスする。これにより、図２（ａ）に示すように、レジスト膜１２に開口１２ａが形成されレジストパターンとなる。
以上のレジスト塗布工程、露光工程、現像・リンス工程がリソグラフィ工程と称されるものである。
【００２１】
リソグラフィによりレジストパターンが形成された後には、例えば、図２（ｂ）に示すように、レジスト膜１２をマスクとして被加工膜１１をエッチングし、最後に、不要なレジスト膜１２を除去することにより、図２（ｃ）に示すように被加工膜１１にパターンが形成される。この被加工膜１１のパターンが集積されて半導体装置が製造される。
【００２２】
レジストパターンは、基板へのイオン注入に用いる場合もある。
すなわち、図３（ａ）に示すように、基板１０上に先と同様にして、リソグラフィにより所望のパターンのレジスト膜１２を形成した後には、図３（ｂ）に示すように、レジスト膜１２をマスクとして基板１０にイオン注入を施し、不純物領域１３を形成する。最後に、図３（ｃ）に示すように、不要なレジスト膜１２を除去することにより、トランジスタのソース・ドレイン領域等を構成する不純物領域１３が形成される。
【００２３】
上記のリソグラフィ工程のうち、図１（ｃ）に示す露光工程において使用されるマスク１００として、例えば図４に示すものがある。
図４（ａ）に示すマスクは、ガラス等からなる透明基板１０１上に、クロム等の遮光性の高い金属遮光膜１０２−１により遮光部が形成されているものであり、バイナリマスクと称されるマスクである。バイナリマスクでは、遮光膜１０２−１が形成されていない透過部１０３へ入射した光のみがマスクを通過し、遮光部へ入射した光はマスクを通過しない。
【００２４】
一方、短波長のＡｒＦエキシマレーザ等を露光光源とするリソグラフィには、図４（ｂ）に示すハーフトーン位相シフトマスクが使用される。図４（ｂ）に示すハーフトーン位相シフトマスクは、ガラス等からなる透明基板１０１上に、例えばフッ化クロム（ＣｒＦ）等からなる半透過膜１０２−２により遮光部が形成されているものである。ハーフトーン位相シフトマスクでは、半透過膜１０２−２が形成された遮光部でも６％程度の透過率を有し、わずかながら光を透過する。この遮光部を透過した光は、透過部１０３を透過した光とは位相が反転している。このため、境界部では、位相反転による光強度低下が起こり光強度分布の裾の広がりを抑えることができ、解像度を高めることができる。
【００２５】
上記のレジスト塗布、露光、現像・リンス工程からなるリソグラフィ工程のうち、本実施形態では、露光工程において以下に示すように工夫している。以下、一例としてＡｒＦエキシマレーザを露光光源に使用し、マスクとしてハーフトーン位相シフトマスクを使用し、レジスト膜としてポジ型レジストを使用する場合について、図５〜図６を参照して説明する。
【００２６】
図５（ａ）に示すように、露光の対象となる半導体ウエハ等からなる基板１０には、複数の半導体チップＣｈが形成されることとなる素子形成領域Ａｒ１と、素子形成領域Ａｒ１の外側で半導体チップＣｈが形成されない外周領域Ａｒ２とに大別される。上記の素子形成領域Ａｒ１のみが、いわゆる露光工程における露光対象領域となる。
ＡｒＦエキシマレーザ等の遠紫外線を用いた露光では、一つの半導体チップＣｈに相当する領域が１ショット領域Ｓｈ１（一回の露光で照射される領域）となり、基板１０を繰り返しステップすることにより、基板１０の素子形成領域Ａｒ１の全てを露光する。この第１の露光工程により、図５（ｂ）に示すように、マスクの透過部１０３に対応するレジスト膜の領域１２−１には、現像に必要な露光量が照射されるが、マスクの遮光部１０２に対応するレジスト膜の領域１２−２にも、領域１２−１への露光量の６％程度とわずかながら光が照射される。ただし、領域１２−２への露光量は、レジスト１２が現像されるのに必要な露光量よりも十分に小さいことから現像はされない。
【００２７】
素子形成領域Ａｒ１への露光後、図６（ａ）に示すように、基板１０の外周領域Ａｒ２を露光する。基板１０の外周領域Ａｒ２への露光量は、後の現像で解像しない程度の露光量とする。好ましくは、マスクの遮光部１０２に相当するレジスト膜の領域１２−２の露光量と同じにするため、外周領域Ａｒ２におけるレジスト膜１２への露光量は、第１の露光工程における最適露光量にマスクの遮光部１０２の透過率を乗じて得られる露光量とする。
この第２の露光工程により、図６（ｂ）に示すように、素子形成領域Ａｒ１におけるレジスト膜の領域１２−２と、外周領域Ａｒ２の露光量とが近づき、両者のレジスト膜表面状態の差が低減される。レジスト膜表面状態の因子としては、表面張力値、表面粗さなどが挙げられる。
【００２８】
次に、図７（ａ）に示すように、図示しない吐出ノズルより現像液２１を供給することにより、レジスト膜１２が形成された基板１０上に、表面張力で現像液２１を盛り静止放置する。
【００２９】
図７（ｂ）に示すように、レジスト膜１２として、ポジ型レジストを用いる例では、レジストへ十分に光が照射された領域１２−１が現像液２１に溶解することとなるが、一部で現像液２１に対して難溶解物１２−４が生成する。
【００３０】
最後に、図７（ｃ）に示すように、現像後のリンス液（純水）２２により、基板１０を回転させながらリンスすることにより、矢印で示す回転の遠心力Ｆの効果も相まって、現像液に対する難溶解物１２−４が基板１０の外周へと送られて、基板１０外へ落とされることとなる。素子形成領域Ａｒ１におけるレジスト膜の領域１２−２と、外周領域Ａｒ２の露光量とが近づき、両者のレジスト膜表面状態の差が低減されていることから、このリンス時において、発生した難溶解物１２−４よりなる現像欠陥をリンス時や及びその高速回転においてスムーズに振るい落とすことができることとなる。
【００３１】
次に、本実施形態に係るレジストパターンの形成方法の効果について、比較例を用いて説明する。
【００３２】
（比較例１）
比較例１として、８インチウエハーに反射防止膜ＡＲ１９（シプレイ社製）を
８５ｎｍの膜厚に塗布し、その上にＡｒＦ用アクリル系レジスト（ＪＳＲ株式会社製）を３００ｎｍの膜厚に塗布した。プリベーク１３０℃９０秒で処理した後、ＡｒＦスキャナーＰＡＳＳ５５００／１１００（ＡＳＭＬ社製）にて、適当なマスクを使用し、１５ｍＪ／ｃｍ２ にて、露光を実施した。露光後、ポストエクスポージャーベークを１５０℃９０秒にて処理したのち、ＮＭＤ−３（東京応化工業株式会社製）の現像液にて、現像時間３０秒で現像後、純水にてリンスし、パターンニングを実施した。本実施にあたっては、コータデベロッパーＡＣＴ−８（東京エレクトロン製）にて、材料塗布、ベーク処理、現像、リンス処理を実施し、サンプル基板１を作成した。
【００３３】
（実施例）
実施例として、８インチウエハーに反射防止膜ＡＲ１９（シプレイ社製）を８５ｎｍの膜厚に塗布し、その上にＡｒＦ用アクリル系レジスト（ＪＳＲ株式会社製）を３００ｎｍの膜厚に塗布した。プリベーク１３０℃９０秒で処理した後、ＡｒＦスキャナーＰＡＳＳ５５００／１１００（ＡＳＭＬ社製）にて、適当なマスクを使用し、１５ｍＪ／ｃｍ２ にて、露光を実施した。続けて、ショット外部分のウエハー外周部を１ｍＪ／ｃｍ２ で露光を実施したのち、ポストエクスポージャーベークを１５０℃９０秒にて処理したのち、ＮＭＤ−３（東京応化工業株式会社製）の現像液にて、現像時間３０秒で現像後、純水にてリンスし、パターンニングを実施した。本実施にあたっては、コータデベロッパーＡＣＴ−８（東京エレクトロン製）にて、材料塗布、ベーク処理、現像、リンス処理を実施し、サンプル基板２を作成した。
【００３４】
（比較例２）
比較例２として、８インチウエハーに反射防止膜ＡＲ１９（シプレイ社製）を８５ｎｍの膜厚に塗布し、その上にＡｒＦ用アクリル系レジスト（ＪＳＲ株式会社製）を３００ｎｍの膜厚に塗布した。プリベーク１３０℃９０秒で処理した後、ＡｒＦスキャナーＰＡＳＳ５５００／１１００（ＡＳＭＬ社製）にて、適当なマスクを使用し、ウエハー外周部も含めた領域を１５ｍＪ／ｃｍ２ にて、全面露光を実施した。露光後、ポストエクスポージャーベークを１５０℃９０秒に処理したのち、ＮＭＤ−３（東京応化工業株式会社製）の現像液にて、現像時間３０秒で現像後、純水にてリンスし、パターンニングを実施した。本実施にあたっては、コータデベロッパーＡＣＴ−８（東京エレクトロン製）にて、材料塗布、ベーク処理、現像、リンス処理を実施し、サンプル基板３を作成した。
【００３５】
（評価結果）
上記のサンプル基板を欠陥検査装置ＫＬＡ Ｓ２１３２にて、欠陥検査を実施した。図８（ａ）は、サンプル基板１の欠陥検査結果を示し、図８（ｂ）はサンプル基板２の欠陥検査結果を示している。
図８（ａ）に示すように、基板の外周露光を実施していない比較例１のサンプル基板１では、現像欠陥が９３個存在していた。図中、その他の欠陥は、疑似欠陥であり特性には影響はないものである。この現像欠陥は、図示するように、素子形成領域と外周領域の境界に多く存在している。
【００３６】
これに対し、図８（ｂ）に示すように、基板の外周露光を実施した実施例のサンプル基板２では、現像欠陥が２個と数個レベルに低減していた。図中、その他の欠陥は、疑似欠陥である。ウェーハ外周を含めた全面露光を行った比較例２では現像欠陥が２個であったことから、本実施例では、パターンを形成しない全面露光と同程度の欠陥レベルを実現できていることがわかる。
【００３７】
本実施形態に係るレジストパターンの形成方法および半導体装置の製造方法では、リソグラフィ工程において、基板１０の素子形成領域Ａｒ１におけるレジスト膜１２に対し、レジスト膜１２が現像し得る最適露光量（第１の露光量）によりマスク１００を介して露光を行った後に、素子形成領域Ａｒ１以外の外周領域Ａｒ２におけるレジスト膜１２に対し、レジスト膜１２が現像し得る露光量を越えない露光量により露光を行っている。
【００３８】
これは、基板の外周領域Ａｒ２の未露光部と素子形成領域Ａｒ１の境目に欠陥が集中しており、析出系の現像欠陥の場合、リンス時間を長くすることや、或いはリンス回転数を工夫することで、物理的な力をもって振り払い、現像欠陥を低減することも考えられる。しかしながら、リンス時間の延長もスループット上限度があり、基板の中心部分での低減効果はあるものの、前述した基板の外周領域の未露光部とショット露光部の境目にたまる現像欠陥の低減は難しい。
【００３９】
そこで、本実施形態では、実際に必要なショット以外の基板の外周領域の未露光部分も現像で解像しない程度の露光を実施することで、基板の外周領域の未露光部と素子形成領域の境目にたまる現像欠陥が激減する。これは、上述したように、軽微に露光することで、レジスト膜の現像コントラストは付かず、大きな膜減りはないが、素子形成領域Ａｒ１におけるレジスト膜との表面状態の差が低減されることにより、発生した現像欠陥をリンス時や及びその高速回転においてスムーズに振るい落とすことができるからである。
【００４０】
以上のように、本実施形態に係るレジストパターンの形成方法によれば、通常のハード環境のままで、現像、リンス工程において、レジスト膜の析出及び半不溶化物の再付着による現像欠陥を低減させることができる。
従って、このレジストパターンを用いてエッチングやイオン注入することにより製造される半導体装置の信頼性を向上させることができる。
【００４１】
本発明は、上記の実施形態の説明に限定されない。
上記では、ＡｒＦエキシマレーザ等の遠紫外線を用いた例について説明したが、他の波長領域の遠紫外線や、さらにはＸ線、電子線を露光光源として用いるリソグラフィ工程に適用することも可能である。
【００４２】
例えば電子線を用いたリソグラフィには、マスクを透過した荷電粒子線を電子／イオン光学系によりウエハ上に縮小投影するタイプのもの（ＥＰＬ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｊｅｃｔｉｏｎ Ｌｉｔｈｏｇｒａｐｈｙ 、ＩＰＬ：Ｉｏｎ Ｐｒｏｊｅｃｔｉｏｎ Ｌｉｔｈｏｇｒａｐｈｙなど）、および、マスク直下に近接させたウェハ上に結像光学系を介さずにマスクパターンを転写するタイプのもの（ＰＥＬ：Ｐｒｏｘｉｍｉｔｙ Ｅｌｅｃｔｒｏｎ Ｌｉｔｈｏｇｒａｐｈｙ）がある。
【００４３】
上記のマスクでは、厚さおよそ１０ｎｍから１０μｍの薄膜領域（メンブレン）に、転写すべきパターンが配置される。転写パターンが（１）メンブレンの開口により形成されるものはステンシルマスク（例えば、特許文献３、４、５参照）、（２）金属薄膜など荷電粒子線の散乱体で形成されるものは散乱メンブレンマスクと呼ばれる。ステンシルマスクと散乱メンブレンマスクの断面構造の例を図９に示す。
【００４４】
図９（ａ）は、ステンシルマスクの断面図である。図９（ａ）に示すステンシルマスクは、支持補強体１１０上に補強層１１１を介してメンブレン（薄膜）１１２が形成されている。支持補強体１１０および補強層１１１が加工されて梁１１０ａが形成されており、梁１１０ａにより区画されたパターン形成領域における薄膜１１２には、孔パターン１１２ａが形成されている。補強層１１１の膜厚は、例えば１０μｍであり、薄膜１１２の膜厚は例えば５００ｎｍである。
【００４５】
図９（ｂ）は、散乱メンブレンマスクの断面図である。図９（ｂ）に示す散乱メンブレンマスクは、支持補強体１１０上に薄膜１１２が形成されており、支持補強体１１０が加工されて梁１１０ａが形成されている。なお、図９（ａ）と同様に、支持補強体１１０と薄膜１１２との間に、補強層１１１が介在していてもよい。梁１１０ａにより囲まれた薄膜１１２上には、クロム膜１１３ａおよびタングステン膜１１３ｂからなる散乱体パターン１１３が形成されている。薄膜１１２の膜厚は、例えば５００ｎｍであり、クロム膜１１３ａの膜厚は例えば１０ｎｍであり、タングステン膜１１３ｂの膜厚は例えば５０ｎｍである。
【００４６】
本実施形態は、図１（ｃ）に示す露光の際に、図９に示すマスクを介して、露光光源として例えば電子線を用いることにより、レジストパターンを形成する場合にも適用可能である。
【００４７】
また、本発明は、上記の実施形態の説明で挙げた材料や数値等に限定されるものではない。例えば、レジストとして、ポジ型レジストを用いた例について説明したが、ネガ型レジストを用いることもできる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４８】
【発明の効果】
本発明によれば、通常のハード環境のままで、現像、リンス工程において、レジスト膜の析出及び半不溶化物の再付着による現像欠陥を低減させることができる。
【図面の簡単な説明】
【図１】本実施形態に係るレジストパターン形成方法が適用されるリソグラフィ工程全体の概略手順について、説明するための工程断面図である。
【図２】本実施形態に係るレジストパターン形成方法が適用されるリソグラフィ工程全体の概略手順について、説明するための工程断面図である。
【図３】本実施形態に係るレジストパターン形成方法が適用されるリソグラフィ工程全体の概略手順について、説明するための工程断面図である。
【図４】本実施形態に係るレジストパターンの形成に使用されるマスクの構成を示す断面図であり、（ａ）はバイナリマスク、（ｂ）はハーフトーン位相シフトマスクを示す。
【図５】本実施形態に係るレジストパターンの形成工程のうち、第１の露光工程を説明するための工程断面図である。
【図６】本実施形態に係るレジストパターンの形成工程のうち、第２の露光工程を説明するための工程断面図である。
【図７】本実施形態に係るレジストパターンの形成工程のうち、現像・リンス工程を説明するための工程断面図である。
【図８】本実施形態に係るレジストパターンの形成方法の効果を説明するための図である。
【図９】本実施形態に係るレジストパターンの形成方法に適用可能な、他のマスクの構成を示す断面図であり、（ａ）はステンシルマスク、（ｂ）はメンブレンマスクを示す。
【符号の説明】
１，２…サンプル基板、１０…基板、１１…被加工膜、１２…レジスト膜、１２ａ…開口、１２−１，１２−２，１２−３…領域、１２−４…難溶解物、１３…不純物領域、２１…現像液、２２…リンス液、１００…マスク、１０１…基板、１０２…遮光部、１０２−１，１０２−２…遮光膜、１０３…透過部、１１０…支持補強体、１１０ａ…梁、１１１…補強層、１１２…メンブレン（薄膜）、１１２ａ…孔パターン、１１３…散乱体パターン、Ａｒ１…素子形成領域、Ａｒ２…外周領域、Ｃｈ…半導体チップ、Ｓｈ１，Ｓｈ２…ショット領域。
Claims (4)
- 基板上にレジスト膜を塗布する工程と、
前記基板の素子形成領域における前記レジスト膜に対し、前記レジスト膜が現像し得る第１の露光量によりマスクを介して露光を行う第１の露光工程と、
前記素子形成領域以外の未露光領域における前記レジスト膜に対し、前記レジスト膜が現像し得る露光量を越えない第２の露光量により露光を行う第２の露光工程と、
前記レジスト膜上に現像液を供給して、前記レジスト膜の現像を行う現像工程と
を有するレジストパターン形成方法。 - 前記第１の露光工程において、露光光に対し所定の透過率をもつ遮光パターンを有する前記マスクを介して露光を行い、
前記第２の露光工程において、前記第１の露光量に前記透過率を乗じて得られる露光量と実質的に等しい前記第２の露光量により露光を行う
請求項１記載のレジストパターン形成方法。 - 基板上にエッチングあるいはイオン注入のマスクとなるレジストパターンを形成する半導体装置の製造方法であって、
基板上にレジスト膜を塗布する工程と、
前記基板の素子形成領域における前記レジスト膜に対し、前記レジスト膜が現像し得る第１の露光量によりマスクを介して露光を行う第１の露光工程と、
前記素子形成領域以外の未露光領域における前記レジスト膜に対し、前記レジスト膜が現像し得る露光量を越えない第２の露光量により露光を行う第２の露光工程と、
前記レジスト膜上に現像液を供給して、前記レジスト膜の現像を行う現像工程と
を有する半導体装置の製造方法。 - 前記第１の露光工程において、露光光に対し所定の透過率をもつ遮光パターンを有する前記マスクを介して露光を行い、
前記第２の露光工程において、前記第１の露光量に前記透過率を乗じて得られる露光量と実質的に等しい前記第２の露光量により露光を行う
請求項３記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003128152A JP3861851B2 (ja) | 2003-05-06 | 2003-05-06 | レジストパターン形成方法および半導体装置の製造方法 |
| KR1020040030404A KR20040095159A (ko) | 2003-05-06 | 2004-04-30 | 레지스트 패턴 형성 방법 및 반도체 장치의 제조 방법 |
| US10/838,401 US20040241596A1 (en) | 2003-05-06 | 2004-05-04 | Method of forming resist patterns and method of producing semiconductor device |
| TW093112713A TWI255496B (en) | 2003-05-06 | 2004-05-06 | Method of forming resist patterns and method of producing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003128152A JP3861851B2 (ja) | 2003-05-06 | 2003-05-06 | レジストパターン形成方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004335654A true JP2004335654A (ja) | 2004-11-25 |
| JP3861851B2 JP3861851B2 (ja) | 2006-12-27 |
Family
ID=33447109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003128152A Expired - Fee Related JP3861851B2 (ja) | 2003-05-06 | 2003-05-06 | レジストパターン形成方法および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040241596A1 (ja) |
| JP (1) | JP3861851B2 (ja) |
| KR (1) | KR20040095159A (ja) |
| TW (1) | TWI255496B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7718012B2 (en) * | 2004-12-30 | 2010-05-18 | Infineon Technologies Ag | Method of degasification in semiconductor cleaning |
| JP2014072226A (ja) * | 2012-09-27 | 2014-04-21 | Tokyo Electron Ltd | パターン形成方法 |
| CN109839801A (zh) * | 2017-11-24 | 2019-06-04 | 山东华光光电子股份有限公司 | 一种改善光刻缺陷以及延长光刻版使用期限的方法 |
| KR102511272B1 (ko) * | 2018-02-23 | 2023-03-16 | 삼성전자주식회사 | 노광 장치 및 이를 이용하는 반도체 장치의 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2680074B2 (ja) * | 1988-10-24 | 1997-11-19 | 富士通株式会社 | 荷電粒子ビーム露光を用いた半導体装置の製造方法 |
| US5679502A (en) * | 1995-03-15 | 1997-10-21 | Wisconsin Alumni Research Foundation | Method and apparatus for micromachining using hard X-rays |
| US6586142B1 (en) * | 1999-09-30 | 2003-07-01 | Taiwan Semiconductor Manufacturing Company | Method to overcome image distortion of lines and contact holes in optical lithography |
| US20020187434A1 (en) * | 2001-05-25 | 2002-12-12 | Blatchford James W. | Process for device fabrication in which the size of lithographically produced features is subsequently reduced |
-
2003
- 2003-05-06 JP JP2003128152A patent/JP3861851B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-30 KR KR1020040030404A patent/KR20040095159A/ko not_active Application Discontinuation
- 2004-05-04 US US10/838,401 patent/US20040241596A1/en not_active Abandoned
- 2004-05-06 TW TW093112713A patent/TWI255496B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20040241596A1 (en) | 2004-12-02 |
| TW200509204A (en) | 2005-03-01 |
| TWI255496B (en) | 2006-05-21 |
| KR20040095159A (ko) | 2004-11-12 |
| JP3861851B2 (ja) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4634822B2 (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| US8053368B2 (en) | Method for removing residues from a patterned substrate | |
| JP2002131883A (ja) | フォトマスクの製造方法およびフォトマスク | |
| US6210846B1 (en) | Exposure during rework for enhanced resist removal | |
| JP2002006514A (ja) | 現像欠陥防止プロセス及び材料 | |
| WO2007148776A1 (ja) | 微細化されたレジストパターンの形成方法 | |
| US6599683B1 (en) | Photoresist developer with reduced resist toppling and method of using same | |
| US6040118A (en) | Critical dimension equalization across the field by second blanket exposure at low dose over bleachable resist | |
| US6420101B1 (en) | Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure | |
| JP2002075857A (ja) | レジストパタン形成方法 | |
| JP3475314B2 (ja) | レジストパターン形成方法 | |
| JP3861851B2 (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| US6372408B1 (en) | Method of reducing post-development defects in and around openings formed in photoresist by use of multiple development/rinse cycles | |
| KR20090010746A (ko) | 반도체 소자 제조 방법 | |
| KR101080008B1 (ko) | 하드마스크용 원판 및 이를 이용한 하드마스크 제조방법 | |
| KR100526527B1 (ko) | 포토마스크와 그를 이용한 마스크 패턴 형성 방법 | |
| US6613500B1 (en) | Reducing resist residue defects in open area on patterned wafer using trim mask | |
| US6649525B1 (en) | Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process | |
| JP2003167351A (ja) | レジストパターンの形成方法 | |
| KR20080024429A (ko) | 듀얼 포토레지스트층을 통한 선택적 이미지화 방법 | |
| WO2023108998A1 (zh) | 光刻胶层的处理方法及光刻胶层 | |
| JPH10333318A (ja) | 位相シフトフォトマスク及びその製造方法 | |
| KR960000187B1 (ko) | 반도체 제조용 크롬 마스크의 결함 제거방법 | |
| KR100609044B1 (ko) | 반도체 소자 제조방법 | |
| JPH06338452A (ja) | レジストパタ−ンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060918 |
|
| LAPS | Cancellation because of no payment of annual fees |