WO2009122764A1 - ホール形成方法、ホール形成装置及びプログラム - Google Patents

ホール形成方法、ホール形成装置及びプログラム Download PDF

Info

Publication number
WO2009122764A1
WO2009122764A1 PCT/JP2009/050760 JP2009050760W WO2009122764A1 WO 2009122764 A1 WO2009122764 A1 WO 2009122764A1 JP 2009050760 W JP2009050760 W JP 2009050760W WO 2009122764 A1 WO2009122764 A1 WO 2009122764A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
regions
region
forming
hole
Prior art date
Application number
PCT/JP2009/050760
Other languages
English (en)
French (fr)
Inventor
明威 田村
輝幸 林
馨 藤原
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2009122764A1 publication Critical patent/WO2009122764A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Abstract

ホール５１１、５１２の形成位置となる複数領域の内、一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。具体的には、４以上の複数領域の内、平面視において一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。次いで、シリコン酸化膜５１及び円柱上にシリコン窒化膜を形成する。シリコン窒化膜はエッチバックされる。このエッチバックにより円柱を囲むサイドウォール５４１が形成される。円柱はエッチングされる。最後に、サイドウォール５４１をマスクにシリコン酸化膜５１をエッチングする。これにより一の領域に対応するホール５１２及び他の領域に対応するホール５１１が形成される。

Description

ホール形成方法、ホール形成装置及びプログラム
　本発明は、基板上の膜の複数領域にホールを形成するホール形成方法、ホール形成装置及びプログラムに関する。
　半導体装置の製造工程においては、基板上のシリコン酸化膜に引出電極用等のコンタクトホール（以下ホールという）が多数形成される。これらのホールはフォトリソグラフィ工程、エッチング工程及びレジスト剥離工程を経て形成される。近年では高密度でのホール形成が要求されているが、フォトリソグラフィ工程における露光装置の解像度にも限界がある。従来は、最初に半分だけホールを形成し、その後に再び露光を行い既に形成されたホールの隙間にホールを形成する技術が提案されている（例えば特許文献１参照）。
特開２００６－２６１３０７号公報
　しかしながら、従来の技術では２回の露光が必要となり、またホールを、酸素ラジカルを含む雰囲気中でシュリンクさせる必要もあった。さらに、２回目の露光においては、位置精度を向上させる必要もあった。
　本発明は斯かる事情に鑑みてなされたものである。その目的は、複数の他の領域に囲まれる一の領域を選択し、当該一の領域を除く他の領域に突起物を形成することにより、１回の露光でより多くのホールを形成することが可能なホール形成方法、ホール形成装置及びプログラムを提供することにある。
　本発明に係るホール形成方法は、基板上の膜の複数領域にホールを形成するホール形成方法において、ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に突起物を形成する工程と、前記膜及び前記突起物上に補助膜を形成する工程と、エッチバックにより前記突起物を囲むサイドウォールを形成する工程と、前記突起物をエッチングする工程と、前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングする工程とを備えることを特徴とする。
　本発明に係るホール形成方法は、前記突起物を形成する工程は、ホールの形成位置となる４以上の複数領域の内、一の領域を囲む３以上の複数の他の領域の膜上に突起物を形成することを特徴とする。
　本発明に係るホール形成方法は、前記突起物を形成する工程は、前記膜上に第１膜を形成する工程と、ホールの形成位置となる４以上の複数領域の内、一の領域を囲む３以上の複数の他の領域の前記第１膜上にフォトレジストを形成する工程と、該フォトレジストをマスクに前記第１膜をエッチングし突起物を形成する工程とを含むことを特徴とする。
　本発明に係るホール形成装置は、基板上の膜の複数領域にホールを形成するホール形成装置において、ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板をエッチング装置へ搬送する搬送手段を備え、前記エッチング装置の制御部は、エッチバックにより前記突起物を囲むサイドウォールを形成する手段と、前記突起物をエッチングする手段と、前記サイドウォールをマスクに前記複数の他の領域及び一の領域の前記膜をエッチングする手段とを実行することを特徴とする。
　本発明に係るプログラムは、基板上の膜の複数領域にホールを形成するエッチング装置を制御するコンピュータに用いられるプログラムにおいて、コンピュータに、ホールの形成位置となる複数領域の内、他の複数の領域に囲まれる一の領域を除く前記他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板が搬送されたか否かを判断するステップと、該ステップにより基板が搬送されたと判断した場合に、エッチバックにより前記突起物を囲むサイドウォールを形成するステップと、前記突起物をエッチングするステップと、前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングするステップとを実行させることを特徴とする。
　本発明にあっては、ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に突起物を形成する。具体的には、４以上の複数領域の内、一の領域を囲む３つ以上の他の領域の膜上に突起物を形成する。次いで、膜及び突起物上に補助膜を形成する。補助膜はエッチバックされる。このエッチバックにより突起物を囲むサイドウォールが形成される。サイドウォールに囲まれる円柱はエッチングされる。最後に、サイドウォールをマスクに他の複数の領域及び一の領域の膜をエッチングする。
　本発明にあっては、ホールの形成位置となる複数領域の内、他の複数の領域に囲まれる一の領域を除く他の領域の膜上に突起物を形成し、当該突起物に基づくサイドウォールを形成する。そしてサイドウォールをマスクに複数の他の領域及び一の領域の膜をエッチングする。従って一つのサイドウォールにより他の領域に対応する膜がエッチングされる。さらに、複数のサイドウォールにより囲まれる一の領域に対応する膜もがエッチングされる。このように、他の領域に係る突起物の形成に基づくサイドウォールの形成により、一度の露光だけで、他の領域のみならず一の領域に対応するホール形成位置に高密度で、またより短い工程でホールを形成することが可能となる等、本発明は優れた効果を奏する。
ホール形成装置の概要を示す模式的平面図である。 ホールの形成位置を示す説明図である。 ホールの形成工程を示す工程図である。 ホールの形成工程を示す工程図である。 ホールの形成工程を示す工程図である。 ホールの形成工程を示す工程図である。 ホールの形成工程を示す工程図である。 プラズマ処理装置の構成を示す模式的断面図である。 円柱を平面視において三角形状に形成する工程を模式的に示す説明図である。 円柱を平面視において５角形状に形成する工程を模式的に示す説明図である。 円柱を平面視において平行四辺形状に形成する工程を模式的に示す説明図である。 実施の形態３に係るプラズマ処理装置の構成を示す模式的断面図である。 ホール形成処理の手順を示すフローチャートである。
符号の説明
　１　　　ホール形成装置
　１Ａ　　可搬型記録媒体
　１０　　プラズマ処理装置
　４１　　第１ロボット
　４２　　第２ロボット
　５１　　シリコン酸化膜
　５２　　アモルファスシリコン膜
　５３　　フォトレジスト薄膜
　５４　　シリコン窒化膜
　６１　　第１成膜室
　６２　　第２成膜室
　６３　　スピンコータ
　７０　　露光装置
　７０Ｍ　フォトマスク
　２１０　制御部
　２１１　通信部
　２１５　記憶部
　２１５Ｐ　制御プログラム
　２１８　ＣＰＵ
　４０１　第１搬入室
　４０２　第２搬入室
　４０３　排出室
　５０１　第１処理室
　５０２　第２処理室
　５１１、５１２　ホール
　５２１　円柱
　５３１　残存フォトレジスト薄膜
　５４１　サイドウォール
　Ｃ１、Ｃ２　領域
　Ｇ　　　真空ゲート
　Ｍ１、Ｍ２　パターン
　Ｎ　　　通信網
　Ｓ　　　試料
　Ｗ　　　ウエハ
　実施の形態１
　以下本発明の実施の形態を、図面を参照して説明する。図１はホール形成装置１の概要を示す模式的平面図である。ホール形成装置１は第１搬入室４０１、第１成膜室６１、スピンコータ６３、第１真空搬送用ロボット４１（以下、第１ロボット４１）、第２搬入室４０２、第２成膜室６２、第１処理室５０１、露光装置７０、エッチング装置１０、第２処理室５０２、第２真空搬送用ロボット（以下、第２ロボット４２）、排出室４０３、及び、真空ゲートＧ等を含んで構成される。基板Ｗはシリコンウエハでありホール形成装置１内へ搬送される。以下では基板ＷをウエハＷと読み替えて説明する。
　第１搬入室４０１、第１成膜室６１、スピンコータ６３、第１処理室５０１、及び第２搬入室４０２は第１ロボット４１を中心にその周囲に設けられており、各装置及び室は密閉性を有する真空ゲートＧを介して接続されている。同様に、第２成膜室６２、露光装置７０、第２搬入室４０２、エッチング装置１０、第２処理室５０２及び搬出室４０３は第２ロボット４２を中心にその周囲に設けられており、各装置及び室は密閉性を有する真空ゲートＧを介して接続されている。また第１成膜室６１、第２成膜室６２、エッチング装置１０、及び露光装置７０等は相互に通信網Ｎを介して接続されており、所定のプロトコルにより情報の送受信を行う。なお、本実施の形態においては、露光装置７０、第１成膜室６１及びエッチング装置１０等を一体的に連結した形態を示すが、あくまで一例であり、図１に示す構成に限るものではない。
　図２はホールの形成位置を示す説明図である。図２（ａ）はホールを形成すべき領域を示す図である。白丸で示す領域Ｃ１、Ｃ２がホールの形成位置に該当する。図２（ｂ）はフォトマスク７０Ｍに形成されるパターンＭ１を示す図である。フォトマスク７０Ｍは透光性の石英基板で形成され、フォトマスク７０Ｍ上にクロム等によりパターンＭ１が形成される。具体的には図２（ａ）に示す４つの領域（他の領域）Ｃ１、Ｃ１、Ｃ１、Ｃ１に囲まれる領域（一の領域）Ｃ２を除く領域Ｃ１、Ｃ１、・・・に対応する領域についてパターンＭ１、Ｍ１、・・・をフォトマスク７０Ｍ上に形成する。本例では、４つの他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１が格子状に配置されている。換言すれば平面視正方形の各頂点上にその中心を有する他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１が配置される。４つの他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１の中心に位置する領域を一の領域Ｃ２として説明する。
　図２（ｂ）に示す如くハッチングが施された丸で示すパターンＭ１、Ｍ１、・・・がフォトマスク７０Ｍ上に形成される。一方、点線の丸で示すＭ２は、理解を容易にするために図示したものである。点線の丸で示すＭ２は、ホールの形成領域であるが、一の領域Ｃ２に対応するため、フォトマスク７０Ｍ上にパターンが形成されない。なお、本実施の形態においては露光装置７０においてポジ型を用いる例を説明するが、ネガ型を用いても良いことはもちろんである。
　図３乃至図７はホールの形成工程を示す工程図である。図３乃至図７における（ａ）乃至（ｈ）の順に沿って、ホール形成工程を説明する。ウエハＷは第１搬入室４０１に搬送される。第１ロボット４１は第１搬入室４０１に搬送されたウエハＷを第１成膜室６１へ搬送する。第１成膜室６１では、ＣＶＤ(Chemical Vapor Deposition)、ＡＬＤ（Atomic Layer Deposition）または、スパッタリング等により、ウエハＷ上に膜５１が形成される。以下では、ＣＶＤによりウエハＷ上に、シリコン酸化膜（ＳｉＯ2 ）５１を形成する例を説明する。第１成膜室６１は、約９００℃程度のスチーム雰囲気中で酸素とシリコンとを反応させることにより、ウエハＷ上に、ホールが形成されるシリコン酸化膜５１を成長させる。なお、ウエハＷとシリコン酸化膜５１との間には他の膜が成膜されていても良い。
　第１成膜室６１は、シリコン酸化膜５１の成膜後、シリコン酸化膜５１上に第１膜５２を成膜する。この第１膜５２は例えばアモルファスシリコン膜、ポリシリコン膜またはシリコン窒化膜（Ｓｉ3 Ｎ4 ）等である。以下では第１膜５２をアモルファスシリコン膜５２であるものとして説明し、またウエハＷ及びウエハＷ上の成膜物等をまとめて試料Ｓという。第１成膜室６１は、ＳｉＨ4 ガスを供給すると共にウエハＷを加熱することにより、シリコン酸化膜５１上にアモルファスシリコン膜５２を成膜する。その後第１成膜室６１は成膜処理を終了する。
　第１ロボット４１はシリコン酸化膜５１及びアモルファスシリコン膜５２の成膜が終了した場合、試料Ｓを第１成膜室６１から取り出し、試料Ｓをスピンコータ６３へ搬送する。スピンコータ６３ではアモルファスシリコン膜５２上にフォトレジスト液が滴下される。スピンコータ６３は試料Ｓを高速回転させ、均一な厚さのフォトレジスト薄膜５３を塗布する。フォトレジスト薄膜５３の塗布を終えた場合、第１ロボット４１は試料Ｓをスピンコータ６３から取り出し、取り出した試料Ｓを第２搬入室４０２へ搬送する。
　第２ロボット４２は試料Ｓが第２搬入室４０２へ搬送されたと判断した場合、試料Ｓを露光装置７０へ搬送する。露光装置７０には予め図２で説明したパターンＭ１、Ｍ１、・・・が形成されたフォトマスク７０Ｍが装着されている。図３（ａ）は露光工程を示す工程図である。図３乃至図７において上段に示す図はフォトマスク７０Ｍまたは試料Ｓの平面図であり、下段に示す図は図３のＩＩＩ－ＩＩＩ線で示すフォトマスク７０Ｍまたは試料Ｓの模式的断面図である。なおＩＩＩ－ＩＩＩ線の記載は図４以降では省略する。露光装置７０は、フォトマスク７０Ｍと試料Ｓとを目合わせした後、フォトマスク７０Ｍを通してレーザ光をフォトレジスト薄膜５３に照射する。
　図３（ａ）に示す如く、パターンＭ１が形成された領域を除く領域上にレーザ光が照射される。第２ロボット４２は試料Ｓに対する露光処理後、試料Ｓを露光装置７０から取り出し、現像処理を行うべく再び第２搬入室４０２へ試料Ｓを搬送する。第１ロボット４１は第２搬入室４０２に搬送された試料Ｓを第１処理室５０１へ搬送する。図３（ｂ）はフォトレジスト薄膜５３の除去工程を示す工程図である。第１処理室５０１にはスピンデベロッパが設けられている。第１処理室５０１では現像液がフォトレジスト薄膜５３上に塗布され、露光されたフォトレジスト薄膜５３が溶解し、それ以外のパターンＭ１に対応する領域上の残存フォトレジスト薄膜５３１は溶解せずに残存する。図３（ｂ）に示す如く、アモルファスシリコン膜５２上にはパターンＭ１に対応する領域に残存フォトレジスト薄膜５３１が突設される。
　残存フォトレジスト薄膜５３１の形成後、ポストベーク等を経て、第１ロボット４１は試料Ｓを第１処理室５０１から取り出し、取り出した試料Ｓを第２搬入室４０２へ搬送する。第２ロボット４２は試料Ｓが第２搬入室４０２へ搬送されたと判断した場合、次に試料Ｓをエッチング装置１０へ搬送する。エッチング装置１０ではアモルファスシリコン膜５２等を含む各膜のエッチングが行われる。エッチングはウェット式またはドライ式のいずれかが用いられるが、本実施の形態においては、試料ＳにＲＩＥ（Reactive Ion Etching）処理を施すプラズマ処理装置を用いる形態につき説明する。以下ではエッチング装置１０をプラズマ処理装置１０と読み替えて説明する。
　図８はプラズマ処理装置１０の構成を示す模式的断面図である。プラズマ処理装置１０はチャンバ１１、ＣＰＵ（central processing unit）及び各種ソフトウェア処理を実行するプログラムを記憶したメモリ等を備える制御部２１０、並びに、通信網Ｎに接続されたＬＡＮ（local area network）カード等の通信部２１１等を含んで構成される。
　プラズマ処理装置１０は、例えば、直径が３００ｎｍの試料Ｓを収容するチャンバ１１を有し、チャンバ１１内には試料Ｓを載置する円柱状のサセプタ１２が配置されている。プラズマ処理装置１０では、チャンバ１１の内側壁とサセプタ１２の側面とによって、サセプタ１２上方のガスをチャンバ１１の外へ排出する流路として機能する側方排気路１３が形成される。この側方排気路１３の途中にはバッフル板１４が配置される。
　バッフル板１４は多数の孔を有する板状部材であり、チャンバ１１を上部と下部に仕切る仕切り板として機能する。バッフル板１４によって仕切られたチャンバ１１の上部には、試料Ｓを載置するサセプタ１２等が配置され、後述するプラズマが発生する。以下、チャンバ１１の上部を「反応室」と称する。また、チャンバ１１の下部（以下、「排気室（マニホールド）」という。）にはチャンバ１１内のガスを排出する粗引き排気管１５及び本排気管１６が開口する。粗引き排気管１５にはＤＰ（Dry Pump）（図示せず）が接続され、本排気管１６にはＴＭＰ（Turbo Molecular Pump）（図示せず）が接続される。また、バッフル板１４は反応室１７の後述する処理空間Ｓ１において発生するイオンまたはラジカルを捕捉又は反射してこれらのマニホールド１８への漏洩を防止する。
　粗引き排気管１５、本排気管１６、ＤＰ及びＴＭＰ等は排気装置を構成し、粗引き排気管１５及び本排気管１６は反応室１７のガスを、マニホールド１８を介してチャンバ１１の外部へ排出する。具体的には、粗引き排気管１５はチャンバ１１内を大気圧から低真空状態まで減圧し、本排気管１６は粗引き排気管１５と協働してチャンバ１１内を大気圧から低真空状態より低い圧力である高真空状態（例えば、１３３Ｐａ（１Ｔｏｒｒ）以下）まで減圧する。サセプタ１２には下部高周波電源２０が整合器（Matcher）２２を介して接続されており、下部高周波電源２０は、所定の高周波電力をサセプタ１２に供給する。これにより、サセプタ１２は下部電極として機能する。また、整合器２２は、サセプタ１２からの高周波電力の反射を低減して高周波電力のサセプタ１２への供給効率を最大にする。
　サセプタ１２の内部上方には、導電膜からなる円板状のＥＳＣ電極板２３が配置されている。ＥＳＣ電極板２３には直流電源２４が電気的に接続されている。試料Ｓは、直流電源２４からＥＳＣ電極板２３に印加された直流電圧により発生するクーロン力又はジョンソン・ラーベック(Johnsen-Rahbek)力によってサセプタ１２の上面に吸着保持される。また、サセプタ１２の上方には、サセプタ１２の上面に吸着保持された試料Ｓの周りを囲うように円環状のフォーカスリング２５が配設される。このフォーカスリング２５は、後述する処理空間Ｓ１に露出し、該処理空間Ｓ１においてプラズマを試料Ｓの表面に向けて収束し、ＲＩＥ処理の効率を向上させる。
　また、サセプタ１２の内部には、例えば、円周方向に延在する環状の冷媒室２６が設けられる。この冷媒室２６には、チラーユニット（図示しない）から冷媒用配管２７を介して所定温度の冷媒、例えば、冷却水やガルデンが循環供給され、当該冷媒の温度によってサセプタ１２上面に吸着保持された試料Ｓの処理温度が制御される。
　サセプタ１２の上面の試料Ｓが吸着保持される部分（以下、「吸着面」という。）には、複数の伝熱ガス供給孔２８が開口している。これら複数の伝熱ガス供給孔２８は、伝熱ガス供給ライン３０を介して伝熱ガス供給部（図示しない）に接続され、該伝熱ガス供給部は伝熱ガスとしてのヘリウムガスを、伝熱ガス供給孔２８を介して吸着面及び試料Ｓの裏面の間隙に供給する。吸着面及び試料Ｓの裏面の間隙に供給されたヘリウムガスは試料Ｓの熱をサセプタ１２に伝熱する。
　また、サセプタ１２の吸着面には、サセプタ１２の上面から突出自在なリフトピンとしての複数のプッシャーピン３３が配置されている。これらのプッシャーピン３３は、モータ（図示せず）とボールねじ（図示せず）を介して接続され、ボールねじによって直線運動に変換されたモータの回転運動に起因して吸着面から自在に突出する。試料ＳにＲＩＥ処理を施すために試料Ｓを吸着面に吸着保持する場合、プッシャーピン３３はサセプタ１２に収容され、ＲＩＥ処理が施された試料Ｓをチャンバ１１から搬出する場合、プッシャーピン３３はサセプタ１２の上面から突出して試料Ｓをサセプタ１２から離間させて上方へ持ち上げる。
　チャンバ１１（反応室１７）の天井部には、サセプタ１２と対向するようにガス導入シャワーヘッド３４（処理ガス供給装置）が配置されている。ガス導入シャワーヘッド３４には整合器３５を介して上部高周波電源３６が接続されており、上部高周波電源３６は所定の高周波電力をガス導入シャワーヘッド３４に供給するので、ガス導入シャワーヘッド３４は上部電極として機能する。なお、整合器３５の機能は上述した整合器２２の機能と同じである。
　ガス導入シャワーヘッド３４は、多数のガス穴３７を有する天井電極板３８と、該天井電極板３８を着脱可能に支持する電極支持体３９とを有する。また、電極支持体３９の内部にはバッファ室２９が設けられ、このバッファ室２９には処理ガス導入管４１が接続されている。ガス導入シャワーヘッド３４は、処理ガス導入管４１からバッファ室２９へ供給された処理ガスを、ガス穴３７を経由してチャンバ１１（反応室１７）内へ供給する。供給される処理ガスは例えば、ＣＦ4 、または、Ｃ4 Ｆ8 ，Ｏ2 ，Ａｒ等である。
　また、チャンバ１１の側壁には、プッシャーピン３３によってサセプタ１２から上方へ持ち上げられた試料Ｓの高さに対応する位置に試料Ｓの搬出入口Ｇ１が設けられ、搬出入口Ｇ１には、該搬出入口Ｇ１を開閉する真空ゲートＧが取り付けられている。このプラズマ処理装置１０のチャンバ１１内では、上述したように、サセプタ１２及びガス導入シャワーヘッド３４に高周波電力を供給する。そして、サセプタ１２及びガス導入シャワーヘッド３４の間の処理空間Ｓ１に高周波電力を印加することにより、処理空間Ｓ１においてガス導入シャワーヘッド３４から供給された処理ガスを高密度のプラズマにしてイオンまたはラジカルを発生させ、イオン等によって試料Ｓにエッチングを施す。
　図４（ｃ）はアモルファスシリコン膜５２のエッチング工程を示す工程図である。プラズマ処理装置１０は処理空間Ｓ１においてガス導入シャワーヘッド３４から例えばＯ２ガス及びＨＢｒガスを供給する。プラズマ処理装置１０はこれらのガスをプラズマ化し、残存フォトレジスト薄膜５３１をマスクとしてアモルファスシリコン膜５２をエッチングし、円柱状の突起物５２１、５２１、・・・を形成する。この円柱状の突起物５２１（以下、円柱５２１という）の直径は例えば４０ｎｍ、高さを直径の２倍程度である８０ｎｍとすればよい。また円柱５２１の断面における中心と、平面視における上下左右に位置する他の円柱５２１の断面における中心との距離は、８０ｎｍとすればよい。なお、以上述べた数値はあくまで一例でありこれに限るものではない。
　平面視においてシリコン酸化膜５１上に格子状に円柱５２１が形成された試料Ｓは、第２ロボット４２によりプラズマ処理装置１０から取り出され、第２処理室５０２へ搬送される。図４（ｄ）は残存フォトレジスト薄膜５３１の溶解工程を示す工程図である。第２処理室５０２では図４（ｄ）に示す如く、円柱５２１の頭部に残った残存フォトレジスト薄膜５３１を除去する処理が行われる。第２処理室５０２にはウェット剥離装置が設けられており、剥離液により円柱５２１上の残存フォトレジスト薄膜５３１を剥離する。第２ロボット４２は残存フォトレジスト薄膜５３１の剥離後、試料Ｓを第２処理室５０２から取り出し、第２成膜室６２へ搬送する。
　図５（ｅ）は補助膜５４の成膜工程を示す工程図である。第２成膜室６２ではシリコン酸化膜５１及び円柱５２１上に図５（ｅ）に示す如く補助膜５４を成膜する。補助膜５４は例えば、シリコン窒化膜（Ｓｉ3 Ｎ4 ）またはポリシリコン膜等を用いればよい。以下では補助膜５４としてシリコン窒化膜５４を用いた例を説明する。第２成膜室６２では、反応ガス（ＳｉＨ4 、ＮＨ3 及びＮ2 ）を用いたプラズマＣＶＤによりシリコン窒化膜５４がシリコン膜５１及び円柱５２１上に成膜される。シリコン窒化膜５４の成膜後、第２ロボット４２は、第２成膜室６２から試料Ｓを取り出し、プラズマ処理装置１０へ試料Ｓを搬送する。
　図５（ｆ）はエッチバック工程を示す工程図である。プラズマ処理装置１０は処理ガス導入管４１Ａから処理ガスを供給し、シリコン窒化膜５４のエッチバックを行い、円柱５２１の周囲に平面視ドーナツ状のサイドウォール５４１を形成する。処理ガスとしては、例えばＣＦ4 ガス、ＣＨＦ3 ガス、Ａｒガス、Ｏ2 ガス、ＣＨ2 Ｆ2 ガス及びＦ2 ガスである。プラズマ処理装置１０は処理ガスをプラズマ化し、異方性ドライエッチングによりシリコン窒化膜５４をエッチバックする。図５（ｅ）に示す如く、円柱５２１の断面視における肩部分、すなわち２時位置及び１０時位置近傍のシリコン窒化膜５４は他の部分に対して厚みが大きいことから、当該他の部分に係るシリコン窒化膜５４がなくなるまでエッチングを行った場合、図５（ｆ）に示す如く、サイドウォール５４１が残存する。なお、エッチバック工程を含む各種制御は、制御部２１０に記憶されたプログラムに従い実行される。
　図６（ｇ）は円柱５２１のエッチング工程を示す工程図である。プラズマ処理装置１０はガス導入シャワーヘッド３４から処理ガスを供給し、サイドウォール５４１を除いて、アモルファスシリコンからなる円柱５２１をエッチングする。具体的にはプラズマ処理装置１０は、ガス導入シャワーヘッド３４から例えばＯ2 ガス及びＨＢｒガスを供給する。プラズマ処理装置１０はこれらのガスをプラズマ化し、サイドウォール５４１を除いて、円柱５２１、５２１、・・・をエッチングする。
　これによりシリコン酸化膜５１上には多数のサイドウォール５４１が格子状に残存することになる。図６（ｈ）はシリコン酸化膜５１のエッチング工程を示す工程図である。プラズマ処理装置１０はガス導入シャワーヘッド３４から処理ガスを供給し、サイドウォール５４１をマスクとして、シリコン酸化膜５１をエッチングし、ホール５１１、５１２を形成する。具体的にはプラズマ処理装置１０は、ガス導入シャワーヘッド３４から例えばＡｒガス及びＣ4 Ｆ8 ガスを供給する。プラズマ処理装置１０はこれらのガスをプラズマ化し、サイドウォール５４１をマスクとして、シリコン酸化膜５１をエッチングする。これにより、一つの平面視環状のサイドウォール５４１内周により囲まれる他の領域Ｃ１についてホール５１１が形成されることとなる。これと同時に、４つのサイドウォール５４１、５４１、５４１、５４１外周により囲まれる一の領域Ｃ２についてホール５１２が形成されることになる。
　図７（ｉ）はサイドウォール５４１のエッチング工程を示す工程図である。プラズマ処理装置１０はガス導入シャワーヘッド３４から処理ガスを供給し、窒化シリコンからなるサイドウォール５４１をエッチングする。具体的には、プラズマ処理装置１０は、ガス導入シャワーヘッド３４から例えばＣＦ4 ガス、ＣＨＦ3 ガス、Ａｒガス、Ｏ2 ガス、ＣＨ2 Ｆ2 ガス及びＦ2 ガスを供給する。プラズマ処理装置１０はこれらのガスをプラズマ化し、シリコン酸化膜５１上のサイドウォール５４１をエッチングすることにより、除去する。
　図７（ｉ）に示す如く白丸で示す格子状の４つのホール５１１、５１１、５１１、５１１で囲む中央部に星形のホール５１２が形成される。このホール５１２は図２（ａ）に示す一の領域Ｃ２に対応するものであり、ホール５１１は他の領域Ｃ１に対応するものである。同様に、ホール５１２は図２（ｂ）に点線で示すパターンＭ２に対応するものであり、ホール５１１はパターンＭ１に対応するものである。なお、図７においてはホール５１１とホール５１２との識別を容易にするためにホール５１２の形状を星形で示したが、エッチングによりホール５１１と同じく略円形となる。このように、平面視正方形の頂点上にその中心を有する円柱５２１を所定距離間にて形成する。そして当該円柱５２１の周囲に形成されるサイドウォール５４１をマスクに、エッチングする。これにより円柱５２１部分に他の領域Ｃ１に対応するホール５１１を形成し、さらに正方形の略中心を中心とする一の領域Ｃ２に対応するホール５１２を形成する。当該工程を実行することで一度の露光により解像度を超えた高密度でのホールの形成が可能となる。
　実施の形態２
　実施の形態２はホールの形成位置が異なる形態に関する。実施の形態１においては４つの他の領域に係る円柱５２１、５２１、５２１、５２１を平面視における正方形の頂点上に形成し、その略中央部にこれら円柱５２１、５２１、５２１、５２１に囲まれる一の領域に係るホール５１２を形成したが、これに限るものではない。少なくとも３つ以上の他の領域に係る円柱５２１が、その略中央部に位置する一の領域を囲む形で形成するようにしても良い。
　図９は円柱５２１を平面視において三角形状に形成する工程を模式的に示す説明図である。図９（ａ）はホールの形成位置を示す説明図である。一の領域Ｃ２の周辺には、一の領域Ｃ２の中心から所定距離範囲内に位置する３つの他の領域Ｃ１、Ｃ１、Ｃ１が存在する。他の領域Ｃ１、Ｃ１、Ｃ１は平面視における正三角形の頂点上に形成され、その略中央部にこれらに囲まれる一の領域Ｃ２が存在する。なお、本実施の形態においては他の領域Ｃ１が正三角形の頂点上に配置され、その略中央部に一の領域Ｃ２が存在する例を説明するが、必ずしも厳密に正三角形である必要はなく、多少のズレがあっても良い。また略中央部に位置する一の領域Ｃ２も厳密に中心に存在する必要はなく多少のズレがあっても良い。同様に、実施の形態１で述べた４つの他の領域Ｃ１も厳密に平面視における正方形の頂点上に存在する必要はなく、多少のズレがあっても良い。また実施の形態１における一の領域Ｃ２も厳密に中央に位置する必要はなく、多少のズレがあっても良い。
　図９（ｂ）はフォトマスク７０Ｍに形成されるパターンＭ１の配置例を示す説明図である。フォトマスク７０Ｍ上には他の領域Ｃ１に対応する３つのパターンＭ１、Ｍ１、Ｍ１が、他の領域Ｃ１、Ｃ１、Ｃ１と相似形となるよう形成される。一の領域Ｃ２に対応する点線で示すパターンＭ２は、ホール形成位置であるにもかかわらず、パターンは形成されない。図９（ｃ）はシリコン酸化膜５１のエッチング工程後の状態を示す平面図である。図９（ｃ）は、図６（ｈ）に対応するものである。なお、説明を容易にするために、３角形を構成する３つの点以外の成膜物についての記載は省略している。サイドウォール５４１、５４１、５４１は平面視正三角形状に形成される。
　サイドウォール５４１をマスクにシリコン酸化膜５１がエッチングされ、一つのサイドウォール５４１内周で囲まれるホール５１１、及び、３つのサイドウォール５４１、５４１、５４１外周で囲まれるホール５１２が形成される。図９（ｄ）はサイドウォール５４１のエッチング工程後の状態を示す平面図である。図９（ｄ）は図７（ｉ）に対応するものである。他の領域Ｃ１、Ｃ１、Ｃ１に対応してホール５１１、５１１、５１１が正三角の頂点上に形成される。また一の領域Ｃ２に対応して、３つのホール５１１、５１１、５１１の略中央部にホール５１２が形成される。
　図１０は円柱５２１を平面視において５角形状に形成する工程を模式的に示す説明図である。上述した如く、領域の総数は少なくとも４以上であればよく、以下に述べるように他の領域Ｃ１により構成される形状は、５角形以上であっても良い。図１０（ａ）はホールの形成位置を示す説明図である。一の領域Ｃ２の周辺には、一の領域Ｃ２の中心から所定距離範囲内に位置する５つの他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１、Ｃ１が存在する。他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１、Ｃ１はその中心が平面視における正５角形の頂点上に配置される。他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１、Ｃ１の略中央部にこれらに囲まれる一の領域Ｃ２が存在する。なお、一の領域Ｃ２及び他の領域Ｃ１に多少のズレがあっても良いことはもちろんである。
　図１０（ｂ）はフォトマスク７０Ｍに形成されるパターンＭ１の配置例を示す説明図である。フォトマスク７０Ｍ上には他の領域Ｃ１に対応する５つのパターンＭ１、Ｍ１、Ｍ１、Ｍ１、Ｍ１が、他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１、Ｃ１と相似形となるよう形成される。一の領域Ｃ２に対応する点線で示すパターンＭ２は、ホール形成位置であるにもかかわらず、パターンは形成されない。図１０（ｃ）はシリコン酸化膜５１のエッチング工程後の状態を示す平面図である。図１０（ｃ）は、図６（ｈ）に対応するものである。なお、説明を容易にするために、５角形を構成する５つの点以外の成膜物についての記載は省略している。サイドウォール５４１、５４１、５４１、５４１、５４１は平面視５角形状に形成される。
　サイドウォール５４１をマスクにシリコン酸化膜５１がエッチングされ、一のサイドウォール５４１内周に囲まれるホール５１１、及び、５つのサイドウォール５４１、５４１、５４１、５４１、５４１外周に囲まれるホール５１２が形成される。図１０（ｄ）はサイドウォール５４１のエッチング工程後の状態を示す平面図である。図１０（ｄ）は図７（ｉ）に対応するものである。他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１、Ｃ１に対応してホール５１１、５１１、５１１、５１１、５１１が平面視正５角形の頂点上に形成される。また一の領域Ｃ２に対応して、５つのホール５１１、５１１、５１１、５１１、５１１の略中央部にホール５１２が形成される。
　図１１は円柱５２１を平面視において平行四辺形状に形成する工程を模式的に示す説明図である。図１１（ａ）はホールの形成位置を示す説明図である。４つの他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１はその中心が平面視平行四辺形の頂点上に配置される。一の領域Ｃ２はその中心が一対の他の領域Ｃ１、Ｃ１を結ぶ線分と、当該線分と交差する一対の他の領域Ｃ１、Ｃ１を結ぶ線分との交点上に存在する。なお、一の領域Ｃ２及び他の領域Ｃ１に多少のズレがあっても良いことはもちろんである。
　図１１（ｂ）はフォトマスク７０Ｍに形成されるパターンＭ１の配置例を示す説明図である。フォトマスク７０Ｍ上には他の領域Ｃ１に対応する４つのパターンＭ１、Ｍ１、Ｍ１、Ｍ１が、他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１と相似形となるよう形成される。一の領域Ｃ２に対応する点線で示すパターンＭ２は、ホール形成位置であるにもかかわらず、パターンは形成されない。図１１（ｃ）はシリコン酸化膜５１のエッチング工程後の状態を示す平面図である。図１１（ｃ）は、図６（ｈ）に対応するものである。なお、説明を容易にするために、平行四辺形を構成する４つの点以外の成膜物についての記載は省略している。サイドウォール５４１、５４１、５４１、５４１は平面視平行四辺形状に形成される。
　サイドウォール５４１をマスクにシリコン酸化膜５１がエッチングされ、一のサイドウォール５４１内周に囲まれるホール５１１、及び、４つのサイドウォール５４１、５４１、５４１、５４１外周に囲まれるホール５１２が形成される。図１１（ｄ）はサイドウォール５４１のエッチング工程後の状態を示す平面図である。図１１（ｄ）は図７（ｉ）に対応するものである。他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１に対応してホール５１１、５１１、５１１、５１１の中心が平面視平行四辺形の頂点上に形成される。また一の領域Ｃ２に対応して、４つのホール５１１、５１１、５１１、５１１の略中央部にホール５１２が形成される。
　本実施の形態２は以上の如き構成としてあり、その他の構成及び作用は実施の形態１と同様であるので、対応する部分には同一の参照番号を付してその詳細な説明を省略する。
　実施の形態３
　図１２は実施の形態３に係るプラズマ処理装置１０の構成を示す模式的断面図である。制御部２１０はＣＰＵ２１８、ＲＡＭ（Random Access Memory）２１２、入力部２１３及び記憶部２１５等を含んで構成される。ＣＰＵ２１８は、バス２１７を介して制御部２１０のハードウェア各部と接続されていて、記憶部２１５に記憶された制御プログラム２１５Ｐに従いプラズマ処理装置１０を制御する。入力部２１３は操作ボタン等から構成され、温度、ガス流入量及びエッチング時間等を含むエッチング条件が入力される。ＣＰＵ２１８は入力部２１３から入力されたエッチング条件を記憶部２１５に記憶する。ＣＰＵ２１８は制御プログラム２１５Ｐを実行し、記憶部２１５に記憶したエッチング条件に従いプラズマ処理装置１０を制御する。
　実施の形態１及び２に係るプラズマ処理装置１０を動作させるためのプログラムは、本実施の形態３のように、記録媒体読み取り装置（図示せず）にＣＤ－ＲＯＭ等の可搬型記録媒体１Ａを読み取らせて記憶部２１５に記憶、または、図示しないインターネット等の通信網を介して接続される他のコンピュータ（図示せず）からダウンロードすることも可能である。
　図１３はホール形成処理の手順を示すフローチャートである。ＣＰＵ２１８はシリコン酸化膜５１及び円柱５２１上にシリコン窒化膜５４が成膜された試料Ｓ（図５（ｅ））が搬送されたか否かを判断する（ステップＳ１２１）。具体的にはＣＰＵ２１８は通信部２１１を介して接続される第２成膜室６２から送信されるシリコン窒化膜５４の成膜済み情報を受信したか否かを判断する。ＣＰＵ２１８はシリコン窒化膜５４の成膜済み情報受信後に試料Ｓが搬送された場合、当該試料Ｓはシリコン酸化膜５１及び円柱５２１上にシリコン窒化膜５４が成膜された試料Ｓであると判断し、ステップＳ１２１以降の処理を実行する。
　ＣＰＵ２１８はシリコン酸化膜５１及び円柱５２１上にシリコン窒化膜５４が成膜された試料Ｓが搬送されていないと判断した場合（ステップＳ１２１でＮＯ）、以上の処理を繰り返す。一方ＣＰＵ２１８はシリコン酸化膜５１及び円柱５２１上にシリコン窒化膜５４が成膜された試料Ｓが搬送されたと判断した場合（ステップＳ１２１でＹＥＳ）、記憶部２１５に記憶したエッチング条件を読み出し、プラズマ処理装置１０を制御することによりサイドウォール５４１を形成する（ステップＳ１２２）。ＣＰＵ２１８は円柱５２１をエッチングする（ステップＳ１２３）。
　続いてＣＰＵ２１８はサイドウォール５４１をマスクにシリコン酸化膜５１をエッチングし、ホール５１１，５１２を形成する（ステップＳ１２４）。ＣＰＵ２１８は最後にサイドウォール５４１をエッチングする（ステップＳ１２５）。なお、ステップＳ１２２乃至ステップＳ１２５の具体的な処理内容は実施の形態１で述べたとおりであるので詳細な説明は省略する。
　本実施の形態３は以上の如き構成としてあり、その他の構成及び作用は実施の形態１及び２と同様であるので、対応する部分には同一の参照番号を付してその詳細な説明を省略する。

Claims (5)

  1. 　基板上の膜の複数領域にホールを形成するホール形成方法において、
    　ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に突起物を形成する工程と、
    　前記膜及び前記突起物上に補助膜を形成する工程と、
    　エッチバックにより前記突起物を囲むサイドウォールを形成する工程と、
    　前記突起物をエッチングする工程と、
    　前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングする工程と
    　を備えることを特徴とするホール形成方法。
  2. 　前記突起物を形成する工程は、
    　ホールの形成位置となる４以上の複数領域の内、一の領域を囲む３以上の複数の他の領域の膜上に突起物を形成する
    　ことを特徴とする請求項１に記載のホール形成方法。
  3. 　前記突起物を形成する工程は、
    　前記膜上に第１膜を形成する工程と、
    　ホールの形成位置となる４以上の複数領域の内、一の領域を囲む３以上の複数の他の領域の前記第１膜上にフォトレジストを形成する工程と、
    　該フォトレジストをマスクに前記第１膜をエッチングし突起物を形成する工程と
    　を含むことを特徴とする請求項２に記載のホール形成方法。
  4. 　基板上の膜の複数領域にホールを形成するホール形成装置において、
    　ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板をエッチング装置へ搬送する搬送手段を備え、
    　前記エッチング装置の制御部は、
    　エッチバックにより前記突起物を囲むサイドウォールを形成する手段と、
    　前記突起物をエッチングする手段と、
    　前記サイドウォールをマスクに前記複数の他の領域及び一の領域の前記膜をエッチングする手段と
    　を実行することを特徴とするホール形成装置。
  5. 　基板上の膜の複数領域にホールを形成するエッチング装置を制御するコンピュータに用いられるプログラムにおいて、
    　コンピュータに、
    　ホールの形成位置となる複数領域の内、他の複数の領域に囲まれる一の領域を除く前記他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板が搬送されたか否かを判断するステップと、
    　該ステップにより基板が搬送されたと判断した場合に、エッチバックにより前記突起物を囲むサイドウォールを形成するステップと、
    　前記突起物をエッチングするステップと、
    　前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングするステップと
    　を実行させるプログラム。
PCT/JP2009/050760 2008-03-31 2009-01-20 ホール形成方法、ホール形成装置及びプログラム WO2009122764A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008092688A JP2009246226A (ja) 2008-03-31 2008-03-31 ホール形成方法、ホール形成装置及びプログラム
JP2008-092688 2008-03-31

Publications (1)

Publication Number Publication Date
WO2009122764A1 true WO2009122764A1 (ja) 2009-10-08

Family

ID=41135164

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/050760 WO2009122764A1 (ja) 2008-03-31 2009-01-20 ホール形成方法、ホール形成装置及びプログラム

Country Status (3)

Country Link
JP (1) JP2009246226A (ja)
TW (1) TW200949935A (ja)
WO (1) WO2009122764A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456606A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 一种用于形成硬掩膜层的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101653149B1 (ko) * 2010-07-06 2016-09-02 에스케이하이닉스 주식회사 반도체 장치의 콘택홀 형성 방법
KR101355930B1 (ko) * 2012-07-27 2014-01-28 한국과학기술원 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조
JP2014187246A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
KR102420150B1 (ko) 2015-08-19 2022-07-13 삼성전자주식회사 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258020A (ja) * 1987-04-15 1988-10-25 Nec Corp 素子分離パタ−ンの形成方法
JPH06224161A (ja) * 1992-11-04 1994-08-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH0774157A (ja) * 1993-08-31 1995-03-17 Sony Corp 固体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258020A (ja) * 1987-04-15 1988-10-25 Nec Corp 素子分離パタ−ンの形成方法
JPH06224161A (ja) * 1992-11-04 1994-08-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH0774157A (ja) * 1993-08-31 1995-03-17 Sony Corp 固体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456606A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 一种用于形成硬掩膜层的方法

Also Published As

Publication number Publication date
TW200949935A (en) 2009-12-01
JP2009246226A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
KR101565174B1 (ko) 기판 처리 방법
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
US20100233885A1 (en) Substrate processing method
JP2004507086A (ja) 基板の処理方法及び処理システム
TWI490912B (zh) Pattern forming method and manufacturing method of semiconductor device
JP2006203035A (ja) プラズマエッチング方法
WO2009122764A1 (ja) ホール形成方法、ホール形成装置及びプログラム
JP2010192825A (ja) 基板処理方法
US10886138B2 (en) Substrate processing method and substrate processing apparatus
TWI820059B (zh) 保護膜形成方法
TW202235977A (zh) 先進液晶覆矽背板中之雙層像素隔離之結構及方法
WO2013073193A1 (ja) 半導体装置の製造方法
JP4933763B2 (ja) 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
US11631590B2 (en) Substrate processing method, substrate processing apparatus and cleaning apparatus
US7608544B2 (en) Etching method and storage medium
JP2005217240A (ja) ドライエッチング装置およびドライエッチング方法
JP5089871B2 (ja) 半導体装置の製造方法
WO2013190812A1 (ja) 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム
TW201942408A (zh) 處理方法
WO2024024373A1 (ja) 基板処理方法及び基板処理システム
US20220406609A1 (en) Plasma processing method, plasma processing apparatus, and plasma processing system
US20240047220A1 (en) Substrate processing method and substrate processing apparatus
US20240047223A1 (en) Substrate processing method and substrate processing apparatus
WO2024058135A1 (ja) 基板処理方法及び基板処理システム
WO2019244677A1 (ja) マイクロレンズの製造方法およびプラズマ処理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09727228

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09727228

Country of ref document: EP

Kind code of ref document: A1