TW202235977A - 先進液晶覆矽背板中之雙層像素隔離之結構及方法 - Google Patents

先進液晶覆矽背板中之雙層像素隔離之結構及方法 Download PDF

Info

Publication number
TW202235977A
TW202235977A TW110143155A TW110143155A TW202235977A TW 202235977 A TW202235977 A TW 202235977A TW 110143155 A TW110143155 A TW 110143155A TW 110143155 A TW110143155 A TW 110143155A TW 202235977 A TW202235977 A TW 202235977A
Authority
TW
Taiwan
Prior art keywords
layer
pixel isolation
pixel
semiconductor substrate
semiconductor structure
Prior art date
Application number
TW110143155A
Other languages
English (en)
Other versions
TWI791328B (zh
Inventor
于瀾
班傑明Ｄ 布里格斯
泰勒 雪伍德
楊子浩
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202235977A publication Critical patent/TW202235977A/zh
Application granted granted Critical
Publication of TWI791328B publication Critical patent/TWI791328B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/30—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 grating
    • G02F2201/307—Reflective grating, i.e. Bragg grating
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G02F2202/022—Materials and properties organic material polymeric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

處理方法可執行以在半導體基板上形成像素隔離結構。方法可包括在半導體基板上形成像素隔離雙層。像素隔離雙層可包括上覆於終止層的高介電常數層。方法可包括在像素隔離雙層的第一區域上形成微影遮罩。方法亦可包括蝕刻第一區域外部的像素隔離雙層。蝕刻可顯露半導體基板。蝕刻可形成像素隔離結構。

Description

先進液晶覆矽背板中之雙層像素隔離之結構及方法
本申請案主張於2020年11月20日申請並且標題為「STRUCTURE AND METHOD OF BI-LAYER PIXEL ISOLATION IN ADVANCED LCOS BACK-PLANE」的美國非臨時申請案第17/100,400號的權益及優先權。本技術係關於以下申請案，其等全部同時於2020年11月20日申請並且標題為：「STRUCTURE AND METHOD OF ADVANCED LCOS BACK-PLANE HAVING HIGHLY REFLECTIVE PIXEL VIA METALLIZATION」(US 17/100,402)、「STRUCTURE AND METHOD OF ADVANCED LCOS BACK-PLANE HAVING ROBUST PIXEL VIA METALLIZATION」(US 17/100,407)、「STRUCTURE AND METHOD OF MIRROR GROUNDING IN LCOS DEVICES」(US 17/100,416)，及「METHOD FOR LCOS DBR MULTLAYER STACK PROTECTION VIA SACRIFICIAL HARDMASK FOR RIE AND CMP PROCESSES」(US 17/100,422)。本技術亦關於2021年1月14日申請的「METHOD OF CMP INTEGRATION FOR IMPROVED OPTICAL UNIFORMITY IN ADVANCED LCOS BACKPLANE」（US 17/149,399）。此等申請案的每一者的全部內容出於所有目的藉由引用方式併入本文中。
本技術係關於半導體系統、製程，及設備。更具體而言，本技術係關於用於在半導體基板上形成及蝕刻材料層的製程及系統。
先進的液晶覆矽(liquid crystal on silicon; LCoS)裝置可能由在基板表面上產生複雜圖案化的材料層的製程來實現。在基板上產生圖案化材料需要用於移除暴露材料的受控方法。出於各種目的使用化學蝕刻，包括將光阻劑中的圖案轉移到下層中、薄化層或薄化已經在表面上存在的特徵的橫向尺寸。通常期望具有與蝕刻一種材料相比更快速地蝕刻另一種材料的蝕刻製程，從而促進例如圖案轉移製程或單個材料移除。認為此蝕刻製程對第一材料具有選擇性。由於材料、電路及製程的多樣性，已經開發對各種材料具有選擇性的蝕刻製程。
反射LCoS結構的層厚度可對總裝置效能具有顯著影響。因此，期望對蝕刻製程的精確控制，用於將層厚度維持在設計參數內。對於顯示系統，LCoS裝置可併入像素隔離(pixel isolation; PI)材料，如此產生蝕刻挑戰以在不過度蝕刻到反射LCoS結構中的情況下移除一些隔離材料，並且損壞LCoS層的精確光學厚度。
因此，存在對可以用於產生高品質裝置及結構的經改進系統及方法的需要。本技術解決了該等及其他需要。
處理方法可經執行以在半導體基板上形成像素隔離結構。方法可包括在半導體基板上形成像素隔離雙層。像素隔離雙層可包括上覆於終止層的高介電常數層。方法可包括在像素隔離雙層的第一區域上形成微影遮罩。方法亦可包括蝕刻第一區域外部的像素隔離雙層。蝕刻可顯露半導體基板。蝕刻可形成像素隔離結構。
在一些實施例中，半導體基板可為或包括液晶覆矽(LCoS)背板。終止層可為或包括蝕刻終止材料。蝕刻終止材料可經選擇以在蝕刻像素隔離雙層期間產生與高介電常數層的光學發射光譜學(optical emission spectroscopy; OES)信號不同的蝕刻終止材料的OES信號。終止層可為或包括氮碳化矽。蝕刻像素隔離雙層可包括用第一蝕刻製程蝕刻像素隔離雙層。蝕刻像素隔離雙層可包括偵測終止層的OES信號。終止層的OES信號可藉由蝕刻終止層來產生。蝕刻像素隔離雙層亦可包括用第二蝕刻製程蝕刻終止層。第二蝕刻製程可對高介電常數層上方的終止層具有選擇性。終止層可為或包括擴散阻障材料。擴散阻障材料可經選擇以提供在蝕刻像素隔離雙層時對氧擴散到半導體基板中的阻障。擴散阻障材料可經選擇以提供在形成微影遮罩時對原子從半導體基板擴散到高介電常數層中的阻障。蝕刻像素隔離雙層可顯露像素通孔。像素通孔可為或包括銅。
本技術亦涵蓋包括半導體基板的半導體結構。結構可包括上覆於半導體基板的第一區域的終止層。結構可包括上覆於終止層的高介電常數層。結構亦可包括上覆於高介電常數層的微影遮罩。
在一些實施例中，終止層可為或包括蝕刻終止材料。蝕刻終止材料可經選擇以在終止層的反應性離子蝕刻製程期間產生與高介電常數層的光學發射光譜學(OES)信號不同的終止層的OES信號。終止層可為或包括氮碳化矽。半導體基板可為或包括液晶覆矽(LCoS)背板。半導體基板可為或包括鎢像素通孔。高介電常數層可為或包括氧化鉭。半導體結構可呈現相對於微影遮罩的上表面及半導體基板的上表面估計的小於2 nm的過度蝕刻。
本技術亦涵蓋包括半導體基板的半導體結構，該半導體基板包括像素通孔。結構亦可包括像素隔離雙層。像素隔離雙層可包括上覆於半導體基板的阻障層。像素隔離雙層亦可包括上覆於阻障層的高介電常數層。
在一些實施例中，像素通孔可為或包括非耐火金屬。像素通孔可為或包括鋁。像素通孔可為或包括銅。阻障層可為或包括經選擇以提供在反應性離子蝕刻製程期間對氧擴散到像素通孔中的阻障的材料。阻障層可為或包括經選擇以提供在沉積製程期間對原子從像素通孔擴散到高介電常數層中的阻障的材料。阻障層可為或包括氮化鉭。高介電常數層可為或包括氧化鉭。
此種技術可提供優於習知系統及技術的數個益處。例如，本技術的實施例可減少在製造期間多層氧化物結構的過度蝕刻，並且可改進在晶圓尺度上的特徵一致性。結合下文描述及附圖更詳細描述此等及其他實施例，連同眾多其優點及特徵。
本技術包括用於液晶覆矽(LCoS)背板裝置的半導體處理的系統及元件。構建有嵌入的分散式布拉格反射器(distributed Bragg reflector; DBR)的半導體結構可相對於液晶顯示器的其他反射背板結構具有顯著增強的光學效能，用於增加顯示器亮度及降低功率消耗。在LCoS背板中併入DBR層可能向製造製程增加複雜性，並且可對與後續處理步驟整合產生挑戰。例如，像素隔離(pixel isolation; PI)材料及DBR的最頂層可各自係或包括高介電常數材料，該等材料可具有類似的化學組成或可由相同材料形成。在DBR與PI材料之間缺乏化學差異可繼而在控制蝕刻製程方面引入困難，並且可導致在經設計以移除PI材料的蝕刻製程期間移除DBR材料。DBR層經設計及製造以具有精確公差，使得過度蝕刻可以偏移DBR的精確光學厚度並且負面影響LCoS背板的光學效能。
本技術經由用於移除PI材料的改進蝕刻製程來克服此種限制。在一些實施例中，提供晶圓尺度方法以移除隔離材料來定義像素並且顯露像素通孔，同時不過度蝕刻材料及從DBR移除材料。例如，終止層可在DBR及像素通孔上形成作為PI材料的部分，從而形成像素隔離雙層。在一些實施例中，終止層可在特定蝕刻條件下呈現高蝕刻選擇性。在一些實施例中，終止層可用作對金屬或氧的擴散阻障。
定義像素的製程可包括藉由終止層促進的終點反應性離子蝕刻(RIE)操作。在一些實施例中，蝕刻終止層可在移除PI材料期間量測的光學發射光譜學(OES)信號中偵測，此可定義為對可形成DBR及PI材料的高介電常數材料具有選擇性的RIE製程的終點。以此方式，一旦在OES信號中偵測到終點，則可實施第二RIE操作，該操作相比高介電常數材料對終止層材料具有高選擇性，如此可減少DBR的過度蝕刻同時仍顯露像素通孔金屬。如藉由中心到邊緣過度蝕刻增量來量測，製程亦可提供在晶圓尺度上的處理的均勻性。在一些情況下，中心到邊緣過度蝕刻增量可接近DBR層的固有變化性，並且因此在晶圓區域上方可忽略不計。
儘管剩餘揭示內容將常規地辨識利用所揭示技術的具體蝕刻製程，將容易理解系統及方法等效地應用於如可在所描述的腔室中發生的沉積及清潔製程。由此，該技術不應當被認為如此限制為與單獨的蝕刻製程一起使用。在描述根據本技術的示例性製程序列的操作之前，本案將論述可以與本技術一起使用以執行某些移除操作的一個可能系統及腔室。
第1圖圖示了根據實施例的沉積、蝕刻、烘烤，及/或固化腔室的處理系統10的一個實施例的頂部平面圖。第1圖中描繪的工具或處理系統10可含有複數個處理腔室24a-d、移送腔室20、服務腔室26、整合的計量腔室28，及一對負載鎖定腔室16a-b。處理腔室可包括任何數目的結構或元件，以及任何數目的處理腔室或處理腔室的組合。
為了在腔室之中運輸基板，移送腔室20可含有機器人運輸機構22。運輸機構22可具有分別附接到可延伸臂22b的遠端的一對基板運輸葉片22a。葉片22a可用於將獨立基板攜帶到處理腔室並且從處理腔室攜帶獨立基板離開。在操作中，基板運輸葉片之一者（諸如運輸機構22的葉片22a）可從負載鎖定腔室（諸如腔室16a-b）之一者取回基板W，並且將基板W攜帶到處理的第一階段，例如，如下文在腔室24a-d中描述的處理製程。腔室可包括在內以執行所描述的技術的獨立或組合的操作。例如，儘管一或多個腔室可經配置以執行沉積或蝕刻操作，一或多個其他腔室可經配置以執行所描述的預處理操作及/或一或多個後處理操作。本技術涵蓋任何數目的配置，該等配置亦可執行通常在半導體處理中執行的任何數目的額外製造操作。
若佔用了腔室，則機器人可等待直到處理完成並且隨後用一個葉片22a從腔室移除經處理的基板，且可用第二葉片插入新基板。一旦處理了基板，可隨後將該基板移動到處理的第二階段。對於每次移動，運輸機構22通常可具有一個攜帶基板的葉片及用於執行基板交換的一個空葉片。運輸機構22可在每個腔室處等待直到可以完成交換。
一旦處理在處理腔室內完成，運輸機構22可從最後的處理腔室移動基板W並且將基板W運輸到負載鎖定腔室16a-b內的晶匣。基板可從負載鎖定腔室16a-b移動到工廠介面12中。工廠介面12通常可操作以在大氣壓清潔環境中的盒裝載器14a-d與負載鎖定腔室16a-b之間移送基板。例如，在工廠介面12中的清潔環境可通常經由空氣過濾製程（諸如HEPA過濾）提供。工廠介面12亦可包括基板定向器/對準器，該基板定向器/對準器可用於在處理之前適當地對準基板。至少一個基板機器人（諸如機器人18a-b）可在工廠介面12中定位以在工廠介面12內的各個地點/位置之間運輸基板，並且將基板運輸到與之通訊的其他位置。機器人18a-b可經配置以沿著工廠介面12內的軌道系統從工廠介面12的第一端行進到第二端。
處理系統10可進一步包括整合的計量腔室28以提供控制信號，該等控制信號可對在處理腔室中執行的製程的任一者提供適應性控制。整合的計量腔室28可包括各種計量裝置的任一者以量測各種膜性質，諸如厚度、粗糙度、組成，並且計量裝置可進一步能夠以自動方式在真空下表徵光柵參數，諸如關鍵尺寸、側壁角度，及特徵高度。
處理腔室24a-d的每一者可經配置以在製造半導體結構時執行一或多個處理步驟，並且任何數目的處理腔室及處理腔室的組合可在多腔室處理系統10上使用。例如，處理腔室的任一者可經配置以執行多個基板處理操作，該等操作包括任何數目的沉積製程，包括循環層沉積、原子層沉積、化學氣相沉積、物理氣相沉積、以及包括蝕刻、預清潔、預處理、後處理、退火、電漿處理、除氣、定向，及其他基板製程的其他操作。可在腔室的任一者中或在腔室的任何組合中執行的一些特定製程可為金屬沉積、表面清潔及準備、熱退火（諸如快速熱處理），及電漿處理。如將由熟練技術人員容易瞭解的，任何其他製程可類似地在併入到多腔室處理系統10中的特定腔室中執行，包括下文描述的任何製程。
第2圖示出了適用於圖案化在處理腔室100中的基板302上設置的材料層的示例性處理腔室100的示意性橫截面圖。示例性處理腔室100適用於執行圖案化製程，儘管將理解，本技術的態樣可在任何數目的腔室中執行，並且根據本技術的基板支撐件可包括在蝕刻腔室、沉積腔室、處理腔室，或任何其他處理腔室中。電漿處理腔室100可包括定義其中可處理基板的腔室容積101的腔室主體105。腔室主體105可具有與接地126耦合的側壁112及底部118。側壁112可具有襯墊115，用於保護側壁112並且延長在電漿處理腔室100的維護週期之間的時間。腔室主體105及電漿處理腔室100的相關元件的尺寸不受限制並且通常可成比例地大於待在其中處理的基板302的大小。基板大小的實例包括200 mm直徑、250 mm直徑、300 mm直徑及450 mm直徑等等，諸如顯示器或太陽能電池基板。
腔室主體105可支撐腔室蓋組件110以封閉腔室容積101。腔室主體105可由鋁或其他適當材料製造。基板出入埠113可穿過腔室主體105的側壁112形成，從而促進將基板302移送到電漿處理腔室100中並且移送出電漿處理腔室100。出入埠113可與移送腔室及/或如先前描述的基板處理系統的其他腔室耦合。泵送埠145可穿過腔室主體105的側壁112形成並且連接到腔室容積101。泵送裝置可穿過泵送埠145耦合到腔室容積101以抽空及控制處理空間內的壓力。泵送裝置可包括一或多個泵及節流閥。
氣體面板160可藉由氣體管線167與腔室主體105耦合以將處理氣體供應到腔室容積101中。氣體面板160可包括一或多個處理氣體源161、162、163、164並且可額外包括惰性氣體、非反應氣體，及反應氣體，如可用於任何數目的製程。可由氣體面板160提供的處理氣體的實例包括但不限於包括甲烷的含烴氣體、六氟化硫、氯化矽、四氟甲烷、溴化氫、含烴氣體、氬氣、氯氣、氮氣、氦氣，或氧氣，以及任何數目的額外材料。此外，處理氣體可包括含有氮、氯、氟、氧，及氫的氣體，諸如BCl 3、C 2F 4、C 4F 8、C 4F 6、CHF 3、CH 2F 2、CH 3F、NF 3、NH 3、CO 2、SO 2、CO、N 2、NO 2、N 2O，及H 2，以及任何數目的額外前驅物。
閥166可控制來自源161、162、163、164的處理氣體從氣體面板160的流動並且可由控制器165管理。來自氣體面板160的供應到腔室主體105的氣體的流動可包括來自一或多個源的氣體的組合。蓋組件110可包括噴嘴114。噴嘴114可為用於將來自氣體面板160的源161、162、164、163的處理氣體引入腔室容積101中的一或多個埠。在將處理氣體引入電漿處理腔室100中之後，可激勵氣體以形成電漿。天線148（諸如一或多個電感器線圈）可鄰近電漿處理腔室100提供。天線電源供應器142可經由匹配電路141為天線148供電以將能量（諸如射頻(radio frequency;RF)能量）感應耦合到處理氣體，以維持在電漿處理腔室100的腔室容積101中由處理氣體形成的電漿。替代地，或除了天線電源供應器142之外，在基板302之下及/或在基板302之上的處理電極可用於將射頻功率電容耦合到處理氣體以維持腔室容積101內的電漿。電源供應器142的操作可由控制器（諸如控制器165）控制，該控制器亦控制電漿處理腔室100中的其他元件的操作。
基板支撐基座135可在腔室容積101中設置以在處理期間支撐基板302。基板支撐基座135可包括用於在處理期間固持基板302的靜電夾盤122。靜電夾盤(electrostatic chuck; 「ESC」) 122可使用靜電引力來將基板302固持到基板支撐基座135。ESC 122可藉由與匹配電路124整合的RF電源供應器125供電。ESC 122可包括嵌入介電主體內的電極121。電極121可與RF電源供應器125耦合並且可將偏壓提供到ESC 122及安置在基座上的基板302，該偏壓吸引藉由腔室容積101中的處理氣體形成的電漿離子。在基板302的處理期間，RF電源供應器125可循環打開及關閉，或脈衝。ESC 122可具有隔離器128，用於使ESC 122的側壁對電漿的吸引力較小，以延長ESC 122的維護壽命週期。此外，基板支撐基座135可具有陰極襯墊136，用於保護基板支撐基座135的側壁不受電漿氣體影響並且延長在電漿處理腔室100的維護之間的時間。
電極121可與電源150耦合。電源150可將約200伏特至約2000伏特的夾持電壓提供到電極121。電源150亦可包括用於藉由將直流電流引導至電極121用於夾持及去夾持基板302來控制電極121的操作的系統控制器。ESC 122可包括在基座內設置並且連接到電源用於加熱基板的加熱器，而支撐ESC 122的冷卻基座129可包括用於循環熱傳遞流體以維持ESC 122及其上設置的基板302的溫度的導管。ESC 122可經配置以在基板302上製造的裝置的熱預算需要的溫度範圍中執行。例如，取決於所執行的製程，ESC 122可經配置以將基板302維持在約-150℃或更低至約500℃或更高的溫度下。
可提供冷卻基座129以輔助控制基板302的溫度。為了減輕製程漂移及時間，在基板302處於清潔腔室中的整個時間內，基板302的溫度可藉由冷卻基座129維持大體上恆定。在一些實施例中，基板302的溫度可在整個後續清潔製程中維持在約-150℃與約500℃之間的溫度下，儘管可利用任何溫度。覆蓋環130可在ESC 122上並且沿著基板支撐基座135的周邊設置。覆蓋環130可經配置以將蝕刻氣體限制到基板302的暴露頂表面的所要部分，同時使基板支撐基座135的頂表面與電漿處理腔室100內部的電漿環境屏蔽。升舉銷可藉由如先前描述的移送機器人或其他適當移送機構穿過基板支撐基座135選擇性平移以將基板302提升到基板支撐基座135之上來促進接近基板302。
控制器165可用於控制製程序列，從而調節從氣體面板160到電漿處理腔室100中的氣體流動，及其他製程參數。當由CPU執行時，軟體常式將CPU轉換為專用電腦，諸如控制器，該專用電腦可控制電漿處理腔室100，使得製程根據本案執行。軟體常式亦可儲存及/或由第二控制器執行，該第二控制器可與電漿處理腔室100相關聯。
第3圖圖示了根據本技術的一些實施例的在半導體基板上形成像素隔離結構的方法300中的選擇操作。方法300的許多操作可例如在如先前描述的腔室100中執行。方法300可在開始方法之前包括一或多個操作，包括前端處理、沉積、蝕刻、拋光、清潔，或可在所描述的操作之前執行的任何其他操作。方法可包括如圖中指出的多個可選操作，該等操作可能或可能不與根據本技術的方法的一些實施例具體地相關聯。例如，描述許多操作以便提供更廣範疇的結構形成，但該等操作對技術而言不係關鍵的，或可能藉由如將在下文進一步論述的的替代方法論來執行。方法300描述了在第4A圖至第4E圖中示意性圖示的操作，該等操作的說明將結合方法300的操作描述。將理解，第4圖僅示出了部分示意圖，並且基板可含有具有如在圖中示出的態樣以及仍可獲益於本技術的態樣的替代結構態樣的任何數目的半導體區段。方法300可涉及用於開發半導體結構400到特定製造操作的可選操作。
如第4A圖中示出，半導體結構400可表示包含一或多個組成結構的液晶覆矽(LCoS)背板。如所示出，結構400可包括由矽或某種其他半導體基板材料製成或包含矽或某種其他半導體基板材料的基板401，其上可形成LCoS背板的一或多個結構。例如，結構400可包括例如由銅或與半導體處理技術相容的另一金屬形成的底部加襯金屬層403。結構400可進一步包括反射及導電鏡層407，該反射及導電鏡層可為或包括鋁、銅，或適用於提供鏡的另一反射金屬。為了使鏡層407與底部加襯金屬層403電氣絕緣，在形成導電鏡層407之前，間隔材料405可在底部加襯金屬層403之上形成。如所示出，分散式布拉格反射器409 (DBR)可在導電鏡層407之上形成。DBR 409可包括高介電常數及低介電常數介電材料的多個交替層。例如，低介電常數層411可為或包括低介電常數介電材料，諸如氧化矽或有機矽酸鹽玻璃。相比之下，高介電常數層413可為或包括高介電常數介電材料，諸如氧化鉭。為了LCoS裝置中的進一步實施方式，半導體結構可包括像素通孔415。如所示出，像素通孔415可從結構400的上表面417延伸並且接觸底部加襯金屬層403，此可穿過在導電鏡層407及BDR 409中的孔提供在底部加襯金屬層403與上表面417之間的導電路徑。如參考後面的圖式更詳細描述，像素通孔415可為或包括經選擇以適用於下游處理操作（諸如高溫沉積及反應性離子蝕刻）的金屬或耐火材料。
在一些實施例中，DBR 409可形成為使得結構400的上表面417係高介電常數層413。作為說明性實例，DBR 409可形成為使得低介電常數層411接觸導電鏡層407，其上方形成高介電常數層413，並且其後形成成對層，使得上表面417可為高介電常數層413的表面。在一些實施例中，DBR作為反射結構的效能可受到形成上表面417的高介電常數層413的厚度影響。例如，結構400可在400 nm與700 nm之間的可見光譜中的一或多個波長範圍上呈現特性反射率。例如，結構400可在400 nm與450 nm之間呈現厚度依賴的反射率最小值，對應於作為藍色可見的波長範圍。在此種情況下，在指定厚度的10%至50%的範圍中的上部高介電常數層413的厚度變化可導致隨著波長變化的在5%至30%反射率的範圍中的結構400的反射率變化。因此，對上部高介電常數層413的厚度的精確控制可提供數個優點，包括但不限於結構400作為LCoS背板的改進的光學效能，或關於晶圓尺度上的像素隔離特徵的改進的製造一致性，如下文更詳細描述。
於操作305，像素隔離雙層419可在如第4B圖中示出的暴露結構上方形成。如所示出，像素隔離雙層419可至少部分覆蓋BDR 409、像素通孔415，或兩者。像素隔離雙層419可包括終止層421及高介電常數層423。在一些實施例中，高介電常數層423可上覆於終止層421，使得終止層421及高介電常數層423形成覆蓋DBR409及像素通孔415的保形雙層。如上文描述，終止層412可包括在像素隔離雙層419中以促進一或多個改進來定義半導體結構上的像素。例如，終止層421可為或包括蝕刻終止材料。在一些實施例中，例如，當像素通孔415可為或包括非耐火金屬（諸如鋁、鈷，或銅）時，終止層421可為或包括擴散阻障材料。
在一些實施例中，蝕刻終止材料可經選擇以具有組成，藉此當藉由反應性離子蝕刻從表面移除時，蝕刻終止材料可產生特性OES信號。特性OES信號亦可稱為終點信號，並且可與當暴露於相同或類似反應性離子蝕刻製程時藉由高介電常數層423產生的OES信號不同。蝕刻終止材料可為或包括含碳或氮的化合物，包括但不限於碳化矽、氮化矽，或氮碳化矽。在此種情況下，終點信號可包括特性光譜分量，諸如由碳、氮、碳或氮化合物，或藉由蝕刻終止材料產生的其他激發物質產生的峰或帶。
在一些實施例中，例如，當像素通孔415包括金屬（諸如銅、鈷，或鋁）時，擴散阻障材料可為或包括鈦或鉭的氮化物。在半導體處理操作中，此種材料可以係熱穩定的並且可能不與像素通孔415反應。用於半導體結構的其他潛在的擴散阻障材料可為或包括其他二元氮化物，包括但不限於碳化鉭、氮碳化鎢、氮碳化鉭、一或多種以上金屬的氧化物、氮化矽、氮碳化矽，或釕。在一些情況下，取決於半導體操作的一或多種性質，先前提及的材料可在小於3 nm、小於5 nm、小於15 nm，或更大的層厚度處呈現阻障性質。
在形成像素隔離雙層之後，如第4C圖中示出，微影遮罩425可於操作310形成。如所示出，微影遮罩425可在像素隔離雙層419的一部分上方形成。例如，微影遮罩425可在像素隔離雙層419的第一區域上方形成，其中第一區域不覆蓋下方的像素通孔415。微影遮罩425可為或包括對RIE製程呈現抗性的材料，該材料經配置以移除像素隔離雙層419的高介電常數層423及終止層421，諸如四氟甲烷、氟甲烷，或用於RIE移除製程的其他含鹵素氣體。以此方式，如下文描述，微影遮罩425可用於屏蔽像素隔離雙層419的下層以與定義像素的後續移除操作隔離。在一些情況下，微影遮罩425可為或包括材料，包括但不限於金屬、氧化矽、氮化矽，或聚合光阻劑，諸如maN-2410、maN-2403，或maN-2401。
在一些實施例中，形成微影遮罩425可包括多個操作或子製程，包括但不限於沉積、微影、固化、烘烤、蝕刻，或在準備遮罩用於圖案化蝕刻時涉及的其他製程。例如，在金屬遮罩的情況下，方法300可包括濺射或以其他方式將金屬薄膜沉積到像素隔離雙層419的表面上。在另一實例中，在聚合遮罩的情況下，方法300可包括用於製備負遮罩的操作，包括但不限於旋塗、紫外或電子束曝光以引發交聯、移除尚未交聯的材料、固化、烘烤、以及在形成聚合物光阻劑遮罩時涉及的其他製程。操作310可跨整個晶圓應用，藉此微影遮罩425可在操作的單個集合中在晶圓尺度基板上方以多次重複形成。如上文描述，方法300可由此包括跨包括多個半導體結構的晶圓的多個區域形成多個微影遮罩425，作為在單個矽晶圓上定義多個像素的途徑。
在一些實施例中，於操作310形成微影遮罩425可包括高溫，於此高溫下金屬原子在構成半導體結構400的半導體材料中呈現增加的擴散。如上文描述，終止層421可為或包括經選擇以提供對金屬原子的擴散阻障的材料，該等材料可於操作310減少擴散。在一些實施例中，於操作310採用的溫度下的金屬擴散率可用於限制可以由其形成像素通孔415的材料。例如，像素通孔415的材料可為或包括耐火金屬（諸如鎢），或陶瓷材料，以在形成微影遮罩425期間限制擴散或氧化。在一些實施例中，至少部分歸因於耐火金屬及陶瓷材料的較低反射率，為像素通孔415選擇耐火金屬或陶瓷材料可相對於銅或鋁像素通孔415降低結構400的光學效能。以此方式，在高介電常數層423與DBR 409之間提供終止層421可允許在形成像素通孔415時使用非耐火金屬。有利地，非耐火金屬（諸如銅、鈷，或鋁）可改進結構400的光學效能，並且本技術可在蝕刻高介電常數層423期間限制或防止金屬的頂表面的氧化。
在於操作310形成微影遮罩425之後，一或多個移除操作可於操作315執行以形成像素隔離結構427，如第4D圖至第4E圖中示出。操作315可包括暴露DBR 409的上表面並且顯露像素通孔415，藉此定義像素，如第4E圖中示出。移除可受到在先前描述的腔室100中執行的一或多種RIE製程影響，此可允許首先受控各向異性移除高介電常數層423及其次移除終止層421。製程可利用電漿或遠端電漿使用乾式蝕刻製程執行，該電漿或遠端電漿可產生含鹵素的前驅物（諸如，例如，含氟前驅物，或含氯前驅物）的電漿流出物。例如，含鹵素前驅物可為或包括四氟甲烷或氟甲烷。製程亦可在實施例中利用含氫前驅物或在實施例中利用含氧前驅物，該前驅物亦可包括在遠端電漿中或可繞過遠端電漿以在處理區域中與含有自由基鹵素的電漿流出物相互作用。製程在實施例中可在低於約10 Torr下執行，並且在實施例可在低於或約5 Torr下執行。製程在實施例中亦可在低於約100℃的溫度下執行，並且可在低於約50℃下執行。
在一些實施例中，製程可使用氧化物選擇性蝕刻各向異性地移除高介電常數層423，及終止層421的一部分。氧化物選擇性蝕刻可相對於終止層421至少對高介電常數層423具有稍微選擇性地執行。在一些實施例中，氧化物選擇性蝕刻可包括鹵素前驅物，諸如四氟甲烷。以此方式，而非不受到氧化物選擇性蝕刻的影響，終止層421可以與高介電常數層423相比較低的蝕刻速率移除。第二RIE化學物質或操作參數的集合可隨後應用於選擇性移除終止層421，而不從DBR 409或像素通孔415顯著移除材料。例如，為了以大於或約5:1、大於或約10:1、大於或約40:1，或更大的選擇性移除終止層421，可將含氫前驅物引入腔室100。在一些實施例中，含氫前驅物可為或包括，但不限於，氟甲烷。
從第一RIE化學物質到第二RIE化學物質的轉變點可以一或多種方式決定、量測，或偵測。例如，一種途徑可包括藉由電漿中的蝕刻副產物產生的光學發射的光譜量測，如下文更詳細描述。作為另一實例，蝕刻深度可使用平均蝕刻速率估計。在此種情況下，在已經移除高介電常數層423並且不過度蝕刻到DBR 409中之後，終止層421相對於高介電常數層423的減小的蝕刻速率可提供用於切換RIE化學物質的時間窗。在另一實例中，干涉量測技術可於一或多個時間點採用，例如，與脈衝電漿源整合用於漸進量測，以量測隨著時間變化的蝕刻深度。以此方式，可移除高介電常數層423並且可部分移除終止層421，其後RIE化學物質可切換以選擇性移除終止層421而不過度蝕刻到DBR 409中。
第二蝕刻可相對DBR 409的上表面417對終止層421具有選擇性。例如，選擇性可大於或約5:1、大於或約10:1、大於或約40:1、大於或約100:1，或更大，並且可允許移除終止層421，如第4E圖中示出。此外，對於在晶圓尺度上的操作315，包括與第二蝕刻的選擇性耦合的終止層421亦可提供改進的過度蝕刻均勻性及較小的相對過度蝕刻增量值。此外，第二蝕刻的化學物質可包括一或多種氫成分，如上文論述，該等氫成分可包括在內以在第二蝕刻期間限制或防止下層像素通孔材料的氧化。
在一些情況下，過度蝕刻可描述半導體表面特徵（諸如像素隔離結構427）的一或多種特性，藉此量測從形成及移除操作獲得的特徵的尺寸，如藉由異位電子顯微鏡獲得。例如，像素隔離結構427相對於基板401的高度可與DBR 409相對於基板401的高度進行比較以估計過度蝕刻。在一些實施例中，包括像素隔離雙層419的結構400的過度蝕刻可小於5 nm、小於4 nm、小於3 nm、小於2 nm，或小於1 nm。在一些實施例中，包括像素隔離雙層419的結構400的過度蝕刻可小於DBR 409的尺寸的變化性，並且因此，可忽略不計或近似0 nm。
對於晶圓尺度製程，從晶圓上的中心位置到晶圓上的周邊位置的移除製程的不均勻性可負面地影響所得半導體結構的品質。因此，中心到邊緣過度蝕刻增量（其描述了在晶圓尺度上的移除製程的精確性）可從製程均勻性的角度指示改進的移除製程，並且因此可產生在中心位置及周邊位置兩者處具有改進的光學效能的半導體結構。改進的製程均勻性可提供數個優點，諸如改進的每個晶圓的裝置產量、減少的每個裝置的資源需求、減少的浪費，或減少的在製程規模上的資源消耗。
在一些實施例中，本文描述為方法300的部分的技術可導致相對於不具有像素隔離雙層419的方法及結構改進的中心到邊緣的過度蝕刻增量值。例如，沒有像素隔離雙層419的結構的中心到邊緣過度蝕刻增量值可大於5 nm。相比之下，整合像素隔離雙層419的結構的中心到邊緣過度蝕刻增量值可小於5 nm、小於4 nm、小於3 nm、小於2 nm，或小於1 nm。在一些實施例中，整合像素隔離雙層419的結構的中心到邊緣過度蝕刻增量值可小於DBR的尺寸的變化性，並且因此，可忽略不計或近似0 nm。整合像素隔離雙層419的半導體結構400的實施例可提供在移除像素隔離雙層之後的中心厚度的大於或約50%的邊緣厚度，並且可大於或約60 %、大於或約70 %、大於或約80 %、大於或約90 %、大於或約95 %、大於或約99 %，或在一些實施例中邊緣厚度可與中心厚度大體上類似或一致。
如在操作315中，形成像素隔離結構可包括一或多個額外操作以於操作315提供像素隔離雙層419的終點受控移除，如第4D圖至第4E圖中示出。在一些實施例中，操作315可包括操作320，藉此執行第一蝕刻以各向異性地移除高介電常數層423的至少一部分來暴露終止層421的橫向特徵，諸如上表面，同時維持上覆於終止層421並且在微影遮罩425之下的高介電常數層423的部分。
在一些實施例中，操作310可包括於操作325偵測腔室100中的光學發射。在操作325的上下文中，光學發射光譜學(OES)描述了一種用於量測來自電漿中的原子及分子物質的受激發射的技術，藉此在自發的去激發製程期間激發的電漿物質以特性波長發射光。OES技術可以應用於例如藉由相對於校準的標準光譜或模擬光譜的光譜分析來識別組成電漿物質。可實施於操作325的OES量測，同時於操作320執行第一蝕刻。在一些情況下，此可允許漸進量測OES光譜，例如，用於更精確地偵測第一蝕刻製程的終點信號。
在操作320的第一RIE期間，於一或多個時間點收集的OES光譜將提供關於電漿中的激發物質的資訊，該資訊可包括但不限於終止層421、高介電常數層423、DBR 409，或像素通孔415的蝕刻產品。在一些實施例中，當DBR 409及高介電常數層423可為或包括相同的介電材料（諸如氧化鉭）時，OES光譜資訊可針對兩種結構產生相同結果。因此，經由OES量測，DBR 409的上表面417可與高介電常數層423最小程度地不同。相比之下，終止層421（其可為或包括經選擇以產生與高介電常數層423或DBR 409的上表面417的OES光譜高度不同的OES光譜的材料）可在操作315的第一蝕刻製程期間容易地識別。在說明性實例中，包括氧化鉭的高介電常數層423可在RIE電漿中產生激發的鉭及氧物質，該等物質發射一或多個特性波長下的光，光在第一蝕刻製程期間可在OES中偵測到。然而，在其中終止層421可為或包括氮碳化矽的一實例中，終止層421可產生碳、氮、矽激發的物質，該等物質可發射不同特性波長下的光。因此，藉由RIE移除高介電常數層423可容易與藉由OES移除終止層421進行區分。
在一些實施例中，操作315可視情況包括於操作330執行第二蝕刻，以部分移除終止層421並且定義像素429，如第4E圖中示出。操作330可包括改變上文描述的腔室100中的前驅物氣體，以使得第二蝕刻可提供碳選擇性蝕刻或向含碳膜的蝕刻選擇性、對氮化物膜的蝕刻選擇性，或矽選擇性蝕刻。例如，當終止層421為或包括氮碳化矽時，第二蝕刻的前驅物氣體可為或包括含氫前驅物，諸如氟甲烷，並且在一些實施例中可包括氧。操作330可於操作325藉由OES偵測終點信號之後採取。第二蝕刻對終止層421的選擇性可允許形成像素隔離結構427，而對下方的DBR 409具有忽略不計的影響。因此，可減少對結構400的過度蝕刻，並且方法300可提供改進的材料層形成及移除製程的精確性，並且可提供具有改進的光學效能的裝置、在晶圓尺度上的均勻性、以及其他益處，包括但不限於減少的環境影響及改進的製程效率。
在前述描述中，出於解釋的目的，已經闡述數個細節以便提供對本技術的各個實施例的理解。然而，熟習此項技術者將顯而易見，可在沒有此等細節中的一些細節的情況下或具有額外細節的情況下實踐某些實施例。
在已揭示若干實施例的情況下，熟習此項技術者將認識到可使用各種修改、替代構造，及等效者而不脫離實施例的精神。此外，尚未描述多種熟知製程及元素，以便避免不必要地混淆本技術。由此，以上描述不應當被認為限制技術的範疇。
在提供值範圍的情況下，將理解除非上下文另外明確指出，亦具體地揭示每個中介值到在彼範圍的上限與下限之間的下限單位的最小分數。涵蓋在任何提及值或在所提及範圍中未提及的中介值與在所提及範圍中的任何其他提及值或中介值之間的任何較窄範圍。彼等較小範圍的上限及下限可獨立地包括或排除在範圍中，並且每個範圍（其中任一限值、無一限值，或兩個限值包括在較小範圍中）亦在技術內涵蓋，屬於在所提及範圍中任何具體排除的限值。在所提及範圍包括一或兩個限值的情況下，排除彼等包括的限值的任一個或兩個的範圍亦包括在內。
如在本文及隨附申請專利範圍中使用，除非上下文另外明確指出，否則單數形式「一(a)」、「一(an)」，及「該(the)」包括複數參考。因此，例如，提及「一層」包括複數個此種層，並且提及「該前驅物」包括提及一或多個前驅物及熟習此項技術者已知的其等效物等等。
此外，當在此說明書及以下申請專利範圍中使用時，詞語「包含(comprise(s))」、「包含(comprising)」、「含有(contain(s))」、「含有(containing)」、「包括(include(s))」，及「包括(including)」意欲規定存在所提及的特徵、整數、元件，或操作，但該等詞語不排除存在或添加一或多個其他特徵、整數、元件、操作、動作或群組。
10:處理系統 12:工廠介面 14a:盒裝載器 14b:盒裝載器 14c:盒裝載器 14d:盒裝載器 16a:負載鎖定腔室 16b:負載鎖定腔室 18a:機器人 18b:機器人 20:移送腔室 22:機器人運輸機構 22a:基板運輸葉片 22b:可延伸臂 24a:處理腔室 24b:處理腔室 24c:處理腔室 24d:處理腔室 26:服務腔室 28:計量腔室 100:處理腔室 101:腔室容積 105:腔室主體 110:腔室蓋組件 112:側壁 113:基板出入埠 114:噴嘴 115:襯墊 118:底部 121:電極 122:靜電夾盤 124:匹配電路 125:RF電源供應器 126:接地 128:隔離器 129:冷卻基座 130:覆蓋環 135:基板支撐基座 136:陰極襯墊 141:匹配電路 142:電源供應器 145:泵送埠 148:天線 150:電源 160:氣體面板 161:處理氣體源 162:處理氣體源 163:處理氣體源 164:處理氣體源 165:控制器 166:閥 167:氣體管線 300:方法 302:基板 305:操作 310:操作 315:操作 320:操作 325:操作 330:操作 400:半導體結構 401:基板 403:底部加襯金屬層 405:間隔材料 407:鏡層 409:分散式布拉格反射器 411:低介電常數層 413:高介電常數層 415:像素通孔 417:上表面 419:像素隔離雙層 421:終止層 423:高介電常數層 425:微影遮罩 427:像素隔離結構 429:像素 W:基板
第1圖圖示了根據本技術的一些實施例的示例性處理系統的示意性頂部平面圖。
第2圖圖示了根據本技術的一些實施例的示例性處理系統的示意性橫截面圖。
第3圖圖示了根據本技術的一些實施例的在半導體基板上形成像素隔離結構的方法中的經選擇操作。
第4A圖至第4E圖圖示了根據本技術的一些實施例的其上正執行經選擇操作的基板材料的示意性橫截面圖。
包括若干附圖作為示意圖。應將理解，附圖係出於說明目的，並且除非特別聲明為按比例，否則不認為該等附圖係按比例的。此外，作為示意圖，提供該等附圖以幫助理解，並且與現實表示相比附圖可能不包括所有態樣或資訊，並且出於說明目的可包括誇示的材料。
在附圖中，類似元件及/或特徵可具有相同的元件符號。另外，相同類型的各個元件可藉由在元件符號之後跟有在類似元件之間進行區分的字母來進行區分。若在本說明書中僅使用第一元件符號，則本說明適用於具有相同第一元件符號的類似元件的任一者，而與字母無關。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:方法
305:操作
310:操作
315:操作
320:操作
325:操作
330:操作

Claims (20)

  1. 一種在一半導體基板上形成一像素隔離結構的方法，該方法包含以下步驟： 在該半導體基板上形成一像素隔離雙層，該像素隔離雙層包含上覆於一終止層的一高介電常數層； 在該像素隔離雙層的一第一區域上形成一微影遮罩；以及 蝕刻該第一區域外部的該像素隔離雙層以顯露該半導體基板並且形成該像素隔離結構。
  2. 如請求項1所述之方法，其中該半導體基板包含一液晶覆矽(LCoS)背板。
  3. 如請求項1所述之方法，其中該終止層包含一蝕刻終止材料，該蝕刻終止材料經選擇以在該蝕刻該像素隔離雙層期間產生與該高介電常數層的一光學發射光譜學(OES)信號不同的該蝕刻終止材料的一OES信號。
  4. 如請求項1所述之方法，其中該終止層包含氮碳化矽。
  5. 如請求項1所述之方法，其中蝕刻該像素隔離雙層之步驟包含以下步驟： 用一第一蝕刻製程蝕刻該像素隔離雙層； 偵測藉由蝕刻該終止層產生的該終止層的一OES信號；以及 用一第二蝕刻製程蝕刻該終止層，該第二蝕刻製程相對該高介電常數層對該終止層具有選擇性。
  6. 如請求項1所述之方法，其中該終止層包含一擴散阻障材料，該擴散阻障材料經選擇以提供在蝕刻該像素隔離雙層時對氧擴散到該半導體基板中的一阻障，並且提供在形成該微影遮罩時對原子從該半導體基板擴散到該高介電常數層中的一阻障。
  7. 如請求項6所述之方法，其中蝕刻該像素隔離雙層之步驟顯露包含銅的一像素通孔。
  8. 一種半導體結構，包含： 一半導體基板； 一終止層，在該半導體基板的一第一區域之上； 一高介電常數層，在該終止層之上；以及 一微影遮罩，在該高介電常數層之上。
  9. 如請求項8所述之半導體結構，其中該終止層包含一蝕刻終止材料，該蝕刻終止材料經選擇以在該終止層的一反應性離子蝕刻製程期間產生與該高介電常數層的一光學發射光譜學(OES)信號不同的該終止層的一OES信號。
  10. 如請求項8所述之半導體結構，其中該終止層包含氮碳化矽。
  11. 如請求項8所述之半導體結構，其中該半導體基板包含一液晶覆矽(LCoS)背板。
  12. 如請求項8所述之半導體結構，其中該半導體基板包含一鎢像素通孔。
  13. 如請求項8所述之半導體結構，其中該高介電常數層包含氧化鉭。
  14. 如請求項8所述之半導體結構，其中該半導體結構呈現大於或約80%的一中心厚度的一邊緣厚度。
  15. 一種半導體結構，包含： 一半導體基板，包含一像素通孔；以及 一像素隔離雙層，包含： 一阻障層，上覆於該半導體基板；以及 一高介電常數層，上覆於該阻障層。
  16. 如請求項15所述之半導體結構，其中該像素通孔包含一非耐火金屬。
  17. 如請求項15所述之半導體結構，其中該像素通孔包含鋁或銅。
  18. 如請求項15所述之半導體結構，其中該阻障層包含一材料，該材料經選擇以提供在一反應性離子蝕刻製程期間對氧擴散到該像素通孔中的一阻障並且提供在一沉積製程期間對原子從該像素通孔擴散到該高介電常數層中的一阻障。
  19. 如請求項15所述之半導體結構，其中該阻障層包含氮化鉭。
  20. 如請求項15所述之半導體結構，其中該高介電常數層包含氧化鉭。
TW110143155A 2020-11-20 2021-11-19 半導體基板上形成像素隔離結構的方法及半導體結構 TWI791328B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/100,400 US20220163834A1 (en) 2020-11-20 2020-11-20 Structure and method of bi-layer pixel isolation in advanced lcos back-plane
US17/100,400 2020-11-20

Publications (2)

Publication Number Publication Date
TW202235977A true TW202235977A (zh) 2022-09-16
TWI791328B TWI791328B (zh) 2023-02-01

Family

ID=81657015

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110143155A TWI791328B (zh) 2020-11-20 2021-11-19 半導體基板上形成像素隔離結構的方法及半導體結構

Country Status (3)

Country Link
US (1) US20220163834A1 (zh)
TW (1) TWI791328B (zh)
WO (1) WO2022109046A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11880052B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of mirror grounding in LCoS devices
US11586067B2 (en) 2020-11-20 2023-02-21 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having robust pixel via metallization
US11881539B2 (en) * 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US11908678B2 (en) * 2021-01-14 2024-02-20 Applied Materials, Inc. Method of CMP integration for improved optical uniformity in advanced LCOS back-plane

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279234B2 (ja) * 1997-10-27 2002-04-30 キヤノン株式会社 半導体装置の製造方法
US6333519B1 (en) * 1998-08-12 2001-12-25 Canon Kabushiki Kaisha Semiconductor apparatus process for production thereof and liquid crystal apparatus
US6008876A (en) * 1998-12-03 1999-12-28 National Semiconductor Corporation Polished self-aligned pixel for a liquid crystal silicon light valve
US6649517B2 (en) * 2001-05-18 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Copper metal structure for the reduction of intra-metal capacitance
JP2007193200A (ja) * 2006-01-20 2007-08-02 Fujitsu Ltd 半導体装置の製造方法及び反射型液晶表示装置の製造方法
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
CN101866083B (zh) * 2009-04-14 2012-05-23 中芯国际集成电路制造(上海)有限公司 微反射镜层、硅基液晶显示装置及其制作方法
JP2012078459A (ja) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 反射型液晶表示装置、アクティブマトリックス反射基板、及びその製造方法
US8659727B2 (en) * 2011-07-27 2014-02-25 Citizen Finetech Miyota Co., Ltd. Barriers for reflective pixel electrodes of display devices and methods
US10090167B2 (en) * 2014-10-15 2018-10-02 Taiwan Semiconductor Manufacturing Company Semiconductor device and method of forming same
US10566232B2 (en) * 2017-05-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post-etch treatment of an electrically conductive feature

Also Published As

Publication number Publication date
WO2022109046A1 (en) 2022-05-27
US20220163834A1 (en) 2022-05-26
TWI791328B (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
TWI791328B (zh) 半導體基板上形成像素隔離結構的方法及半導體結構
KR100808694B1 (ko) 포토마스크 제조의 프로세스 통합을 위한 클러스터 툴 및 방법
KR101114131B1 (ko) 듀얼 주파수 바이어스를 갖는 화학적 기상 증착 챔버 및이를 이용하여 포토마스크를 제조하기 위한 방법
CN106169415B (zh) 用于多图案化应用的光调谐硬掩模
US6893893B2 (en) Method of preventing short circuits in magnetic film stacks
US8216485B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US9911607B2 (en) Method of processing target object
TWI811856B (zh) 半導體結構及在其中形成反射像素材料的方法
TWI692029B (zh) 電漿處理方法
JP2004527906A (ja) 非反射性有機コーティング層をエッチングする方法
TWI813075B (zh) 具有強健像素通孔金屬化的先進lcos背板之結構及方法
TWI821795B (zh) Lcos元件中之鏡接地的結構與方法
WO2009079285A1 (en) Silicon carbide focus ring for plasma etching system
US11573452B2 (en) Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes
KR100967458B1 (ko) 에칭 방법 및 에칭 장치
TW202234585A (zh) 用於改善高階矽基液晶背板中光學一致性的化學機械研磨積體電路方法
KR20220022458A (ko) 산소 펄싱을 이용하여 구조들을 에칭하기 위한 방법들
US20090206053A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP4128365B2 (ja) エッチング方法及びエッチング装置
TWI803297B (zh) 遮罩材料之電漿蝕刻
KR20220124637A (ko) 선택적 배리어 금속 에칭