TWI821795B - Lcos元件中之鏡接地的結構與方法 - Google Patents

Lcos元件中之鏡接地的結構與方法 Download PDF

Info

Publication number
TWI821795B
TWI821795B TW110143189A TW110143189A TWI821795B TW I821795 B TWI821795 B TW I821795B TW 110143189 A TW110143189 A TW 110143189A TW 110143189 A TW110143189 A TW 110143189A TW I821795 B TWI821795 B TW I821795B
Authority
TW
Taiwan
Prior art keywords
layer
mirror layer
mirror
metal
substrate
Prior art date
Application number
TW110143189A
Other languages
English (en)
Other versions
TW202235978A (zh
Inventor
于瀾
班傑明Ｄ 布里格斯
泰勒 雪伍德
拉格夫 司里尼瓦桑
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202235978A publication Critical patent/TW202235978A/zh
Application granted granted Critical
Publication of TWI821795B publication Critical patent/TWI821795B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/08—Mirrors
    • G02B5/0808—Mirrors having a single reflecting layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/30—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 grating
    • G02F2201/307—Reflective grating, i.e. Bragg grating

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Aerials With Secondary Devices (AREA)

Abstract

處理方法可經執行以在半導體基板上形成接地鏡結構。方法可包括顯露金屬層。金屬層可下伏於間隔層。金屬層可藉由乾式蝕刻製程顯露。方法可包括形成上覆於間隔層及金屬層的鏡層。鏡層可接觸金屬層。方法亦可包括形成上覆於鏡層的一部分的氧化物夾雜。鏡層的部分可在間隔層外部。

Description

LCOS元件中之鏡接地的結構與方法
本申請案主張於2020年11月20日申請並且標題為「STRUCTURE AND METHOD OF MIRROR GROUNDING IN LCOS DEVICES」的美國非臨時申請案第17/100,416號的權益及優先權。本技術係關於以下申請案，其等全部同時於2020年11月20日申請並且標題為：「STRUCTURE AND METHOD OF ADVANCED LCOS BACK-PLANE HAVING HIGHLY REFLECTIVE PIXEL VIA METALLIZATION」(US 17/100,402)、「STRUCTURE AND METHOD OF ADVANCED LCOS BACK-PLANE HAVING ROBUST PIXEL VIA METALLIZATION」(US 17/100,407)、「STRUCTURE AND METHOD OF BI-LAYER PIXEL ISOLATION IN ADVANCED LCOS BACK-PLANE」(US 17/100,400)、及「METHOD FOR LCOS DBR MULTLAYER STACK PROTECTION VIA SACRIFICIAL HARDMASK FOR RIE AND CMP PROCESSES」(US 17/100,422)。本技術亦關於2021年1月14日申請的「METHOD OF CMP INTEGRATION FOR IMPROVED OPTICAL UNIFORMITY IN ADVANCED LCOS BACKPLANE」（US 17/149,399）。此等申請案的每一者的全部內容出於所有目的藉由引用方式併入本文中。
本技術係關於半導體系統、製程，及設備。更具體而言，本技術係關於用於在半導體基板上形成及蝕刻材料層的製程及系統。
先進的液晶覆矽(liquid crystal on silicon; LCoS)元件可能由在基板表面上產生複雜圖案化的材料層的製程來製成。在基板上產生圖案化材料需要用於移除暴露材料的受控方法。出於各種目的使用化學蝕刻，包括將光阻劑中的圖案轉移到下層中、薄化層或薄化已經在表面上存在的特徵的橫向尺寸。通常期望具有與蝕刻一種材料相比更快速地蝕刻另一種材料的蝕刻製程，從而促進例如圖案轉移製程或單個材料移除。認為此蝕刻製程對第一材料具有選擇性。由於材料、電路及製程的多樣性，已經開發對各種材料具有選擇性的蝕刻製程。
多層LCoS結構（諸如併入有分散式布拉格反射器(Bragg reflector; DBR)的彼等結構）可在LCoS像素的高頻切換期間累積電荷。例如，插入金屬接觸層與DBR之間的浮動導電鏡可形成表面電荷，該表面電荷可導致屏蔽效應。此屏蔽效應可減少施加到LCoS結構的液晶層的電壓，並且可引起電壓鎖定，描述了藉此液晶層對顯示控制信號無回應的狀況。在顯示系統中，LCoS元件可包括共享共用鏡層的獨立可定址像素的陣列，其對包括限制電壓鎖定而不損害像素的操作或顯示器的光學效能的結構產生挑戰。因此，期望限制在LCoS結構內的電荷累積的途徑來用於減少電壓鎖定。
因此，存在對可以用於產生高品質元件及結構的經改進系統及方法的需要。本技術解決了該等及其他需要。
處理方法可執行以在半導體基板上形成接地鏡結構。方法可包括顯露金屬層。金屬層可下伏於間隔層。金屬層可藉由乾式蝕刻製程顯露。方法可包括形成上覆於間隔層及金屬層的鏡層。鏡層可接觸金屬層。方法亦可包括形成上覆於鏡層的一部分的氧化物夾雜。鏡層的部分可在間隔層外部。
在一些實施例中，鏡層可形成與金屬層的導電觸點。在一些實施例中，顯露金屬層可包括形成上覆於間隔層的微影遮罩。微影遮罩可包括窗。顯露金屬層亦可包括穿過窗蝕刻溝槽。溝槽可具有延伸到金屬層的傾斜側壁。在一些實施例中，形成鏡層可包括沉積上覆於間隔層及溝槽的金屬的保形塗層。溝槽的底板可藉由金屬層形成。在一些實施例中，形成氧化物夾雜可包括形成氧化物層。氧化物層可與鏡層保形。形成氧化物夾雜亦可包括移除氧化物層的一部分以顯露鏡層。氧化物層的部分可在溝槽外部。在一些實施例中，形成氧化物夾雜可包括在鏡層上方流動正矽酸四乙酯。形成氧化物夾雜可包括在鏡層上由正矽酸四乙酯形成氧化矽層。形成氧化物夾雜亦可包括移除氧化矽層的一部分。移除氧化矽層的部分可顯露溝槽外部的鏡層。在一些實施例中，氧化物夾雜可為第一氧化物夾雜，並且方法可包括穿過鏡層蝕刻通孔。方法可包括用第二氧化物夾雜填充通孔。方法可包括形成上覆於鏡層及氧化物夾雜的分散式布拉格反射器(DBR)。方法可包括穿過DBR、第二氧化物夾雜，及間隔層蝕刻第二通孔。方法亦可包括用金屬填充第二通孔。
本技術亦涵蓋包括半導體基板的半導體結構。結構可包括上覆於半導體基板的金屬層。結構可包括定義通孔的間隔層。通孔可藉由延伸到金屬層的傾斜側壁表徵。通孔可藉由包含金屬層的上表面的底板表徵。結構可包括在間隔層、側壁，及底板之上的鏡層。鏡層可在通孔的位置處定義凹陷。結構亦可包括填充凹陷的氧化物夾雜。
在一些實施例中，鏡層可包括鋁。氧化物夾雜可為或包括氧化物材料。氧化物夾雜可為或包括氧化矽。在一些實施例中，傾斜側壁可為第一傾斜側壁。通孔可藉由朝向金屬層延伸的第二傾斜側壁表徵。通孔可朝向金屬層漸縮。在一些實施例中，通孔可為第一通孔，氧化物夾雜可為第一氧化物夾雜，並且結構可包括在鏡層中形成的第二通孔。第二通孔可橫向於第一通孔形成。結構亦可包括填充第二通孔的第二氧化物夾雜。第二氧化物夾雜及第一氧化物夾雜可為或包括氧化物材料。在一些實施例中，結構可包括上覆於鏡層及氧化物夾雜的分散式布拉格反射器(DBR)。結構亦可包括在DBR的上表面與金屬層之間延伸的金屬像素通孔。金屬像素通孔可與鏡層電氣隔離。
本技術亦涵蓋包括半導體基板的半導體結構。結構可包括上覆於半導體基板的金屬層。結構可包括上覆於金屬層的間隔層。結構可包括上覆於間隔層的鏡層。結構可包括穿過間隔層及鏡層形成的金屬像素通孔。金屬像素通孔可與鏡層電氣接觸。
在一些實施例中，金屬像素通孔可在金屬像素通孔的側壁處與鏡層電氣接觸。金屬像素通孔可與金屬層電氣接觸。鏡層可為或包括非耐火金屬。鏡層可為或包括鋁。結構可包括上覆於鏡層的分散式布拉格反射器(DBR)。金屬像素通孔可穿過DBR延伸到DBR的上表面。
此種技術可提供優於習知系統及技術的數個益處。例如，本技術的實施例可呈現減少的屏蔽效應及關於在顯示器尺度上的電壓鎖定的改進效能。結合下文描述及附圖更詳細描述此等及其他實施例，連同眾多其優點及特徵。
本技術包括用於液晶覆矽(LCoS)背板元件的半導體處理的系統及元件。構建有嵌入的分散式布拉格反射器(DBR)的半導體結構可相對於液晶顯示器的其他反射背板結構具有顯著增強的光學效能，用於增加顯示器亮度及降低功率消耗。在LCoS背板中併入DBR層可能向製造製程增加複雜性，並且對於操作經歷液晶狀態的高頻切換的可定址像素可產生挑戰。例如，在藉由LCoS背板中的金屬接觸層提供的施加電壓下，像素中的液晶層可從不透明轉變為透明，或反之亦然。
上覆於金屬接觸層的反射金屬鏡層可包括在內以改進LCoS背板的光學效能。在操作期間，可將多達10-20 V的電壓施加到液晶層。儘管在不透明與透明狀態之間切換，金屬鏡層可形成表面電荷。累積的電荷可繼而導致屏蔽效應，該屏蔽效應減小施加到液晶層的電壓。此屏蔽效應亦可引起電壓鎖定，藉此LCoS結構對電壓切換無回應。
在顯示系統中，LCoS元件可包括共享共用鏡層的多個獨立可定址像素。共用鏡層可對包括限制電壓鎖定而不損害構成像素的操作的結構提出挑戰。另一挑戰可藉由整合結構而不損害顯示器的光學效能來提出。因此，期望減少LCoS結構內的電荷累積的途徑用於減少電壓鎖定。
本技術經由LCoS背板中的改進的鏡結構克服了此種限制。在一些實施例中，提供晶圓尺度方法以使LCoS結構中的鏡層接地，而不負面影響鏡層、上覆DBR，或LCoS顯示系統的效能。例如，在LCoS背板製造期間，導電觸點可在鏡層與金屬接觸層之間形成。在一些實施例中，導電觸點可在沉積DBR之前形成並且可保持金屬像素通孔的隔離。在一些實施例中，在DBR已經在鏡層上形成之後，導電觸點可藉由在金屬像素通孔的側壁上使鏡層接觸金屬像素通孔來形成。
形成導電觸點的製程可包括蝕刻半導體基板的一或多層。在一些實施例中，蝕刻介電層可形成溝槽的傾斜側壁，該傾斜側壁延伸到金屬接觸層。以此方式，包括導電金屬（諸如鋁）的鏡層可在介電層、傾斜側壁，及金屬接觸層上沉積為保形層。為了減少藉由鏡層的表面的不連續性導致的對DBR效能的潛在影響，藉由溝槽形成的鏡層中的凹陷可由氧化物材料填充。在一些實施例中，鏡層可跨多個像素形成為連續層。因此，製程可應用於晶圓上的選擇位置，藉此在鏡與金屬接觸層之間形成多個接觸點而不影響可定址像素結構的陣列的製造。因此接地的鏡層可呈現降低的屏蔽效應及關於在顯示器尺度上的電壓鎖定的改進效能，並且可呈現對顯示器的光學效能的有限影響。
儘管剩餘揭示內容將常規地辨識利用所揭示技術的具體蝕刻製程，將容易理解系統及方法等效地應用於如可在所描述的腔室中發生的沉積及清潔製程。由此，該技術不應當被認為如此限制為與單獨的蝕刻製程一起使用。在描述根據本技術的示例性製程序列的操作之前，本案將論述可以與本技術一起使用以執行某些移除操作的一個可能系統及腔室。
第1圖圖示了根據實施例的沉積、蝕刻、烘烤，及/或固化腔室的處理系統10的一個實施例的頂部平面圖。第1圖中描繪的工具或處理系統10可含有複數個處理腔室24a-d、移送腔室20、服務腔室26、整合的計量腔室28，及一對裝載閘腔室16a-b。處理腔室可包括任何數目的結構或元件，以及任何數目的處理腔室或處理腔室的組合。
為了在腔室之中運輸基板，移送腔室20可含有機器人運輸機構22。運輸機構22可具有分別附接到可延伸臂22b的遠端的一對基板運輸葉片22a。葉片22a可用於將獨立基板攜帶到處理腔室並且從處理腔室攜帶獨立基板離開。在操作中，基板運輸葉片之一者（諸如運輸機構22的葉片22a）可從裝載閘腔室（諸如腔室16a-b）之一者取回基板W，並且將基板W攜帶到處理的第一階段，例如，如下文在腔室24a-d中描述的處理製程。腔室可包括在內以執行所描述的技術的獨立或組合的操作。例如，儘管一或多個腔室可經配置以執行沉積或蝕刻操作，一或多個其他腔室可經配置以執行所描述的預處理操作及/或一或多個後處理操作。本技術涵蓋任何數目的配置，該等配置亦可執行通常在半導體處理中執行的任何數目的額外製造操作。
若佔用了腔室，則機器人可等待直到處理完成並且隨後用一個葉片22a從腔室移除經處理的基板，且可用第二葉片插入新基板。一旦處理了基板，可隨後將該基板移動到處理的第二階段。對於每次移動，運輸機構22通常可具有一個攜帶基板的葉片及用於執行基板交換的一個空葉片。運輸機構22可在每個腔室處等待直到可以完成交換。
一旦處理在處理腔室內完成，運輸機構22可從最後的處理腔室移動基板W並且將基板W運輸到裝載閘腔室16a-b內的晶匣。基板可從裝載閘腔室16a-b移動到工廠介面12中。工廠介面12通常可操作以在大氣壓清潔環境中的盒裝載器14a-d與裝載閘腔室16a-b之間移送基板。例如，在工廠介面12中的清潔環境可通常經由空氣過濾製程（諸如HEPA過濾）提供。工廠介面12亦可包括基板定向器/對準器，該基板定向器/對準器可用於在處理之前適當地對準基板。至少一個基板機器人（諸如機器人18a-b）可在工廠介面12中定位以在工廠介面12內的各個地點/位置之間運輸基板，並且將基板運輸到與之通訊的其他位置。機器人18a-b可經配置以沿著工廠介面12內的軌道系統從工廠介面12的第一端行進到第二端。
處理系統10可進一步包括整合的計量腔室28以提供控制信號，該等控制信號可對在處理腔室中執行的製程的任一者提供適應性控制。整合的計量腔室28可包括各種計量元件的任一者以量測各種膜性質，諸如厚度、粗糙度、組成，並且計量元件可進一步能夠以自動方式在真空下表徵光柵參數，諸如關鍵尺寸、側壁角度，及特徵高度。
處理腔室24a-d的每一者可經配置以在製造半導體結構時執行一或多個處理步驟，並且任何數目的處理腔室及處理腔室的組合可在多腔室處理系統10上使用。例如，處理腔室的任一者可經配置以執行多個基板處理操作，該等操作包括任何數目的沉積製程，包括循環層沉積、原子層沉積、化學氣相沉積、物理氣相沉積、以及包括蝕刻、預清潔、預處理、後處理、退火、電漿處理、除氣、定向，及其他基板製程的其他操作。可在腔室的任一者中或在腔室的任何組合中執行的一些特定製程可為金屬沉積、表面清潔及準備、熱退火（諸如快速熱處理），及電漿處理。如將由熟練技術人員容易瞭解的，任何其他製程可類似地在整合到多腔室處理系統10中的特定腔室中執行，包括下文描述的任何製程。
第2圖示出了適用於圖案化在處理腔室100中的基板302上設置的材料層的示例性處理腔室的示意性橫截面圖。示例性處理腔室100適用於執行圖案化製程，儘管將理解，本技術的態樣可在任何數目的腔室中執行，並且根據本技術的基板支撐件可包括在蝕刻腔室、沉積腔室、處理腔室，或任何其他處理腔室中。電漿處理腔室100可包括定義其中可處理基板的腔室容積101的腔室主體105。腔室主體105可具有與接地126耦合的側壁112及底部118。側壁112可具有襯墊115，用於保護側壁112並且延長在電漿處理腔室100的維護週期之間的時間。腔室主體105及電漿處理腔室100的相關元件的尺寸不受限制並且通常可成比例地大於待在其中處理的基板302的大小。基板大小的實例包括200 mm直徑、250 mm直徑、300 mm直徑及450 mm直徑等等，諸如顯示器或太陽能電池基板。
腔室主體105可支撐腔室蓋組件110以封閉腔室容積101。腔室主體105可由鋁或其他適當材料製造。基板出入埠113可穿過腔室主體105的側壁112形成，從而促進將基板302移送到電漿處理腔室100中並且移送出電漿處理腔室100。出入埠113可與移送腔室及/或如先前描述的基板處理系統的其他腔室耦合。泵送埠145可穿過腔室主體105的側壁112形成並且連接到腔室容積101。泵送元件可穿過泵送埠145耦合到腔室容積101以抽空及控制處理空間內的壓力。泵送元件可包括一或多個泵及節流閥。
氣體面板160可藉由氣體管線167與腔室主體105耦合以將處理氣體供應到腔室容積101中。氣體面板160可包括一或多個處理氣體源161、162、163、164並且可額外包括惰性氣體、非反應氣體，及反應氣體，如可用於任何數目的製程。可由氣體面板160提供的處理氣體的實例包括但不限於包括甲烷的含烴氣體、六氟化硫、氯化矽、四氟甲烷、溴化氫、含烴氣體、氬氣、氯氣、氮氣、氦氣，或氧氣，以及任何數目的額外材料。此外，處理氣體可包括含有氮、氯、氟、氧，及氫的氣體，諸如BCl 3、C 2F 4、C 4F 8、C 4F 6、CHF 3、CH 2F 2、CH 3F、NF 3、NH 3、CO 2、SO 2、CO、N 2、NO 2、N 2O，及H 2，以及任何數目的額外前驅物。
閥166可控制來自源161、162、163、164的處理氣體從氣體面板160的流動並且可由控制器165管理。來自氣體面板160的供應到腔室主體105的氣體的流動可包括來自一或多個源的氣體的組合。蓋組件110可包括噴嘴114。噴嘴114可為用於將來自氣體面板160的源161、162、164、163的處理氣體引入腔室容積101中的一或多個埠。在將處理氣體引入電漿處理腔室100中之後，可激勵氣體以形成電漿。天線148（諸如一或多個電感器線圈）可鄰近電漿處理腔室100提供。天線電源供應器142可經由匹配電路141為天線148供電以將能量（諸如射頻(radio frequency; RF)能量）感應耦合到處理氣體，以維持在電漿處理腔室100的腔室容積101中由處理氣體形成的電漿。替代地，或除了天線電源供應器142之外，在基板302之下及/或在基板302之上的處理電極可用於將射頻功率電容耦合到處理氣體以維持腔室容積101內的電漿。電源供應器142的操作可由控制器（諸如控制器165）控制，該控制器亦控制電漿處理腔室100中的其他元件的操作。
基板支撐基座135可在腔室容積101中設置以在處理期間支撐基板302。基板支撐基座135可包括用於在處理期間固持基板302的靜電夾盤122。靜電夾盤(electrostatic chuck; 「ESC」) 122可使用靜電引力來將基板302固持到基板支撐基座135。ESC 122可藉由與匹配電路124整合的RF電源供應器125供電。ESC 122可包括嵌入介電主體內的電極121。電極121可與RF電源供應器125耦合並且可將偏壓提供到ESC 122及安置在基座上的基板302，該偏壓吸引藉由腔室容積101中的處理氣體形成的電漿離子。在基板302的處理期間，RF電源供應器125可循環打開及關閉，或脈衝。ESC 122可具有隔離器128，用於使ESC 122的側壁對電漿的吸引力較小，以延長ESC 122的維護壽命週期。此外，基板支撐基座135可具有陰極襯墊136，用於保護基板支撐基座135的側壁不受電漿氣體影響並且延長在電漿處理腔室100的維護之間的時間。
電極121可與電源150耦合。電源150可將約200伏特至約2000伏特的夾持電壓提供到電極121。電源150亦可包括用於藉由將直流電流引導至電極121用於夾持及去夾持基板302來控制電極121的操作的系統控制器。ESC 122可包括在基座內設置並且連接到電源用於加熱基板的加熱器，而支撐ESC 122的冷卻基座129可包括用於循環熱傳遞流體以維持ESC 122及其上設置的基板302的溫度的導管。ESC 122可經配置以在基板302上製造的元件的熱預算需要的溫度範圍中執行。例如，取決於所執行的製程，ESC 122可經配置以將基板302維持在約-150℃或更低至約500℃或更高的溫度下。
可提供冷卻基座129以輔助控制基板302的溫度。為了減輕製程漂移及時間，在基板302處於清潔腔室中的整個時間內，基板302的溫度可藉由冷卻基座129維持大體上恆定。在一些實施例中，基板302的溫度可在整個後續清潔製程中維持在約-150℃與約500℃之間的溫度下，儘管可利用任何溫度。覆蓋環130可在ESC 122上並且沿著基板支撐基座135的周邊設置。覆蓋環130可經配置以將蝕刻氣體限制到基板302的暴露頂表面的所要部分，同時屏蔽基板支撐基座135的頂表面以隔離電漿處理腔室100內部的電漿環境。升舉銷可藉由如先前描述的移送機器人或其他適當移送機制穿過基板支撐基座135選擇性平移以將基板302提升到基板支撐基座135之上以促進接近基板302。
控制器165可用於控制製程序列，從而調節從氣體面板160到電漿處理腔室100中的氣體流動，及其他製程參數。當由CPU執行時，軟體常式將CPU轉換為專用電腦，諸如控制器，該專用電腦可控制電漿處理腔室100，使得製程根據本案執行。軟體常式亦可儲存及/或由第二控制器執行，該第二控制器可與電漿處理腔室100相關聯。
第3圖圖示了根據本技術的一些實施例的在半導體基板上形成接地鏡結構的方法300中的選擇操作。方法300的許多操作可例如在如先前描述的腔室100中執行。方法300可在開始方法之前包括一或多個操作，包括前端處理、沉積、蝕刻、拋光、清潔，或可在所描述的操作之前執行的任何其他操作。方法可包括如圖中指出的多個可選操作，該等操作可能或可能不與根據本技術的方法的一些實施例具體地相關聯。例如，描述許多操作以便提供更廣範疇的結構形成，但該等操作對技術而言不係關鍵的，或可能藉由如將在下文進一步論述的的替代方法論來執行。方法300描述了在第4A圖至第4J圖中示意性圖示的操作，該等操作的說明將結合方法300的操作描述。將理解，第4圖僅示出了部分示意圖，並且基板可含有具有如在圖中示出的態樣以及仍可獲益於本技術的態樣的替代結構態樣的任何數目的半導體區段。方法300可涉及用於形成半導體結構到特定製造操作的可選操作。
在方法300的上下文中，半導體結構400可定義主動像素，其中主動像素參考第4A圖描述。於產生半導體結構400的形成製程中的一或多個點，方法300的操作可實施以在半導體結構400的構成層之間形成導電觸點，如參考第4B圖至第4J圖描述。下文描述的操作可定位至LCoS基板的特定區域，使得顯示器可包括第4A圖中示出的主動像素及第4J圖中示出的接地像素兩者，從而潛在地產生對包括兩種類型像素的顯示元件的效能的忽略不計的影響。藉由包括方法300的操作的製程形成的所得顯示元件可併入具有接地鏡的半導體結構400，並且可由此呈現減少的電壓鎖定。
如第4A圖中示出，半導體結構400可表示包含一或多個組成結構的液晶覆矽(LCoS)背板，該等組成結構形成主動像素。如所示出，結構400可包括由矽或某種其他半導體基板材料製成或包含矽或某種其他半導體基板材料的基板401，其上可形成LCoS背板的一或多個結構。例如，結構400可包括例如由銅或與半導體處理技術相容的另一金屬形成的金屬接觸層403。結構400可進一步包括反射及導電鏡層407，該反射及導電鏡層可為或包括鋁、銅，或適用於提供鏡的另一反射金屬。為了使鏡層407與金屬接觸層403電氣絕緣，在形成導電鏡層407之前，間隔材料405可在金屬接觸層403之上形成。如所示出，分散式布拉格光柵409 (DBR)可在導電鏡層407之上形成。DBR 409可包括高介電常數及低介電常數介電材料的多個交替層。例如，低介電常數層411可為或包括低介電常數介電材料，諸如氧化矽或有機矽酸鹽玻璃。相比之下，高介電常數層413可為或包括高介電常數介電材料，諸如氧化鉭。為了LCoS元件中的進一步實施方式，半導體結構可包括像素通孔415。如所示出，像素通孔415可從結構400的上表面417延伸並且接觸金屬接觸層403，此可穿過在導電鏡層407及BDR 409中的孔提供在金屬接觸層403與上表面417之間的導電路徑。如參考後面的圖式更詳細描述，像素通孔415可為或包括經選擇為適用於下游處理操作（諸如高溫沉積及反應性離子蝕刻）的金屬或耐火材料。
在一些實施例中，當鏡層407跨越LCoS元件上的多個像素時，鏡層407可與結構400的主動電氣部件實體分離以防止短路影響多個像素。例如，在主動像素中，鏡層407可與金屬接觸層403及像素通孔415電氣隔離。然而，如上文描述，所得屏蔽效應可引起主動像素的電壓鎖定。因此，參考第4B圖至第4J圖的接地像素結構402描述的方法300可允許結構400用作LCoS顯示器中的主動像素，而不在鏡層407上累積電荷並且不使多個主動像素短路。如第4B圖中示出，方法300的操作可在包括結構400的LCoS背板的晶圓尺度製造期間實施以形成結構402的一或多個實例。在一些實施例中，方法300可包括在晶圓尺度上實施的製程，諸如形成及移除製程，並且亦可包括在晶圓的特定區域中實施的空間定位操作，例如，經由應用遮蔽層及光微影技術。
如第4B圖中示出，方法300可在包括矽基板401、金屬接觸層403，及間隔材料405的半導體基板上實施。如上文描述，方法300可在包括多像素元件的多個結構的晶圓上的特定位置中實施。於操作305，如第4B圖至第4D圖中示出，金屬接觸層403可藉由一或多個製程顯露。例如，操作305可包括但不限於濕式化學蝕刻製程、乾式蝕刻製程、燒蝕、離子研磨，或促進間隔材料405的局部移除的其他處理技術。如第4D圖中示出並且如將在下文更詳細描述，移除可產生具有傾斜側壁425的溝槽423。
在一些實施例中，操作305可包括可選操作。例如，如第4C圖中示出，操作305可包括操作310，藉此微影遮罩419可在暴露結構上方形成。微影遮罩419可為或包括硬遮罩或軟遮罩，並且可包括在微影遮罩419中形成的窗421。操作305亦可包括操作315，藉此溝槽423可在間隔材料405中形成。溝槽423可藉由乾式蝕刻製程穿過窗421形成並且可空間受限以穿過間隔材料405形成溝槽或通孔來顯露金屬接觸層403，如第4D圖中示出。在一些實施例中，當間隔材料係氧化物時，乾式蝕刻製程可包括移除間隔材料405同時餘留金屬接觸層403的氧化物選擇性蝕刻。
製程可利用電漿或遠端電漿使用乾式蝕刻製程執行，該電漿或遠端電漿可產生含鹵素的前驅物（諸如，例如，含氟前驅物，或含氯前驅物）的電漿流出物。例如，含鹵素前驅物可為或包括四氟甲烷或氟代甲烷。製程亦可在實施例中利用含氫前驅物或在實施例中利用含氧前驅物，該前驅物亦可包括在遠端電漿中或可繞過遠端電漿以在處理區域中與含有自由基鹵素的電漿流出物相互作用。製程在實施例中可在低於約10 Torr下執行，並且在實施例可在低於或約5 Torr下執行。製程在實施例中亦可在低於約100℃的溫度下執行，並且可在低於約50℃下執行。
在一些實施例中，溝槽423可朝向金屬接觸層403漸縮。例如，溝槽423可包括在間隔材料405中形成的一或多個側壁425，該等側壁朝向金屬接觸層403傾斜。如第4D圖中示出，側壁425可相對於金屬層的表面的法線方向以非零角度傾斜，並且溝槽423可朝向溝槽的底板漸縮。漸縮溝槽423可在乾式蝕刻製程期間藉由控制蝕刻條件來形成，例如，藉由實施對間隔材料405具有選擇性的擴散限制的蝕刻條件。
儘管第4D圖圖示了包括兩個側壁425的溝槽423，溝槽423可為不對稱的，並且可包括單個側壁425或具有不同斜率的兩個側壁425。在一些實施例中，溝槽423可在與基板401平行的平面中具有橫向截面，該截面係圓形、矩形、橢圓形，或另一形狀，如可從微影遮罩419中的窗421的形式獲得。在一些實施例中，如下文更詳細描述，溝槽423的尺寸及形狀可形成以促進保形鏡層403的沉積。例如，溝槽可在上表面處大於或約100 nm寬、在上表面處大於或約200 nm寬、在上表面處大於或約300 nm寬、在上表面處大於或約400 nm寬，或更大。溝槽的側壁可以大於或約30度、大於或約40度、大於或約50度、大於或約60度、大於或約70度，或更大的角度傾斜。
在顯露金屬層之後，如第4E圖中示出，鏡層407可於操作320形成。鏡層407可在間隔材料405及溝槽423之上形成。鏡層407可接觸溝槽423中的金屬接觸層403。在結構402的上下文中，接觸金屬接觸層403可包括形成電氣觸點，使得可例如藉由穿過金屬接觸層403接地鏡層407來減輕在鏡層407上的電荷累積。例如，在完成的LCoS顯示元件中，清除週期可藉由顯示控制電路系統間歇地實施以清除鏡層407的累積電荷。在一些實施例中，當LCoS背板併入可定址像素的陣列中時，金屬接觸層403與結構400電氣隔離，使得金屬接觸層可接地而不使主動像素短路。
操作320可包括用於形成鏡層407的一或多個製程，包括但不限於薄膜沉積技術，諸如濺射塗佈、ALD、磊晶、CVD，或PECVD。在一些實施例中，操作320可包括可選操作，該等可選操作包括操作325，藉此將金屬在結構402上沉積為保形層。鏡層407可為或包括使用與半導體製造製程相容的技術沉積的非耐火金屬，諸如鋁、銅，或鈷。在一些實施例中，鏡層407可在溝槽423的側壁425上並且在金屬接觸層403上以及在間隔材料405上沉積，使得鏡層407與金屬接觸層403電氣接觸。溝槽423的寬度及側壁425的斜率可由此影響操作325的結果。例如，當側壁425的角度接近金屬接觸層403的法線角度時，側壁425的陡峭斜率可導致不連續的鏡層405。類似地，當穿過窄窗421形成或併入有顯著錐形時，窄溝槽423可導致鏡層407不接觸金屬接觸層403。在一些實施例中，鏡層407係連續的並且延伸到像素陣列元件中的相鄰像素中，該等相鄰像素可為具有結構400的主動像素。保形塗層可藉由從相鄰主動像素移除累積的電荷（例如，藉由跨多個主動像素接地鏡層407）來改進LCoS背板的效能。
如上文描述，方法300可包括用於形成主動像素部件（包括DBR 409及像素通孔415）的操作。以此方式，於操作320形成鏡層之後，如第4F圖中示出，通孔427可在鏡層407中形成以促進在晶圓尺度上形成像素通孔415作為LCoS背板製造的部分。例如，在結構400中，像素通孔415可藉由可與間隔材料405不同的介電質或氧化物材料與鏡層407隔離。在一些情況下，通孔427可在鏡層407中形成，並且可延伸到間隔層405中以在形成DBR 409之前接收氧化物材料429。
於操作320形成鏡層之後，如第4G圖至第4H圖中示出，氧化物夾雜431可於操作330形成。如第4G圖中示出，操作330可包括形成上覆於基板401、金屬接觸層403、間隔層405，及鏡層407的一層氧化物材料429。在一些實施例中，氧化物材料429可藉由沉積矽酸鹽材料來形成。沉積製程可包括但不限於PVD、CVD、濺射、PECVD，或與半導體製造技術相容的其他製程。
操作330可包括後續移除製程以顯露溝槽423外部的鏡層407。在一些實施例中，當結構402包括通孔429時，移除製程亦可顯露通孔429外部的鏡層407。移除製程可包括但不限於化學機械拋光(CMP)、離子束研磨、乾式蝕刻、濕式蝕刻，或經選擇為允許形成第4G圖中示出的氧化物夾雜431的其他深度控制的或選擇性蝕刻製程。
結構402可包括藉由用氧化物材料429填充通孔427形成的第二氧化物夾雜433。為了潛在地限制溝槽423及通孔427對DBR 409的形態的影響，移除製程可跨鏡層407及氧化物夾雜431提供整平表面。在併入有第二氧化物夾雜433的實施例中，移除製程可類似地跨鏡層407及第二氧化物夾雜431提供整平表面。
在一些實施例中，操作330可包括一或多個可選操作，該等可選操作包括操作335，藉此氧化物材料429可藉由正矽酸四乙酯(TEOS)的電漿分解形成以形成氧化矽層，該氧化矽層填充溝槽423及通孔427，並且上覆於鏡層407。在一些實施例中，操作330可包括操作340，藉此可移除氧化矽的一部分，從而顯露溝槽423及通孔427外部的鏡層407。如上文描述，操作340的移除製程可包括但不限於CMP或與氧化矽的選擇性移除相容的其他技術。
在形成氧化物夾雜之後，如第4I圖至第4J圖中示出，額外製造製程可實施以形成上覆半導體結構，包括但不限於DBR 409及像素通孔415。如上文描述，此種製程可應用作為製造主動像素的結構400的部分，並且因此，可均勻地應用於晶圓尺度。出於彼原因，DBR 409及像素通孔415可在結構402中提供與結構400一致的光學效能，包括反射率。如上文描述，氧化物夾雜431可形成為與鏡層407相當整平以維持DBR 409的反射率，同時降低溝槽423對結構402的光學效能的可見影響。
第5圖圖示了根據本技術的一些實施例的在半導體基板上形成接地鏡結構的方法500中的選擇操作。方法500的許多操作可例如在如先前描述的腔室100中執行。方法500可在開始方法之前包括一或多個操作，包括前端處理、沉積、蝕刻、拋光、清潔，或可在所描述的操作之前執行的任何其他操作。方法可包括如圖中指出的多個可選操作，該等操作可能或可能不與根據本技術的方法的一些實施例具體地相關聯。例如，描述許多操作以便提供更廣範疇的結構形成，但該等操作對技術而言不係關鍵的，或可能藉由如將在下文進一步論述的的替代方法論來執行。方法500描述了在第6A圖至第6D圖中示意性圖示的操作，該等操作的說明將結合方法500的操作描述。將理解，第6圖僅示出了部分示意圖，並且基板可含有具有如在圖中示出的態樣以及仍可獲益於本技術的態樣的替代結構態樣的任何數目的半導體區段。方法500可涉及用於形成半導體結構600到特定製造操作的可選操作。
如參考方法300及結構402描述，方法500的一或多個操作可在LCoS元件製造期間實施以形成接地鏡結構。如同結構402，結構600可形成以提供衰減顯示應用中的LCoS元件中的電壓鎖定的途徑。然而，與方法300相比，在已經形成結構（諸如鏡層407及DBR 409）之後，方法500可在製造製程中的稍後階段實施。如第6A圖中示出，結構600可包括與參考結構400描述的彼等相同或類似的結構。例如，結構600可包括矽基板601、金屬接觸層603、間隔材料605、鏡層607，及DBR 609。在一些實施例中，如參考上文的第4F圖更詳細描述，鏡層607可包括形成為容納通孔的窗611。然而，與第4F圖的結構相比，方法500可提供與鏡層607電氣接觸而非與鏡層607電氣隔離（如在結構400及結構402中）的像素通孔621。
於操作505，如第6B圖中示出，微影遮罩615可在DBR 609的上表面613上形成。微影遮罩615可包括在窗611的位置處的窗617。微影遮罩615可為或包括軟遮罩、硬遮罩，或可由經選擇為屏蔽DBR 609的下表面613以隔離後續蝕刻製程的材料形成。在一些實施例中，窗617可具有對應於第4A圖的像素通孔415的最大寬度的寬度。
在形成微影遮罩615之後，如第6C圖中示出，通孔619可於操作510形成。通孔619可藉由乾式蝕刻製程形成以選擇性移除DBR 609、鏡層607，及間隔材料605的部分，用於顯露金屬接觸層603。通孔619可朝向金屬接觸層603漸縮。漸縮可促進後續填充操作並且可促進在鏡層607與金屬接觸層603之間形成電氣連接。如第6C圖中示出，於鏡層607處，通孔619可橫向寬於窗611的寬度，使得通孔619可形成從DBR 613的表面延伸到金屬接觸層603的一或多個傾斜側壁。
在形成通孔619之後，如第6D圖中示出，金屬像素通孔621可於操作515形成。金屬像素通孔621可為或包括經選擇為在半導體製造製程下穩定的材料，諸如耐火材料，該等半導體製造製程包括但不限於熱沉積、氧蝕刻，或產生可在非耐火金屬中引起氧化、熱擴散或其他劣化的其他反應環境的彼等。在一些實施例中，金屬像素通孔621可為或包括鎢或釕。
如第6D圖中示出，金屬像素通孔621可與鏡層607及金屬接觸層603形成電氣觸點。金屬像素通孔621可在金屬像素通孔621的側壁上的一或多個點處接觸鏡層607。例如，當金屬像素通孔621具有圓形截面使得其形成圓錐台時，金屬像素通孔621的周邊可與鏡層607形成圓形橫向觸點。以此方式，金屬像素通孔621可形成橋接金屬接觸層603及鏡層607的電氣觸點，並且可促進在整合結構600的一或多個實例的LCoS顯示元件的操作期間從鏡層607間歇清除累積的電荷。如同參考第4圖描述的結構402，結構600的光學效能可能與具有第4A圖的結構400的主動像素的光學效能無法區分。因此，結構600可減少LCoS顯示元件中的電壓鎖定的發生，並且藉此改進總元件效能，而不伴隨元件外觀的損害，例如，藉由維持LCoS背板的反射率及光學效能特性。
在前述描述中，出於解釋的目的，已經闡述數個細節以便提供對本技術的各個實施例的理解。然而，熟習此項技術者將顯而易見，可在沒有此等細節中的一些細節的情況下或具有額外細節的情況下實踐某些實施例。
在已揭示若干實施例的情況下，熟習此項技術者將認識到可使用各種修改、替代構造，及等效者而不脫離實施例的精神。此外，尚未描述多種熟知製程及元素，以便避免不必要地混淆本技術。由此，以上描述不應當被認為限制技術的範疇。
在提供值範圍的情況下，將理解除非上下文另外明確指出，亦具體地揭示每個中介值到在彼範圍的上限與下限之間的下限單位的最小分數。涵蓋在任何提及值或在所提及範圍中未提及的中介值與在所提及範圍中的任何其他提及值或中介值之間的任何較窄範圍。彼等較小範圍的上限及下限可獨立地包括或排除在範圍中，並且每個範圍（其中任一限值、無一限值，或兩個限值包括在較小範圍中）亦在技術內涵蓋，屬於在所提及範圍中任何具體排除的限值。在所提及範圍包括一或兩個限值的情況下，排除彼等包括的限值的任一個或兩個的範圍亦包括在內。
如在本文及隨附申請專利範圍中使用，除非上下文另外明確指出，否則單數形式「一(a)」、「一(an)」，及「該(the)」包括複數參考。因此，例如，提及「一層」包括複數個此種層，並且提及「該前驅物」包括提及一或多個前驅物及熟習此項技術者已知的其等效物等等。
此外，當在此說明書及以下申請專利範圍中使用時，詞語「包含(comprise(s))」、「包含(comprising)」、「含有(contain(s))」、「含有(containing)」、「包括(include(s))」，及「包括(including)」意欲規定存在所提及的特徵、整數、元件，或操作，但該等詞語不排除存在或添加一或多個其他特徵、整數、元件、操作、動作或群組。
10:處理系統 12:工廠介面 14a:盒裝載器 14b:盒裝載器 14c:盒裝載器 14d:盒裝載器 16a:裝載閘腔室 16b:裝載閘腔室 18a:機器人 18b:機器人 20:移送腔室 22:機器人運輸機構 22a:基板運輸葉片 22b:可延伸臂 24a:處理腔室 24b:處理腔室 24c:處理腔室 24d:處理腔室 26:服務腔室 28:計量腔室 100:處理腔室 101:腔室容積 105:腔室主體 110:腔室蓋組件 112:側壁 113:基板出入埠 114:噴嘴 115:襯墊 118:底部 121:電極 122:靜電夾盤 124:匹配電路 125:RF電源供應器 126:接地 128:隔離器 129:冷卻基座 130:覆蓋環 135:基板支撐基座 136:陰極襯墊 141:匹配電路 142:天線電源供應器 145:泵送埠 148:天線 150:電源 160:氣體面板 161:處理氣體源 162:處理氣體源 163:處理氣體源 164:處理氣體源 165:控制器 166:閥 167:氣體管線 300:方法 302:基板 305:操作 310:操作 315:操作 320:操作 325:操作 330:操作 335:操作 340:操作 400:結構 401:基板 402:接地像素結構 403:金屬接觸層 405:間隔材料 407:反射及導電鏡層 409:分散式布拉格光柵 411:低介電常數層 413:高介電常數層 415:像素通孔 417:上表面 419:微影遮罩 421:窗 423:溝槽 425:傾斜側壁 427:通孔 429:氧化物材料 431:氧化物夾雜 433:第二氧化物夾雜 500:方法 505:操作 510:操作 515:操作 600:結構 601:矽基板 603:金屬接觸層 605:間隔材料 607:鏡層 609:DBR 611:窗 613:上表面 615:微影遮罩 617:窗 619:通孔 621:金屬像素通孔 W:基板
第1圖圖示了根據本技術的一些實施例的示例性處理系統的示意性頂部平面圖。
第2圖圖示了根據本技術的一些實施例的示例性處理系統的示意性橫截面圖。
第3圖圖示了根據本技術的一些實施例的在半導體基板上形成接地鏡結構的方法中的經選擇操作。
第4A圖至第4J圖示出了根據本技術的一些實施例的其上正執行選擇操作的基板材料的示意性橫截面圖。
第5圖圖示了根據本技術的一些實施例的在半導體基板上形成接地鏡的另一方法中的經選擇操作。
第6A圖至第6D圖示出了根據本技術的一些實施例的其上正執行經選擇操作的基板材料的示意性橫截面圖。
包括若干附圖作為示意圖。應將理解，附圖係出於說明目的，並且除非特別聲明為按比例，否則不認為該等附圖係按比例的。此外，作為示意圖，提供該等附圖以幫助理解，並且與現實表示相比附圖可能不包括所有態樣或資訊，並且出於說明目的可包括誇示的材料。
在附圖中，類似元件及/或特徵可具有相同的元件符號。另外，相同類型的各個元件可藉由在元件符號之後跟有在類似元件之間進行區分的字母來進行區分。若在本說明書中僅使用第一元件符號，則本說明適用於具有相同第一元件符號的類似元件的任一者，而與字母無關。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:方法
305:操作
310:操作
315:操作
320:操作
325:操作
330:操作
335:操作
340:操作

Claims (6)

  1. 一種半導體結構，包含：一半導體基板；一金屬層，上覆於該半導體基板；一間隔層，定義一通孔，其中該通孔藉由下列表徵：一傾斜側壁，延伸到該金屬層；以及一底板，包含該金屬層的一上表面；一鏡層，上覆於該間隔層、該傾斜側壁及該底板，該鏡層在該通孔的一位置處定義一凹陷；以及一氧化物夾雜，填充該凹陷；一分散式布拉格反射器(DBR)，上覆於該鏡層及該氧化物夾雜；以及一金屬像素通孔，在該DBR的一上表面與該金屬層之間延伸，該金屬像素通孔與該鏡層電氣隔離。
  2. 如請求項1所述之半導體結構，其中該鏡層包含鋁。
  3. 如請求項1所述之半導體結構，其中該氧化物夾雜包含一氧化物材料。
  4. 如請求項3所述之半導體結構，其中該氧化物夾雜包含氧化矽。
  5. 如請求項1所述之半導體結構，其中：該傾斜側壁係一第一傾斜側壁；該通孔藉由朝向該金屬層延伸的一第二傾斜側壁表徵；以及 該通孔朝向該金屬層漸縮。
  6. 如請求項1所述之半導體結構，其中該通孔係一第一通孔，該氧化物夾雜係一第一氧化物夾雜，並且該半導體結構進一步包含：一第二通孔，形成在橫向於該第一通孔的該鏡層中；以及一第二氧化物夾雜，填充該第二通孔，其中該第二氧化物夾雜及該第一氧化物夾雜包含一氧化物材料。
TW110143189A 2020-11-20 2021-11-19 Lcos元件中之鏡接地的結構與方法 TWI821795B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/100,416 US11880052B2 (en) 2020-11-20 2020-11-20 Structure and method of mirror grounding in LCoS devices
US17/100,416 2020-11-20

Publications (2)

Publication Number Publication Date
TW202235978A TW202235978A (zh) 2022-09-16
TWI821795B true TWI821795B (zh) 2023-11-11

Family

ID=81658210

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110143189A TWI821795B (zh) 2020-11-20 2021-11-19 Lcos元件中之鏡接地的結構與方法

Country Status (3)

Country Link
US (1) US11880052B2 (zh)
TW (1) TWI821795B (zh)
WO (1) WO2022109044A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11880052B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of mirror grounding in LCoS devices
US11881539B2 (en) * 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US11586067B2 (en) 2020-11-20 2023-02-21 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having robust pixel via metallization
US11908678B2 (en) * 2021-01-14 2024-02-20 Applied Materials, Inc. Method of CMP integration for improved optical uniformity in advanced LCOS back-plane

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577362B1 (en) * 1999-05-24 2003-06-10 National Semiconductor Corporation Pixel cell for silicon LC light valve having enhanced storage capacitance
TW200415550A (en) * 2002-11-29 2004-08-16 Seiko Epson Corp Electro-optical device, manufacturing method thereof, and electronic apparatus
US20050134753A1 (en) * 1997-11-28 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device, method of manufacturing the same, and electronic equipment

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170407A (en) 1991-10-11 1992-12-08 At&T Bell Laboratories Elimination of heterojunction band discontinuities
JPH1054995A (ja) 1996-06-06 1998-02-24 Pioneer Electron Corp 反射型液晶表示装置
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
JP3249079B2 (ja) 1997-10-24 2002-01-21 キヤノン株式会社 マトリクス基板と液晶表示装置と投写型液晶表示装置
US6512566B1 (en) 1997-10-24 2003-01-28 Canon Kabushiki Kaisha Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate
JP3279234B2 (ja) 1997-10-27 2002-04-30 キヤノン株式会社 半導体装置の製造方法
US6333519B1 (en) 1998-08-12 2001-12-25 Canon Kabushiki Kaisha Semiconductor apparatus process for production thereof and liquid crystal apparatus
JP2000124313A (ja) 1998-08-12 2000-04-28 Canon Inc 半導体装置、その製造方法、および、それを用いた液晶装置、液晶表示装置
US6214716B1 (en) * 1998-09-30 2001-04-10 Micron Technology, Inc. Semiconductor substrate-based BGA interconnection and methods of farication same
US6008876A (en) 1998-12-03 1999-12-28 National Semiconductor Corporation Polished self-aligned pixel for a liquid crystal silicon light valve
EP1068928A3 (en) 1999-02-11 2003-08-13 Applied Materials, Inc. Chemical mechanical polishing processes and components
JP4643786B2 (ja) 2000-02-28 2011-03-02 インテレクチュアル ベンチャーズ ホールディング ４５ リミティド ライアビリティ カンパニー 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置
US6649517B2 (en) 2001-05-18 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Copper metal structure for the reduction of intra-metal capacitance
US6891592B2 (en) 2002-07-26 2005-05-10 Intel Corporation Wafer level electro-optical sort testing and wafer level assembly of micro liquid crystal-on silicon (LCOS) devices
US7390740B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Sloped vias in a substrate, spring-like contacts, and methods of making
US7241692B2 (en) 2005-07-26 2007-07-10 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for aluminum chemical mechanical polishing and protective layer
US7645703B2 (en) 2005-07-26 2010-01-12 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for aluminum chemical mechanical polishing
KR101029929B1 (ko) 2005-11-11 2011-04-18 히다치 가세고교 가부시끼가이샤 산화규소용 연마제, 첨가액 및 연마 방법
JP2007193200A (ja) 2006-01-20 2007-08-02 Fujitsu Ltd 半導体装置の製造方法及び反射型液晶表示装置の製造方法
JP2007199188A (ja) 2006-01-24 2007-08-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
TWI764143B (zh) 2006-05-16 2022-05-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
TWI355023B (en) 2006-05-26 2011-12-21 Anji Microelectronics Co Ltd Systems and slurry for chemical mechanical polishi
US7474371B2 (en) 2006-06-08 2009-01-06 United Microelectronics Corp. Method of improving the flatness of a microdisplay surface, liquid crystal on silicon (LCoS) display panel and method of manufacturing the same
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
CN100483235C (zh) 2006-12-04 2009-04-29 中芯国际集成电路制造(上海)有限公司 硅基液晶显示器单元及其形成方法
US7535621B2 (en) 2006-12-27 2009-05-19 Qualcomm Mems Technologies, Inc. Aluminum fluoride films for microelectromechanical system applications
US8536059B2 (en) 2007-02-20 2013-09-17 Qualcomm Mems Technologies, Inc. Equipment and methods for etching of MEMS
CN101398579B (zh) 2007-09-30 2010-06-09 中芯国际集成电路制造(上海)有限公司 制作微反射镜层及硅基液晶显示器的方法
CN101952763B (zh) 2008-02-14 2013-05-29 高通Mems科技公司 具有电力产生黑色掩模的装置及其制造方法
CN101866083B (zh) 2009-04-14 2012-05-23 中芯国际集成电路制造(上海)有限公司 微反射镜层、硅基液晶显示装置及其制作方法
JP2011123093A (ja) 2009-12-08 2011-06-23 Seiko Epson Corp 電気光学装置の製造方法
US8435901B2 (en) 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
JP2012078459A (ja) 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 反射型液晶表示装置、アクティブマトリックス反射基板、及びその製造方法
US8659727B2 (en) 2011-07-27 2014-02-25 Citizen Finetech Miyota Co., Ltd. Barriers for reflective pixel electrodes of display devices and methods
US20150048514A1 (en) * 2013-08-14 2015-02-19 Qualcomm Mems Technologies, Inc. Stacked via structures and methods of fabrication
US10090167B2 (en) 2014-10-15 2018-10-02 Taiwan Semiconductor Manufacturing Company Semiconductor device and method of forming same
KR102358072B1 (ko) 2015-09-16 2022-02-04 삼성디스플레이 주식회사 반사형 액정 표시 장치
TWI636562B (zh) 2016-12-30 2018-09-21 英屬開曼群島商錼創科技股份有限公司 顯示裝置
US10566232B2 (en) 2017-05-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post-etch treatment of an electrically conductive feature
CN108987423B (zh) 2017-06-05 2023-09-12 三星电子株式会社 显示装置
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
CN108845442B (zh) 2018-07-02 2021-04-30 豪威半导体（上海）有限责任公司 Lcos显示器及电子设备
JP7191100B2 (ja) 2018-07-04 2022-12-16 ソニーグループ株式会社 電極構造体、電極構造体の製造方法、液晶表示素子、液晶表示素子の駆動方法、及び、電子機器
US11967605B2 (en) 2018-11-13 2024-04-23 Seoul Viosys Co., Ltd. Light emitting device
WO2020172077A1 (en) 2019-02-21 2020-08-27 Apple Inc. Indium-phosphide vcsel with dielectric dbr
US11926764B2 (en) 2019-04-02 2024-03-12 Resonac Corporation Polishing solution, polishing solution set, polishing method, and defect suppressing method
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US20220283452A1 (en) 2020-07-21 2022-09-08 Fathom Radiant, PBC Optical Cavity Devices Using Stacked Multi-Quantum Wells
US11880052B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of mirror grounding in LCoS devices
US11586067B2 (en) 2020-11-20 2023-02-21 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having robust pixel via metallization
US20220163834A1 (en) 2020-11-20 2022-05-26 Applied Materials, Inc. Structure and method of bi-layer pixel isolation in advanced lcos back-plane
US11573452B2 (en) 2020-11-20 2023-02-07 Applied Materials, Inc. Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes
US11881539B2 (en) * 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US11908678B2 (en) 2021-01-14 2024-02-20 Applied Materials, Inc. Method of CMP integration for improved optical uniformity in advanced LCOS back-plane

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050134753A1 (en) * 1997-11-28 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device, method of manufacturing the same, and electronic equipment
US6577362B1 (en) * 1999-05-24 2003-06-10 National Semiconductor Corporation Pixel cell for silicon LC light valve having enhanced storage capacitance
TW200415550A (en) * 2002-11-29 2004-08-16 Seiko Epson Corp Electro-optical device, manufacturing method thereof, and electronic apparatus

Also Published As

Publication number Publication date
TW202235978A (zh) 2022-09-16
US11880052B2 (en) 2024-01-23
US20220163707A1 (en) 2022-05-26
WO2022109044A1 (en) 2022-05-27

Similar Documents

Publication Publication Date Title
TWI821795B (zh) Lcos元件中之鏡接地的結構與方法
US10304659B2 (en) Ale smoothness: in and outside semiconductor industry
TWI811856B (zh) 半導體結構及在其中形成反射像素材料的方法
TWI813075B (zh) 具有強健像素通孔金屬化的先進lcos背板之結構及方法
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
EP2819151B1 (en) Plasma etching method and plasma etching apparatus
US11573452B2 (en) Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes
US8216485B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
WO2012133585A1 (ja) プラズマエッチング装置及びプラズマエッチング方法
TWI791328B (zh) 半導體基板上形成像素隔離結構的方法及半導體結構
US20060118044A1 (en) Capacitive coupling plasma processing apparatus
US9355861B2 (en) Semiconductor device manufacturing method and computer-readable storage medium
US11908678B2 (en) Method of CMP integration for improved optical uniformity in advanced LCOS back-plane
US20140251945A1 (en) Method of etching metal layer
WO2018152108A1 (en) Systems and methods for patterning of high density standalone mram devices
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
US20070049013A1 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
US20090206053A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP4128365B2 (ja) エッチング方法及びエッチング装置
KR20160003624A (ko) 에칭 방법
US20240014039A1 (en) Carbon hardmask opening using boron nitride mask
US20240087858A1 (en) Cleaning method and plasma processing method
US20220238349A1 (en) Polymerization protective liner for reactive ion etch in patterning