TWI811856B - 半導體結構及在其中形成反射像素材料的方法 - Google Patents

半導體結構及在其中形成反射像素材料的方法 Download PDF

Info

Publication number
TWI811856B
TWI811856B TW110143162A TW110143162A TWI811856B TW I811856 B TWI811856 B TW I811856B TW 110143162 A TW110143162 A TW 110143162A TW 110143162 A TW110143162 A TW 110143162A TW I811856 B TWI811856 B TW I811856B
Authority
TW
Taiwan
Prior art keywords
reflective
pixel material
layer
reflective cover
pixel
Prior art date
Application number
TW110143162A
Other languages
English (en)
Other versions
TW202235983A (zh
Inventor
于瀾
班傑明Ｄ 布里格斯
泰勒 雪伍德
拉格夫 司里尼瓦桑
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202235983A publication Critical patent/TW202235983A/zh
Application granted granted Critical
Publication of TWI811856B publication Critical patent/TWI811856B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

處理方法可經執行以在半導體基板上形成像素材料。方法可包括形成上覆於半導體基板的微影遮罩。微影遮罩可包括窗。方法可包括藉由乾式蝕刻製程穿過窗在半導體基板中形成通孔。方法亦可包括藉由在通孔中沉積填充材料來形成像素材料。

Description

半導體結構及在其中形成反射像素材料的方法
本申請案主張於2021年11月20日申請並且標題為「STRUCTURE AND METHOD OF ADVANCED LCOS BACK-PLANE HAVING HIGHLY REFLECTIVE PIXEL VIA METALLIZATION」的美國非臨時申請案第17/100,402號的權益及優先權。本技術係關於以下申請案，該等申請案全部同時於2020年11月20日申請並且標題為：「STRUCTURE AND METHOD OF ADVANCED LCOS BACK-PLANE HAVING ROBUST PIXEL VIA METALLIZATION」(US 17/100,407)、「STRUCTURE AND METHOD OF MIRROR GROUNDING IN LCOS DEVICES」(US 17/100,416)、「STRUCTURE AND METHOD OF BI-LAYER PIXEL ISOLATION IN ADVANCED LCOS BACK-PLANE」(US 17/100,400)，及「METHOD FOR LCOS DBR MULTLAYER STACK PROTECTION VIA SACRIFICIAL HARDMASK FOR RIE AND CMP PROCESSES」(US 17/100,422)。本技術亦關於2021年1月14日申請的「METHOD OF CMP INTEGRATION FOR IMPROVED OPTICAL UNIFORMITY IN ADVANCED LCOS BACKPLANE」（US 17/149,399）。此等申請案的每一者的全部內容出於所有目的藉由引用方式併入本文中。
本技術係關於半導體系統、製程，及設備。更特定言之，本技術係關於用於在半導體基板上形成及蝕刻材料層的製程及系統。
先進的液晶覆矽(liquid crystal on silicon; LCoS)裝置可能由在基板表面上產生複雜圖案化的材料層的製程來實現。在基板上產生圖案化材料需要用於移除暴露材料的受控方法。出於各種目的使用化學蝕刻，包括將光阻劑中的圖案轉移到下層中、薄化層或薄化已經在表面上存在的特徵的橫向尺寸。通常期望具有與蝕刻一種材料相比更快速地蝕刻另一種材料的蝕刻製程，從而促進例如圖案轉移製程或單個材料移除。認為此蝕刻製程對第一材料具有選擇性。由於材料、電路及製程的多樣性，已經開發對各種材料具有選擇性的蝕刻製程。
多層LCoS結構（諸如併入有分散式布拉格反射器(distributed Bragg reflector; DBR)的彼等結構）可併入有在一系列製造操作中形成的介電質或導電材料的層。在LCoS結構的層之間的電氣觸點可形成為高深寬比結構，此可將由其形成電氣觸點的材料的選擇限制為與高深寬比沉積相容的彼等材料。與高深寬比沉積的相容性可排除高反射型材料並且可降低LCoS結構的總光學效能。此外，氧化或擴散效應可導致LCoS結構中的金屬層或結構的劣化，包括但不限於形成空隙、導電性的劣化、在金屬結構之間的界面處的電氣觸點的劣化，或反射金屬表面的光學效能的劣化。光學效能係顯示裝置的關鍵設計準則，有利於強健材料的此種LCoS結構的反射率的減小對在顯示裝置中廣泛採用該技術造成了顯著障礙。
因此，存在對可以用於產生高品質裝置及結構的經改進系統及方法的需要。本技術解決了該等及其他需要。
處理方法可經執行以在半導體基板中形成像素材料。方法可包括藉由相對於半導體結構的光學堆疊的最頂層對像素材料具有選擇性的蝕刻製程從半導體結構移除像素材料的一部分。方法可包括形成上覆於像素材料及光學堆疊的反射金屬填充層。方法亦可包括移除反射金屬填充層的一部分，從而顯露出像素材料外部的光學堆疊的上表面。
在一些實施例中，反射金屬填充層可包括鋁。移除像素材料的部分可包括將像素材料蝕刻到至少60 nm的深度。移除像素材料的部分可進一步包括將像素材料蝕刻到小於100 nm的深度。移除反射金屬填充層的部分可形成藉由小於1的深寬比表徵的像素材料的反射蓋。移除反射金屬填充層的部分亦可包括藉由反射金屬填充層的化學機械拋光形成與光學堆疊的上表面大體上整平的像素材料的反射上表面。移除反射金屬填充層的部分可形成像素材料的反射蓋。方法可進一步包括形成上覆於像素材料的反射蓋及光學堆疊的上表面的阻障層。
本技術亦涵蓋包括半導體基板的半導體結構。結構可包括上覆於半導體基板的金屬層。結構可包括上覆於金屬層的間隔層。結構可包括上覆於間隔層的鏡層。結構可包括上覆於鏡層的光學堆疊。結構可包括從金屬層延伸到光學堆疊的像素材料。像素材料可為或包括耐火材料。結構亦可包括上覆於像素材料的反射蓋，反射蓋具有與光學堆疊的上表面大體上整平的反射表面。
在一些實施例中，反射蓋可為或包括鋁。反射蓋可藉由至少60 nm的相對於反射蓋的反射表面的厚度表徵。反射蓋可進一步藉由小於100 nm的相對於反射蓋的反射表面的厚度表徵。反射蓋可藉由小於1的深寬比表徵。半導體結構可進一步包括上覆於反射蓋及光學堆疊的阻障層。阻障層可為或包括氮碳化矽。耐火材料可為或包括鎢、釕，或氮化鉭中的一或多種。
本技術亦涵蓋包括半導體基板的半導體結構。結構可包括上覆於半導體基板的金屬層。結構可包括上覆於金屬層的間隔層。結構可包括上覆於間隔層的鏡層。結構可包括上覆於鏡層的光學堆疊。結構可包括從金屬層延伸到光學堆疊的像素材料。像素材料可為或包括非耐火金屬。結構亦可包括上覆於像素材料的反射蓋，反射蓋具有與光學堆疊的上表面大體上整平的反射表面。
在一些實施例中，金屬層可為或包括非耐火金屬。非耐火金屬可為或包括銅或鈷中的一或多種。結構可進一步包括上覆於反射蓋及光學堆疊的阻障層。阻障層可為或包括氮碳化矽。
此種技術可提供優於習知系統及技術的數個益處。例如，本技術的實施例可藉由在低深寬比形態中引入像素材料的反射蓋來呈現LCoS結構的改進的反射率。結合下文描述及附圖更詳細描述此等及其他實施例，連同眾多其優點及特徵。
本技術包括用於液晶覆矽(LCoS)背板裝置的半導體處理的系統及元件。構建有嵌入的光學堆疊（諸如分散式布拉格反射器(DBR)）的半導體結構可以相對於液晶顯示器的其他反射背板結構具有顯著增強的光學效能，以達成增加顯示器亮度及降低功率消耗。在LCoS像素結構中，光學堆疊（諸如嵌入式DBR）可插入金屬層與液晶層之間，其中用於致動液晶層的電位可藉由金屬層提供。例如，像素材料可穿過DBR形成以在金屬層與液晶層之間提供電氣觸點，例如，當透明導電膜上覆於DBR時如此。像素材料可為或包括金屬或導電材料，其組成可經選擇以藉由填充蝕刻到DBR中的窄通孔來提供高深寬比電氣觸點。然而，像素材料的選擇亦可降低DBR的光學效能，例如，藉由吸收以其他方式由DBR反射的光。在一些實施例中，當LCoS像素結構的橫向尺寸接近5微米或更小時，像素材料的相對大小可顯著影響LCoS背板的光學效能。以此方式，為像素觸點選擇與高深寬比沉積相容但具有減小的反射率的材料可降低LCoS顯示裝置的總光學效能。
此外，當併入有在一系列製造操作中形成的介電質或導電材料的層時，在LCoS背板中併入光學堆疊可以向製造製程添加複雜性。在一些情況下，層或結構可藉由使用含氧電漿的沉積方法形成，諸如，例如，藉由電漿增強的化學氣相沉積來沉積導電氧化物膜。在一些情況下，層或結構可藉由熱沉積方法形成，藉此升高的溫度可引起材料在層或結構之間的擴散。例如，在金屬結構之上沉積高介電常數材料可引起金屬原子到高介電常數材料中的熱擴散。氧化或擴散可導致LCoS結構中的金屬層或結構的劣化，包括但不限於形成空隙、氧化、導電性的劣化、在金屬結構之間的界面處的電氣觸點的劣化，或反射金屬表面的光學效能的劣化。
一種克服藉由深寬比設計約束及像素材料的劣化引入的限制的途徑係用包括但不限於鎢、釕，或氮化鉭的強健耐火材料替代常見的觸點材料，諸如銅或鈷。由耐火材料形成像素觸點提供了到上層結構的電氣觸點，同時在上文描述的製程條件下呈現減小的對劣化的敏感性。儘管如此，如與常見的觸點材料相比，可形成強健像素觸點的耐火材料呈現顯著減小的反射率。例如，鋁可用於形成反射鏡，而鎢可能不提供類似的反射表面。因此，為像素材料選擇耐火材料可伴隨光學效能的降低。亦即，作為低於閾值像素大小的高深寬比像素觸點，鋁可能不與沉積相容。例如，低於100 nm的橫向寬度，鋁可能不與高深寬比沉積相容。
如下文描述，本技術經由改進的像素材料結構及製造方法克服了此種限制。在一些實施例中，方法包括在像素材料上形成反射蓋以連接下伏金屬層及上覆透明導電層，同時向LCoS結構提供增強的光學效能。像素材料可為或包括經選擇以在後續製造操作（諸如形成像素隔離結構）期間提供像素材料的改進的強健性的耐火材料。此外，像素材料可為或包括與高深寬比沉積相容以提供與下伏金屬層的電氣觸點的非耐火材料。反射蓋可為或包括半導體製造製程相容的材料，並且當拋光時適於提供高反射表面。在一些實施例中，反射蓋可為或包括不與高深寬比沉積相容的材料，以使得像素材料可能與構成反射蓋的材料不同。
儘管剩餘揭示內容將常規地辨識利用所揭示技術的具體蝕刻製程，將容易理解系統及方法等效地應用於如可在所描述的腔室中發生的沉積及清潔製程。由此，該技術不應當被認為如此限制為與單獨的蝕刻製程一起使用。在描述根據本技術的示例性製程序列的操作之前，本案將論述可以與本技術一起使用以執行某些移除操作的一個可能系統及腔室。
第1圖圖示了根據實施例的沉積、蝕刻、烘烤，及/或固化腔室的處理系統10的一個實施例的頂部平面圖。第1圖中描繪的工具或處理系統10可含有複數個處理腔室24a-d、移送腔室20、服務腔室26、整合的計量腔室28，及一對裝載閘腔室16a-b。處理腔室可包括任何數目的結構或元件，以及任何數目的處理腔室或處理腔室的組合。
為了在腔室之中運輸基板，移送腔室20可含有機器人運輸機構22。運輸機構22可具有分別附接到可延伸臂22b的遠端的一對基板運輸葉片22a。葉片22a可用於將獨立基板攜帶到處理腔室並且從處理腔室攜帶獨立基板離開。在操作中，基板運輸葉片之一者（諸如運輸機構22的葉片22a）可從裝載閘腔室（諸如腔室16a-b）之一者取回基板W，並且將基板W攜帶到處理的第一階段，例如，如下文在腔室24a-d中描述的處理製程。腔室可包括在內以執行所描述的技術的獨立或組合的操作。例如，儘管一或多個腔室可經配置以執行沉積或蝕刻操作，一或多個其他腔室可經配置以執行所描述的預處理操作及/或一或多個後處理操作。本技術涵蓋任何數目的配置，該等配置亦可執行通常在半導體處理中執行的任何數目的額外製造操作。
若佔用了腔室，則機器人可等待直到處理完成並且隨後用一個葉片22a從腔室移除經處理的基板，且可用第二葉片插入新基板。一旦處理了基板，可隨後將該基板移動到處理的第二階段。對於每次移動，運輸機構22通常可具有一個攜帶基板的葉片及用於執行基板交換的一個空葉片。運輸機構22可在每個腔室處等待直到可以完成交換。
一旦處理在處理腔室內完成，運輸機構22可從最後的處理腔室移動基板W並且將基板W運輸到裝載閘腔室16a-b內的晶匣。基板可從裝載閘腔室16a-b移動到工廠介面12中。工廠介面12通常可操作以在大氣壓清潔環境中的盒裝載器14a-d與裝載閘腔室16a-b之間移送基板。例如，在工廠介面12中的清潔環境可通常經由空氣過濾製程（諸如HEPA過濾）提供。工廠介面12亦可包括基板定向器/對準器，該基板定向器/對準器可用於在處理之前適當地對準基板。至少一個基板機器人（諸如機器人18a-b）可在工廠介面12中定位以在工廠介面12內的各個地點/位置之間運輸基板，並且將基板運輸到與之通訊的其他位置。機器人18a-b可經配置以沿著工廠介面12內的軌道系統從工廠介面12的第一端行進到第二端。
處理系統10可進一步包括整合的計量腔室28以提供控制信號，該等控制信號可對在處理腔室中執行的製程的任一者提供適應性控制。整合的計量腔室28可包括各種計量裝置的任一者以量測各種膜性質，諸如厚度、粗糙度、組成，並且計量裝置可進一步能夠以自動方式在真空下表徵光柵參數，諸如關鍵尺寸、側壁角度，及特徵高度。
處理腔室24a-d的每一者可經配置以在製造半導體結構時執行一或多個處理步驟，並且任何數目的處理腔室及處理腔室的組合可在多腔室處理系統10上使用。例如，處理腔室的任一者可經配置以執行多個基板處理操作，該等操作包括任何數目的沉積製程，包括循環層沉積、原子層沉積、化學氣相沉積、物理氣相沉積、以及包括蝕刻、預清潔、預處理、後處理、退火、電漿處理、除氣、定向，及其他基板製程的其他操作。可在腔室的任一者中或在腔室的任何組合中執行的一些特定製程可為金屬沉積、表面清潔及準備、熱退火（諸如快速熱處理），及電漿處理。如將由熟練技術人員容易瞭解的，任何其他製程可類似地在併入到多腔室處理系統10中的特定腔室中執行，包括下文描述的任何製程。
第2圖示出了適用於圖案化在處理腔室100中的基板302上設置的材料層的示例性處理腔室100的示意性橫截面圖。示例性處理腔室100適用於執行圖案化製程，儘管將理解，本技術的態樣可在任何數目的腔室中執行，並且根據本技術的基板支撐件可包括在蝕刻腔室、沉積腔室、處理腔室，或任何其他處理腔室中。電漿處理腔室100可包括定義其中可處理基板的腔室容積101的腔室主體105。腔室主體105可具有與接地126耦合的側壁112及底部118。側壁112可具有襯墊115，用於保護側壁112並且延長在電漿處理腔室100的維護週期之間的時間。腔室主體105及電漿處理腔室100的相關元件的尺寸不受限制並且通常可成比例地大於待在其中處理的基板302的大小。基板大小的實例包括200 mm直徑、250 mm直徑、300 mm直徑及450 mm直徑等等，諸如顯示器或太陽能電池基板。
腔室主體105可支撐腔室蓋組件110以封閉腔室容積101。腔室主體105可由鋁或其他適當材料製造。基板出入埠113可穿過腔室主體105的側壁112形成，從而促進將基板302移送到電漿處理腔室100中並且移送出電漿處理腔室100。出入埠113可與移送腔室及/或如先前描述的基板處理系統的其他腔室耦合。泵送埠145可穿過腔室主體105的側壁112形成並且連接到腔室容積101。泵送裝置可穿過泵送埠145耦合到腔室容積101以抽空及控制處理空間內的壓力。泵送裝置可包括一或多個泵及節流閥。
氣體面板160可藉由氣體管線167與腔室主體105耦合以將處理氣體供應到腔室容積101中。氣體面板160可包括一或多個處理氣體源161、162、163、164並且可額外包括惰性氣體、非反應氣體，及反應氣體，如可用於任何數目的製程。可由氣體面板160提供的處理氣體的實例包括但不限於包括甲烷的含烴氣體、六氟化硫、氯化矽、四氟甲烷、溴化氫、含烴氣體、氬氣、氯氣、氮氣、氦氣，或氧氣，以及任何數目的額外材料。此外，處理氣體可包括含有氮、氯、氟、氧，及氫的氣體，諸如BCl 3、C 2F 4、C 4F 8、C 4F 6、CHF 3、CH 2F 2、CH 3F、NF 3、NH 3、CO 2、SO 2、CO、N 2、NO 2、N 2O，及H 2，以及任何數目的額外前驅物。
閥166可控制來自源161、162、163、164的處理氣體從氣體面板160的流動並且可由控制器165管理。來自氣體面板160的供應到腔室主體105的氣體的流動可包括來自一或多個源的氣體的組合。蓋組件110可包括噴嘴114。噴嘴114可為用於將來自氣體面板160的源161、162、164、163的處理氣體引入腔室容積101中的一或多個埠。在將處理氣體引入電漿處理腔室100中之後，可激勵氣體以形成電漿。天線148（諸如一或多個電感器線圈）可鄰近電漿處理腔室100提供。天線電源供應器142可經由匹配電路141為天線148供電以將能量（諸如射頻(radio frequency; RF)能量）感應耦合到處理氣體，以維持在電漿處理腔室100的腔室容積101中由處理氣體形成的電漿。替代地，或除了天線電源供應器142之外，在基板302之下及/或在基板302之上的處理電極可用於將射頻功率電容耦合到處理氣體以維持腔室容積101內的電漿。電源供應器142的操作可由控制器（諸如控制器165）控制，該控制器亦控制電漿處理腔室100中的其他元件的操作。
基板支撐基座135可在腔室容積101中設置以在處理期間支撐基板302。基板支撐基座135可包括用於在處理期間固持基板302的靜電夾盤122。靜電夾盤(electrostatic chuck; 「ESC」) 122可使用靜電引力來將基板302固持到基板支撐基座135。ESC 122可藉由與匹配電路124整合的RF電源供應器125供電。ESC 122可包括嵌入介電主體內的電極121。電極121可與RF電源供應器125耦合並且可將偏壓提供到ESC 122及安置在基座上的基板302，該偏壓吸引藉由腔室容積101中的處理氣體形成的電漿離子。在基板302的處理期間，RF電源供應器125可循環打開及關閉，或脈衝。ESC 122可具有隔離器128，用於使ESC 122的側壁對電漿的吸引力較小，以延長ESC 122的維護壽命週期。此外，基板支撐基座135可具有陰極襯墊136，用於保護基板支撐基座135的側壁不受電漿氣體影響並且延長在電漿處理腔室100的維護之間的時間。
電極121可與電源150耦合。電源150可將約200伏特至約2000伏特的夾持電壓提供到電極121。電源150亦可包括用於藉由將直流電流引導至電極121用於夾持及去夾持基板302來控制電極121的操作的系統控制器。ESC 122可包括在基座內設置並且連接到電源用於加熱基板的加熱器，而支撐ESC 122的冷卻基座129可包括用於循環熱傳遞流體以維持ESC 122及其上設置的基板302的溫度的導管。ESC 122可經配置以在基板302上製造的裝置的熱預算需要的溫度範圍中執行。例如，取決於所執行的製程，ESC 122可經配置以將基板302維持在約-150℃或更低至約500℃或更高的溫度下。
可提供冷卻基座129以輔助控制基板302的溫度。為了減輕製程漂移及時間，在基板302處於清潔腔室中的整個時間內，基板302的溫度可藉由冷卻基座129維持大體上恆定。在一些實施例中，基板302的溫度可在整個後續清潔製程中維持在約-150℃與約500℃之間的溫度下，儘管可利用任何溫度。覆蓋環130可在ESC 122上並且沿著基板支撐基座135的周邊設置。覆蓋環130可經配置以將蝕刻氣體限制到基板302的暴露頂表面的所要部分，同時屏蔽基板支撐基座135的頂表面以隔離電漿處理腔室100內部的電漿環境。升舉銷可藉由如先前描述的移送機器人或其他適當移送機構穿過基板支撐基座135選擇性平移以將基板302提升到基板支撐基座135之上以促進出入基板302。
控制器165可用於控制製程序列，從而調節從氣體面板160到電漿處理腔室100中的氣體流動，及其他製程參數。當由CPU執行時，軟體常式將CPU轉換為專用電腦，諸如控制器，該專用電腦可控制電漿處理腔室100，使得製程根據本案執行。軟體常式亦可儲存及/或由第二控制器執行，該第二控制器可與電漿處理腔室100相關聯。
第3圖圖示了根據本技術的一些實施例的在半導體基板上形成像素材料的方法300中的經選擇操作。方法300的許多操作可例如在如先前描述的腔室100中執行。方法300可在開始方法之前包括一或多個操作，包括前端處理、沉積、蝕刻、拋光、清潔，或可在所描述的操作之前執行的任何其他操作。方法可包括如圖中指出的可選操作，該等操作可能或可能不與根據本技術的方法的一些實施例具體地相關聯。例如，描述許多操作以便提供更廣範疇的結構形成，但該等操作對技術而言不係關鍵的，或可能藉由如將在下文進一步論述的的替代方法論來執行。方法300描述了在第4A圖至第4G圖中示意性圖示的操作，該等操作的說明將結合方法300的操作描述。將理解，第4圖僅示出了部分示意圖，並且基板可含有具有如在圖中示出的態樣以及仍可獲益於本技術的態樣的替代結構態樣的任何數目的半導體區段。方法300可涉及用於開發半導體結構到特定製造操作的可選操作。
在方法300的上下文中，半導體結構400可定義主動像素，其中主動像素參考第4A圖描述。於產生半導體結構400的形成製程中的一或多個點，方法300的操作可實施以在半導體結構400的構成層之間形成導電觸點，如參考第4B圖至第4G圖描述。藉由包括方法300的操作的製程形成的所得顯示裝置可併入有具有反射金屬化像素的半導體結構400，並且可由此在方法300的操作之後的一或多個製造製程期間呈現高反射像素材料，以及減少的劣化。
如第4A圖中示出，半導體結構400可表示包含一或多個組成結構的液晶覆矽(LCoS)背板，該等組成結構形成主動像素。如所示出，結構400可包括由矽或某種其他半導體基板材料製成或包含矽或某種其他半導體基板材料的基板401，其上可形成LCoS背板的一或多個結構。例如，結構400可包括例如由銅或與半導體處理技術相容的另一金屬形成的金屬層403。結構400可進一步包括反射及鏡層407，該反射及鏡層可為或包括鋁、銅，或適用於提供鏡表面的另一反射材料。為了使鏡層407與金屬層403電氣絕緣，在形成鏡層407之前，間隔材料405可上覆於金屬層403形成。結構可包括提供反射背面結構的光學堆疊。如所示出，光學堆疊可為或包括可上覆於鏡層407形成的分散式布拉格反射器409 (DBR)。在一些實施例中，光學堆疊可包括其他反射層或結構，包括但不限於介電鏡或其他高反射塗層。在一些實施例中，DBR 409可包括高介電常數及低介電常數介電材料的多個交替層。例如，低介電常數層411可為或包括低介電常數介電材料，諸如氧化矽或有機矽酸鹽玻璃。相比之下，高介電常數層413可為或包括高介電常數介電材料，諸如氧化鉭。在一些實施例中，當上覆於鏡層407的第一層係低介電常數層411時，DBR 409的最頂層可為或包括高介電常數材料。
為了LCoS裝置中的進一步實施方式，半導體結構可包括像素材料415。如所示出，像素材料415可從DBR 409的上表面417延伸並且接觸金屬層403，此可穿過在鏡層407及DBR 409中的孔提供在金屬層403與上表面417之間的導電路徑。如參考後面的附圖更詳細描述，像素材料415可為或包括經選擇以適用於高深寬比沉積及下游處理操作（諸如高溫沉積及反應性離子蝕刻）兩者的金屬或耐火材料。
在一些實施例中，當鏡層407跨越LCoS裝置上的多個像素時，鏡層407可與結構400的主動電氣元件實體分離以防止短路影響多個像素。例如，在結構400中，鏡層407可與金屬層403及像素材料415電氣隔離。相比之下，像素材料415可與之上的透明導電層419電氣接觸，該透明導電層在上表面417的區域上形成。在一些實施例中，透明導電層419可為或包括透明導電氧化物，諸如氧化銦錫(indium tin oxide; ITO)或鋁摻雜的氧化鋅，或整合碳同素異形體（包括但不限於石墨烯、類金剛石碳，或碳奈米管）的透明導電塗層。透明導電層419可在一或多個波長範圍上提供透明度及導電觸點以激勵並且致動結構400之上的液晶層。
形成透明導電層419可包括電漿沉積技術。例如，在ITO的情況下，形成透明導電層419可包括但不限於電漿增強的化學氣相沉積、化學氣相沉積、噴霧熱解、反應性電子束蒸發、濺射，或物理氣相沉積。沉積透明導電層419在氧化環境中、在高溫下，或兩者進行。在一些實施例中，例如，在藉由旋塗形成的導電膜的情況下，形成透明導電層419可包括烘烤操作。在此種操作期間，像素材料415可暴露於反應環境、氧化環境，或升高的溫度，此可引起劣化並且可負面影響在金屬層403與透明導電層419之間形成的電氣觸點。
在一些實施例中，像素可藉由在上表面417上形成的像素隔離結構421定義，使得獨立像素可包括像素材料415及在兩個像素隔離結構421之間的透明導電層419。在一些實施例中，LCoS背板可包括具有結構400的多個像素，可由其形成具有可定址像素的陣列的顯示系統。像素隔離結構421可為或包括高介電常數材料，諸如形成高介電常數層413的材料。在一些實施例中，沉積像素隔離結構421可在升高的溫度下進行，在該等溫度下像素材料415的材料可擴散到DBR 409或像素隔離結構421中。例如，當像素材料415由經選擇用於高反射率或導電性的非耐火材料形成時，在形成像素隔離結構421期間，像素材料415可能易於劣化。
在一些實施例中，反射蓋可插入透明導電層419與像素材料415之間。反射蓋423可由針對高反射率選擇的材料形成，但可能不與高深寬比沉積相容。例如，當鏡層407係或包括鋁時，反射蓋423可為或包括鋁，並且可藉由與為鏡層407的形成採用的彼等製程類似的製程形成。因此，反射蓋423可藉由小於一的深寬比表徵，其中深寬比係反射蓋423的厚度與反射蓋423的橫向寬度的比率。例如，反射蓋423的深寬比可小於或約0.1、小於或約0.2、小於或約0.3、小於或約0.4、小於或約0.5、小於或約0.6、小於或約0.7、小於或約0.8、小於或約0.9，或在零與一之間的其內插。在一些實施例中，反射蓋423可呈現超過閾值厚度的增強的反射性質，諸如大於或約10 nm，諸如大於或約20 nm、大於或約30 nm、大於或約40 nm、大於或約50 nm、大於或約60 nm、大於或約70 nm、大於或約80 nm、大於或約90 nm、大於或約100 nm，或更大。在一些實施例中，形成厚度低於閾值厚度的反射蓋423可減小材料的反射率。因此，反射蓋423的厚度可耦合到像素材料415的橫向寬度，並且反射蓋423的最佳深寬比可接近對應於形成反射蓋423的材料的閾值厚度的最小值。在一些實施例中，當反射蓋423係或包括鋁時，反射蓋423可呈現高於60 nm的厚度的最佳反射率性質。
作為說明性實例，像素材料415可在DBR的上表面417處具有100 nm的橫向寬度，對此反射蓋可具有小於100 nm且大於閾值厚度的厚度，例如，60 nm的厚度。在一些情況下，反射蓋423在用於形成透明導電層419或像素隔離結構421的條件下可能易於劣化。出於此原因，如下文描述，可形成一或多個犧牲阻障結構以在製造期間保護反射蓋423，該等犧牲阻障結構可作為形成結構400的部分移除。
在一些實施例中，方法300可包括可選操作。例如，如第4B圖至第4C圖中示出，於操作305，像素材料415可穿過鏡層407中的窗425形成。在一些實施例中，形成像素材料415可包括一或多個微影及空間選擇性蝕刻製程，諸如在DBR 409的上表面417上形成微影遮罩。微影遮罩可為或包括軟遮罩、硬遮罩，或可由經選擇以屏蔽DBR 409的上表面417以隔離後續蝕刻製程的材料形成。形成像素材料415可進一步包括藉由乾式蝕刻製程形成高深寬比通孔以選擇性移除DBR 409、鏡層407，及間隔材料405的部分，並且顯露金屬層403。通孔可朝向金屬層403漸縮。漸縮可促進後續填充操作並且可促進在像素材料415與金屬層403之間形成電氣連接作為操作305的部分。如第4C圖中示出，於鏡層407處，像素材料415可橫向窄於窗425的寬度，使得像素材料415可包括從DBR 409的上表面417延伸到金屬層403的一或多個傾斜側壁，而不交叉鏡層407。形成像素材料415亦可包括藉由一或多個製程在通孔中沉積填充材料，該等製程包括但不限於化學氣相沉積、原子層沉積、物理氣相沉積，或與半導體製造相容的其他技術。類似地，操作315可包括一或多個額外製程，諸如移除過量材料以顯露DBR 409的上表面417。例如，可採用化學機械拋光以移除沉積的材料來在操作315期間形成像素材料415。在一些實施例中，可採用替代的選擇性移除技術，諸如濕式蝕刻或乾式蝕刻、離子研磨，或電子束技術以選擇性移除上覆於DBR 409的上表面417沉積的材料。
如上文描述，像素材料415可藉由與高深寬比形態中的沉積的相容性來限制。例如，儘管一些材料可提供優異的反射性質，此將使此種材料更適合用作鏡或反射表面，但相同材料可能不適用於形成低於通孔的閾值特徵大小的像素材料415。在一些實施例中，此種限制可為實體效應的結果，包括但不限於表面張力或與DBR 409的層的暴露表面的相互作用。例如，在光學堆疊中形成的通孔的給定橫向寬度下，一些材料可橋接通孔的開口，並且因此可能不填充通孔，從而在像素材料415中餘留空隙，該等空隙可能負面影響在金屬層403與結構400中的上覆透明導電層419之間的電氣觸點的品質。在一些實施例中，此種實體現象的重要性可隨著通孔的橫向寬度的減小而增加。以此方式，選擇像素材料415可限於適用於小特徵大小處的高深寬比沉積的彼等材料，例如，鋁可限於低於或約1:1的深寬比特徵，並且銅可限於低於或約4:1的深寬比特徵。然而，在一些情況下，可形成高達約5:1、高達約6:1、高達約7:1、高達約8:1、高達約9:1，或更高的深寬比作為增加結構400的反射表面積的途徑。為此，相對於鋁或銅，包括但不限於鎢或其他材料（諸如鈷）的耐火材料可在較高深寬比的特徵中沉積。
此外，在一些實施例中，像素材料415可為或包括經選擇以在半導體製造製程下穩定的材料，該等半導體製造製程包括但不限於熱沉積、電漿沉積、氧蝕刻，或產生可在非耐火金屬中引起氧化、熱擴散或其他劣化的其他反應環境的彼等。在一些實施例中，像素材料415可為或包括鎢、釕，或氮化鉭。如參考第4A圖描述，像素材料415可在沉積上覆層或結構之前形成，該等上覆層或結構包括但不限於透明導電層419或像素隔離結構421。上覆層或結構可在升高的溫度下或在反應或氧化環境中形成，其中非耐火材料可能易於劣化。因此，像素材料415可整合耐火材料中，諸如經選擇以抗氧化的彼等，或在處理溫度下相對於非耐火材料（諸如銅或鈷）呈現減小的擴散率的彼等。
像素材料415可與金屬層403形成電氣觸點。在一些實施例中，非耐火材料（諸如銅、鈷，或鋁）可呈現用於包括作為構造像素材料415的材料的有益性質。例如，非耐火材料可呈現相對高的反射率及導電性，此可促進在金屬層403到透明導電層419之間的電氣連接，而不顯著影響整體結構400的光學效能。如上文描述，在後續製造製程期間非耐火材料對劣化敏感性可藉由沉積臨時保護層（諸如擴散阻障層）來降低，該臨時保護層可作為形成上覆層結構（諸如像素隔離結構421）的部分而選擇性移除。
於操作305形成像素材料415之後，方法300可包括操作310。如第4D圖中示出，操作310可包括移除像素材料415的一部分。操作310可包括蝕刻製程以選擇性移除像素材料415，而忽略不計地影響光學堆疊的材料。例如，蝕刻製程可為濕式蝕刻製程以選擇性移除金屬，諸如酸蝕刻，用於將像素材料415的一部分移除到在DBR 409的上表面417下方的受控深度。在一些實施例中，蝕刻製程可為相對於光學堆疊的材料（諸如含氧電漿）對像素材料415具有選擇性的乾式蝕刻製程，該乾式蝕刻製程可將像素材料415的一部分選擇性移除到在DBR 409的上表面417下方的受控深度。以此方式，凹陷427可在像素材料415中形成。凹陷427的尺寸可對應於如上文描述的反射蓋423的深寬比，使得反射蓋材料可經選擇以包括深寬比可限制沉積品質的材料。在一些實施例中，凹陷427可形成為使得凹陷427的深度等於或小於在光學堆疊的上表面417處的像素材料415的橫向寬度。例如，對於橫向寬度大於100 nm的像素材料415，凹陷427可延伸大於或約10 nm，並且可延伸到像素材料415中大於或約20 nm、大於或約30 nm、大於或約40nm、大於或約50nm、大於或約60nm、大於或約70nm、大於或約80nm、大於或約90nm、大於或約100nm，或更大。在一些實施例中，為反射蓋423選擇的材料可藉由厚度依賴的反射率表徵，包括閾值厚度，在該閾值厚度下反射率顯著下降。在一些情況下，操作310可包括移除像素材料415的一部分以超過選擇材料的閾值厚度。在一些實施例中，例如，對於超過60nm的膜厚度，鋁膜可呈現優異反射率。因此，可將像素材料415移除到在DBR 409的上表面417下方60nm或更大的深度。
在操作310之後，方法300可包括操作315，藉此填充層429可上覆於DBR 409的上表面417及像素材料415形成，如第4E圖中示出。填充層429可為或包括當拋光時呈現高反射率的金屬，諸如非耐火金屬。例如，填充層429可為或包括鋁、銅，或與作為半導體製造製程的部分的沉積相容的其他金屬。在一些實施例中，填充層429可形成到過量厚度，從而填充凹陷427。沉積技術可包括一或多個金屬膜形成製程，諸如物理氣相沉積、濺射、電子束沉積、分子束磊晶、ALD，或其他薄膜沉積途徑。
在操作315之後，方法300可包括操作320，藉此可移除填充層429的一部分以形成反射蓋423，如第4F圖中示出。移除填充層429的部分可包括一或多個選擇性或深度受控的移除製程，包括但不限於化學機械拋光，或者相對於光學堆疊(諸如高介電常數層413)對填充層429具有選擇性的濕式或乾式蝕刻。在一些實施例中，操作320可包括移除反射蓋423外部的填充層429的材料，使得顯露出DBR 409的上表面417。在一些實施例中，操作320可包括提供反射蓋423的反射表面431，該反射表面與DBR 409的上表面417大體上整平。以此方式，反射蓋423可提供其上方將形成後續結構的大體上或基本上整平表面，包括下文描述的犧牲阻障層。在一些情況下，與下伏像素材料415相比，操作320的移除製程可導致反射表面431具有優異反射率。例如，鏡拋光的鋁層可具有與構成像素材料415的耐火材料相比較高的反射率。
在一些實施例中，操作300可包括額外的可選操作。例如，如第4G圖中示出，方法300可包括操作325。在一些實施例中，操作325可包括形成上覆於反射蓋423及DBR 409的上表面417的阻障層433。阻障層433可為或包括經選擇以保護反射蓋423或像素材料415免於在形成透明導電層419及像素隔離結構421期間使用的製造製程的熱及氧化效應的一或多種材料。例如，阻障層433可為或包括含碳或氮的化合物，包括但不限於碳化矽、氮化矽，或氮碳化矽。
在一些實施例中，例如，當像素材料415包括金屬（諸如銅、鈷，或鋁）時，阻障層433可為或包括鈦或鉭的氮化物。在半導體處理操作中，此種材料可為熱穩定的並且可能不與像素材料415反應。用於半導體結構的其他潛在的擴散阻障材料可為或包括其他二元氮化物，包括但不限於碳化鉭、氮碳化鎢、氮碳化鉭、一或多種以上金屬的氧化物、氮化矽、氮碳化矽，或釕。在一些情況下，取決於半導體操作的一或多種性質，先前提及的材料可在小於15 nm、小於5 nm、小於3 nm，或更小的層厚度處呈現阻障性質。
阻障層433可為犧牲的，因為其可在形成透明導電層419及像素隔離結構421期間移除。以此方式，結構400可包括反射蓋423及像素材料415，而由形成上層結構導致的劣化忽略不計。此外，反射蓋423可為結構400提供改進的反射率，此可改進作為顯示裝置中的LCoS背板的結構400的總光學效能。
在前述描述中，出於解釋的目的，已經闡述數個細節以便提供對本技術的各個實施例的理解。然而，熟習此項技術者將顯而易見，可在沒有此等細節中的一些細節的情況下或具有額外細節的情況下實踐某些實施例。
在已揭示若干實施例的情況下，熟習此項技術者將認識到可使用各種修改、替代構造，及等效者而不脫離實施例的精神。此外，尚未描述多種熟知製程及元素，以便避免不必要地混淆本技術。由此，以上描述不應當被認為限制技術的範疇。
在提供值範圍的情況下，將理解除非上下文另外明確指出，亦具體地揭示每個中介值到在彼範圍的上限與下限之間的下限單位的最小分數。涵蓋在任何提及值或在所提及範圍中未提及的中介值與在所提及範圍中的任何其他提及值或中介值之間的任何較窄範圍。彼等較小範圍的上限及下限可獨立地包括或排除在範圍中，並且每個範圍（其中任一限值、無一限值，或兩個限值包括在較小範圍中）亦在技術內涵蓋，屬於在所提及範圍中任何具體排除的限值。在所提及範圍包括一或兩個限值的情況下，排除彼等包括的限值的任一個或兩個的範圍亦包括在內。
如在本文及隨附申請專利範圍中使用，除非上下文另外明確指出，否則單數形式「一(a)」、「一(an)」，及「該(the)」包括複數參考。因此，例如，提及「一層」包括複數個此種層，並且提及「該前驅物」包括提及一或多個前驅物及熟習此項技術者已知的其等效物等等。
此外，當在此說明書及以下申請專利範圍中使用時，詞語「包含(comprise(s))」、「包含(comprising)」、「含有(contain(s))」、「含有(containing)」、「包括(include(s))」，及「包括(including)」意欲規定存在所提及的特徵、整數、元件，或操作，但該等詞語不排除存在或添加一或多個其他特徵、整數、元件、操作、動作或群組。
10:處理系統 12:工廠介面 14a:盒裝載器 14b:盒裝載器 14c:盒裝載器 14d:盒裝載器 16a:裝載閘腔室 16b:裝載閘腔室 18a:機器人 18b:機器人 20:移送腔室 22:機器人運輸機構 22a:基板運輸葉片 22b:可延伸臂 24a:處理腔室 24b:處理腔室 24c:處理腔室 24d:處理腔室 26:服務腔室 28:計量腔室 100:處理腔室 101:腔室容積 105:腔室主體 110:蓋組件 112:側壁 113:基板出入埠 114:噴嘴 115:襯墊 118:底部 121:電極 122:靜電夾盤 124:匹配電路 125:RF電源供應器 126:接地 128:隔離器 129:冷卻基座 130:覆蓋環 135:基板支撐基座 136:陰極襯墊 141:匹配電路 142:天線電源供應器 145:泵送埠 148:天線 150:電源 160:氣體面板 161:處理氣體源 162:處理氣體源 163:處理氣體源 164:處理氣體源 165:控制器 166:閥 167:氣體管線 300:方法 302:基板 305:操作 310:操作 315:操作 320:操作 325:操作 400:半導體結構 401:基板 403:金屬層 405:間隔材料 407:鏡層 409:分散式布拉格反射器 411:低介電常數層 413:高介電常數層 415:像素材料 417:上表面 419:透明導電層 421:像素隔離結構 423:反射蓋 425:窗 427:凹陷 429:填充層 431:反射表面 433:阻障層 W:基板
第1圖圖示了根據本技術的一些實施例的示例性處理系統的示意性頂部平面圖。
第2圖圖示了根據本技術的一些實施例的示例性處理系統的示意性橫截面圖。
第3圖圖示了根據本技術的一些實施例的在半導體基板上形成像素材料的方法中的經選擇操作。
第4A圖至第4G圖示出了根據本技術的一些實施例的其上正執行經選擇操作的基板材料的示意性橫截面圖。
包括若干附圖作為示意圖。應將理解，附圖係出於說明目的，並且除非特別聲明為按比例，否則不認為該等附圖係按比例的。此外，作為示意圖，提供該等附圖以幫助理解，並且與現實表示相比附圖可能不包括所有態樣或資訊，並且出於說明目的可包括誇示的材料。
在附圖中，類似元件及/或特徵可具有相同的元件符號。另外，相同類型的各個元件可藉由在元件符號之後跟有在類似元件之間進行區分的字母來進行區分。若在本說明書中僅使用第一元件符號，則本說明適用於具有相同第一元件符號的類似元件的任一個，而與字母無關。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:方法
305:操作
310:操作
315:操作
320:操作
325:操作

Claims (17)

  1. 一種在一半導體結構中形成一反射像素材料的方法，該方法包含以下步驟：藉由相對於該半導體結構的一光學堆疊的一最頂層對一像素材料具有選擇性的一蝕刻製程從該半導體結構移除該像素材料的一部分；形成上覆於該像素材料及該光學堆疊的一反射金屬填充層；以及移除該反射金屬填充層的一部分，從而顯露出該像素材料外部的該光學堆疊的一上表面，以及形成與該光學堆疊的該上表面大體上整平的該像素材料的一反射上表面，以形成藉由小於1的一深寬比表徵的該像素材料的一反射蓋。
  2. 如請求項1所述之方法，其中該反射金屬填充層包含鋁。
  3. 如請求項1所述之方法，其中移除該像素材料的該部分之步驟包含以下步驟：將該像素材料蝕刻到至少60nm的一深度。
  4. 如請求項3所述之方法，其中移除該像素材料的該部分之步驟進一步包含以下步驟：將該像素材料蝕刻到小於100nm的一深度。
  5. 如請求項1所述之方法，其中藉由該反射金屬填充層的化學機械拋光來形成該像素材料的該反射上表面。
  6. 如請求項1所述之方法，其中移除該反射金屬填充層的該部分之步驟形成該像素材料的一反射蓋，該方法進一步包含以下步驟：形成上覆於該像素材料的該反射蓋及該光學堆疊的該上表面的一阻障層。
  7. 一種半導體結構，包含：一半導體基板；一金屬層，上覆於該半導體基板；一間隔層，上覆於該金屬層；一鏡層，上覆於該間隔層；一光學堆疊，上覆於該鏡層；以及一像素材料，從該金屬層延伸到該光學堆疊，該像素材料包含一耐火材料；以及一反射蓋，上覆於該像素材料，該反射蓋具有與該光學堆疊的一上表面大體上整平的一反射表面，以及該反射蓋藉由小於1的一深寬比表徵。
  8. 如請求項7所述之半導體結構，其中該反射蓋包含鋁。
  9. 如請求項7所述之半導體結構，其中該反射蓋藉由至少60nm的相對於該反射蓋的該上表面的一厚度表徵。
  10. 如請求項9所述之半導體結構，其中該反射蓋藉由小於100nm的相對於該反射蓋的該上表面的一厚度表徵。
  11. 如請求項7所述之半導體結構，進一步包含一阻障層，上覆於該反射蓋及該光學堆疊，該阻障層包含氮碳化矽(silicon carbon nitride)。
  12. 如請求項7所述之半導體結構，其中該耐火材料包含鎢、釕，或氮化鉭中的一或多種。
  13. 一種半導體結構，包含：一半導體基板；一金屬層，上覆於該半導體基板；一間隔層，上覆於該金屬層；一鏡層，上覆於該間隔層；一光學堆疊，上覆於該鏡層；以及一像素材料，從該金屬層延伸到該光學堆疊，該像素材料包含一非耐火材料；以及一反射蓋，上覆於該像素材料，該反射蓋具有與該光學堆疊的一上表面大體上整平的一反射表面，以及該反射蓋藉由小於1的一深寬比表徵。
  14. 如請求項13所述之半導體結構，其中該反射蓋包含鋁。
  15. 如請求項13所述之半導體結構，其中該反射蓋藉由至少60nm的相對於該反射蓋的該上表面的一厚度表徵。
  16. 如請求項15所述之半導體結構，其中該反射蓋藉由小於100nm的相對於該反射蓋的該上表面的一厚度表徵。
  17. 如請求項13所述之半導體結構，進一步包含一阻障層，上覆於該反射蓋及該光學堆疊，該阻障層包含氮碳化矽(silicon carbon nitride)。
TW110143162A 2020-11-20 2021-11-19 半導體結構及在其中形成反射像素材料的方法 TWI811856B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/100,402 US11881539B2 (en) 2020-11-20 2020-11-20 Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US17/100,402 2020-11-20

Publications (2)

Publication Number Publication Date
TW202235983A TW202235983A (zh) 2022-09-16
TWI811856B true TWI811856B (zh) 2023-08-11

Family

ID=81657472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110143162A TWI811856B (zh) 2020-11-20 2021-11-19 半導體結構及在其中形成反射像素材料的方法

Country Status (3)

Country Link
US (1) US11881539B2 (zh)
TW (1) TWI811856B (zh)
WO (1) WO2022109035A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11880052B2 (en) * 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of mirror grounding in LCoS devices
US11881539B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US11586067B2 (en) 2020-11-20 2023-02-21 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having robust pixel via metallization
US11908678B2 (en) * 2021-01-14 2024-02-20 Applied Materials, Inc. Method of CMP integration for improved optical uniformity in advanced LCOS back-plane

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017537A1 (en) * 2002-07-26 2004-01-29 Magana John F. Wafer level electro-optical sort testing and wafer level assembly of micro liquid crystal-on silicon (LCOS) devices
US20070287211A1 (en) * 2006-06-08 2007-12-13 Yi-Tyng Wu Method of improving the flatness of a microdisplay surface, liquid crystal on silicon (LCoS) display panel and method of manufacturing the same
TW200842400A (en) * 2006-12-27 2008-11-01 Qualcomm Inc Aluminum fluoride films for microelectromechanical system applications
TW200916406A (en) * 2007-02-20 2009-04-16 Qualcomm Mems Technologies Inc Equipment and methods for etching of MEMS
TW201001009A (en) * 2008-02-14 2010-01-01 Qualcomm Mems Technologies Inc Device having power generating black mask and method of fabricating the same
CN101398579B (zh) * 2007-09-30 2010-06-09 中芯国际集成电路制造(上海)有限公司 制作微反射镜层及硅基液晶显示器的方法
US20170075166A1 (en) * 2015-09-16 2017-03-16 Samsung Display Co. Ltd. Display device

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170407A (en) 1991-10-11 1992-12-08 At&T Bell Laboratories Elimination of heterojunction band discontinuities
JPH1054995A (ja) * 1996-06-06 1998-02-24 Pioneer Electron Corp 反射型液晶表示装置
US5903058A (en) 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
JP3249079B2 (ja) 1997-10-24 2002-01-21 キヤノン株式会社 マトリクス基板と液晶表示装置と投写型液晶表示装置
US6512566B1 (en) 1997-10-24 2003-01-28 Canon Kabushiki Kaisha Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate
JP3279234B2 (ja) 1997-10-27 2002-04-30 キヤノン株式会社 半導体装置の製造方法
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
US6333519B1 (en) 1998-08-12 2001-12-25 Canon Kabushiki Kaisha Semiconductor apparatus process for production thereof and liquid crystal apparatus
JP2000124313A (ja) 1998-08-12 2000-04-28 Canon Inc 半導体装置、その製造方法、および、それを用いた液晶装置、液晶表示装置
US6214716B1 (en) 1998-09-30 2001-04-10 Micron Technology, Inc. Semiconductor substrate-based BGA interconnection and methods of farication same
US6008876A (en) 1998-12-03 1999-12-28 National Semiconductor Corporation Polished self-aligned pixel for a liquid crystal silicon light valve
EP1068928A3 (en) 1999-02-11 2003-08-13 Applied Materials, Inc. Chemical mechanical polishing processes and components
US6577362B1 (en) 1999-05-24 2003-06-10 National Semiconductor Corporation Pixel cell for silicon LC light valve having enhanced storage capacitance
JP4643786B2 (ja) 2000-02-28 2011-03-02 インテレクチュアル ベンチャーズ ホールディング ４５ リミティド ライアビリティ カンパニー 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置
US6649517B2 (en) 2001-05-18 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Copper metal structure for the reduction of intra-metal capacitance
JP3938112B2 (ja) 2002-11-29 2007-06-27 セイコーエプソン株式会社 電気光学装置並びに電子機器
US7390740B2 (en) 2004-09-02 2008-06-24 Micron Technology, Inc. Sloped vias in a substrate, spring-like contacts, and methods of making
US7645703B2 (en) 2005-07-26 2010-01-12 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for aluminum chemical mechanical polishing
US7241692B2 (en) 2005-07-26 2007-07-10 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for aluminum chemical mechanical polishing and protective layer
EP2410558A3 (en) 2005-11-11 2012-04-18 Hitachi Chemical Co., Ltd. Polishing slurry for silicon oxide, additive liquid and polishing method
JP2007193200A (ja) 2006-01-20 2007-08-02 Fujitsu Ltd 半導体装置の製造方法及び反射型液晶表示装置の製造方法
JP2007199188A (ja) 2006-01-24 2007-08-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
TWI752316B (zh) 2006-05-16 2022-01-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
TWI355023B (en) 2006-05-26 2011-12-21 Anji Microelectronics Co Ltd Systems and slurry for chemical mechanical polishi
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
CN100483235C (zh) 2006-12-04 2009-04-29 中芯国际集成电路制造(上海)有限公司 硅基液晶显示器单元及其形成方法
CN101866083B (zh) 2009-04-14 2012-05-23 中芯国际集成电路制造(上海)有限公司 微反射镜层、硅基液晶显示装置及其制作方法
JP2011123093A (ja) 2009-12-08 2011-06-23 Seiko Epson Corp 電気光学装置の製造方法
US8435901B2 (en) 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
JP2012078459A (ja) 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 反射型液晶表示装置、アクティブマトリックス反射基板、及びその製造方法
US8659727B2 (en) 2011-07-27 2014-02-25 Citizen Finetech Miyota Co., Ltd. Barriers for reflective pixel electrodes of display devices and methods
US20150048514A1 (en) 2013-08-14 2015-02-19 Qualcomm Mems Technologies, Inc. Stacked via structures and methods of fabrication
US10090167B2 (en) 2014-10-15 2018-10-02 Taiwan Semiconductor Manufacturing Company Semiconductor device and method of forming same
TWI636562B (zh) 2016-12-30 2018-09-21 英屬開曼群島商錼創科技股份有限公司 顯示裝置
US10566232B2 (en) 2017-05-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post-etch treatment of an electrically conductive feature
CN108987423B (zh) 2017-06-05 2023-09-12 三星电子株式会社 显示装置
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
CN108845442B (zh) 2018-07-02 2021-04-30 豪威半导体（上海）有限责任公司 Lcos显示器及电子设备
WO2020008765A1 (ja) 2018-07-04 2020-01-09 ソニー株式会社 電極構造体、電極構造体の製造方法、液晶表示素子、液晶表示素子の駆動方法、及び、電子機器
US11967605B2 (en) * 2018-11-13 2024-04-23 Seoul Viosys Co., Ltd. Light emitting device
EP3888138A1 (en) * 2019-02-21 2021-10-06 Apple Inc. Indium-phosphide vcsel with dielectric dbr
JP7180756B2 (ja) 2019-04-02 2022-11-30 昭和電工マテリアルズ株式会社 研磨液、研磨液セット、研磨方法及び欠陥抑制方法
US11942507B2 (en) * 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US20220283452A1 (en) * 2020-07-21 2022-09-08 Fathom Radiant, PBC Optical Cavity Devices Using Stacked Multi-Quantum Wells
US11881539B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US11586067B2 (en) * 2020-11-20 2023-02-21 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having robust pixel via metallization
US20220163834A1 (en) * 2020-11-20 2022-05-26 Applied Materials, Inc. Structure and method of bi-layer pixel isolation in advanced lcos back-plane
US11880052B2 (en) * 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of mirror grounding in LCoS devices
US11573452B2 (en) * 2020-11-20 2023-02-07 Applied Materials, Inc. Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes
US11908678B2 (en) * 2021-01-14 2024-02-20 Applied Materials, Inc. Method of CMP integration for improved optical uniformity in advanced LCOS back-plane

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017537A1 (en) * 2002-07-26 2004-01-29 Magana John F. Wafer level electro-optical sort testing and wafer level assembly of micro liquid crystal-on silicon (LCOS) devices
US20070287211A1 (en) * 2006-06-08 2007-12-13 Yi-Tyng Wu Method of improving the flatness of a microdisplay surface, liquid crystal on silicon (LCoS) display panel and method of manufacturing the same
TW200842400A (en) * 2006-12-27 2008-11-01 Qualcomm Inc Aluminum fluoride films for microelectromechanical system applications
TW200916406A (en) * 2007-02-20 2009-04-16 Qualcomm Mems Technologies Inc Equipment and methods for etching of MEMS
CN101398579B (zh) * 2007-09-30 2010-06-09 中芯国际集成电路制造(上海)有限公司 制作微反射镜层及硅基液晶显示器的方法
TW201001009A (en) * 2008-02-14 2010-01-01 Qualcomm Mems Technologies Inc Device having power generating black mask and method of fabricating the same
US20170075166A1 (en) * 2015-09-16 2017-03-16 Samsung Display Co. Ltd. Display device

Also Published As

Publication number Publication date
US20220165912A1 (en) 2022-05-26
WO2022109035A1 (en) 2022-05-27
US11881539B2 (en) 2024-01-23
TW202235983A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
TWI811856B (zh) 半導體結構及在其中形成反射像素材料的方法
TWI813075B (zh) 具有強健像素通孔金屬化的先進lcos背板之結構及方法
TWI821795B (zh) Lcos元件中之鏡接地的結構與方法
US10304659B2 (en) Ale smoothness: in and outside semiconductor industry
US11573452B2 (en) Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes
TWI791328B (zh) 半導體基板上形成像素隔離結構的方法及半導體結構
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
US11908678B2 (en) Method of CMP integration for improved optical uniformity in advanced LCOS back-plane
US11702738B2 (en) Chamber processes for reducing backside particles
US11289342B2 (en) Damage free metal conductor formation
US20090206053A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US20240096641A1 (en) In-situ carbon liner for high aspect ratio features
TWI803297B (zh) 遮罩材料之電漿蝕刻
US20240014039A1 (en) Carbon hardmask opening using boron nitride mask
KR20240026199A (ko) 반도체 기판들의 최상부 및 최하부 표면들 상의 선택적 탄소 증착
KR20240012439A (ko) 클리닝 방법 및 플라스마 처리 방법