TW202234585A - 用於改善高階矽基液晶背板中光學一致性的化學機械研磨積體電路方法 - Google Patents

用於改善高階矽基液晶背板中光學一致性的化學機械研磨積體電路方法 Download PDF

Info

Publication number
TW202234585A
TW202234585A TW111101279A TW111101279A TW202234585A TW 202234585 A TW202234585 A TW 202234585A TW 111101279 A TW111101279 A TW 111101279A TW 111101279 A TW111101279 A TW 111101279A TW 202234585 A TW202234585 A TW 202234585A
Authority
TW
Taiwan
Prior art keywords
mirror layer
layer
dbr
less
contact hole
Prior art date
Application number
TW111101279A
Other languages
English (en)
Inventor
于瀾
班傑明Ｄ 布里格斯
泰勒 雪伍德
拉格夫 司里尼瓦桑
喬瑟夫 莎菲德勒
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202234585A publication Critical patent/TW202234585A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

可執行處理方法以在半導體基板的鏡層中形成經填充的接觸孔。該方法可包括藉由蝕刻製程形成穿過半導體基板的鏡層的接觸孔。該方法可包括用填充材料填充接觸孔。填充材料的一部分可以覆蓋在鏡層上。該方法亦可包括藉由落在鏡層上的化學機械拋光移除接觸孔外部的填充材料的一部分。

Description

用於改善高階矽基液晶背板中光學一致性的化學機械研磨積體電路方法
本申請案主張於2021年1月14日提交的名稱為「METHOD OF CMP INTEGRATION FOR IMPROVED OPTICAL UNIFORMITY IN ADVANCED LCOS BACK PLANE（用於改善高階矽基液晶背板中光學一致性的化學機械研磨積體電路方法）」的美國非臨時申請第17/149,399號的權益和優先權，該美國非臨時申請的內容出於所有目的以引用方式整體併入本文。
本技術係關於半導體系統、製程及設備。更特定言之，本技術係關於用於在半導體基板上形成和蝕刻材料層的製程和系統。
藉由在基板表面上產生複雜圖案化材料層的製程，使高階矽基液晶(liquid crystal on silicon, LCoS)元件變得有可能。在基板上產生圖案化材料需要移除暴露材料的受控方法。化學蝕刻用於多種目的，包括將光阻劑中的圖案轉移到下伏層、減薄層或減薄表面上已經存在的特徵的側向尺寸。通常期望具有一種蝕刻製程，該蝕刻製程蝕刻一種材料比蝕刻另一種材料更快的，以促進例如圖案轉移製程或單獨的材料移除。據說此類蝕刻製程對第一材料是選擇性的。由於材料、電路和製程的多樣性，已經開發出對各種材料具有選擇性的蝕刻製程。
多層LCoS結構，諸如結合分佈式布拉格反射器(distributed Bragg reflector, DBR)的彼等多層LCoS結構，可結合在一系列製造操作中形成的介電或導電材料層。在一些情況下，電接觸件可以形成為高深寬比結構，該等結構連接由介電材料（諸如經由構成DBR的層形成的像素材料）分隔的兩個或更多個導電層。為了在顯示應用中提供可單獨尋址的像素，電接觸件可以與下伏於DBR的鏡層電絕緣。可藉由穿過填充材料而非穿過鏡層形成電接觸件、藉由穿過鏡層形成接觸孔並用填充材料填充接觸孔來實施接觸件的電隔離。在沉積後，填充材料的至少一部分可覆蓋在鏡層上，此在接收DBR的第一層的表面中引入了不均勻性。為了提供具有均勻上表面的DBR，DBR的第一層可以適應該表面中的不均勻性。DBR的第一層的厚度的最終變化可顯著削弱DBR作為整體的光學效能，諸如LCoS背板的色彩保真度，由此削弱LCoS結構對在顯示設備中應用的適用性。
因此，需要能夠用於生產高品質元件和結構的改進的系統和方法。本技術解決了該等和其他需求。
可執行處理方法以在半導體基板的鏡層中形成經填充的接觸孔。該方法可包括藉由蝕刻製程形成穿過半導體基板的鏡層的接觸孔。該方法可包括用填充材料填充接觸孔。填充材料的一部分可以覆蓋在鏡層上。該方法亦可包括藉由落在鏡層上的化學機械拋光移除接觸孔外部的填充材料的一部分。
在一些實施例中，該方法可進一步包括形成覆蓋在鏡層和填充材料上的光學堆疊。光學堆疊可形成與鏡層的界面。光學堆疊可以是或包括分佈式布拉格反射器(DBR)。DBR可以是或包括第一層，該第一層的特徵在於第一層的厚度變化小於或為約30%。化學機械拋光可產生基本上不含填充材料的鏡層的上表面。化學機械拋光的特徵可在於平坦化長度小於5 mm。化學機械拋光可使用超過或為約0.1 PSI的向下力、超過或為約10 RPM的旋轉速率以及超過或為約50 mL/min的漿液流率。化學機械拋光可使用漿料。漿料可包括懸浮在溶劑中的一級膠態二氧化矽粒子。溶劑可以是或包括去離子水和酸。粒子的特徵可在於平均直徑小於或為約1000 nm。化學機械拋光可使用溶解在溶劑中的酸。酸可以是或包括甲酸、乙酸、丁酸、草酸、乳酸和/或檸檬酸。
本技術亦涵蓋可執行以在半導體基板的鏡層中形成經填充的接觸孔的處理方法。該方法可包括藉由蝕刻製程形成穿過半導體基板的鏡層的接觸孔。該方法可包括用填充材料填充接觸孔。填充材料的一部分可在鏡層上方延伸。該方法可包括藉由對填充材料有選擇性的移除製程來移除接觸孔外部的填充材料的一部分。該方法亦可包括將鏡層的上表面拋光至小於或為約5 nm的表面粗糙度。
在一些實施例中，該方法可進一步包括形成覆蓋在鏡層和經填充的接觸孔上的光學堆疊。光學堆疊可形成與鏡層的界面。該光學堆疊的特徵在於在450 nm-650 nm的波長範圍內的反射率超過95%。拋光鏡層的上表面可包括化學機械拋光，該化學機械拋光的特徵在於平坦化長度小於5 mm。化學機械拋光可使用超過或為約0.1 PSI的向下力、超過或為約10 RPM的旋轉速率以及超過或為約50 mL/min的漿液流率。化學機械拋光可使用漿料。漿料可包括懸浮在溶劑中的膠態二氧化矽粒子。溶劑可以是或包括去離子水和酸。粒子的特徵可在於平均直徑小於或為約1000 nm。化學機械拋光可使用溶解在溶劑中的酸。酸可以是或包括甲酸、乙酸、丁酸、草酸、乳酸和/或檸檬酸。
本技術亦涵蓋包括半導體基板的半導體結構。該等結構可包括覆蓋在半導體基板上的金屬層。該等結構可包括覆蓋在金屬層上的間隔物層。該等結構可包括覆蓋在間隔物層上的鏡層。該等結構可包括覆蓋在鏡層上的光學堆疊。該等結構可包括填充在鏡層中形成的接觸孔的填充材料。填充材料可以基本上與鏡層的上表面齊平。鏡層的上表面的特徵可在於平均粗糙度小於或為約5 nm。
在一些實施例中，半導體結構可進一步包括分佈式布拉格反射器(DBR)。DBR可包括第一層，該第一層的特徵在於第一層的厚度變化小於或為約30%。DBR的特徵可在於在450 nm-650 nm的波長範圍內的反射率超過95%。DBR可形成與鏡層的界面。該界面可基本上不含填充材料。接觸孔可延伸至金屬層。填充材料可接觸金屬層。
與習知系統和技術相比，此種技術可以提供許多益處。例如，本技術的實施例可表現出在LCoS結構的製造期間和之後的光學堆疊尺寸的改進均勻性和控制。此類改進可導致光學堆疊的反射率以及併入了LCoS結構的設備的所得光學效能的同時改進。結合以下描述及附圖，更詳細地描述了該等及其他實施例以及它們的許多優點及特徵。
本技術包括用於矽基液晶(LCoS)背板設備的半導體處理的系統和部件。相對於用於液晶顯示器的其他反射背板結構，用嵌入式光學堆疊（諸如分佈式布拉格反射器(DBR)）構建的半導體結構可具有顯著增強的光學效能，以實現提高的顯示亮度和較低的功耗。在LCoS像素結構中，光學堆疊（諸如嵌入式DBR）可插置在金屬層與液晶層之間，其中用於致動液晶層的電勢可以由金屬層提供。例如，當透明導電膜覆蓋在DBR上時，可經由DBR形成像素材料，以提供金屬層與液晶層之間的電接觸。
在LCoS背板中併入光學堆疊可增加製造製程的複雜性，如當在一系列製造操作中併入介電或導電材料層時。在一些情況下，電接觸件可以形成為高深寬比結構，該等結構連接由介電材料（諸如經由構成DBR的層形成的像素材料）分隔的兩個或更多個導電層。為了在顯示器中提供可單獨尋址的像素，作為示例性應用，電接觸件可與下伏於DBR的導電鏡層電隔離。可藉由穿過絕緣氧化物材料而不是穿過鏡層形成電接觸件來實施接觸件的電隔離。在沉積後，絕緣氧化物材料的至少一部分可以覆蓋在鏡層上。用於移除覆蓋部分的技術可能受到氧化物材料相對於導電材料的低選擇性的限制。例如，化學機械拋光(chemical mechanical polishing; CMP)可移除鏡層的一部分或可留下覆蓋在鏡層上的氧化物材料的介面層，此在接納DBR的第一層的表面中引入了不均勻性。為了提供具有均勻上表面的DBR，DBR的第一層可適應由絕緣氧化物材料引入的不均勻性。DBR的第一層的厚度的最終變化可顯著削弱DBR作為整體的光學效能，並由此削弱LCoS結構對在顯示設備中應用的適用性，此繼而可會負面地影響光學堆疊的光學效能產生。
例如，DBR的反射率可能在很大程度上取決於構成DBR的組成層的厚度。在單獨像素的尺度上、在元件的尺度上或在半導體晶圓的尺度上，層厚度的變化可影響目標波長範圍內DBR的反射率，並由此影響LCoS元件的整體光學效能。至少由於此原因，用於形成像素材料的操作可能在LCoS背板結構中引入均勻性問題，並且可能負面地影響光學堆疊的光學效能。
本技術經由改進的製造方法克服了此類限制，如下所述。在一些實施例中，該方法包括蝕刻穿過鏡層的接觸孔，以露出下伏的金屬層。可以沉積填充材料（諸如絕緣材料）來填充接觸孔。可以藉由相對於鏡層對填充材料具有選擇性的CMP製程來移除沉積成覆蓋在鏡層上的填充材料的一部分。以此方式，用於移除過量填充材料的CMP可落在鏡層上，而不留下填充材料的介面層。以此方式，用於形成DBR的後續操作可受益於真實參考點，該真實參考點在像素尺度、元件尺度或半導體晶圓尺度上為DBR的第一層提供基本上均勻的厚度。此類均勻性可顯著改善併入了DBR的LCoS結構的光學效能。例如，維持DBR第一層的厚度限制了DBR反射光譜的藍移或紅移。鑒於顯示應用對色彩再現保真度的敏感性，背板結構的反射率的波長變化會影響此類結構的適用性。以此方式，經由改進的CMP製程限制波長變化代表了顯著的改進，從而允許在顯示設備中併入LCoS背板結構。
儘管剩餘的揭示內容將常規地識別利用所揭示的技術的特定蝕刻製程，但是將容易理解的是，該系統及方法同樣適用於可能發生在所述腔室中的沉積及清潔製程。因此，該技術不應被認為局限於僅用於蝕刻製程。在描述根據本技術的示例性製程順序的操作之前，本揭露案將論述可用於本技術以執行某些移除操作的一種可能的系統和腔室。
第1圖圖示了根據實施例的具有沉積、蝕刻、烘烤和/或固化腔室的處理系統10的一個實施例的俯視圖。第1圖中描繪的工具或處理系統10可容納複數個處理腔室24a至24d、轉移腔室20、維修腔室26、整合的計量腔室28和一對裝載閘腔室16a至16b。處理腔室可包括任意數量的結構或部件，以及任意數量的處理腔室或處理腔室組合。
為了在各腔室之間傳送基板，轉移腔室20可容納機器人傳送機構22。傳送機構22可具有一對分別附接至可延伸臂22b的遠端的基板傳送葉片22a。葉片22a可用於將單獨基板運送到處理腔室和從處理腔室中運送出來。在操作中，傳送機構22的基板傳送葉片中的一個基板傳送葉片（諸如葉片22a）可從裝載閘腔室（諸如腔室16a至16b）中的一個裝載閘腔室取得基板W，並將該基板W運送至第一處理階段，例如，如下文在腔室24a至24d中所述的處理製程。可包括該等腔室來執行所述技術的單獨或組合操作。例如，儘管一或多個腔室可被配置為執行沉積或蝕刻操作，但是一或多個其他腔室可被配置為執行所述的預處理操作和/或一或多個後處理操作。本技術涵蓋任何數量的配置，該等配置亦可執行通常在半導體處理中執行的任何數量的額外製造操作。
若腔室被佔用，則機器人可等待直到處理完成，且隨後用一個葉片22a從腔室中移除經處理的基板並用第二葉片插入新基板。一旦基板經處理，該基板則可被移動到第二處理階段。對於每次移動，傳送機構22通常可具有一個運送基板的葉片和一個空的葉片來執行基板交換。傳送機構22可以在每個腔室處等待，直到可以完成交換。
一旦處理腔室內的處理完成，傳送機構22則可將基板W從最後一個處理腔室移出，並將該基板W傳送至裝載閘腔室16a至16b內的盒子中。基板可以從裝載鎖定腔室16a至16b移動到工廠介面12中。工廠介面12通常可操作以在大氣壓清潔環境中的吊艙裝載器14a至14d與裝載鎖定腔室16a至16b之間轉移基板。工廠介面12中的清潔環境通常可經由空氣過濾製程（諸如HEPA過濾）來提供。工廠介面12亦可以包括基板取向器/對準器，該基板取向器/對準器可用於在處理之前適當地對準基板。至少一個基板機器人，諸如機器人18a至18b，可以定位在工廠介面12中，以在工廠介面12內的不同位置/定位之間傳送基板，並以將基板傳送到與其通訊的其他定位。機器人18a至18b可被配置為沿著工廠介面12內的軌道系統從工廠介面12的第一端行進到第二端。
處理系統10可進一步包括整合的計量腔室28以提供控制信號，該等控制信號可提供對處理腔室中執行的製程中的任何製程的適應性控制。整合的計量腔室28可包括多種計量設備中的任何一種計量設備，以量測各種膜特性，諸如厚度、粗糙度、組成，並且計量設備可進一步能夠以自動方式表徵光柵參數，諸如臨界尺寸、側壁角度和真空下的特徵高度。
處理腔室24a至24d中的每一個處理腔室可被配置為執行半導體結構的製造中的一或多個製程步驟，並且可以在多腔室處理系統10上使用任何數量的處理腔室和處理腔室組合。例如，處理腔室中的任何處理腔室可被配置為執行多個基板處理操作，包括任意數量的沉積製程，包括循環層沉積、原子層沉積、化學氣相沉積、物理氣相沉積；以及其他操作，包括蝕刻、預清潔、預處理、後處理、退火、電漿處理、脫氣、取向和其他基板製程。可以在任一腔室或腔室的任意組合中執行的一些特定製程可以是金屬沉積、表面清潔和準備、熱退火（諸如快速熱處理）和電漿處理。如本領域技藝人士將容易理解的，任何其他製程可以類似地在併入到多腔室處理系統10的特定腔室中執行，包括下述任何製程。
第2圖圖示了適用於在處理腔室100中圖案化設置在基板302上的材料層的示例性處理腔室的示意性剖視圖。示例性處理腔室100適於執行圖案化製程，但是應當理解的是，本技術的各態樣可以在任何數量的腔室中執行，並且根據本技術的基板支撐件可被包括在蝕刻腔室、沉積腔室、處理腔室或任何其他處理腔室中。電漿處理腔室100可包括腔室主體105，該腔室主體限定可處理基板的腔室體積。腔室主體105可具有與接地126耦接的側壁112和底部118。側壁112可以具有襯墊115以保護側壁112並延長電漿處理腔室100的維護週期之間的時間。電漿處理腔室100的腔室主體105和相關部件的尺寸不受限制，並且通常可以成比例地大於待在其中處理的基板302的大小。基板大小的實例包括200 mm直徑、250 mm直徑、300 mm直徑和450 mm直徑等，諸如顯示器或太陽能電池基板。
腔室主體105可支撐腔室蓋組件110，以封閉腔室體積101。腔室主體105可由鋁或其他合適的材料製成。基板進入埠113可穿過腔室主體105的側壁112形成，從而促進基板302進出電漿處理腔室100的轉移。如前所述，進入埠113可以與基板處理系統的轉移腔室和/或其他腔室耦接。泵送埠145可穿過腔室主體105的側壁112形成，並連接至腔室體積101。泵送設備可經由泵送埠145耦接至腔室體積101，以排空並控制處理體積內的壓力。泵送設備可包括一或多個泵和節流閥。
氣體面板160可藉由氣體管線167與腔室主體105耦接，以將處理氣體供應至腔室體積101中。氣體面板160可包括一或多個處理氣體源161、162、163、164，並且可另外包括惰性氣體、非反應性氣體和反應性氣體，如可以用於任何數量的製程。可由氣體面板160提供的處理氣體的實例包括但不限於含烴氣體，包括甲烷、六氟化硫、氯化矽、四氟甲烷、溴化氫、含烴氣體、氬氣、氯氣、氮氣、氦氣或氧氣，以及任何數量的額外材料。此外，處理氣體可包括含氮、氯、氟、氧和氫的氣體，諸如BCl 3、C 2F 4、C 4F 8、C 4F 6、CHF 3、CH 2F 2、CH 3F、NF 3、NH 3、CO 2、SO 2、CO、N 2、NO 2、N 2O和H 2，以及任何數量的額外前驅物。
閥166可控制來自氣體面板160的源161、162、163、164的處理氣體的流量，並可由控制器165管理。從氣體面板160供應至腔室主體105的氣體流可包括來自一或多個來源的氣體的組合。蓋組件110可包括噴嘴114。噴嘴114可以是一或多個埠，該一或多個埠用於將來自氣體面板160的源161、162、164、163的處理氣體引入到腔室體積101中。在處理氣體被引入到電漿處理腔室100中之後，氣體可經激發以形成電漿。天線148（諸如一或多個感應線圈）可以鄰近電漿處理腔室100設置。天線電源142可經由匹配電路141為天線148供電，以將能量（諸如RF能量）感應耦合至處理氣體，以在電漿處理腔室100的腔室體積101中維持由處理氣體形成的電漿。作為天線電源142的替代或補充，基板302下方和/或基板302上方的處理電極可以用於將RF功率電容耦合至處理氣體，以維持腔室體積101內的電漿。電源142的操作可以由控制器（諸如控制器165）控制，該控制器亦控制電漿處理腔室100中其他部件的操作。
基板支撐基座135可設置在腔室體積101中，以在處理期間支撐基板302。基板支撐基座135可包括靜電卡盤122，該靜電卡盤用於在處理期間保持基板302。靜電卡盤（「ESC」）122可使用靜電吸引力將基板302保持到基板支撐基座135。ESC 122可以由與匹配電路124整合在一起的RF電源125供電。ESC 122可包括嵌入介電主體內的電極121。電極121可與RF電源125耦接，並可提供偏壓，該偏壓將由腔室體積101中的處理氣體形成的電漿離子吸引至ESC 122和位於基座上的基板302。在基板302的處理期間，RF電源125可循環開關或脈動。ESC 122可具有隔離器128，該隔離器用於使ESC 122的側壁對電漿的吸引力更小，以延長ESC 122的維護壽命週期。另外，基板支撐基座135可以具有陰極襯墊136，以保護基板支撐基座135的側壁免受電漿氣體的影響，並延長電漿處理腔室100的維護之間的時間。
電極121可與電源150耦接。電源150可向電極121提供約200伏特至約2000伏特的夾持電壓。電源150亦可包括系統控制器，該系統控制器用於藉由將DC電流引導到電極121來控制電極121的操作，以夾持和鬆開基板302。ESC 122可包括加熱器，該加熱器設置在基座內並連接至用於加熱基板的電源，而支撐ESC 122的冷卻基底129可包括導管，該導管用於循環熱傳遞流體以維持ESC 122和設置在該ESC上的基板302的溫度。ESC 122可被配置為在基板302上製造的元件的熱預算所需的溫度範圍內執行。例如，ESC 122可被配置為取決於正在執行的製程將基板302維持在約-150℃或更低至約500℃或更高的溫度。
可提供冷卻基底129來幫助控制基板302的溫度。為了減少製程漂移和時間，在基板302處於清潔腔室中的整個時間內，冷卻基底129可維持基板302的溫度基本上恆定。在一些實施例中，基板302的溫度可以在整個隨後的清潔製程中維持在介於約-150℃與約500℃之間的溫度，但是可以利用任何溫度。蓋環130可設置在ESC 122上並沿著基板支撐基座135的周邊。蓋環130可被配置為將蝕刻氣體限制到基板302的暴露頂表面的期望部分，與此同時遮蔽基板支撐基座135的頂表面以免受電漿處理腔室100內部的電漿環境。升降銷可選擇性地穿過基板支撐基座135平移，以將基板302提升至基板支撐基座135上方，以促進轉移機器人或其他合適的轉移機構對基板302的接取，如前所述。
控制器165可用於控制製程順序，調節從氣體面板160進入電漿處理腔室100的氣體流量，以及其他製程參數。當由CPU執行時，軟體常式將CPU轉換成專用電腦，諸如控制器，該專用電腦可控制電漿處理腔室100，使得根據本揭露案執行處理。軟體常式亦可以由可與電漿處理腔室100相關聯的第二控制器儲存和/或執行。
第3圖圖示了根據本技術的一些實施例在半導體基板的鏡層中形成經填充的接觸孔的方法300中的選定操作。方法300的許多操作可以例如在如前所述的腔室100中執行。方法300可包括在該方法開始之前的一或多個操作，包括前端處理、沉積、蝕刻、拋光、清潔或可以在所述操作之前執行的任何其他操作。該方法可包括如圖中所示的可選操作，該等可選操作可以或可以不與根據本技術的方法的一些實施例特別相關聯。例如，描述操作中的許多操作是為了提供結構形成的更寬範圍，但是對於技術來說不是關鍵的，或者可以藉由替代的方法來執行，如將在下面進一步論述的。方法300描述了第4A圖至第4F圖中示意性圖示的操作，該圖將結合方法300的操作來描述。應該理解的是，第4圖僅圖示了部分示意圖，並且基板可包含任何數量的具有如圖中所示的態樣的半導體區段，以及仍然可以受益於本技術的態樣的替代結構態樣。方法300可涉及用於將半導體結構發展成特定製造操作的可選操作。
在方法300的情況下，半導體結構400可限定初步結構，主動像素可由該初步結構形成，如參考第4A圖所述。在導致半導體結構400的形成製程中的一或多個點處，可以實施方法300的操作以形成穿過半導體結構400的組成層的經填充的接觸孔，如參考第4B圖至第4F圖所述。由包括方法300的操作的製程形成的所得顯示設備可併入具有光學堆疊的半導體結構400，該光學堆疊的特徵在於在多個長度尺度上的基本上均勻的厚度，並且可因此表現出改進的光學效能，諸如在結構尺度上、元件尺度上或晶圓尺度上的有限反射特性波長可變性和有限反射效率變化。
如第4A圖所示，半導體結構400可代表矽基液晶(LCoS)背板，該LCoS背板包括形成主動像素的一或多個組成結構。如圖所示，結構400可包括由矽或某種其他半導體基板材料製成或包含矽或其他半導體基板材料的基板401，在該基板上可以形成LCoS背板的一或多個結構。例如，結構400可包括金屬層403，該金屬層例如由銅或與半導體處理技術相容的另一種金屬形成。結構400可進一步包括反射和導電鏡層407，該反射和導電鏡層可以是或包含鋁、銅或另一種適於提供鏡表面的反射材料。為了使鏡層407與金屬層403電絕緣，可以在形成鏡層407之前形成覆蓋在金屬層403上的間隔物層405。該結構可包括光學堆疊，從而提供反射性背襯結構。如圖所示，光學堆疊可以是或包括分佈式布拉格反射器409 (DBR)，該DBR可以形成為覆蓋在鏡層407上。在一些實施例中，光學堆疊可包括其他反射層或結構，包括但不限於介電鏡或其他高反射塗層。在一些實施例中，DBR 409可包括高介電常數和低介電常數介電材料的多個交替層。例如，低介電常數層411可以是或包含低介電常數介電材料，諸如氧化矽或有機矽酸鹽玻璃。相比之下，高介電常數層413可以是或包含高介電常數介電材料，諸如氧化鉭。
在一些實施例中，DBR 409的第一層415（其可為低介電常數層411）可形成為覆蓋在鏡層407上，使得其形成與鏡層407的界面417。鏡層407與DBR 409的第一層415之間的界面417的特徵可在於鏡層407與DBR 409的第一層415之間基本上直接接觸，並且該兩層之間實際上沒有填隙材料。在第4A圖中，界面417被圖示在插圖中。在一些情況下，界面417可以基本上不含任何氧化物材料，諸如間隔物材料405或填充材料，如下所述。
作為用於製備半導體基板的製造操作的一部分，可形成覆蓋在間隔物層405上的鏡層407。製造操作可以在半導體晶圓的尺度上均勻地實施，隨後可以藉由進一步的製造操作將半導體晶圓分成結構400的多個實例。以此方式，鏡層407可以藉由材料沉積製程形成，該等材料沉積製程包括但不限於濺射、電子束沉積、磊晶技術或物理氣相沉積。此類技術可用於將導電膜沉積到間隔物層405上，可藉由諸如平坦化和拋光的製程從該導電膜形成鏡層407。藉由在晶圓尺度上形成鏡層407，該表面可以在結構400的尺度上、併入了結構400的多個實例的元件的尺度上、或者在覆蓋多個元件尺度的晶圓的尺度上是基本上均勻的。
鏡層407的均勻性可為後續沉積技術提供晶圓尺度的參考。在一些實施例中，可參考沉積速率和沉積時間來控制覆蓋結構（諸如DBR 409的第一層415）的沉積，從而將鏡層407作為計算用於構建DBR 409的開始位置的參考點。例如，諸如電漿增強化學氣相沉積的製程可以以沉積速率在晶圓上基本上均勻地沉積低介電常數材料或高介電常數材料，該等沉積速率可藉由操縱腔室100的製程參數來參數化地控制。因此，DBR 409可併入多個具有精確厚度的層，從而賦予期望的反射特性。雖然這麼說，但是除了沉積製程參數之外，DBR 409的第一層415的厚度419亦取決於覆蓋在鏡層407上的材料的存在。在界面417包括基本上不存在於結構400中的填隙層的情況下，填隙層厚度的任何變化都將引入DBR 409的第一層415的厚度419的對應變化。繼而，DBR 409的第一層415的厚度419的變化可顯著影響DBR 409的反射率。
在一些實施例中，在作為入射光波長的函數的反射率方面，DBR 409的第一層415的厚度419的變化可使DBR 409的反射光譜偏移。在說明性實例中，高介電常數層413可以是或包含氧化鉭，並且包括第一層415在內的低介電常數層411可以是或包含氧化矽。在該實例中，第一層415的厚度419減小大於或約5%、大於或約10%、大於或約15%、大於或約20%、大於或約25%、大於或約30%或更多，可導致整個DBR 409的波長依賴性反射率的顯著藍移。相比之下，相似程度的第一層415的厚度419的增加可導致整個DBR 409的波長依賴性反射率的顯著紅移。取決於變化，偏移在紅色或藍色方向上可以超過約5 nm、約10 nm、約20 nm、約25 nm、約30 nm或更大，並且可導致在併入了結構400的多個實例的元件的尺度上反射率特性（諸如反射效率）的顯著可變性。僅第一層415的厚度419的變化就能引起對影響整個DBR 409的反射效率的最終影響，從而證明了藉由在DBR 409的第一層415與鏡層407之間形成基本上不含填隙材料的界面417可以賦予的對元件效能的顯著改善。
在一些實施例中，鏡層407可藉由間隔物層405與結構400的主動電子部件實體地分離，以防止短路影響多個像素，如當鏡層407跨越LCoS元件上的多個像素時。例如，在結構400中，鏡層407可藉由間隔物層405與金屬層403電隔離，其中間隔物層405可以是或包含介電氧化物材料。作為構成LCoS製造製程的後續操作的一部分，為了進一步將鏡層407與為將金屬層403連接至覆蓋的導電層而形成的電接觸件隔離，結構400可包括鏡層407中的接觸孔421。接觸孔421可以用絕緣或介電材料填充，如下文參考第4B圖至第4F圖更詳細描述的。以此方式，可穿過接觸孔421形成導電結構（諸如金屬像素結構），以提供與金屬層403的導電接觸，來致動覆蓋在結構400上的液晶層。為了促進接觸孔421的形成和填充，方法300的操作可實施改進的形成和移除製程，使得移除製程可以落在鏡層407上。此外，方法300的操作亦可以提供基本上不含填充材料的界面417，並且提供至少在結構400、LCoS元件或半導體晶圓的尺度上具有基本上均勻的厚度419的DBR 409的第一層415。
在操作305中，可穿過鏡層407和間隔物層405蝕刻出接觸孔421，如第4B圖至第4C圖所示。蝕刻接觸孔421可包括乾法蝕刻製程，其中材料的圖案化移除可藉由/例如一或多個中間操作來實現，該一或多個中間操作包括但不限於遮蔽、微影和遮罩移除。在一些實施例中，形成接觸孔421可包括額外製程，包括但不限於沉積包括窗口的圖案化蝕刻遮罩，操作305的蝕刻製程可穿過該窗口形成接觸孔421。例如，蝕刻遮罩可以是或包含耐酸蝕刻的材料。隨後形成接觸孔421，可藉由對鏡層405上的蝕刻遮罩具有選擇性的蝕刻技術來移除蝕刻遮罩。在一些實施例中，操作305可在晶圓尺度上應用。例如，接觸孔421的多個實例可藉由晶圓尺度蝕刻製程來蝕刻。
在一些情況下，如第4C圖所示，接觸孔421可以延伸到金屬層403，使得金屬層403形成接觸孔421的底板。雖然這麼說，但是例如，當乾法蝕刻製程可潛在地移除金屬層403以及鏡層407和間隔物層405的材料時，接觸孔421可能僅部分延伸到間隔物層405中。以此方式，可以在形成接觸孔421的同時保護金屬層403。在一些實施例中，後續操作可包括穿過接觸孔421蝕刻導通孔以露出金屬層403。在此類情況下，移除接觸孔421中的間隔物層405的僅一部分對結構400的整體效能具有可忽略不計的影響。
在形成接觸孔421之後，可在操作310中沉積填充材料423以填充接觸孔421，如第4D圖所示。操作310可包括藉由以一種或多種製程沉積填充材料423來填充接觸孔421，該等製程包括但不限於化學氣相沉積、原子層沉積、物理氣相沉積或其他與半導體製造相容的技術。填充材料423可藉由晶圓尺度的製程來沉積，並且因此可包括覆蓋在鏡層407上的部分。在一些實施例中，填充材料423可以是或包含介電材料。在一些實施例中，填充材料423可以是或包含與形成間隔物層405的材料相同的材料。在一些實施例中，填充材料423可以是或包含氧化矽或其他與半導體製造製程相容的介電材料。如參考第4A圖所述，可以形成填充材料423以填充接觸孔421，但是由於在操作305之後剩餘的間隔物層405的殘餘材料，填充材料423可以在不接觸金屬層403的情況下填充。相比之下，在一些實施例中，填充材料423可接觸金屬層403，如當接觸孔421被蝕刻為使得金屬層403被暴露時。
在填充接觸孔421之後，可在操作315處移除填充材料423的一部分，如第4E圖所示。在一些實施例中，移除可包括覆蓋在鏡層407上的填充材料423的一部分的CMP移除。在一些實施例中，操作315可包括移除接觸孔421外部的填充材料423，並留下基本上不含填充材料423的鏡層407的上表面425。CMP可以對填充材料423具有選擇性。以此方式，CMP製程可以均勻地移除填充材料423，直到到達鏡層407的上表面425，此時CMP製程的移除速率可顯著降低，並由此可充當移除製程的終點並且可允許CMP落在鏡層407上。如此，CMP製程可以選擇性地移除填充材料423的覆蓋在犧牲鏡層407上的部分。
CMP製程可在填充材料與鏡層407的上表面425之間形成基本上水平的表面。在填充材料423與鏡層403之間提供基本上水平的表面可限制填充材料423與覆蓋的介電層之間空隙的形成。限制接觸孔421中空隙的形成可繼而促進DBR 409的第一層415的均勻沉積以及伴随的結構400的光學效能的改善。
用作操作315的一部分的CMP製程可實施賦予對填充材料423的選擇性並允許CMP製程落在鏡層407上的參數或特性。例如，CMP製程可包括使用漿料，該漿料被製備成包括膠態二氧化矽粉末、去離子水和添加劑，諸如親水添加劑、聚合物分散劑和弱酸或弱鹼。另外地或替代地，漿料可包括鋁、鈰或二氧化矽粒子。可以理解的是，漿料粒子的大小可能影響拋光表面的粗糙度，並且因此，粒子的大小和分佈都可能影響CMP製程的效率。例如，在粒子太大的情況下，表面可能被刮傷或以其他方式被破壞，其中粒子可能變成嵌入在表面中。相比之下，相對較小的粒子可能從經拋光的表面上太慢地移除材料或者根本不移除材料。此外，在粒徑分佈寬的情況下，CMP製程可能相對無效並且具有破壞性。因此，在一些實施例中，粒子的特徵可在於平均直徑小於或為約1 μm、小於或為約900 nm、小於或為約800 nm、小於或為約700 nm、小於或為約600 nm、小於或為約500 nm、小於或為約400 nm、小於或為約300 nm、小於或為約200 nm、小於或為約100 nm、小於或為約50 nm。
在一些實施例中，CMP製程可使用溶解在溶劑中的酸溶液來穩定漿料分散體。酸溶液可以是或包含弱酸、有機酸和/或弱鹼，以緩衝和/或調節漿料的pH。例如，酸溶液可以是或包含甲酸、乙酸、丁酸、草酸、乳酸和/或檸檬酸。在一些實施例中，CMP製程可以在操作窗口內實施操作參數，諸如向下力、旋轉速率或漿料流率。例如，CMP製程可以在高於最小向下力時提供相對更好的結果，其中向下力描述了由拋光墊施加到待拋光表面上的壓力。低於一定的向下力時，CMP製程可能無效或者可能拋光緩慢，並且可能負面地影響拋光效能。以此方式，向下力可大於或為約0.05 PSI、大於或為約0.1 PSI、大於或為約0.15 PSI、大於或為約0.2 PSI、大於或為約0.25 PSI、大於或為約0.3 PSI、大於或為約0.35 PSI、大於或為約0.45 PSI、大於或為約0.5 PSI、大於或為約0.55 PSI、大於或為約0.6 PSI、大於或為約0.65 PSI、大於或約0.7 PSI、大於或約0.75 PSI、大於或約0.8 PSI、大於或約0.85 PSI、大於或約0.9 PSI、大於或約0.95 PSI、大於或約1.0 PSI，或更大。
類似地，旋轉速率可表現出最佳和/或最小操作範圍，對於該範圍，CMP製程可提供改善的結果。低於一定的旋轉速率時，黏性效應、移除速率或其他現象可能會限制CMP製程的效率。以此方式，旋轉速率可大於或為約1 RPM、大於或為約5 RPM、大於或為約10 RPM、大於或為約15 RPM、大於或為約20 RPM、大於或為約25 RPM、大於或為約30 RPM、大於或為約35 RPM、大於或為約40 RPM、大於或為約45 RPM、大於或為約50 RPM，或更大。
類似地，描述引入到CMP拋光墊與拋光表面之間的間隙中的漿料的體積流率的漿料流率可以用最佳和/或最小值來表徵。例如，低於一定的值時，拋光墊可能會卡住拋光表面，可能會加熱表面並使表面變形，或者可能會由於間隙中副產物的積累而化學改變表面。如此，漿料流率可以大於或為約11 mL/min、大於或為約10 mL/min、大於或為約20 mL/min、大於或為約30 mL/min、大於或為約40 mL/min、大於或為約50 mL/min、大於或為約60 mL/min、大於或為約70 mL/min、大於或為約80 mL/min、大於或為約90 mL/min、大於或為約100 mL/min、大於或為約110 mL/min、大於或為約120 mL/min、大於或為約130 mL/min、大於或為約140 mL/min、大於或為約150 mL/min、大於或為約160 mL/min、大於或為約170 mL/min、大於或為約180 mL/min、大於或為約190 mL/min、大於或為約200 mL/min，或更大。
在一些實施例中，方法300可包括額外的可選操作。例如，方法300可包括操作320。在一些實施例中，操作320可包括拋光鏡層407的上表面425。鏡層407的拋光可藉由第二CMP製程來實施，該第二CMP製程的特徵在於與參考操作315描述的第一CMP製程不同的一組操作參數。拋光鏡層407可提供對沉積條件（諸如表面均勻性）的改進控制，使得DBR 409的第一層415可直接沉積到鏡層407上。在一些實施例中，用作操作320的一部分的CMP製程可實施用於將鏡層407的上表面325拋光至小於或為約20 nm、小於或為約19 nm、小於或為約18 nm、小於或為約17 nm、小於或為約16 nm、小於或為約15 nm、小於或為約14 nm、小於或為約13 nm、小於或為約12 nm、小於或為約11 nm、小於或為約10 nm、小於或為約9 nm、小於或為約8 nm、小於或為約7 nm、小於或為約6 nm、小於或為約5 nm、小於或為約4 nm、小於或為約3 nm、小於或為約2 nm、小於或為約1 nm、小於或為約0.5 nm、小於或為約0.1 nm或更小的平均表面粗糙度的參數或特性。例如，CMP製程可包括使用包含懸浮在溶劑中的粒子的漿料。粒子可以是或包括鋁、氧化鋁、氧化鈰、氧化矽或其他陶瓷或氧化物粒子，例如一級膠態二氧化矽粒子。粒子的大小可能影響CMP製程的有效性，例如，藉由影響經拋光的表面的粗糙度、材料移除速率和粒子嵌入經拋光的表面的程度。超過一定的大小時，粒子可能產生過度粗糙的表面，或者可能污染表面。相比之下，低於一定的值時，移除速率可能太低，以致CMP處理不可行。以此方式，粒子的特徵可在於平均直徑大於或為約50 nm、大於或為約100 nm、大於或為約150 nm、大於或為約200 nm、大於或為約250 nm、大於或為約300 nm、大於或為約350 nm、大於或為約400 nm、大於或為約450 nm、大於或為約500 nm、大於或為約550 nm、大於或為約600 nm、大於或為約650 nm、大於或為約700 nm、大於或為約750 nm、大於或為約800 nm、大於或為約850 nm、大於或為約900 nm、大於或為約950 nm、大於或為約1000 nm。
在一些實施例中，CMP製程可使用溶解在溶劑中的酸溶液。CMP漿料中包含酸可用於穩定懸浮液，例如藉由維持或緩衝漿料的pH，此可穩定懸浮在漿料中的粒子的表面電荷並防止團聚。以此方式，酸溶液可以是或包括溶解在溶劑中的甲酸、乙酸、丁酸、草酸、乳酸或檸檬酸。
在結構400的情況下，平坦化長度描述了鏡層407的上表面425上的特徵橫向距離，在低於該距離時，用於執行移除或拋光操作的墊將符合表面特徵，而在高於距離時，墊將跨越奈米形貌橋接並優先跨越上表面425上的薄凸起特徵。平坦化長度可取決於工具配置，諸如用於CMP製程的拋光墊的硬度或其他因素。在一些情況下，平面化長度與表面形貌相比的表徵可以促進CMP製程落在鏡層407上，並提供鏡層407的基本上均勻的上表面425。在一些實施例中，操作315或320的CMP製程可用於平坦化鏡層407。例如，CMP製程的特徵可在於平坦化長度小於或為約10 mm、小於或為約9 mm、小於或為約8 mm、小於或為約7 mm、小於或為約6 mm、小於或為約5 mm、小於或為約4 mm、小於或為約3 mm、小於或為約2 mm、小於或為約1 mm、小於或為約0.5 mm、小於或為約0.1 mm，或更小。
拋光鏡層407，隨後填充接觸孔421可提供鏡層407的改善光學效能。例如，參考操作315描述的CMP製程儘管對填充材料423有選擇性，但是可能在鏡層407的上表面425中留下劃痕、嵌入的漿料粒子或其他粗糙度。因此，在拋光之前，鏡層407的反射率可能相對於經拋光的鏡層或沉積態鏡層有所降低。以此方式，拋光，隨後從鏡層407的上表面425移除填充材料423，可改善鏡層的反射率和結構400的整體光學效能。
在一些實施例中，方法300可包括額外的可選操作。例如，方法300可包括操作325。在一些實施例中，操作325可包括形成覆蓋在鏡層407和填充材料423上的光學堆疊，如第4F圖所示。光學堆疊可以是或包括DBR 409，如上所述，該DBR可包含多層高介電常數材料和低介電常數材料。DBR 409的第一層415可以是低介電常數層411，並且可以藉由與低介電常數材料相容的沉積製程形成。例如，低介電常數層411可以是或包含氧化矽或有機矽酸鹽玻璃。如此，用於形成DBR 409的第一層415的製程可包括但不限於電漿增強化學氣相沉積、化學氣相沉積、原子層沉積或物理氣相沉積。藉由實施方法300的操作，可以使用鏡層407的上表面425作為參考點來估計或量測第一層415的厚度419，從而實施DBR的第一層415的形成。例如，藉由提供基本上不含填充材料423的界面417，可以在結構400的尺度上、在併入了結構400的多個實例的元件的尺度上、或者在涵蓋元件尺度的許多實例的半導體晶圓的尺度上以改進的精度和均勻性控制第一層415的厚度419。繼而，DBR 409的第一層415的改善的均勻性可賦予作為整體的DBR 409改善的光學效能，例如在波長依賴性反射率方面。在一些實施例中，第一層415的厚度419可以表現出小於或為約30%、小於或為約25%、小於或為約20%、小於或為約15%、小於或為約10%、小於或為約5%或更小的變化，其中該變化被表示為DBR 409的第一層415的厚度419的最大值的百分比。此外，可以在結構400的尺度、元件400的尺度或半導體晶圓的尺度上觀察到變化。
在前面的描述中，出於解釋的目的，已經闡述了許多細節，以便提供對本技術的各種實施例的理解。然而，對於本領域技藝人士而言將顯而易見的是，某些實施例可以在沒有該等細節中的一些細節或者具有額外細節的情況下實踐。
已經揭示了幾個實施例，本領域技藝人士將會認識到，在不脫離實施例的精神的情況下，可以使用各種修改、替代構造和等同物。此外，為了避免不必要地模糊本技術，沒有描述許多眾所周知的製程及元件。因此，以上描述不應被視為限制該技術的範疇。
在提供值範圍的情況下，應當理解的是，除非上下文另有明確指示，否則該範圍的上限與下限之間的每個中介值介至下限單位的最小分數亦被特別揭示。包含在規定範圍內的任何規定值或未規定的中介值與該規定範圍內的任何其他規定值或中介值之間的任何較窄範圍。彼等較小範圍的上限及下限可獨立地被包括在該範圍中或排除在該範圍之外，並且該技術亦涵蓋其中任一極限值被包括在較小範圍中、沒有一個極限值被包括在較小範圍中或兩個極限值都被包括在較小範圍中的每個範圍，受制於規定範圍內的任何特別排除的極限值。當規定範圍包括該等極限值中的一或兩者時，亦包括排除了彼等被包括的極限值中的一或兩者的範圍。
如本文和所附申請專利範圍中所使用的，除非上下文另有明確指示，否則單數形式「一個（種）」、「一」和「該」包括複數個引用物。因此，例如，提及「一層」包括複數個此類層，並且提及「該前驅物」包括提及本領域技藝人士已知的一或多種前驅物及其等同物，等等。
此外，當在本說明書和以下申請專利範圍中使用時，詞語「包括」、「包含」和「含有」意欲指定所陳述的特徵、整數、部件或操作的存在，但是它們不排除一或多個其他特徵、整數、部件、操作、動作或基團的存在或添加。
10:處理系統 12:工廠介面 14a:吊艙裝載器 14d:吊艙裝載器 16a:裝載閘腔室 16b:裝載閘腔室 18a:機器人 18b:機器人 20:轉移腔室 22:機器人傳送機構 22a:基板傳送葉片 24a:處理腔室 24d:處理腔室 26:維修腔室 28:整合的計量腔室 100:處理腔室 105:腔室主體 110:腔室蓋組件 112:側壁 113:基板進入埠 114:噴嘴 115:襯墊 118:底部 121:電極 122:靜電卡盤 124:匹配電路 125:RF電源 126:接地 128:隔離器 129:冷卻基底 130:蓋環 135:基板支撐基座 136:陰極襯墊 141:匹配電路 142:天線電源 145:泵送埠 148:天線 150:電源 160:氣體面板 161:處理氣體源 162:處理氣體源 163:處理氣體源 164:處理氣體源 165:控制器 166:閥 167:氣體管線 300:方法 302:基板 305:操作 310:操作 315:操作 320:操作 325:操作/上表面 400:半導體結構 401:基板 403:金屬層 405:間隔物層 407:鏡層 409:分佈式布拉格反射器 411:低介電常數層 413:高介電常數層 415:第一層 417:界面 419:厚度 421:接觸孔 423:填充材料 425:上表面 W:基板
第1圖圖示了根據本技術的一些實施例的示例性處理系統的示意性俯視圖。
第2圖圖示了根據本技術的一些實施例的示例性處理系統的示意性剖視圖。
第3圖圖示了根據本技術的一些實施例在半導體基板的鏡層中形成經填充的接觸孔的方法中的選定操作。
第4A圖至第4F圖圖示了根據本技術的一些實施例在其上執行選定操作的基板材料的示意性剖視圖。
附圖中的幾幅圖係作為示意圖被包括。應當理解的是，該等圖是為了說明的目的，並且除非特別聲明是按比例的，否則不視為係按比例的。此外，作為示意圖，附圖係提供用於幫助理解，並且與現實表示相比，附圖可不包括所有態樣或資訊，並且可包括用於說明目的的誇大材料。
在附圖中，相似的部件及/或特徵可以具有相同的參考標記。此外，相同類型的各種部件可以藉由在參考標記後面加上在相似的部件之間進行區分的字母來區分。若說明書中僅使用第一參考標記，則該描述適用於具有相同第一參考標記的類似部件中的任何一個類似部件，而無論字母如何。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:方法
305:操作
310:操作
315:操作
320:操作
325:操作/上表面

Claims (20)

  1. 一種在一半導體基板的一鏡層中形成一經填充的接觸孔的方法，該方法包括以下步驟： 藉由一蝕刻製程形成穿過該半導體基板的一鏡層的一接觸孔； 用一填充材料填充該接觸孔，其中該填充材料的一部分覆蓋在該鏡層上；以及 藉由落在鏡層上的化學機械拋光移除該接觸孔外部的該填充材料的一部分。
  2. 如請求項1所述之方法，進一步包括以下步驟： 形成覆蓋在該鏡層和該填充材料上的一光學堆疊，該光學堆疊形成與該鏡層的一界面。
  3. 如請求項2所述之方法，其中該光學堆疊包括一分佈式布拉格反射器(DBR)，該DBR包括一第一層，該第一層的特徵在於該第一層的一厚度的一變化小於或為約30%。
  4. 如請求項1所述之方法，其中該化學機械拋光產生基本上不含該填充材料的該鏡層的一上表面，該化學機械拋光的特徵在於一平坦化長度小於或為約5 mm。
  5. 如請求項1所述之方法，其中該化學機械拋光使用超過或為約1 PSI的一向下力、超過或為約15 RPM的一旋轉速率以及超過或為約50 mL/min的一漿料流率。
  6. 如請求項1所述之方法，其中該化學機械拋光使用一漿料，該漿料包含懸浮在包含去離子水的一溶劑中的二氧化矽粒子，該等粒子的特徵在於一平均直徑小於或為約1 μm。
  7. 如請求項6所述之方法，其中該化學機械拋光使用溶解在該溶劑中的一酸。
  8. 一種在一半導體基板的一鏡層上形成一經填充的接觸孔的方法，該方法包括以下步驟： 藉由一蝕刻製程形成穿過該半導體基板的一鏡層的一接觸孔； 用一填充材料填充該接觸孔，其中該填充材料的一部分在該鏡層上方延伸； 藉由對該填充材料有選擇性的一移除製程來移除該接觸孔外部的該填充材料的一部分；以及 將該鏡層的一上表面拋光至小於10 nm的一表面粗糙度。
  9. 如請求項8所述之方法，進一步包括以下步驟： 形成覆蓋在該鏡層和該經填充的接觸孔上的一光學堆疊，該光學堆疊形成與該鏡層的一界面。
  10. 如請求項9所述之方法，其中該光學堆疊的特徵在於在450 nm-650 nm的一波長範圍內一反射率超過95%。
  11. 如請求項8所述之方法，其中拋光該鏡層的該上表面包括化學機械拋光，該化學機械拋光的特徵在於一平坦化長度小於5 mm。
  12. 如請求項11所述之方法，其中該化學機械拋光使用超過或為約0.1的一向下力、超過或為約10 RPM的一旋轉速率以及超過或為約50 mL/min的一漿料流率。
  13. 如請求項11所述之方法，其中該化學機械拋光使用一漿料，該漿料包含懸浮在包含去離子水和一酸的一溶劑中的氧化鈰粒子，該等粒子的特徵在於一平均直徑小於1000 nm。
  14. 如請求項13所述之方法，其中該化學機械拋光使用溶解在該溶劑中的一酸。
  15. 一種半導體結構，包括： 一半導體基板； 一金屬層，該金屬層覆蓋在該半導體基板上； 一間隔物層，該間隔物層覆蓋在該金屬層上； 一鏡層，該鏡層覆蓋在該間隔物層上；以及 一填充材料，該填充材料填充形成在該鏡層中的一接觸孔，該填充材料基本上與該鏡層的一上表面齊平，該鏡層的該上表面的特徵在於一平均粗糙度小於5 nm。
  16. 如請求項15所述之半導體結構，進一步包括一分佈式布拉格反射器(DBR)，該DBR包括一第一層，該第一層的特徵在於該第一層的一厚度的一變化小於或為約30%。
  17. 如請求項16所述之半導體結構，其中該DBR的特徵在於在450 nm-650 nm的一波長範圍內一反射率超過95%。
  18. 如請求項16所述之半導體結構，其中該DBR形成與該鏡層的一界面。
  19. 如請求項18所述之半導體結構，其中該界面基本上不含該填充材料。
  20. 如請求項15所述之半導體結構，其中該接觸孔延伸至該金屬層，該填充材料接觸該金屬層。
TW111101279A 2021-01-14 2022-01-12 用於改善高階矽基液晶背板中光學一致性的化學機械研磨積體電路方法 TW202234585A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/149,399 US11908678B2 (en) 2021-01-14 2021-01-14 Method of CMP integration for improved optical uniformity in advanced LCOS back-plane
US17/149,399 2021-01-14

Publications (1)

Publication Number Publication Date
TW202234585A true TW202234585A (zh) 2022-09-01

Family

ID=82322039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111101279A TW202234585A (zh) 2021-01-14 2022-01-12 用於改善高階矽基液晶背板中光學一致性的化學機械研磨積體電路方法

Country Status (3)

Country Link
US (1) US11908678B2 (zh)
TW (1) TW202234585A (zh)
WO (1) WO2022155099A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11880052B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of mirror grounding in LCoS devices
US11881539B2 (en) * 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US11908678B2 (en) 2021-01-14 2024-02-20 Applied Materials, Inc. Method of CMP integration for improved optical uniformity in advanced LCOS back-plane

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170407A (en) * 1991-10-11 1992-12-08 At&T Bell Laboratories Elimination of heterojunction band discontinuities
JPH1054995A (ja) 1996-06-06 1998-02-24 Pioneer Electron Corp 反射型液晶表示装置
US5903058A (en) 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
JP3249079B2 (ja) 1997-10-24 2002-01-21 キヤノン株式会社 マトリクス基板と液晶表示装置と投写型液晶表示装置
US6512566B1 (en) 1997-10-24 2003-01-28 Canon Kabushiki Kaisha Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate
JP3279234B2 (ja) 1997-10-27 2002-04-30 キヤノン株式会社 半導体装置の製造方法
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
US6333519B1 (en) 1998-08-12 2001-12-25 Canon Kabushiki Kaisha Semiconductor apparatus process for production thereof and liquid crystal apparatus
JP2000124313A (ja) 1998-08-12 2000-04-28 Canon Inc 半導体装置、その製造方法、および、それを用いた液晶装置、液晶表示装置
US6214716B1 (en) 1998-09-30 2001-04-10 Micron Technology, Inc. Semiconductor substrate-based BGA interconnection and methods of farication same
US6008876A (en) 1998-12-03 1999-12-28 National Semiconductor Corporation Polished self-aligned pixel for a liquid crystal silicon light valve
EP1068928A3 (en) * 1999-02-11 2003-08-13 Applied Materials, Inc. Chemical mechanical polishing processes and components
US6577362B1 (en) 1999-05-24 2003-06-10 National Semiconductor Corporation Pixel cell for silicon LC light valve having enhanced storage capacitance
JP4643786B2 (ja) 2000-02-28 2011-03-02 インテレクチュアル ベンチャーズ ホールディング ４５ リミティド ライアビリティ カンパニー 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置
US6649517B2 (en) 2001-05-18 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Copper metal structure for the reduction of intra-metal capacitance
US6891592B2 (en) 2002-07-26 2005-05-10 Intel Corporation Wafer level electro-optical sort testing and wafer level assembly of micro liquid crystal-on silicon (LCOS) devices
JP3938112B2 (ja) 2002-11-29 2007-06-27 セイコーエプソン株式会社 電気光学装置並びに電子機器
US7390740B2 (en) 2004-09-02 2008-06-24 Micron Technology, Inc. Sloped vias in a substrate, spring-like contacts, and methods of making
US7241692B2 (en) 2005-07-26 2007-07-10 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for aluminum chemical mechanical polishing and protective layer
US7645703B2 (en) * 2005-07-26 2010-01-12 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for aluminum chemical mechanical polishing
KR101029929B1 (ko) * 2005-11-11 2011-04-18 히다치 가세고교 가부시끼가이샤 산화규소용 연마제, 첨가액 및 연마 방법
JP2007193200A (ja) 2006-01-20 2007-08-02 Fujitsu Ltd 半導体装置の製造方法及び反射型液晶表示装置の製造方法
JP2007199188A (ja) 2006-01-24 2007-08-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
TWI764143B (zh) 2006-05-16 2022-05-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
TWI355023B (en) 2006-05-26 2011-12-21 Anji Microelectronics Co Ltd Systems and slurry for chemical mechanical polishi
US7474371B2 (en) 2006-06-08 2009-01-06 United Microelectronics Corp. Method of improving the flatness of a microdisplay surface, liquid crystal on silicon (LCoS) display panel and method of manufacturing the same
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
CN100483235C (zh) * 2006-12-04 2009-04-29 中芯国际集成电路制造(上海)有限公司 硅基液晶显示器单元及其形成方法
US7535621B2 (en) 2006-12-27 2009-05-19 Qualcomm Mems Technologies, Inc. Aluminum fluoride films for microelectromechanical system applications
US8536059B2 (en) 2007-02-20 2013-09-17 Qualcomm Mems Technologies, Inc. Equipment and methods for etching of MEMS
CN101398579B (zh) 2007-09-30 2010-06-09 中芯国际集成电路制造(上海)有限公司 制作微反射镜层及硅基液晶显示器的方法
CN101952763B (zh) 2008-02-14 2013-05-29 高通Mems科技公司 具有电力产生黑色掩模的装置及其制造方法
CN101866083B (zh) 2009-04-14 2012-05-23 中芯国际集成电路制造(上海)有限公司 微反射镜层、硅基液晶显示装置及其制作方法
JP2011123093A (ja) 2009-12-08 2011-06-23 Seiko Epson Corp 電気光学装置の製造方法
US8435901B2 (en) 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
JP2012078459A (ja) 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 反射型液晶表示装置、アクティブマトリックス反射基板、及びその製造方法
US8659727B2 (en) 2011-07-27 2014-02-25 Citizen Finetech Miyota Co., Ltd. Barriers for reflective pixel electrodes of display devices and methods
US20150048514A1 (en) 2013-08-14 2015-02-19 Qualcomm Mems Technologies, Inc. Stacked via structures and methods of fabrication
US10090167B2 (en) 2014-10-15 2018-10-02 Taiwan Semiconductor Manufacturing Company Semiconductor device and method of forming same
KR102358072B1 (ko) 2015-09-16 2022-02-04 삼성디스플레이 주식회사 반사형 액정 표시 장치
TWI636562B (zh) 2016-12-30 2018-09-21 英屬開曼群島商錼創科技股份有限公司 顯示裝置
US10566232B2 (en) 2017-05-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post-etch treatment of an electrically conductive feature
CN108987423B (zh) 2017-06-05 2023-09-12 三星电子株式会社 显示装置
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
CN108845442B (zh) 2018-07-02 2021-04-30 豪威半导体（上海）有限责任公司 Lcos显示器及电子设备
JP7191100B2 (ja) 2018-07-04 2022-12-16 ソニーグループ株式会社 電極構造体、電極構造体の製造方法、液晶表示素子、液晶表示素子の駆動方法、及び、電子機器
US11967605B2 (en) 2018-11-13 2024-04-23 Seoul Viosys Co., Ltd. Light emitting device
WO2020172077A1 (en) 2019-02-21 2020-08-27 Apple Inc. Indium-phosphide vcsel with dielectric dbr
US11926764B2 (en) 2019-04-02 2024-03-12 Resonac Corporation Polishing solution, polishing solution set, polishing method, and defect suppressing method
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US20220283452A1 (en) 2020-07-21 2022-09-08 Fathom Radiant, PBC Optical Cavity Devices Using Stacked Multi-Quantum Wells
US11880052B2 (en) * 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of mirror grounding in LCoS devices
US11586067B2 (en) * 2020-11-20 2023-02-21 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having robust pixel via metallization
US20220163834A1 (en) * 2020-11-20 2022-05-26 Applied Materials, Inc. Structure and method of bi-layer pixel isolation in advanced lcos back-plane
US11573452B2 (en) * 2020-11-20 2023-02-07 Applied Materials, Inc. Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes
US11881539B2 (en) * 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US11908678B2 (en) 2021-01-14 2024-02-20 Applied Materials, Inc. Method of CMP integration for improved optical uniformity in advanced LCOS back-plane

Also Published As

Publication number Publication date
WO2022155099A1 (en) 2022-07-21
US11908678B2 (en) 2024-02-20
US20220223402A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
TW202234585A (zh) 用於改善高階矽基液晶背板中光學一致性的化學機械研磨積體電路方法
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
US11880052B2 (en) Structure and method of mirror grounding in LCoS devices
US11573452B2 (en) Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes
TWI811856B (zh) 半導體結構及在其中形成反射像素材料的方法
JP2006203035A (ja) プラズマエッチング方法
TWI791328B (zh) 半導體基板上形成像素隔離結構的方法及半導體結構
TWI813075B (zh) 具有強健像素通孔金屬化的先進lcos背板之結構及方法
US7811939B2 (en) Plasma etching method
US20110250761A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
JP2016530706A (ja) Ｉｃｐプラズマ処理チャンバ内における高収率・基板最端部欠陥低減のための単一リング設計
KR100967458B1 (ko) 에칭 방법 및 에칭 장치
US11702738B2 (en) Chamber processes for reducing backside particles
US11798606B2 (en) Additive patterning of semiconductor film stacks
JP4128365B2 (ja) エッチング方法及びエッチング装置
US20170032988A1 (en) Plasma treatment apparatus
TWI836428B (zh) 用於減少背側顆粒之腔室製程
US20240087858A1 (en) Cleaning method and plasma processing method
JP2004134437A (ja) 半導体装置の製造方法および半導体製造装置
CN117751441A (zh) 用于制造系统机器人的静电终端受动器