JP4495643B2 - 薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法 - Google Patents

薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法 Download PDF

Info

Publication number
JP4495643B2
JP4495643B2 JP2005186193A JP2005186193A JP4495643B2 JP 4495643 B2 JP4495643 B2 JP 4495643B2 JP 2005186193 A JP2005186193 A JP 2005186193A JP 2005186193 A JP2005186193 A JP 2005186193A JP 4495643 B2 JP4495643 B2 JP 4495643B2
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
metal film
film
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005186193A
Other languages
English (en)
Other versions
JP2006135289A (ja
Inventor
正 權 朴
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2006135289A publication Critical patent/JP2006135289A/ja
Application granted granted Critical
Publication of JP4495643B2 publication Critical patent/JP4495643B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Lasers (AREA)

Description

本発明は、液晶表示装置に係り、特に、工程単純化及び製造コストを低減するのに好適な薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法に関する。
情報化社会の発展に伴い、表示装置への要求も多種多様な形態に増えてきている。このような要求に応えて、近来は、LCD(液晶表示装置)、PDP(プラズマディスプレイ)、ELD(電界発光ディスプレイ)、VFD(蛍光表示管ディスプレイ)等各種の平板表示装置が研究されており、一部は既に様々な装備において表示装置として活用されている。
なかでも、LCDは、優れた画質、軽量、薄型、低消費電力の長所から、CRTディスプレイに取って代わり、移動型画像表示装置の用途に現在最も多用されている。また、ノートブックコンピュータのモニターのような移動型画像表示装置の用途以外にも、放送信号を受信してディスプレイするテレビジョン及びコンピュータのモニターなど様々に開発されている。
このように様々な分野において画面表示装置として使用するためにLCDには多くの技術的発展がなされてきたにもかかわらず、画面表示装置に要求される画像の品質を高める作業と、上述したLCDが持つ長所には相反する点が依然として多く残っている。
したがって、液晶表示装置が一般的な画面表示装置として多様な分野に使用されるためには、軽量、薄型、低消費電力の特長を維持しながらも、高精細、高輝度、大面積といった高品質の画像を実現することが望まれる。
LCDは、大きく、画像を表示する液晶パネルと、この液晶パネルに駆動信号を印加する駆動回路とからなり、液晶パネルは、一定の空間ギャップをおいて貼り合わせられた第1及び第2ガラス基板と、第1及び第2ガラス基板間に注入された液晶層とから構成される。
ここで、第1基板(TFTアレイ基板)には、一定の間隔で一方向に配列される複数本のゲートライン、各ゲートラインと垂直方向に一定の間隔で配列される複数本のデータライン、各ゲートラインと各データラインが交差して定義された各画素領域にマトリックス形態に形成される複数個の画素電極、及びゲートラインの信号に応じてスイッチングされてデータラインの信号を各画素電極に伝達する複数個の薄膜トランジスターが形成される。
そして、第2ガラス基板(カラーフィルター基板)には、画素領域を除外した部分の光を遮断するためのブラックマトリックス層、カラーを表現するためのR、G、Bカラーフィルター層、及び画像を具現するための共通電極が形成される。
この第1及び第2ガラス基板は、スペーサーにより一定の空間ギャップを有し、液晶注入口を有するシール材により貼り合わせられ、これら両基板間に液晶が注入される。
このとき、液晶は、シール材により貼り合わせられた両基板間を真空状態に維持し、液晶容器に液晶注入口が浸るようにすると、浸透圧現象により両基板の間に注入される。こうして液晶が注入し終わると、液晶注入口を密封材で封止する。
一般に、集積回路、トランジスター、液晶あるいはダイオードなどの製造プロセスにおいて、微細なパターンを形成するためのフォトリソグラフィー工程(フォトレジストの塗布、露光、現像を含む工程)及び/またはそれらに接続する電極パターンを形成するための蝕刻工程が行われている。
以下、従来技術による蝕刻対象物の蝕刻方法及びこれを用いた液晶表示装置の製造方法について、添付の図面に基づいて説明する。
図1a〜図1cは、従来技術による蝕刻対象物の蝕刻方法を説明するための工程断面図である。ここでは、蝕刻対象物として金属膜を挙げて説明する。
図1aに示すように、基板1上に絶縁膜2を形成し、該絶縁膜2上に金属膜3を蒸着する。続いて、金属膜3上にフォトレジスト4を塗布する。
ここで、フォトレジスト4の塗布には、スピンコート、スプレーコート、ディップコートなどの方法を使用することができるが、基板を真空で高速回転させながらスピンコートする方法が安全性・均一性の面から最も一般的に用いられている。
続いて、望むパターン形状が定義されたフォトマスク5を、フォトレジスト4上に配置した後、全面に紫外線を照射して露光する。
図1bに示すように、露光処理されたフォトレジスト4を現像して望む形状を有するフォトレジストパターン4aを形成する。
ここで、フォトレジスト4の現像方法には、浸漬による方法とスプレーによる方法がある。前者では温度、濃度、経時変化などの管理が難しいが、後者ではその管理が比較的容易である。したがって、現在はスプレー方式にインライン化した装置が広く使用されている。
続いて、フォトレジストパターン4aをマスクとし、乾式または湿式蝕刻を用いて金属膜3を選択的に除去して金属配線3aを形成する。
図1cに示すように、金属配線3aを形成するためにマスクとして用いられたフォトレジストパターン4aを除去する。
このように金属配線3aを形成するためにマスクとして用いられたフォトレジストパターン4aを除去する方法としては、酸素ガスプラズマによる方法及び各種酸化剤を使用する方法が知られている。
まず、酸素ガスプラズマによる方法は、一般に、真空及び高電圧下で酸素ガスを注入することによって酸素ガスプラズマを発生させ、この酸素ガスプラズマとフォトレジストとの反応によってフォトレジストを分解し除去する方法である。
しかしながら、この方法では、酸素ガスプラズマを発生させる高価な発生装置が必要とされ、また、酸素ガスプラズマ中に存在する回転粒子によって素子を含む基板自体が損傷を受けるなどの問題があった。
一方、フォトレジストを除去するために各種酸化剤を使用する方法には、熱濃硫酸または熱濃硫酸と過酸化水素との混合液を酸化剤として使用する方法が知られている。
したがって、液晶表示装置の製造において、フォトレジストを塗布、露光及び現像してマスクする工程は繰り返し行われ、マスクとして用いられたフォトレジストを除去する工程もまた繰り返し行われる。
図2a〜図2eは、従来技術による液晶表示装置の製造方法を示す工程断面図である。
図2aに示すように、透明な第1基板11上に金属物質を蒸着し、この金属物質上に第1フォトレジスト(図示せず)を塗布した後、露光及び現像工程を用いて第1フォトレジストを選択的にパターニングする。
続いて、パターニングされた第1フォトレジストをマスクとして金属物質を選択的に除去してゲート電極12を形成する。
このゲート電極12の形成時に、ゲート電極12と連結されて第1方向に延在するゲート配線(図示せず)が共に形成される。
一方、ゲート電極12を形成するためにマスクとして用いられた第1フォトレジストは、前述の方法で除去する。
続いて、ゲート電極12を含めた第1基板11の全面にシリコン窒化膜またはシリコン酸化膜のような絶縁物質を蒸着してゲート絶縁膜13を形成し、このゲート絶縁膜13上に非晶質シリコン層及び不純物がドープされた非晶質シリコン層を順に蒸着する。
そして、不純物がドープされた非晶質シリコン層上に第2フォトレジストを塗布した後、露光及び現像工程を用いて第2フォトレジストをパターニングする。
続いて、パターニングされた第2フォトレジストをマスクとして不純物がドープされた非晶質シリコン層及び非晶質シリコン層を選択的に除去し、アクティブ層14とオーミックコンタクト層15を形成する。
但し、アクティブ層14とオーミックコンタクト層15を形成するためにマスクとして用いられた第2フォトレジストは、前述の方法で除去する。
図2bに示すように、第1基板11の全面に金属物質を蒸着し、この金属物質上に第3フォトレジストを塗布した後、露光及び現像工程を用いて第3フォトレジストをパターニングする。
続いて、パターニングされた第3フォトレジストをマスクとして金属物質を選択的に除去し、アクティブ層14上の両側端にソース電極16a及びドレーン電極16bを形成する。
このソース電極16a及びドレーン電極16bの形成時に、ソース電極16aに延びて第2方向にゲート配線と直交することによって画素領域を定義するデータ配線(図示せず)も共に形成される。
そして、ソース電極16a及びドレーン電極16bにより露出されたオーミックコンタクト層15を選択的に除去する。
このとき、ソース電極16a及びドレーン電極16bは以降の工程でチャンネルを形成するように、互いに一定の間隔を隔てて形成する。
前述したように、ソース及びドレーン電極16a,16bは、ゲート電極12と共に薄膜トランジスター(T)を構成する。
一方、ソース及びドレーン電極16a,16bを形成するためにマスクとして用いられた第3フォトレジストを、前述の方法で除去する。
図2cに示すように、ソース及びドレーン電極16a,16b上にシリコン窒化膜やシリコン酸化膜または有機絶縁膜を蒸着して保護膜17を形成する。この保護膜17を有機絶縁膜とする場合、薄膜トランジスター(T)による段差を除去し、以降の工程を円滑にすることができる。
続いて、保護膜17上に第4フォトレジストを塗布した後、露光及び現像工程を用いて第4フォトレジストをパターニングする(図示せず)。
そして、パターニングされた第4フォトレジストをマスクとしてドレーン電極16bの表面が所定部分露出されるように保護膜17を選択的に除去してコンタクトホール18を形成する。
一方、コンタクトホール18を形成するためにマスクとして用いられた第4フォトレジストは、前述の方法で除去する。
図2dに示すように、コンタクトホール18(図2c参照)を含めた第1基板11の全面にITO膜などの透明金属膜を蒸着し、この透明金属膜上に第5フォトレジストを塗布した後、露光及び現像工程を用いて第5フォトレジストをパターニングする(図示せず)。
続いて、パターニングされた第5フォトレジストをマスクとして透明金属膜を選択的に除去することで、コンタクトホール18を介してドレーン電極16bと電気的に連結される画素電極19を形成する。
但し、画素電極19を形成するためにマスクとして用いられた第5フォトレジストは、前述の方法で除去する。
図2eに示すように、画素電極19を含めた第1基板11の全面に第1配向膜20を形成する。
この第1配向膜20の形成は、高分子薄膜を塗布し配向膜を一定方向に配向させるラビング工程でなされる。主として、配向膜にはポリイミド系の有機物質が使用され、配向膜を配列させるにはラビング方法が用いられる。
また、ラビング工程は、ラビング布を使って配向膜を一定方向にこすることであり、配向処理が容易で、大量生産に好適で、配向が安定で、プレチルト角の制御が容易である。
一方、最近では偏光の光を用いて配向する光配向方法が開発・使用されている。
図2fに示すように、第1基板11と対応する第2基板31には、画素領域以外の領域への光の漏れを防ぐために、薄膜トランジスター(T)と対応する部分にクロム膜などから成るブラックマトリックス32を形成する。
このブラックマトリックス32もまた、フォトリソグラフィー工程により形成される。
続いて、複数あるブラックマトリックス32の間に第2基板31上にカラーフィルター33を形成する。
このカラーフィルター33は、赤(R)、緑(G)、青(B)の3色が順次に繰り返され、1色が1つの画素領域に対応する。
続いて、カラーフィルター33を含めた第2基板31上に、透明な導電物質からなる共通電極34を形成し、共通電極34上にポリイミドなどの物質からなり、表面が一定方向を有するように第2配向膜35を形成する。
そして、第1基板11及び第2基板31のいずれか一方の基板に、シールパターン(図示せず)を形成する。このシールパターンは、画像が表示される領域の外郭周辺に位置し、液晶注入のためのギャップを形成し、注入された液晶の漏れを防止する役割を果たす。
ここで、シールパターンは、熱硬化性樹脂を一定のパターンに形成することによってなり、シールパターン形成方法には、スクリーンマスクを用いたスクリーン印刷法と、ディスペンサーを用いたシールディスペンサー法がある。
工程における便宜性から、現在はスクリーン印刷法が主として使用されているが、マスクと配向膜との接触による不良誘発及び基板大きさの増大によりスクリーンマスクを対応させることが難いという不具合から、シールディスペンサー法の使用に次第に移っている。
また、第1基板11と第2基板31との間の間隔を精密で均一に維持するために、両基板のいずれか一方に、一定大きさのスペーサー(図示せず)を散布する。
スペーサーの散布方式は、アルコールなどにスペーサーを混合して噴射する湿式散布法と、スペーサーのみを散布する乾式散布法とに大別され、乾式散布は、静電気を利用する静電散布法と気体の圧力を利用する除電散布法とに区分される。液晶表示装置が静電気に弱い構造を有する点から、除電散布法が多く使用される。
続いて、第1基板11及び第2基板31を貼り合わせ機チャンバー内に配置し、シールパターンを加圧硬化して貼り合わせる。このとき、第1基板11と第2基板31に形成された第1配向膜20と第2配向膜35が相対向し、画素電極19とカラーフィルター33が一対一対応するように配置する。
続いて、貼り合わせられた第1基板11と第2基板31との間に液晶を注入し、液晶層40を形成する。
液晶の注入には、液晶パネル内外の圧力差を用いた真空注入法が主として用いられる。液晶パネル内部に液晶を注入した時、液晶中の微細な気泡により液晶パネル内部で気泡が発生し、不良が生じることがある。これを防止するためには、液晶を長時間真空に放置して気泡を除去する脱泡過程を行う必要がある。
しかしながら、従来技術による蝕刻方法及びこれを用いた液晶表示装置の製造方法では、蝕刻対象物(絶縁膜、半導体層、金属膜など)上にフォトレジストの塗布、露光及び現像工程により蝕刻対象物を選択的に除去して望むパターンを形成した後に、フォトレジストを除去する工程を繰り返し行うため、工程が複雑で、生産性が低下するという問題があった。
本発明は上記の問題点を解決するためのもので、その目的は、フェムト秒レーザーを用いて薄膜を蝕刻することによって、工程の単純化及び生産性の向上図られる薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法を提供することにある。
上記目的を達成するために、本発明に係る薄膜蝕刻方法は、基板上に薄膜を形成する段階と、この薄膜上部に、パターン形状が定義されたマスクを整列する段階と、このマスクに定義されたパターン形状を有するように、全面にフェムト秒レーザーを照射して上記薄膜を選択的に除去する段階と、を備えることを特徴とする。
また、本発明に係る液晶表示装置の製造方法は、第1基板及び第2基板を準備する段階と、第1基板上に第1金属膜を形成し、フェムト秒レーザーを用いて第1金属膜を選択的にパターニングしてゲート電極を形成する段階と、このゲート電極を含めた全面にゲート絶縁膜を形成する段階と、ゲート絶縁膜上に半導体層を形成し、フェムト秒レーザーを用いて上記半導体層を選択的にパターニングしてゲート電極の上部にアクティブ層を形成する段階と、第1基板の全面に第2金属膜を形成し、フェムト秒レーザーを用いて第2金属膜を選択的にパターニングして上記アクティブ層の両側上にソース及びドレーン電極を形成する段階と、第1基板の全面に保護膜を形成し、ドレーン電極の表面が所定部分露出されるようにフェムト秒レーザーを用いて上記保護膜を選択的に除去してコンタクトホールを形成する段階と、このコンタクトホールを含めた第1基板の全面に透明金属膜を形成し、コンタクトホールを介してドレーン電極と連結されるようにフェムト秒レーザーを用いて上記透明金属膜を選択的に除去して画素電極を形成する段階と、第1基板と第2基板との間に液晶層を形成する段階と、を備えることを特徴とする。
本発明によれば、フォトレジストの塗布、露光、現像そして剥離などの工程を用いて薄膜を蝕刻するのではなく、短いパルス幅とパルス当たり高い尖頭出力を有するフェムト秒レーザーとマスクだけをもって薄膜を蝕刻し望む形状を形成するため、工程を単純化し、結果として生産性を向上させることが可能になる。
一般に、レーザーを用いた融除は、高精度の部品製作のために多く使用されており、短いパルスを使用すると周囲に及ぶ熱的な損傷が少ない長所から、ナノ秒、つまり10−9m/s単位のパルスを有するYAGレーザーやエキシマーレーザーなどを用いたレーザー加工機が提供されてきており、これをナノ秒レーザー加工機と通称する。
なかでも、酸化アルミニウムを人工的に結晶体としてレーザーを発するようにしたYAGレーザーを使用した加工機では、加工された側壁が粗くなる傾向があり、赤外線系のCOレーザーは、加工部位にクレーターが形成される短所から、マイクロメートル単位以上の精密度を要求する微細加工の使用には制約がある。
すなわち、この加工は、光エネルギーを熱エネルギーに変換して行うレーザー熱加工と言えるが、結果として加工された形状は崩れ易く、精密加工が困難となる。
一方、エキシマーレーザーでは、炭素原子の共有結合を絶つ光化学的反応による昇華エッチングがなされて高精度の加工が可能になる。これは、エキシマーレーザー光が加工物の表面に放射される際にその部分がプラズマ放射及び衝撃ノイズと共に分散されて分解するように融除光分解(ablative photodecomposition)加工が施され、吸熱蒸発加工となるからである。
しかしながら、エキシマーレーザーのエネルギーは、原子間の共有結合を絶つのに全部使用されるのではなく、一部は熱エネルギーに変換されるが、高いエネルギー密度を有するため、その熱影響も相当なる水準となる。よって、高い熱伝逹率を有する金属、セラミック、シリコンのような鉱物、及び低い光吸収率を有する石英及びガラスの加工には適用し難い。したがって、前者に比べて相対的に少ない熱エネルギーであっても、熱的変形は加工された製品の耐久性に影響を及ぼすことになる。
このような問題点を克服しうる優れた特性を有するものとして、パルス放射時間が10−15m/s級であるフェムト秒レーザーがあるが、これは、1ピコ秒、すなわち1×10−12m/s以下の極超短パルス放射時間に発振するレーザーを利用する場合、レーザーのエネルギー発振密度は非常に大きいからである。
一般に、1mJの光エネルギーを有し、100フェムト秒以下のパルス放射時間を有すると、レーザーのエネルギー密度は略10ギガワットの水準に達し、如何なる材質の加工も可能になる。
また、フェムト秒レーザーのような極超短パルスレーザーを加工物に放射すると、材料の構成格子にマルチフォトン現象が起こり、これによる原子の浮き現象が起こる間に光子が周囲の構成格子に熱を伝達する時間よりも入射パルスが短いため、加工物が加工される間、熱拡散による加工精密度の低下、材質の物理・化学的変化、及び加工物の加工部位が一部溶融する問題点が解決され、高精度の加工が可能になる。
のみならず、フェムト秒レーザー加工時に加工によるパーティクルの積層やクレーターなどの副産物がほとんど産生されることがない。よって、従来要求されてきた超音波洗浄などの副産物除去段階が省かれる。
また、高い熱伝逹係数を有するか、あるいは、少ない光吸収率を有する物質の加工が可能であり、かつ、2種類以上の相異なる材料の加工と、多層に積層された複合材質を単一工程で加工することが可能である。
以下、本発明に係る薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法について、添付の図面を参照しながら詳細に説明する。
図3a〜図3cは、本発明によるフェムト秒レーザーを用いた薄膜蝕刻方法を示す断面図である。
この蝕刻に使用される蝕刻対象物は、絶縁膜、金属膜、半導体層、感光性樹脂など如何なる物質も可能であるが、本発明の実施形態では金属膜に限定して説明する。
図3aに示すように、基板51上にバッファー用の絶縁膜52を形成し、この絶縁膜52上に金属膜53を蒸着する。
図3bに示すように、金属膜53(図3a参照)上に、望むパターン形状が定義されたマスク54を配置し、全面にフェムト秒レーザー55を照射して金属膜53を選択的に除去することで、金属配線53aを形成する。
このフェムト秒レーザー55は、短いパルス幅(約150fs)とパルス当たり高い尖頭出力を有しており、金属膜53の蝕刻時に切断部の周辺に熱膨張及び衝撃波を全く発生させることなく均一に蝕刻される。
一方、マスク54は、照射されるフェムト秒レーザーによって変形させられることのない物質からなる。例えば、炭化ケイ素(SiC)を使用すると良い。
図3cに示すように、図3bのマスク54を除去すると、マスク54に定義されたパターン形状を有する金属配線53aが形成される。
本発明において、フェムト秒レーザー55を用いて金属膜53を選択的に除去して金属配線53aを形成するとき、金属配線53aの周辺に熱膨張及び衝撃波が全く発生しないため、蝕刻する面が均一になることがわかる。
一方、フェムト秒レーザーは、集光レンズによって増幅されたピークパワー(peak power)が、今までのレーザーに比べて非常に高いため、従来テラ(1012)ワットから最近ではペタ(1015)ワットのピークパワーを持っている。
T3レーザー(Table Top Terawatt Laser)と呼ばれるレーザー光をレンズで集光しさえすれば、光の密度を非常に高くすることができるため、一瞬に焦点付近に置かれた物質を高温のプラズマ状態に変えてしまう。
フェムト秒レーザーでは、特別な場合を除き1パルスにつきマイクロジュール(μJ)程度のパルスエネルギーを主として使用し、強くはミリジュール(mJ)程度を使用し、平均出力には1ワット程度を使用する。
そして、一般的なレーザーにより発生するプラズマもレーザー自身と作用してレーザーを吸収したり物質を加熱したりするため、熱影響の拡大や加工の不安定性、効率低下など各種現象を引き起こしている。
ところが、フェムト秒レーザーの場合にはこの周辺の事情が異なってくる。
通常、レーザーのエネルギーを物質側から受け入れる受容体は電子である。金属などの場合には、伝導帯にある自由電子あるいは光により伝導帯に励起される電子である。この電子(電子系)がレーザーの振動電場によりエネルギーを受け入れ、これが格子にある原子やイオン(格子系)と衝突して運動エネルギーを与え(温度が上昇し)、物質の状態が変わる(溶解または蒸発する)ことによって加工される。
このように電子系から格子系にエネルギーが移動するのにかかる時間がフェムト秒単位であるので、フェムト秒レーザー加工ではレーザーエネルギーの吸収と以降の物質変化(加工)が時間的に分離される。
例えば、照射された物質を構成している原子がイオン化されプラズマが発生する時間規模はパルス幅よりも長いので、このプラズマはレーザーとは相互作用しないことが予想される。そして、照射部から熱がその周囲に拡散する時間よりもパルス幅が短いため、レーザーのエネルギーは照射領域に局所存在し、その領域においてのみ物質の状態変化を起こす。
したがって、本発明でフェムト秒レーザーを使用して金属膜を蝕刻した時、蝕刻しようとする周辺には熱影響部がない蝕刻がなされる。
図4a〜図4fは、本発明による液晶表示装置の製造方法を示す工程断面図である。
図4aに示すように、透明な第1基板61上に金属物質を蒸着し、この金属物質上部に、パターンが定義されたマスク(図示せず)を整列する。
ここで、金属物質は、アルミニウム(Al)、銅(Cu)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、チタニウム(Ti)またはタンタル(Ta)の金属や、MoW、MoTaまたはMoNbなどのモリブデン合金をCVDまたはスパッタリング法で蒸着して形成する。
続いて、第1マスクを用い、全面にフェムト秒レーザーを照射して金属物質を選択的に除去することでゲート電極62を形成する。
このゲート電極62の形成時に、ゲート電極62と連結されて第1方向に延在しているゲート配線(図示せず)も共に形成される。
続いて、ゲート電極62を含めた第1基板61の全面にシリコン窒化膜またはシリコン酸化膜のような絶縁物質を蒸着してゲート絶縁膜63を形成する。
このゲート絶縁膜63上に非晶質シリコン層及び不純物がドープされた非晶質シリコン層を順に蒸着する。
続いて、不純物がドープされた非晶質シリコン層の上部に、パターンが定義された第2マスク(図示せず)を整列し、全面にフェムト秒レーザーを照射して不純物がドープされた非晶質シリコン層を選択的に除去することでアクティブ層64とオーミックコンタクト層65を形成する。
図4bに示すように、第1基板61の全面に金属物質を蒸着し、この金属物質上部に第3マスク(図示せず)を整列し、全面にフェムト秒レーザーを照射して金属物質を選択的に除去することで、アクティブ層64上の両側端にソース電極66a及びドレーン電極66bを形成する。
このソース電極66a及びドレーン電極66bの形成時に、ソース電極66aに延長されて第2方向にゲート配線と直交して画素領域を定義するデータ配線(図示せず)も共に形成される。
その後、ソース電極66a及びドレーン電極66bにより露出されたオーミックコンタクト層65を選択的に除去する。
この時、ソース電極66a及びドレーン電極66bは以降の工程でチャネルを形成するために、互いに一定の間隔を隔てて形成する。
前述したように、ソース及びドレーン電極66a,66bは、ゲート電極62と共に薄膜トランジスター(T)を構成する。
図4cに示すように、ソース及びドレーン電極66a,66bを含めた第1基板61の全面に保護膜67を形成する。この保護膜67を有機絶縁膜とする場合、薄膜トランジスター(T)による段差を除去し、以後の工程を円滑にすることができる。
この保護膜67は、シリコン窒化物、シリコン酸化物、BCBまたはアクリル樹脂などの材料で形成することができる。
続いて、保護膜67上部に、パターンが定義された第4マスク(図示せず)を整列し、全面にフェムト秒レーザーを照射してドレーン電極66bの表面が所定部分露出されるように保護膜67を選択的に除去することで、コンタクトホール68を形成する。
図4dに示すように、コンタクトホール68を含めた第1基板61の全面に、ITO(インジウム−錫酸化物)やIZO(インジウム−鉛酸化物)などの透明金属膜を蒸着する。
この透明金属膜の上部に、パターンが定義された第5マスク(図示せず)を整列し、全面にフェムト秒レーザーを照射して透明金属膜を選択的に除去することで、コンタクトホール68を介してドレーン電極66bと電気的に連結される画素電極69を形成する。
図4eに示すように、画素電極69を含めた第1基板61の全面に第1配向膜70を形成する。
この第1配向膜70の形成は、高分子薄膜を塗布し配向膜を一定の方向に配向させるラビング工程でなされる。主として、配向膜にはポリイミド系の有機物質が使用され、配向膜を配列させるにはラビング方法が用いられる。
また、ラビング工程は、ラビング布を使って配向膜を一定方向にこすることであり、配向処理が容易で、大量生産に好適で、配向が安定で、プレチルト角の制御が容易である。
一方、最近では偏光の光を用いて配向する光配向方法が開発・使用されている。
図4fに示すように、第1基板61と対向する第2基板81上にクロム膜などを蒸着し、このクロム膜上部に、パターンが定義された第6マスク(図示せず)を整列し、全面にフェムト秒レーザーを照射してクロム膜を選択的に除去することで、薄膜トランジスター(T)と対応する部分に、画素領域以外の領域への光の漏れを防止するためのブラックマトリックス82を形成する。
続いて、ブラックマトリックス82を含めた第2基板81の全面に感光性フィルムを選択的に蒸着し、この感光性樹脂をフェムト秒レーザーを用いて選択的に除去することで、各画素領域にカラーフィルター83を形成する。
このカラーフィルター83を形成するために用いられる感光性フィルムは、赤色感光性フィルム、緑色感光性フィルム及び青色感光性フィルムを順次に形成した後、フェムト秒レーザーで選択的に除去することで、各画素領域に赤色カラーフィルター、緑色カラーフィルター及び青色カラーフィルターを形成する。
続いて、カラーフィルター83を含めた第2基板81上にITO膜などの透明金属膜を蒸着し、フェムト秒レーザーを用いて透明金属膜を選択的に除去することで、第2基板81上に共通電極84を形成する。
この共通電極84上にポリイミドなどの物質からなり、表面が一定方向を有するように第2配向膜85を形成する。
そして、第1基板61及び第2基板81のいずれか一方の基板の外郭周辺に熱硬化型樹脂または光硬化型樹脂からなるシールパターン(図示せず)を形成する。このシールパターンは、画像が表示される領域の外郭周辺に位置し、液晶注入のためのギャップを形成し、注入された液晶の漏れを防止する役割を果たす。
ここで、シールパターンは、熱硬化性樹脂をフェムト秒レーザーを用いて一定のパターンに形成することによってなる。
それ以外に、シールパターン形成方法には、フォトリソグラフィー工程を行うことのない、スクリーンマスクを用いたスクリーン印刷法、及びディスペンサーを用いたシールディスペンサー法がある。
また、第1基板61と第2基板81との間の間隔を精密で均一に維持するために、両基板のいずれか一方に、一定の大きさのスペーサー(図示せず)を散布する。
スペーサーの散布方式は、アルコールなどにスペーサーを混合して噴射する湿式散布法と、スペーサーのみを散布する乾式散布法とに大別され、乾式散布は、静電気を利用する静電散布法と気体の圧力を利用する除電散布法とに区分される。液晶表示装置が静電気に弱い構造を有する点から、除電散布法が多く使用される。
続いて、第1基板61と第2基板81とを貼り合わせ機チャンバー内に配置し、シールパターンを加圧硬化して貼り合わせる。このとき、第1基板61及び第2基板81に形成された第1配向膜70及び第2配向膜85が相対向し、画素電極69とカラーフィルター83とが一対一で対応するように配置する。
続いて、貼り合わせられた第1基板61と第2基板81との間に液晶を注入して液晶層90を形成する。
液晶の注入には、液晶パネル内外の圧力差を用いた真空注入法が主として用いられる。液晶パネル内部に液晶が注入された時、液晶中の微細な気泡により液晶パネル内部で気泡が発生し、不良が生じることがある。これを防止するためには、液晶を長時間真空に放置して気泡を除去する脱泡過程を行う必要がある。
尚、本発明の実施形態では真空注入法による液晶層の形成について説明しているが、液晶滴下方式を用いて液晶層を形成することも可能である。
この液晶滴下方式は、パネル内部と外部間の圧力差により液晶を注入するのではなく、液晶を直接大面積のガラス基板に滴下し、基板を貼り合わせる圧力により滴下された液晶をパネル全体にわたって均一に分布させることによって液晶層を形成する方式である。
すなわち、TFT基板とカラーフィルター基板とを貼り合わせる前に、TFT基板上に玉状に液晶を滴下する。これに限定されず、液晶をカラーフィルター基板上に滴下しても良い。
言い換えれば、液晶滴下方式において液晶滴下の対象となる基板は、TFT基板及びカラーフィルター基板の何れでも可能である。ただし、両基板の貼り合わせ時に、液晶の滴下された基板を下部に配置しなければならない。
このとき、カラーフィルター基板の外郭周辺領域にシールパターンが形成され、カラーフィルター基板とTFT基板に圧力を加えてTFT基板及びカラーフィルター基板を貼り合わせ、これと同時に、上記圧力により玉状の液晶が外側に広がり、これによって、カラーフィルター基板とTFT基板との間に均一な厚さの液晶層が形成される。
この液晶滴下方式の最も大きい特徴は、貼り合わせ工程前にTFT基板上にあらかじめ液晶を滴下し、シールパターンによって両基板を貼り合わせることにある。
このような液晶滴下方式は、短時間で直接基板上に液晶を滴下するため、大面積の液晶表示装置の液晶層も非常に速かに形成できるだけでなく、必要な量の液晶だけを直接基板上に滴下するので、液晶の消耗を最小限に抑えられ、液晶表示装置の製造コストを大幅に節減することができる。
以上から説明してきた本発明は、上記の実施形態及び図面に限定されるのではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であることは、本発明の属する技術分野で通常の知識を持つ者にとって明らかである。
従来技術による薄膜蝕刻方法を示す断面図である。 従来技術による薄膜蝕刻方法を示す断面図である。 従来技術による薄膜蝕刻方法を示す断面図である。 従来技術による液晶表示装置の製造方法を示す工程断面図である。 従来技術による液晶表示装置の製造方法を示す工程断面図である。 従来技術による液晶表示装置の製造方法を示す工程断面図である。 従来技術による液晶表示装置の製造方法を示す工程断面図である。 従来技術による液晶表示装置の製造方法を示す工程断面図である。 従来技術による液晶表示装置の製造方法を示す工程断面図である。 本発明による薄膜蝕刻方法を示す断面図である。 本発明による薄膜蝕刻方法を示す断面図である。 本発明による薄膜蝕刻方法を示す断面図である。 本発明による液晶表示装置の製造方法を示す工程断面図である。 本発明による液晶表示装置の製造方法を示す工程断面図である。 本発明による液晶表示装置の製造方法を示す工程断面図である。 本発明による液晶表示装置の製造方法を示す工程断面図である。 本発明による液晶表示装置の製造方法を示す工程断面図である。 本発明による液晶表示装置の製造方法を示す工程断面図である。
符号の説明
51 基板
52 絶縁膜
53 金属膜
54 マスク
55 フェムト秒レーザー

Claims (5)

  1. 第1基板及び第2基板を準備する段階と、
    第1基板上に第1金属膜を形成し、前記第1金属膜と直接対面する第1マスクを通じて照射されるフェムト秒レーザーで前記第1金属膜を選択的にパターニングしてゲート電極を形成する段階と、
    前記ゲート電極を含めた全面にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に半導体層を形成し、前記半導体層と直接対面する第2マスクを通じて照射されるフェムト秒レーザーで前記半導体層を選択的にパターニングして前記ゲート電極の上部にアクティブ層を形成する段階と、
    前記第1基板の全面に第2金属膜を形成し、前記第2金属膜と直接対面する第3マスクを通じて照射されるフェムト秒レーザーで前記第2金属膜を選択的にパターニングして前記アクティブ層の両側上にソース及びドレーン電極を形成する段階と、
    前記第1基板の全面に保護膜を形成し、前記ドレーン電極の表面が所定部分露出されるように、前記保護膜と直接対面する第4マスクを通じて照射されるフェムト秒レーザーで前記保護膜を選択的に除去してコンタクトホールを形成する段階と、
    前記コンタクトホールを含めた第1基板の全面に第1透明金属膜を形成し、前記コンタクトホールを介して前記ドレーン電極と連結されるように、前記第1透明金属膜と直接対面する第5マスクを通じて照射されるフェムト秒レーザーで前記第1透明金属膜を選択的に除去して画素電極を形成する段階と、
    前記第2基板上に不透明金属膜を形成し、前記不透明金属膜と直接対面する第6マスクを通じて照射されるフェムト秒レーザーで前記不透明金属膜を選択的に除去してブラックマトリックスを形成する段階と、
    前記ブラックマトリックスを含めた第2基板上にR、G、Bの感光性フィルムのうちいずれか一つを形成し、前記感光性フィルムと直接対面する第7マスクを通じて照射されるフェムト秒レーザーで前記感光性フィルムを選択的に除去してカラーフィルターを形成する段階と、
    前記カラーフィルターを含めた第2基板上に第2透明金属膜を蒸着し、前記第2透明金属膜と直接対面する第8マスクを通じて照射されるフェムト秒レーザーで前記第2透明金属膜を選択的に除去して共通電極を形成する段階と、
    前記第1基板と第2基板との間に液晶層を形成する段階と、を備え
    前記第1ないし第8マスクは、炭化ケイ素材質からなることを特徴とする液晶表示装置の製造方法。
  2. 前記画素電極を含めた第1基板の全面に、第1配向膜を形成する段階と、
    前記共通電極を含めた第2基板上に、第2配向膜を形成する段階と、
    をさらに備えることを特徴とする請求項に記載の液晶表示装置の製造方法。
  3. 前記液晶層は、前記第1基板及び第2基板のいずれか一方の基板の中央部に液晶を滴下して形成することを特徴とする請求項に記載の液晶表示装置の製造方法。
  4. 前記第1及び第2基板のいずれか一方の基板の外郭周辺にシールパターンを形成する段階をさらに備えることを特徴とする請求項に記載の液晶表示装置の製造方法。
  5. 前記シールパターンは、熱硬化型樹脂または光硬化型樹脂からなることを特徴とする請求項に記載の液晶表示装置の製造方法。
JP2005186193A 2004-11-05 2005-06-27 薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法 Active JP4495643B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089705A KR101074389B1 (ko) 2004-11-05 2004-11-05 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
JP2006135289A JP2006135289A (ja) 2006-05-25
JP4495643B2 true JP4495643B2 (ja) 2010-07-07

Family

ID=36273941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005186193A Active JP4495643B2 (ja) 2004-11-05 2005-06-27 薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法

Country Status (6)

Country Link
US (1) US7491557B2 (ja)
JP (1) JP4495643B2 (ja)
KR (1) KR101074389B1 (ja)
CN (1) CN100557513C (ja)
DE (1) DE102005030338B4 (ja)
TW (1) TWI285960B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
JP5041903B2 (ja) * 2006-07-28 2012-10-03 株式会社半導体エネルギー研究所 表示装置の作製方法
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
JP5314842B2 (ja) * 2006-08-25 2013-10-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7927991B2 (en) * 2006-08-25 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5329784B2 (ja) * 2006-08-25 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4919738B2 (ja) 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI317538B (en) * 2006-11-16 2009-11-21 Au Optronics Corp Etching process of metal layer of display panel
JP5205042B2 (ja) * 2006-12-20 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20080073549A (ko) * 2007-02-06 2008-08-11 삼성전자주식회사 포토레지스트패턴의 형성방법 및 표시패널의 제조방법
TWI334647B (en) * 2007-03-03 2010-12-11 Au Optronics Corp Method for manufacturing pixel structure
TW200910599A (en) * 2007-08-21 2009-03-01 Au Optronics Corp Method for manufacturing pixel structure
TW200910590A (en) * 2007-08-24 2009-03-01 Au Optronics Corp Method for manufacturing pixel structure
TWI466298B (zh) * 2007-09-11 2014-12-21 Au Optronics Corp 畫素結構的製作方法
CN101131966B (zh) * 2007-09-28 2010-10-06 友达光电股份有限公司 像素结构的制作方法
TWI352429B (en) 2007-10-01 2011-11-11 Au Optronics Corp Method for manufacturing pixel structure
TWI408812B (zh) * 2007-12-10 2013-09-11 Au Optronics Corp 畫素結構的製作方法
TWI356499B (en) * 2007-12-10 2012-01-11 Au Optronics Corp Method for fabricating pixel structure
TWI326486B (en) * 2008-06-27 2010-06-21 Au Optronics Corp Method for manufacturing pixel structure
CN102576737B (zh) * 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
CN102005378A (zh) * 2010-09-15 2011-04-06 中国科学院半导体研究所 利用飞秒激光制备金属-半导体接触电极的方法
JP5409759B2 (ja) * 2011-12-20 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130107628A (ko) * 2012-03-22 2013-10-02 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
CN105870265A (zh) 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
CN109551914A (zh) * 2017-09-27 2019-04-02 福州高意光学有限公司 一种飞秒激光产生彩色图像方法
TW202400821A (zh) * 2019-05-10 2024-01-01 美商希瑪有限責任公司 雷射放電設備及在雷射放電腔中之電極上形成保護層之方法
CN111065210A (zh) * 2019-12-25 2020-04-24 上海嘉捷通电路科技股份有限公司 一种代替手工挑pcb工艺导线的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325365A (ja) * 1996-06-07 1997-12-16 Hitachi Ltd 液晶表示素子の製造方法および液晶表示装置
JP2001023982A (ja) * 1999-06-30 2001-01-26 Internatl Business Mach Corp <Ibm> 電子部品及び電子部品の欠陥修復方法
JP2001219290A (ja) * 1999-11-30 2001-08-14 Canon Inc レーザエッチング方法及びレーザエッチング装置
JP2001232487A (ja) * 1999-11-30 2001-08-28 Canon Inc レーザ加工装置とレーザ加工方法、および該レーザ加工装置または方法によって加工するインクジェット記録ヘッドの製造方法と該製造方法によるインクジェット記録ヘッド
JP2002110637A (ja) * 2000-09-26 2002-04-12 Applied Materials Inc マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法
JP2003241205A (ja) * 2002-02-20 2003-08-27 Lg Phillips Lcd Co Ltd 液晶表示装置の製造方法
JP2004177942A (ja) * 2002-11-28 2004-06-24 Lg Phillips Lcd Co Ltd 液晶表示装置の製造方法
JP2004212935A (ja) * 2002-12-28 2004-07-29 Lg Philips Lcd Co Ltd 液晶表示装置及び補償フィルムの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607454B2 (ja) * 1997-03-31 2005-01-05 Hoya株式会社 X線マスク用x線透過膜、x線マスクブランク及びx線マスク並びにこれらの製造方法並びに炭化珪素膜の研磨方法
TW413949B (en) 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP2000294523A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体製造装置および半導体装置の製造方法
US6555781B2 (en) 1999-05-10 2003-04-29 Nanyang Technological University Ultrashort pulsed laser micromachining/submicromachining using an acoustooptic scanning device with dispersion compensation
KR100780714B1 (ko) * 2001-10-29 2007-11-30 엘지.필립스 엘시디 주식회사 액정 표시장치
US6897164B2 (en) * 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
KR100885840B1 (ko) * 2002-03-23 2009-02-27 엘지디스플레이 주식회사 셀갭의 보정이 가능한 액정패널구조

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325365A (ja) * 1996-06-07 1997-12-16 Hitachi Ltd 液晶表示素子の製造方法および液晶表示装置
JP2001023982A (ja) * 1999-06-30 2001-01-26 Internatl Business Mach Corp <Ibm> 電子部品及び電子部品の欠陥修復方法
JP2001219290A (ja) * 1999-11-30 2001-08-14 Canon Inc レーザエッチング方法及びレーザエッチング装置
JP2001232487A (ja) * 1999-11-30 2001-08-28 Canon Inc レーザ加工装置とレーザ加工方法、および該レーザ加工装置または方法によって加工するインクジェット記録ヘッドの製造方法と該製造方法によるインクジェット記録ヘッド
JP2002110637A (ja) * 2000-09-26 2002-04-12 Applied Materials Inc マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法
JP2003241205A (ja) * 2002-02-20 2003-08-27 Lg Phillips Lcd Co Ltd 液晶表示装置の製造方法
JP2004177942A (ja) * 2002-11-28 2004-06-24 Lg Phillips Lcd Co Ltd 液晶表示装置の製造方法
JP2004212935A (ja) * 2002-12-28 2004-07-29 Lg Philips Lcd Co Ltd 液晶表示装置及び補償フィルムの製造方法

Also Published As

Publication number Publication date
DE102005030338B4 (de) 2008-08-14
DE102005030338A1 (de) 2006-05-18
TW200618303A (en) 2006-06-01
TWI285960B (en) 2007-08-21
KR20060040280A (ko) 2006-05-10
CN100557513C (zh) 2009-11-04
JP2006135289A (ja) 2006-05-25
KR101074389B1 (ko) 2011-10-17
US20060099747A1 (en) 2006-05-11
US7491557B2 (en) 2009-02-17
CN1770017A (zh) 2006-05-10

Similar Documents

Publication Publication Date Title
JP4495643B2 (ja) 薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法
US7767555B2 (en) Method for cutting substrate using femtosecond laser
JP4295252B2 (ja) フェムト秒レーザー発生装置、およびこれを用いた基板の切断方法
JP4927640B2 (ja) 液晶表示装置用基板及びその製造方法
JP2008216958A (ja) 絶縁体からなるマザー基板(絶縁マザー基板)にアラインマークを形成することを含む液晶表示装置の製造方法。
KR20010111552A (ko) 패턴형성방법 및 이 방법을 사용한 디스플레이제조방법
WO2015106545A1 (zh) 薄膜层图案的制作方法、显示基板及其制作方法、显示装置
US9337217B2 (en) Display device with barrier layer disposed at pre-cutting position and manufacturing method thereof
JP2008009361A (ja) 液晶表示素子及びその製造方法
KR101252847B1 (ko) 가요성 표시장치의 제조방법
KR101022806B1 (ko) 고개구율 어레이 기판의 제조 방법
JP5009352B2 (ja) 透明導電膜を有する基板の製造方法、レーザパターニング装置およびパターニング方法
KR100971396B1 (ko) 액정표시소자의 제조방법
JP3478806B2 (ja) 薄膜トランジスタの作製方法
Ryu et al. Effect of Nd: YVO 4 Laser Beam Direction on Direct Patterning of Indium Tin Oxide Film
KR20050040258A (ko) 액정표시장치 제조방법
KR101002304B1 (ko) 액정표시장치의 제조방법
JP2009244597A (ja) 液晶表示装置の製造方法および液晶表示装置
JP2022011196A (ja) 位置合わせマーカ、表示モジュール、表示パネル及び当該表示パネルの製造方法
JP2008139774A (ja) 表示装置及びその製造方法
JP2006349913A (ja) 液晶パネルの製造方法
KR20020058831A (ko) 액정표시장치의 기판 컷팅 장치
JP2009139794A (ja) 液晶表示装置
KR20050068533A (ko) 패턴 형성장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100409

R150 Certificate of patent or registration of utility model

Ref document number: 4495643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250