JP3084243B2 - Ｐｅｃｖｄ法による誘電体層付着方法 - Google Patents
Ｐｅｃｖｄ法による誘電体層付着方法Info
- Publication number
- JP3084243B2 JP3084243B2 JP08298637A JP29863796A JP3084243B2 JP 3084243 B2 JP3084243 B2 JP 3084243B2 JP 08298637 A JP08298637 A JP 08298637A JP 29863796 A JP29863796 A JP 29863796A JP 3084243 B2 JP3084243 B2 JP 3084243B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- electrode
- dielectric layer
- chamber
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 title claims description 26
- 238000000151 deposition Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 17
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001272 nitrous oxide Substances 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 31
- 238000012545 processing Methods 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 10
- 238000002161 passivation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229960001730 nitrous oxide Drugs 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
- C23C16/5096—Flat-bed apparatus
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体の製造に関
し、更に詳しくは、集積回路のウェーハ上へのパッシベ
ーション層の付着に関する。
し、更に詳しくは、集積回路のウェーハ上へのパッシベ
ーション層の付着に関する。
【０００２】
【従来の技術】誘電体層即ちパッシベーション層は、化
学気相成長（ＣＶＤ）法のプロセスを使用してしばしば
半導体上に付着するが、この場合、必要とする組成のガ
スを含有する気相の化学物質（反応物）の化学反応によ
って、固体の誘電膜を集積回路のウェーハ上に形成す
る。プラズマ強化化学気相成長（ＰＥＣＶＤ）システム
は圧力とそのエネルギーの入力方法によって分類する。
ＰＥＣＶＤシステムは、専ら熱エネルギーに依存するも
のではなく、その代わり高周波（ＲＦ）によって誘起し
たグロー放電プラズマを使用してエネルギーを反応ガス
中に伝達し、これによって集積回路のウェーハが他のプ
ロセスに於けるよりもより低い温度に保持されることを
可能にする。
学気相成長（ＣＶＤ）法のプロセスを使用してしばしば
半導体上に付着するが、この場合、必要とする組成のガ
スを含有する気相の化学物質（反応物）の化学反応によ
って、固体の誘電膜を集積回路のウェーハ上に形成す
る。プラズマ強化化学気相成長（ＰＥＣＶＤ）システム
は圧力とそのエネルギーの入力方法によって分類する。
ＰＥＣＶＤシステムは、専ら熱エネルギーに依存するも
のではなく、その代わり高周波（ＲＦ）によって誘起し
たグロー放電プラズマを使用してエネルギーを反応ガス
中に伝達し、これによって集積回路のウェーハが他のプ
ロセスに於けるよりもより低い温度に保持されることを
可能にする。
【０００３】一般的に、ＰＥＣＶＤシステムでは、誘電
体膜は低周波低電力密度のバッチ式反応装置の中で付着
される。バッチ式反応装置には、同時に多数のウェーハ
が収容されている。低電力密度のプロセスでは、ＲＦ電
力が多数のウェーハ上に供給され、ここで各ウェーハは
低電力密度のプラズマに曝される。このような条件にお
いては、付着に長い時間を要する。低周波プロセスは、
またこれ以外の欠陥も有している。低周波プロセスで
は、膜は個々のデバイスのパターンに対して極めて敏感
であるという傾向を有している。換言すれば、それぞれ
のウェーハが異なったデバイス・パターンを有している
それぞれ異なった種類のデバイスを製造するには、異な
ったプロセスが必要になる。第２に、低周波プロセスは
ウェーハを横切って不均一なパッシベーション膜を製作
する傾向がある。ウェーハが種々なデバイスをその上に
有し、これらのデバイスの構造の密度が異なっている場
合にも、また均一性の問題が発生する。バッチ・システ
ムではまた、単一ウェーハ・システムと比較して、ウェ
ーハ間の厚さの不均一性がより大きい。
体膜は低周波低電力密度のバッチ式反応装置の中で付着
される。バッチ式反応装置には、同時に多数のウェーハ
が収容されている。低電力密度のプロセスでは、ＲＦ電
力が多数のウェーハ上に供給され、ここで各ウェーハは
低電力密度のプラズマに曝される。このような条件にお
いては、付着に長い時間を要する。低周波プロセスは、
またこれ以外の欠陥も有している。低周波プロセスで
は、膜は個々のデバイスのパターンに対して極めて敏感
であるという傾向を有している。換言すれば、それぞれ
のウェーハが異なったデバイス・パターンを有している
それぞれ異なった種類のデバイスを製造するには、異な
ったプロセスが必要になる。第２に、低周波プロセスは
ウェーハを横切って不均一なパッシベーション膜を製作
する傾向がある。ウェーハが種々なデバイスをその上に
有し、これらのデバイスの構造の密度が異なっている場
合にも、また均一性の問題が発生する。バッチ・システ
ムではまた、単一ウェーハ・システムと比較して、ウェ
ーハ間の厚さの不均一性がより大きい。
【０００４】従来のプラズマ・プロセスでは処理速度即
ち処理量と半導体素子の品質との間にトレード・オフの
関係が存在する。処理速度を向上させるには、プラズマ
の密度とイオン流束(flux)を増加させなければならな
い。従来のプラズマ処理方法によれば、プラズマを発生
するＲＦ電力を増加することによって、イオンの密度が
増加する。しかし、プラズマ媒体に対してＲＦ電力を増
加すると、また平均的なプラズマ・イオンのエネルギー
のレベルが増加し、過剰な指向性エネルギー（例えば、
数百エレクトロン・ボルト）を有するイオンによって半
導体デバイスを損傷する可能性がある。これは、イオン
は極めて活力に富んでいるので、衝撃を加えるとこれら
のイオンが浸入して半導体素子の表面に照射による損傷
を生じさせるからである。この種のイオンの誘起による
放射に起因する損傷が発生する場合には、半導体デバイ
スの性能に対する悪影響を最小にするため、製造後の洗
浄または焼鈍プロセスが必要になる。更に、多くの異方
性プラズマ・エッチング・プロセスでは通常半導体ウェ
ーハ表面にフルオロ炭化水素のような好ましくない化学
物質の付着物が残り、この結果、製造の歩留まりが低下
する。最終的に、メーカーはエッチング後に何らかのク
リーニングを行うことによって半導体の表面からこれら
の付着物を除去しなければならない。従来のプラズマに
よる処理技術では、プラズマ媒体はプラズマ・チャンバ
の壁部と相互作用し、その結果、種々の汚染物質（金属
のような）が半導体ウェーハ上に付着する（汚染物質は
プラズマ電極と及び応装置の壁部からスパッタリングに
よってエッチングされる）。
ち処理量と半導体素子の品質との間にトレード・オフの
関係が存在する。処理速度を向上させるには、プラズマ
の密度とイオン流束(flux)を増加させなければならな
い。従来のプラズマ処理方法によれば、プラズマを発生
するＲＦ電力を増加することによって、イオンの密度が
増加する。しかし、プラズマ媒体に対してＲＦ電力を増
加すると、また平均的なプラズマ・イオンのエネルギー
のレベルが増加し、過剰な指向性エネルギー（例えば、
数百エレクトロン・ボルト）を有するイオンによって半
導体デバイスを損傷する可能性がある。これは、イオン
は極めて活力に富んでいるので、衝撃を加えるとこれら
のイオンが浸入して半導体素子の表面に照射による損傷
を生じさせるからである。この種のイオンの誘起による
放射に起因する損傷が発生する場合には、半導体デバイ
スの性能に対する悪影響を最小にするため、製造後の洗
浄または焼鈍プロセスが必要になる。更に、多くの異方
性プラズマ・エッチング・プロセスでは通常半導体ウェ
ーハ表面にフルオロ炭化水素のような好ましくない化学
物質の付着物が残り、この結果、製造の歩留まりが低下
する。最終的に、メーカーはエッチング後に何らかのク
リーニングを行うことによって半導体の表面からこれら
の付着物を除去しなければならない。従来のプラズマに
よる処理技術では、プラズマ媒体はプラズマ・チャンバ
の壁部と相互作用し、その結果、種々の汚染物質（金属
のような）が半導体ウェーハ上に付着する（汚染物質は
プラズマ電極と及び応装置の壁部からスパッタリングに
よってエッチングされる）。
【０００５】照射による損傷、フルオロ・カーボン膜の
形成、プラズマによって誘起された汚染物質及びその他
の好ましくない減少の影響の組み合わせによって、製造
される半導体デバイスの歩留まりが最適な性能を発揮し
たときに得られる歩留まり以下に低下してしまう。従っ
て、従来のプラズマを使用した処理技術では、処理速度
を高めようとする目的でイオンの密度を増加するように
ＲＦ電力を増加させると、深刻な悪影響が発生する。し
かし、もしグロー放電を制御して閉じ込めながらプラズ
マ密度とイオン流束を増加させる方法が存在すれば、メ
ーカーはデバイスの歩留まりを低下させることなくプラ
ズマを使用した処理速度を増加させることができる。
形成、プラズマによって誘起された汚染物質及びその他
の好ましくない減少の影響の組み合わせによって、製造
される半導体デバイスの歩留まりが最適な性能を発揮し
たときに得られる歩留まり以下に低下してしまう。従っ
て、従来のプラズマを使用した処理技術では、処理速度
を高めようとする目的でイオンの密度を増加するように
ＲＦ電力を増加させると、深刻な悪影響が発生する。し
かし、もしグロー放電を制御して閉じ込めながらプラズ
マ密度とイオン流束を増加させる方法が存在すれば、メ
ーカーはデバイスの歩留まりを低下させることなくプラ
ズマを使用した処理速度を増加させることができる。
【０００６】従って、プラズマを使用して処理を行う間
に、同時に閉じ込められないグロー放電を生じることな
く、半導体デバイスの近辺に於いてイオン密度を増加さ
せる方法と装置に対する必要性が存在している。
に、同時に閉じ込められないグロー放電を生じることな
く、半導体デバイスの近辺に於いてイオン密度を増加さ
せる方法と装置に対する必要性が存在している。
【０００７】以前に述べたように、従来のプラズマを使
用したプロセスに加えられる他の制約は、これらのプロ
セス中に製造プロセス・チャンバ全体にプラズマが散乱
されるという事実に由来するものである。このような散
乱によって、プラズマは処理チャンバの壁部と相互作用
を行う。これらの壁部には種々の金属が含有されている
が、これらの金属は、プラズマの核種がスパッタリング
によるエッチングまたは化学反応することによってこれ
らの壁部から除去され、半導体デバイスの表面に搬送さ
れ、この半導体デバイス内に埋め込まれる。その結果、
更に半導体デバイスの劣化が発生する。
用したプロセスに加えられる他の制約は、これらのプロ
セス中に製造プロセス・チャンバ全体にプラズマが散乱
されるという事実に由来するものである。このような散
乱によって、プラズマは処理チャンバの壁部と相互作用
を行う。これらの壁部には種々の金属が含有されている
が、これらの金属は、プラズマの核種がスパッタリング
によるエッチングまたは化学反応することによってこれ
らの壁部から除去され、半導体デバイスの表面に搬送さ
れ、この半導体デバイス内に埋め込まれる。その結果、
更に半導体デバイスの劣化が発生する。
【０００８】従って、プラズマを使用したプロセス中に
製造反応処理用チャンバの壁部とプラズマが相互作用す
ることを防止する方法と装置に対する必要性が存在す
る。
製造反応処理用チャンバの壁部とプラズマが相互作用す
ることを防止する方法と装置に対する必要性が存在す
る。
【０００９】
【発明が解決しようとする課題】本発明は、酸素窒化物
(oxinitride)のパッシベーション層のような誘電体層を
製造するため、グロー放電を閉じ込め、これが反応装置
の壁部と相互作用を行わないように制御した条件下で、
ＰＥＣＶＤ反応装置を動作させることによって、高周
波、高ＲＦ電力密度の単一ウェーハＰＥＣＶＤプロセス
のこれらの欠陥を回避するものである。
(oxinitride)のパッシベーション層のような誘電体層を
製造するため、グロー放電を閉じ込め、これが反応装置
の壁部と相互作用を行わないように制御した条件下で、
ＰＥＣＶＤ反応装置を動作させることによって、高周
波、高ＲＦ電力密度の単一ウェーハＰＥＣＶＤプロセス
のこれらの欠陥を回避するものである。
【００１０】本発明は、デバイスの種類に関係なく単一
のウェーハ上で動作し、その上に均一な誘電体膜を製作
する。しかし、超大規模集積（ＶＳＬＩ）回路に於い
て、高周波ＲＦ電力を使用すると、通常プラズマ処理中
に回路要素に対する損傷に関する問題点が提起される。
例えば、ＦＥＴトランジスタのゲート絶縁体として通常
使用している薄いゲート酸化物（＜２００Å）は、ゲー
ト電極を処理プラズマに曝す処理ステップ中に破損を受
けやすい。特に、トランジスタに誘電体層を付着するた
めにプラズマ強化化学気相成長（ＰＥＣＶＤ）法を使用
する場合、もしグロー放電を制御して閉じ込めなけれ
ば、損傷と低い歩留まりが発生する可能性がある。
のウェーハ上で動作し、その上に均一な誘電体膜を製作
する。しかし、超大規模集積（ＶＳＬＩ）回路に於い
て、高周波ＲＦ電力を使用すると、通常プラズマ処理中
に回路要素に対する損傷に関する問題点が提起される。
例えば、ＦＥＴトランジスタのゲート絶縁体として通常
使用している薄いゲート酸化物（＜２００Å）は、ゲー
ト電極を処理プラズマに曝す処理ステップ中に破損を受
けやすい。特に、トランジスタに誘電体層を付着するた
めにプラズマ強化化学気相成長（ＰＥＣＶＤ）法を使用
する場合、もしグロー放電を制御して閉じ込めなけれ
ば、損傷と低い歩留まりが発生する可能性がある。
【００１１】
【課題を解決するための手段】本発明の新規なプロセス
は、従来周知の高電力ＲＦプラズマ強化化学気相成長法
のプロセスに於いて発生する損傷と低い歩留まりの原因
はプラズマ・グロー放電を制御しまたは閉じ込めること
に失敗したものであり、その結果、チャンバ内の上部及
び下部電極の間の放電ギャップの近傍の領域に於いてプ
ラズマ・グロー放電と放電チャンバの壁部との間に相互
作用が発生することを発見したことに基づくものであ
る。この結果、電極間に消散あるいは接地された不均一
なプラズマ電位が発生し、形成されたプラズマは対照的
な放電として電極間のギャップ領域内に閉じ込められ均
一に制御されるのではなく、この形成されたプラズマが
放電チャンバの壁部と相互作用を起こす。
は、従来周知の高電力ＲＦプラズマ強化化学気相成長法
のプロセスに於いて発生する損傷と低い歩留まりの原因
はプラズマ・グロー放電を制御しまたは閉じ込めること
に失敗したものであり、その結果、チャンバ内の上部及
び下部電極の間の放電ギャップの近傍の領域に於いてプ
ラズマ・グロー放電と放電チャンバの壁部との間に相互
作用が発生することを発見したことに基づくものであ
る。この結果、電極間に消散あるいは接地された不均一
なプラズマ電位が発生し、形成されたプラズマは対照的
な放電として電極間のギャップ領域内に閉じ込められ均
一に制御されるのではなく、この形成されたプラズマが
放電チャンバの壁部と相互作用を起こす。
【００１２】本発明は、形成されたプラズマが放電チャ
ンバの壁部の影響を受けることなく電極間のギャップ領
域に閉じ込められる、均一な所定の水準にプラズマ電位
を制御して保持することを可能にするものであり、その
結果、密度の高い膜を得るために十分高い電力を使用し
ながら、下部電極即ちサセプタ電極上に支持されたウェ
ーハ上の回路要素に対する損傷は削減される。
ンバの壁部の影響を受けることなく電極間のギャップ領
域に閉じ込められる、均一な所定の水準にプラズマ電位
を制御して保持することを可能にするものであり、その
結果、密度の高い膜を得るために十分高い電力を使用し
ながら、下部電極即ちサセプタ電極上に支持されたウェ
ーハ上の回路要素に対する損傷は削減される。
【００１３】プラズマ電位は、本発明に従ってシステム
を約１２Ｔｏｒｒ以上の高い圧力で動作させ、好ましく
は約１０Ｖを超える正の電位まで、上部即ち被駆動電極
のＤＣバイアスを観察してこのシステムの動作を監視す
ることにより、制御される。この時点で対称的なグロー
放電と制御されたプラズマが被駆動電極とサセプタ電極
の間に存在し、これは圧力を約１４〜２０Ｔｏｒｒの圧
力に保持することによって制御可能である。
を約１２Ｔｏｒｒ以上の高い圧力で動作させ、好ましく
は約１０Ｖを超える正の電位まで、上部即ち被駆動電極
のＤＣバイアスを観察してこのシステムの動作を監視す
ることにより、制御される。この時点で対称的なグロー
放電と制御されたプラズマが被駆動電極とサセプタ電極
の間に存在し、これは圧力を約１４〜２０Ｔｏｒｒの圧
力に保持することによって制御可能である。
【００１４】
【発明の実施の形態】図１を参照して、ここに示すＰＥ
ＣＶＤ装置１０は、壁部１２に取り囲まれたＰＥＣＶＤ
付着チャンバ１１と接地された下部即ちサセプタ電極１
４の上にこれとギャップを開けて設けた上部即ち被駆動
電極とを有し、上記サセプタ電極１４はパッシベーショ
ン層をプラズマ被覆すべき半導体集積回路ウェーハ１５
を支持している。
ＣＶＤ装置１０は、壁部１２に取り囲まれたＰＥＣＶＤ
付着チャンバ１１と接地された下部即ちサセプタ電極１
４の上にこれとギャップを開けて設けた上部即ち被駆動
電極とを有し、上記サセプタ電極１４はパッシベーショ
ン層をプラズマ被覆すべき半導体集積回路ウェーハ１５
を支持している。
【００１５】上部電極１３は、ＲＦエネルギー源に接続
することによって高電力で駆動され、プラズマ・ソース
をチャンバ１１に導入するための１つ以上の混合ガス源
と連動する従来のシャワーヘッド構造を有するのが好ま
しい。密閉したチャンバ１１は圧力の入口１６を有し、
この入口１６にはチャンバ１１内を所望の圧力に保持す
るための制御弁１７が設けられている。
することによって高電力で駆動され、プラズマ・ソース
をチャンバ１１に導入するための１つ以上の混合ガス源
と連動する従来のシャワーヘッド構造を有するのが好ま
しい。密閉したチャンバ１１は圧力の入口１６を有し、
この入口１６にはチャンバ１１内を所望の圧力に保持す
るための制御弁１７が設けられている。
【００１６】可変ＲＦ発生装置１８は、ＲＦライン１９
によってシャワーヘッド電極１３に結合され、これにＲ
Ｆ電位を印加し、これによって電極１３と１４との間の
放電電位が設定される。これにより、密閉チャンバ１１
に導入された混合ガスが放電によってプラズマとなり、
ウェーハ１５はこのＲＦプラズマに曝され、これらのガ
スが反応して所定の高真空圧の条件下で所望のパッシベ
ーション層をウェーハ１５に付着する。
によってシャワーヘッド電極１３に結合され、これにＲ
Ｆ電位を印加し、これによって電極１３と１４との間の
放電電位が設定される。これにより、密閉チャンバ１１
に導入された混合ガスが放電によってプラズマとなり、
ウェーハ１５はこのＲＦプラズマに曝され、これらのガ
スが反応して所定の高真空圧の条件下で所望のパッシベ
ーション層をウェーハ１５に付着する。
【００１７】電極１３へのＲＦライン１９は可変ＲＦ電
圧レギュレータ２０と連動しているが、この電圧レギュ
レータ２０は、例えば、上部電極１３のＲＦ電圧とＤＣ
電圧を測定する手段２１と共に可変コンデンサを有する
ものである。動作中、ＲＦ電力の放電によって、被駆動
電極１３と下部電極１４上の半導体ウェーハ１５の間
で、プラズマと負の自己誘導ＤＣバイアスが発生する。
プラズマ内の電子によって垂直方向の電界が発生し、こ
の結果、ウェーハの表面の近傍でプラズマの密度が増加
すると共にプラズマが閉じ込められる。自己誘導ＤＣ電
圧によって陰極即ちウェーハの表面に対して垂直な電界
が発生する。これらの電子は、半導体ウェーハ２２の面
と平行する経路に沿った運動をする。
圧レギュレータ２０と連動しているが、この電圧レギュ
レータ２０は、例えば、上部電極１３のＲＦ電圧とＤＣ
電圧を測定する手段２１と共に可変コンデンサを有する
ものである。動作中、ＲＦ電力の放電によって、被駆動
電極１３と下部電極１４上の半導体ウェーハ１５の間
で、プラズマと負の自己誘導ＤＣバイアスが発生する。
プラズマ内の電子によって垂直方向の電界が発生し、こ
の結果、ウェーハの表面の近傍でプラズマの密度が増加
すると共にプラズマが閉じ込められる。自己誘導ＤＣ電
圧によって陰極即ちウェーハの表面に対して垂直な電界
が発生する。これらの電子は、半導体ウェーハ２２の面
と平行する経路に沿った運動をする。
【００１８】上部即ち被駆動電極１３のＲＦ電圧とＤＣ
電圧、即ち、この被駆動電極のＤＣバイアスを監視し、
このＤＣバイアスを約１０ボルトを超える正の電位に向
かって浮遊(float)させるために圧力及び／またはＲＦ
電力を調整することによって、ＰＥＣＶＤプロセスは従
来技術の欠点に遭遇することなく、高い圧力及び高いＲ
Ｆ電力の密度で実行することができることを我々は発見
している。このような条件下で、図２に示すようにプラ
ズマ電位は均一に保持されるように、プラズマ・グロー
放電２２を制御して電極１３と１４との間のギャップ領
域に閉じ込める。
電圧、即ち、この被駆動電極のＤＣバイアスを監視し、
このＤＣバイアスを約１０ボルトを超える正の電位に向
かって浮遊(float)させるために圧力及び／またはＲＦ
電力を調整することによって、ＰＥＣＶＤプロセスは従
来技術の欠点に遭遇することなく、高い圧力及び高いＲ
Ｆ電力の密度で実行することができることを我々は発見
している。このような条件下で、図２に示すようにプラ
ズマ電位は均一に保持されるように、プラズマ・グロー
放電２２を制御して電極１３と１４との間のギャップ領
域に閉じ込める。
【００１９】図３は、プラズマ電位が閉じ込められずグ
ロー放電２３が反応装置の壁部１２の外部にまで広がっ
てしまうような反応条件の結果として生じる、閉じ込め
られていないグロー放電２３と反応装置のハウジングの
壁部１２との間の相互作用を示す。
ロー放電２３が反応装置の壁部１２の外部にまで広がっ
てしまうような反応条件の結果として生じる、閉じ込め
られていないグロー放電２３と反応装置のハウジングの
壁部１２との間の相互作用を示す。
【００２０】本発明に従って、集積回路半導体ウェーハ
上にパッシベーション層のような誘電体層を付着するた
めの、高密度、高周波、単一ウェーハ、プラズマ強化化
学気相成長（ＰＥＣＶＤ）法のプロセスを説明する。１
つの実施例では、ウェーハを反応チャンバ２２内の第１
即ち駆動電極、アースしたサセプタ上に載置する。ウェ
ーハ１５は次に処理温度に加熱する。現在の好適な実施
例では、この処理温度は３５０〜４３０℃の範囲であ
る。次にチャンバ１１を調圧する。この好適な実施例で
は、この圧力の範囲は約１２〜２０Ｔｏｒｒである。
上にパッシベーション層のような誘電体層を付着するた
めの、高密度、高周波、単一ウェーハ、プラズマ強化化
学気相成長（ＰＥＣＶＤ）法のプロセスを説明する。１
つの実施例では、ウェーハを反応チャンバ２２内の第１
即ち駆動電極、アースしたサセプタ上に載置する。ウェ
ーハ１５は次に処理温度に加熱する。現在の好適な実施
例では、この処理温度は３５０〜４３０℃の範囲であ
る。次にチャンバ１１を調圧する。この好適な実施例で
は、この圧力の範囲は約１２〜２０Ｔｏｒｒである。
【００２１】高真空を達成した後、窒素、シラン、アン
モニア及び亜酸化窒素（一酸化二窒素）を含む混合ガス
のような混合ガスをシャワーヘッドのように設計した上
部電極１３を介してチャンバ１１内に導入する。この混
合ガスは、ウェーハ１５の上部に直接流れる。次に高周
波（ＲＦ）電位をライン１９を介してシャワーヘッド電
極に印加し、この混合ガスの励起とイオン化を行い、こ
れによってウェーハ１５上で化学反応が生じ、パッシベ
ーション膜が形成される。
モニア及び亜酸化窒素（一酸化二窒素）を含む混合ガス
のような混合ガスをシャワーヘッドのように設計した上
部電極１３を介してチャンバ１１内に導入する。この混
合ガスは、ウェーハ１５の上部に直接流れる。次に高周
波（ＲＦ）電位をライン１９を介してシャワーヘッド電
極に印加し、この混合ガスの励起とイオン化を行い、こ
れによってウェーハ１５上で化学反応が生じ、パッシベ
ーション膜が形成される。
【００２２】プロセスのこの点に於いて、上部被駆動電
極１３に於けるプラズマ電位を測定し、約１０Ｖを超え
る正の安定したＤＣバイアス即ち電位に制御を行い、図
２に示すように閉じ込められた均一なグロー放電２２を
発生させる。このような測定は、図１に示すように、被
駆動電極１３に接続した電圧計２１または同様の計器に
よって行うことができる。約１０Ｖを超える値にＤＣ電
圧のバイアス即ち電位を調整するのに必要な変更には、
このＤＣバイアスの読みが好ましくは約１０Ｖを超える
正の電位にドリフトする迄、圧力を約１２Ｔｏｒｒ〜２
０Ｔｏｒｒの間に調整すること及び／またはＲＦ周波数
を調整することが含まれる。このような条件によって、
安定したプラズマ電位と閉じ込められたグロー放電が保
持される。
極１３に於けるプラズマ電位を測定し、約１０Ｖを超え
る正の安定したＤＣバイアス即ち電位に制御を行い、図
２に示すように閉じ込められた均一なグロー放電２２を
発生させる。このような測定は、図１に示すように、被
駆動電極１３に接続した電圧計２１または同様の計器に
よって行うことができる。約１０Ｖを超える値にＤＣ電
圧のバイアス即ち電位を調整するのに必要な変更には、
このＤＣバイアスの読みが好ましくは約１０Ｖを超える
正の電位にドリフトする迄、圧力を約１２Ｔｏｒｒ〜２
０Ｔｏｒｒの間に調整すること及び／またはＲＦ周波数
を調整することが含まれる。このような条件によって、
安定したプラズマ電位と閉じ込められたグロー放電が保
持される。
【００２３】上で説明したプロセスによって形成した膜
は、低い粒子密度、高いＵＶ透明度、ウェーハ内及びウ
ェーハ間の厚さの小さい変動、パターンに対する低い感
度、高い耐湿性、ピンホールの非存在、小さい歪み、良
好な段差の被覆及び低い結合水素の含有量を同時に示し
ている。各々のガスは別個のガス・ラインからガス・マ
ニホールドに導入される。各ガス・ラインは制御弁を使
用し、この弁は反応チャンバ１１に於ける粒子の発生を
最小にするように動作する。
は、低い粒子密度、高いＵＶ透明度、ウェーハ内及びウ
ェーハ間の厚さの小さい変動、パターンに対する低い感
度、高い耐湿性、ピンホールの非存在、小さい歪み、良
好な段差の被覆及び低い結合水素の含有量を同時に示し
ている。各々のガスは別個のガス・ラインからガス・マ
ニホールドに導入される。各ガス・ラインは制御弁を使
用し、この弁は反応チャンバ１１に於ける粒子の発生を
最小にするように動作する。
【００２４】上述した説明は、特にＡＭＥ５０００の商
品名でアプライド・マテリアルズ社から市販されている
ＰＥＣＶＤシステムと装置を使用する場合に関するもの
であるが、反応チャンバの壁部から間隔を有している電
極間にガス・プラズマを閉じ込めて制御されたプラズマ
電位を発生させ保持するように圧力とＲＦ電極を調整す
ることのできる他のＰＥＣＶＤ装置にも同様に十分適用
することができる。これらの特定の調整値は、使用して
いる特定のＰＥＣＶＤ装置とその反応チャンバの寸法、
電極間のギャップ及び電極のチャンバの壁部からの距離
によって、若干変動する。しかし、本プロセスの利点は
全ての種類と寸法のＰＥＣＶＤ装置にも等しく十分に適
用することができるものである。
品名でアプライド・マテリアルズ社から市販されている
ＰＥＣＶＤシステムと装置を使用する場合に関するもの
であるが、反応チャンバの壁部から間隔を有している電
極間にガス・プラズマを閉じ込めて制御されたプラズマ
電位を発生させ保持するように圧力とＲＦ電極を調整す
ることのできる他のＰＥＣＶＤ装置にも同様に十分適用
することができる。これらの特定の調整値は、使用して
いる特定のＰＥＣＶＤ装置とその反応チャンバの寸法、
電極間のギャップ及び電極のチャンバの壁部からの距離
によって、若干変動する。しかし、本プロセスの利点は
全ての種類と寸法のＰＥＣＶＤ装置にも等しく十分に適
用することができるものである。
【００２５】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）プラズマ強化化学気相（ＰＥＣＶＤ）法によって
半導体の表面に誘電体層を付着するプロセスにおいて、
ＰＥＣＶＤ装置の反応チャンバ内に、被駆動電極及び該
被駆動電極から狭い放電ギャップだけ間隔を有するサセ
プタ電極を、前記反応チャンバの壁部から離隔して設置
し、上記サセプタ電極の表面に半導体を載置するステッ
プと、上記サセプタ電極上の上記半導体の表面上に誘電
体層として付着することのできる混合ガスを上記チャン
バに導入するステップと、上記反応チャンバを１２Ｔｏ
ｒｒ以上の圧力に調圧するステップと、上記被駆動電極
にＲＦ電力を印加して、上記電極間にＲＦプラズマ電位
を発生させると共に上記被駆動電極に負のＤＣバイアス
を発生させ、上記ギャップ内に上記ガスの化学気相プラ
ズマ・グロー放電を形成し、それによって、上記半導体
の表面上で反応が生じ、上記誘電体層が付着するステッ
プと、上記ＤＣバイアスが正の電位に浮遊し、これによ
って上記プラズマ・グロー放電の均整がとれ、且つこれ
が均一になり、上記電極間のギャップ内に閉じ込められ
て上記チャンバの壁部と相互作用を行わなくなるように
上記被駆動電極のＤＣバイアスをモニタしながら上記Ｒ
Ｆ電力及び／または上記圧力を調整するステップと、を
含む方法。 （２）上記誘電体層は平坦化層であることを特徴とする
上記（１）記載の方法。 （３）上記混合ガスは、窒素、シラン、アンモニア、亜
酸化窒素及びこれらの混合物からなる群から選択される
ことを特徴とする上記（１）記載の方法。 （４）上記圧力は１４〜２０Ｔｏｒｒの範囲に保持され
ることを特徴とする上記（１）記載の方法。 （５）上記ＤＣバイアスを１０Ｖ超の正の電位に保持す
ることを特徴とする上記（１）記載の方法。
の事項を開示する。 （１）プラズマ強化化学気相（ＰＥＣＶＤ）法によって
半導体の表面に誘電体層を付着するプロセスにおいて、
ＰＥＣＶＤ装置の反応チャンバ内に、被駆動電極及び該
被駆動電極から狭い放電ギャップだけ間隔を有するサセ
プタ電極を、前記反応チャンバの壁部から離隔して設置
し、上記サセプタ電極の表面に半導体を載置するステッ
プと、上記サセプタ電極上の上記半導体の表面上に誘電
体層として付着することのできる混合ガスを上記チャン
バに導入するステップと、上記反応チャンバを１２Ｔｏ
ｒｒ以上の圧力に調圧するステップと、上記被駆動電極
にＲＦ電力を印加して、上記電極間にＲＦプラズマ電位
を発生させると共に上記被駆動電極に負のＤＣバイアス
を発生させ、上記ギャップ内に上記ガスの化学気相プラ
ズマ・グロー放電を形成し、それによって、上記半導体
の表面上で反応が生じ、上記誘電体層が付着するステッ
プと、上記ＤＣバイアスが正の電位に浮遊し、これによ
って上記プラズマ・グロー放電の均整がとれ、且つこれ
が均一になり、上記電極間のギャップ内に閉じ込められ
て上記チャンバの壁部と相互作用を行わなくなるように
上記被駆動電極のＤＣバイアスをモニタしながら上記Ｒ
Ｆ電力及び／または上記圧力を調整するステップと、を
含む方法。 （２）上記誘電体層は平坦化層であることを特徴とする
上記（１）記載の方法。 （３）上記混合ガスは、窒素、シラン、アンモニア、亜
酸化窒素及びこれらの混合物からなる群から選択される
ことを特徴とする上記（１）記載の方法。 （４）上記圧力は１４〜２０Ｔｏｒｒの範囲に保持され
ることを特徴とする上記（１）記載の方法。 （５）上記ＤＣバイアスを１０Ｖ超の正の電位に保持す
ることを特徴とする上記（１）記載の方法。
【図１】図１は、本発明の実施例によるＰＥＣＶＤ装置
の概略側面図である。
の概略側面図である。
【図２】図２は、図１の装置の電極間に閉じ込められた
均一なプラズマを示す概略図である。
均一なプラズマを示す概略図である。
【図３】図３は図２との対比を示し、すなわち、電極間
に閉じ込められていないプラズマが付着チャンバの壁部
に放散している状態を示す概略図である。
に閉じ込められていないプラズマが付着チャンバの壁部
に放散している状態を示す概略図である。
１０ ＰＥＣＶＤ装置 １１ 付着チャンバ １２ 壁部 １３ 上部被駆動電極 １４ 下部サセプタ電極 １５ ウェーハ １６ 圧力入口 １７ 制御弁 １８ ＲＦ発生装置 １９ ＲＦライン ２０ ＲＦ電圧レギュレータ ２１ ＲＦ電圧及びＤＣ電圧測定手段 ２２ プラズマ・グロー放電 ２３ 閉じ込められていないグロー放電
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 591209109 シーメンス・アクチェンゲゼルシャフト ＳＩＥＭＥＮＳ ＡＫＴＩＥＮＧＥＳＥ ＬＬＳＣＨＡＦＴ ドイツ連邦共和国、80333 ミュンヘン、 ヴィッテルズバッハ・プラッツ ２ (73)特許権者 591209109 シーメンス・アクチェンゲゼルシャフト ＳＩＥＭＥＮＳ ＡＫＴＩＥＮＧＥＳＥ ＬＬＳＣＨＡＦＴ ドイツ連邦共和国、80333 ミュンヘン、 ヴィッテルズバッハ・プラッツ ２ (72)発明者 ドナ・リッゾン・コート アメリカ合衆国12570、ニューヨーク州 ポウクォッグ スーザン・ドライブ（番 地なし) (72)発明者 ジョン・カート・フォースター アメリカ合衆国94103、カリフォルニア 州サンフランシスコ ハッラム 41 (72)発明者 ヴァイリンダー・サイ・グレウォル アメリカ合衆国12524、ニューヨーク州 フィッシュキル ロゥレル・コート ９ (72)発明者 アンソニー・ジョセフ・コネクニ アメリカ合衆国75025、テキサス州プラ ノ ヴァル・ヴェード・ドライブ 2812 (72)発明者 ドラガン・ヴァレンティン・ポドルスニ ク アメリカ合衆国94304、カリフォルニア 州パロ・アルト オーク・クリーク・ド ライブ 1736 アパートメント 209 (56)参考文献 特開 平３−24272（ＪＰ，Ａ) 特開 平５−125537（ＪＰ，Ａ) 特開 平４−13875（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 H01L 21/205 C23C 16/00 H01L 21/316
Claims (5)
- 【請求項１】プラズマ強化化学気相（ＰＥＣＶＤ）法に
よって半導体の表面に誘電体層を付着するプロセスにお
いて、 ＰＥＣＶＤ装置の反応チャンバ内に、被駆動電極及び該
被駆動電極から狭い放電ギャップだけ間隔を有するサセ
プタ電極を、前記反応チャンバの壁部から離隔して設置
し、上記サセプタ電極の表面に半導体を載置するステッ
プと、 上記サセプタ電極上の上記半導体の表面上に誘電体層と
して付着することのできる混合ガスを上記チャンバに導
入するステップと、 上記反応チャンバを１２Ｔｏｒｒ以上の圧力に調圧する
ステップと、 上記被駆動電極にＲＦ電力を印加して、上記電極間にＲ
Ｆプラズマ電位を発生させると共に上記被駆動電極に負
のＤＣバイアスを発生させ、上記ギャップ内に上記ガス
の化学気相プラズマ・グロー放電を形成し、それによっ
て、上記半導体の表面上で反応が生じ、上記誘電体層が
付着するステップと、 上記ＤＣバイアスが正の電位に浮遊し、これによって上
記プラズマ・グロー放電の均整がとれ、且つこれが均一
になり、上記電極間のギャップ内に閉じ込められて上記
チャンバの壁部と相互作用を行わなくなるように上記被
駆動電極のＤＣバイアスをモニタしながら上記ＲＦ電力
及び／または上記圧力を調整するステップと、 を含む方法。 - 【請求項２】上記誘電体層は平坦化層であることを特徴
とする請求項１記載の方法。 - 【請求項３】上記混合ガスは、窒素、シラン、アンモニ
ア、亜酸化窒素及びこれらの混合物からなる群から選択
されることを特徴とする請求項１記載の方法。 - 【請求項４】上記圧力は１４〜２０Ｔｏｒｒの範囲に保
持されることを特徴とする請求項１記載の方法。 - 【請求項５】上記ＤＣバイアスを１０Ｖ超の正の電位に
保持することを特徴とする請求項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/574748 | 1995-12-19 | ||
| US08/574,748 US5926689A (en) | 1995-12-19 | 1995-12-19 | Process for reducing circuit damage during PECVD in single wafer PECVD system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181064A JPH09181064A (ja) | 1997-07-11 |
| JP3084243B2 true JP3084243B2 (ja) | 2000-09-04 |
Family
ID=24297471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08298637A Expired - Fee Related JP3084243B2 (ja) | 1995-12-19 | 1996-11-11 | Ｐｅｃｖｄ法による誘電体層付着方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5926689A (ja) |
| EP (1) | EP0780491B1 (ja) |
| JP (1) | JP3084243B2 (ja) |
| KR (1) | KR100256462B1 (ja) |
| DE (1) | DE69603569T2 (ja) |
| TW (1) | TW307027B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207587B1 (en) | 1997-06-24 | 2001-03-27 | Micron Technology, Inc. | Method for forming a dielectric |
| US7091605B2 (en) | 2001-09-21 | 2006-08-15 | Eastman Kodak Company | Highly moisture-sensitive electronic device element and method for fabrication |
| WO2000070117A1 (en) * | 1999-05-14 | 2000-11-23 | The Regents Of The University Of California | Low-temperature compatible wide-pressure-range plasma flow device |
| FR2797996B1 (fr) * | 1999-08-25 | 2003-10-03 | Gemplus Card Int | Procede de protection de puces de circuit integre par depot de couche mince isolante |
| US6660646B1 (en) * | 2000-09-21 | 2003-12-09 | Northrop Grumman Corporation | Method for plasma hardening photoresist in etching of semiconductor and superconductor films |
| US6500772B2 (en) | 2001-01-08 | 2002-12-31 | International Business Machines Corporation | Methods and materials for depositing films on semiconductor substrates |
| KR100501185B1 (ko) * | 2002-12-10 | 2005-07-18 | 삼성전기주식회사 | Ｍｅｍｓ 정전용량형 센서의 출력 레벨 균일화 방법 및 장치 |
| CN1313640C (zh) * | 2003-09-18 | 2007-05-02 | 中芯国际集成电路制造(上海)有限公司 | 等离子体增强式化学气相沉积处理方法 |
| JP4523352B2 (ja) * | 2004-07-20 | 2010-08-11 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置 |
| US7259111B2 (en) * | 2005-01-19 | 2007-08-21 | Applied Materials, Inc. | Interface engineering to improve adhesion between low k stacks |
| US7297376B1 (en) | 2006-07-07 | 2007-11-20 | Applied Materials, Inc. | Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers |
| JP2009152265A (ja) | 2007-12-19 | 2009-07-09 | Tohoku Univ | 光電変換素子製造装置及び方法、並びに光電変換素子 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4426274A (en) * | 1981-06-02 | 1984-01-17 | International Business Machines Corporation | Reactive ion etching apparatus with interlaced perforated anode |
| CH668145A5 (fr) * | 1986-09-26 | 1988-11-30 | Inst Microtechnique De L Unive | Procede et installation de depot de silicium amorphe hydrogene sur un substrat dans une enceinte a plasma. |
| US5158644A (en) * | 1986-12-19 | 1992-10-27 | Applied Materials, Inc. | Reactor chamber self-cleaning process |
| US5000113A (en) * | 1986-12-19 | 1991-03-19 | Applied Materials, Inc. | Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process |
| US4826784A (en) * | 1987-11-13 | 1989-05-02 | Kopin Corporation | Selective OMCVD growth of compound semiconductor materials on silicon substrates |
| US4851367A (en) * | 1988-08-17 | 1989-07-25 | Eastman Kodak Company | Method of making primary current detector using plasma enhanced chemical vapor deposition |
| JPH02119125A (ja) * | 1988-10-28 | 1990-05-07 | Sumitomo Electric Ind Ltd | アモルファスシリコンゲルマニウム薄膜の製造方法 |
| US5370912A (en) * | 1988-10-31 | 1994-12-06 | Norton Company | Diamond film deposition with a microwave plasma |
| US4962049A (en) * | 1989-04-13 | 1990-10-09 | Applied Materials, Inc. | Process for the plasma treatment of the backside of a semiconductor wafer |
| US5017403A (en) * | 1989-04-13 | 1991-05-21 | Massachusetts Institute Of Technology | Process for forming planarized films |
| US5120680A (en) * | 1990-07-19 | 1992-06-09 | At&T Bell Laboratories | Method for depositing dielectric layers |
| US5082542A (en) * | 1990-08-02 | 1992-01-21 | Texas Instruments Incorporated | Distributed-array magnetron-plasma processing module and method |
| US5192849A (en) * | 1990-08-10 | 1993-03-09 | Texas Instruments Incorporated | Multipurpose low-thermal-mass chuck for semiconductor processing equipment |
| US5260236A (en) * | 1991-06-07 | 1993-11-09 | Intel Corporation | UV transparent oxynitride deposition in single wafer PECVD system |
| US5271972A (en) * | 1992-08-17 | 1993-12-21 | Applied Materials, Inc. | Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity |
| US5467013A (en) * | 1993-12-07 | 1995-11-14 | Sematech, Inc. | Radio frequency monitor for semiconductor process control |
| EP0661732B1 (en) * | 1993-12-28 | 2004-06-09 | Applied Materials, Inc. | A method of forming silicon oxy-nitride films by plasma-enhanced chemical vapor deposition |
| US5637190A (en) * | 1995-09-15 | 1997-06-10 | Vanguard International Semiconductor Corporation | Plasma purge method for plasma process particle control |
-
1995
- 1995-12-19 US US08/574,748 patent/US5926689A/en not_active Expired - Fee Related
-
1996
- 1996-05-22 TW TW085106056A patent/TW307027B/zh active
- 1996-10-15 KR KR1019960046023A patent/KR100256462B1/ko not_active IP Right Cessation
- 1996-11-11 JP JP08298637A patent/JP3084243B2/ja not_active Expired - Fee Related
- 1996-12-12 EP EP96309088A patent/EP0780491B1/en not_active Expired - Lifetime
- 1996-12-12 DE DE69603569T patent/DE69603569T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100256462B1 (ko) | 2000-05-15 |
| JPH09181064A (ja) | 1997-07-11 |
| DE69603569D1 (de) | 1999-09-09 |
| TW307027B (en) | 1997-06-01 |
| EP0780491B1 (en) | 1999-08-04 |
| EP0780491A1 (en) | 1997-06-25 |
| US5926689A (en) | 1999-07-20 |
| DE69603569T2 (de) | 2000-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9859126B2 (en) | Method for processing target object | |
| US7138067B2 (en) | Methods and apparatus for tuning a set of plasma processing steps | |
| US5911833A (en) | Method of in-situ cleaning of a chuck within a plasma chamber | |
| JP3084243B2 (ja) | Ｐｅｃｖｄ法による誘電体層付着方法 | |
| US7023002B2 (en) | Surface treating device and surface treating method | |
| JP2749630B2 (ja) | プラズマ表面処理法 | |
| JP5750496B2 (ja) | プラズマ処理方法 | |
| JPS6136589B2 (ja) | ||
| JP3531511B2 (ja) | プラズマ処理装置 | |
| US7578945B2 (en) | Method and apparatus for tuning a set of plasma processing steps | |
| JP2015057854A (ja) | プラズマ処理方法 | |
| JP4123428B2 (ja) | エッチング方法 | |
| US11610766B2 (en) | Target object processing method and plasma processing apparatus | |
| JP6169666B2 (ja) | プラズマ処理方法 | |
| JPH0737817A (ja) | プラズマ計測用プローブ及びこれを用いたプラズマ計測方法 | |
| JP4865951B2 (ja) | プラズマエッチング方法 | |
| JPH09246259A (ja) | 薄膜形成方法及び装置 | |
| KR100542690B1 (ko) | 반도체 소자의 실리콘 산화막 형성 방법 | |
| JP2001011641A (ja) | 成膜処理方法 | |
| JP2000269202A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JPS59139629A (ja) | プラズマドライ処理装置 | |
| JPH05315292A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JPH06120140A (ja) | 半導体製造方法および装置 | |
| JPH0547713A (ja) | プラズマ処理装置 | |
| KR20000027441A (ko) | 다중 유전율의 접지전극을 갖는 플라즈마 발생 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |