DE112017002352B4 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE112017002352B4
DE112017002352B4 DE112017002352.1T DE112017002352T DE112017002352B4 DE 112017002352 B4 DE112017002352 B4 DE 112017002352B4 DE 112017002352 T DE112017002352 T DE 112017002352T DE 112017002352 B4 DE112017002352 B4 DE 112017002352B4
Authority
DE
Germany
Prior art keywords
photoresist film
semiconductor wafer
photoresist
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017002352.1T
Other languages
English (en)
Other versions
DE112017002352T5 (de
Inventor
Naoko Kodama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112017002352T5 publication Critical patent/DE112017002352T5/de
Application granted granted Critical
Publication of DE112017002352B4 publication Critical patent/DE112017002352B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, enthaltend:einen ersten Prozess des Aufbringens eines Fotolacks auf eine erste Hauptoberfläche (10a) eines Halbleiter-Wafers (10) und Bildens eines Fotolack-Films (31);einen zweiten Prozess des Öffnens einer vorbestimmten Stelle des Fotolack-Films (31) und Bildens einer Abdecklack-Maske; undeinen dritten Prozess des Verwendens der Abdecklack-Maske als Maske und Durchführens einer lonenimplantation eines Fremdstoffs mit einer solchen Beschleunigungsenergie, dass eine Reichweite mindestens 8 µm ab der ersten Hauptoberfläche (10a) des Halbleiter-Wafers (10) beträgt, wobeiin dem ersten Prozess der Fotolack-Film (31) mit einer vorbestimmten Dicke entlang der gesamten ersten Hauptoberfläche (10a) des Halbleiter-Wafers (10) gebildet wird,das Verfahren ferner enthält:einen Trocknungsprozess des Trocknens des Fotolack-Films (31) durch eine Wärmebehandlung nach dem ersten Prozess und vor dem zweiten Prozess; undeinen Entfernungsprozess des Auflösens und Entfernens eines Teils mit einer vorbestimmten Breite von einem Randteil des Fotolack-Films (31) durch eine Chemikalie, wobei der Teil über einen gesamten Umfang des Randteils des Fotolack-Films (31) aufgelöst und entfernt wird, nach dem Trocknen des Fotolack-Films (31), wobeiin dem Entfernungsprozess die Chemikalie auf den Randteil des Fotolack-Films (31) getröpfelt wird, während der Halbleiter-Wafer (10) mit einer Umdrehungsgeschwindigkeit, welche kleiner als die vorbestimmte oder gleich der vorbestimmten Umdrehungsgeschwindigkeit ist, um die Mittelachse rotiert, und die Chemikalie über den gesamten Umfang des Randteils des Fotolack-Films (31) aufgebracht wird, undim dritten Prozess eine Dicke des Fotolack-Films (31) größer als oder gleich 33 µm ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Herkömmlicherweise werden Leistungsvorrichtungen entwickelt, um durch Einbauen von Fremdstoff-Störstellen, welche Lebensdauerverkürzer werden, mittels einer lonenimplantation mit einer hohen Beschleunigungsenergie Eigenschaften zu steigern und Eigenschaften zu verbessern. Zum Beispiel erfolgt in einem bekannten rückwärtsleitenden IGBT (RC-IGBT) mit einem Aufbau, bei welchem ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT) und eine zu dem IGBT antiparallel geschaltete Freilaufdiode (FWD) in einen einzigen Halbleiter-Chip integriert und eingebaut sind, eine Bestrahlung mit Helium (He) und werden in einem n--Driftgebiet Störstellen, welche ein Lebensdauerverkürzer werden, gebildet.
  • Die 12 und 13 sind Schnittansichten, welche einen Aufbau eines herkömmlichen RC-IGBT zeigen. In dem in 12 gezeigten herkömmlichen RC-IGBT werden nahe einer Grenzfläche eines n--Driftgebiets 101 und eines p-Basisgebiets 102 Störstellen 113 durch Heliumbestrahlung gebildet. Die Störstellen 113 werden nicht nur in einem FWD-Gebiet 112, sondern auch in einem IGBT-Gebiet 111 gebildet. Das IGBT-Gebiet 111 ist ein Gebiet, in welchem ein IGBT angeordnet ist. Das FWD-Gebiet 112 ist ein Gebiet, in welchem eine FWD angeordnet ist. Ferner wurde, wie in 13 gezeigt, zur Verringerung eines Leckstroms und eines Verlusts in dem IGBT-Gebiet 111 ein RC-IGBT vorgeschlagen, in welchem Störstellen 114 nur in dem FWD-Gebiet 112 gebildet sind (siehe zum Beispiel Patentdokumente 1 bis 3 unten).
  • Beim Fertigen (Herstellen) eines solchen RC-IGBT wird in einem selektiv gebildeten Diffusionsgebiet wie einem n+-Emittergebiet 103 oder einem p+-Kontaktgebiet 104 unter Verwendung eines in jeweiligen Gebieten entsprechenden Teilen geöffneten Fotolack-Films 121 als Maske (Abschirmfilm) eine lonenimplantation 122 eines Fremdstoffs bezüglich eines Halbleiter-Wafers 110 durchgeführt (14). 14 ist eine Schnittansicht, welche einen Zustand während einer einen Fotolack-Film als Maske verwendenden lonenimplantation schematisch zeigt. Der Fotolack-Film 121 wird mit einer Dicke t101 gebildet, welche einer Reichweite des Fremdstoffs der lonenimplantation 122 entspricht; gewöhnlich wird Phosphor (P), Bor (B), Arsen (As) usw. durch die lonenimplantation 122 implantiert. Ferner wird der Fotolack-Film 121 nach der lonenimplantation 122 durch einen Veraschungsprozess (eine Veraschung) entfernt.
  • Patentdokument 2 (Absätze 0025 bis 0027) offenbart das selektive Bestrahlen mit Helium in einer vorbestimmten Tiefe in einem Halbleiter-Wafer unter Verwendung einer nur in einem dem FWD-Gebiet entsprechenden Teil geöffneten Maske. Patentdokument 3 (Absatz 0045) offenbart das selektive Bestrahlen mit Helium bezüglich eines Halbleiter-Wafers unter Verwendung eines Fotolack-Films mit einem vorbestimmten Muster als Abschirmfilm. Ferner wird gemäß einem bekannten Verfahren, wenn eine Tiefe (Reichweite) der Implantation (Bestrahlung) 132 eines Fremdstoffs bzw. mit einem Fremdstoff wie bei Heliumbestrahlung oder Protonen- (H+-) Bestrahlung mit einer hohen Beschleunigungsenergie tief ist und der Fotolack-Film nicht als Abschirmfilm fungiert, eine Hartmaske 131 wie eine Metallmaske oder ein Silicium (Si) verwendet (15).
  • Die 15 und 16 sind Schnittansichten, welche einen Zustand eines eine Hartmaske als Maske verwendenden lonenimplantations-Prozesses schematisch zeigen. Wie in 15 gezeigt, werden, bei Verwendung der Hartmaske 131 als Abschirmfilm für die lonenimplantation eines Fremdstoffs, der Halbleiter-Wafer 110 und die Hartmaske 131 unter Verwendung einer im voraus auf dem Halbleiter-Wafer 110 gebildeten Ausrichtmarkierung als Bezugsmarke ausgerichtet und werden beide zum Beispiel mittels einer Klammer oder einer Schraube (nicht gezeigt) so befestigt, dass gegenüberliegende Hauptoberflächen sich nicht berühren. Während der Halbleiter-Wafer 110 und die Hartmaske 131 sich in einem feststehenden Zustand befinden, wird eine Implantation 132 eines Fremdstoffs mit einer hohen Beschleunigungsenergie von der Seite der Hartmaske 131 her durchgeführt, wodurch Störstellen und Fremdstoffe einer vorbestimmten Ionenart nur in einem vorbestimmten Gebiet eingebaut werden.
  • Zum Beispiel ist in 16 ein Zustand während der Herstellung dargestellt, in welchem in dem RC-IGBT die Störstellen 114 durch Heliumbestrahlung nur in dem FWD-Gebiet 112 eingebaut werden. Wie in 16 gezeigt, wird, nachdem Elementstrukturen des IGBT und der FWD in dem Halbleiter-Wafer 110 gebildet wurden, die Hartmaske 131 zum Beispiel mittels einer Klammer oder einer Schraube (nicht gezeigt) so an dem Halbleiter-Wafer 110 befestigt, dass sie einer rückseitigen Oberfläche (Oberfläche auf der Seite eines p+-Kollektorgebiets 105) des Halbleiter-Wafers 110 gegenüberliegt. Danach erfolgt eine Bestrahlung mit Helium von der rückseitigen Oberfläche des Halbleiter-Wafers 110 her unter Verwendung der Hartmaske 131 als Maske, wodurch die Störstellen 114 von einer Öffnung 131a der Hartmaske 131 her durch Heliumbestrahlung nur in dem FWD-Gebiet 112 eingebaut werden.
    • Patentdokument 1: Offengelegte japanische Patentveröffentlichung Nr. JP 2015- 118 991 A
    • Patentdokument 2: Offengelegte japanische Patentveröffentlichung Nr. JP 2008- 192 737 A
    • Patentdokument 3: Offengelegte japanische Patentveröffentlichung Nr. JP 2014- 135 476 A
    • Patentdokument 4: US Patentanmeldung Nr. US 2010 / 0 270 585 A1
    • Patentdokument 5: US Patentanmeldung Nr. US 2015 / 0 162 198 A1
    • Patentdokument 6: Offengelegte japanische Patentveröffentlichung Nr. JP 2011- 238 872 A
    • Patentdokument 7: Internationale Patentanmeldung Nr. WO 2016/ 051 953 A1
  • Weitere gattungsgemäße Halbleitervorrichtungen bzw. Verfahren zum Herstellen von Halbleitervorrichtungen werden in Patetdokument 4 bis Patentdokument 7 offenbart.
  • OFFENBARUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDES PROBLEM
  • Nichtsdestotrotz ist die Positioniergenauigkeit der Öffnung 131a gering, da die Hartmaske 131 mechanisch bearbeitet wird wie durch Schneiden oder Drahtschneiden. Ferner ist eine minimale Bearbeitungsgröße der Öffnung 131a der Hartmaske 131 groß, nämlich ungefähr 300 µm, und deshalb sind Verkleinerungen von Halbleitergebieten schwierig und kann eine Verwendung wegen der Abmessungen der Vorrichtung unmöglich sein. Ferner beträgt die Ausrichtgenauigkeit des Halbleiter-Wafers 110 und der Hartmaske 131 ungefähr ±50 µm und ist sie gering gegenüber der Ausrichtgenauigkeit (ungefähr ±1,5 µm)) des durch Fotolithografie gebildeten Fotolack-Films 121. Deshalb ist ein großer Sicherheitsfaktor erforderlich, welcher die Chip-Größe vergrößert, wodurch die Anzahl von Chips, welche aus einem Halbleiter-Wafer geschnitten werden können, zurückgeht, was die Kosten erhöht.
  • Andererseits muss der Fotolack-Film 121, wenn der Fotolack-Film 121 als Abschirmfilm verwendet wird und die Tiefe eines Fremdstoffs der Ionenimplantation 122 tief ist, wie oben beschrieben mit der Dicke t101, welche der Reichweite des durch die lonenimplantation 122 implantierten Fremdstoffs entspricht, gebildet werden. Zum Beispiel beträgt in der Annahme, dass die Reichweite in dem Fotolack-Film 121 doppelt so groß wie die Reichweite in dem Halbleiter-Wafer 110 ist, wenn die Tiefe des Fremdstoffs der Ionenimplantation 122 in dem Halbleiter-Wafer 110 gleich 0,5 µm ist, die Dicke t101 des Fotolack-Films 121 in diesem Fall 1,0 µm. Jedoch, wenn die Tiefe des Fremdstoffs der Ionenimplantation 122 in dem Halbleiter-Wafer 110 zum Beispiel 50 µm tief ist wie bei Heliumbestrahlung oder Protonen- (H+-) Bestrahlung, muss die Dicke t101 des Fotolack-Films 121 mindestens 100 µm betragen.
  • Somit kommt es, wenn die Dicke t101 des Fotolack-Films (der Abdecklack-Maske) 121 als Abschirmfilm verwendet wird, zu dem folgenden Problem. 9 ist ein Ablaufplan, welcher einen Überblick über einige Prozesse eines herkömmlichen Verfahrens zum Herstellen einer Halbleitervorrichtung zeigt. 10 ist eine Schnittansicht einer herkömmlichen Abdecklack-Maske während der Herstellung. In der Regel wird, wenn der Fotolack-Film 121 gebildet wird, der Halbleiter-Wafer 110 zunächst auf einem rotierenden Tragsockel 141 einer Beschichtungsanlage (Auftragmaschine) 140 befestigt. Dann, nachdem ein Fotolack aus einer Düse (nicht gezeigt) auf eine Hauptoberfläche 110a des Halbleiter-Wafers 110 aufgebracht wurde, lässt man den Halbleiter-Wafer 110 rotieren und wird der Fotolack-Film 121 auf der einen Hauptoberfläche 110a des Halbleiter-Wafers 110 gebildet und hat er die vorbestimmte Dicke t101 (Schritt S101).
  • Dann wird, bei in einem rotierenden Zustand befindlichem Halbleiter-Wafer 110, eine Chemikalie 144 ab dem Randteil des Fotolack-Films 121 auf einen Randteil des Fotolack-Films 121 getröpfelt und wird ein Teil 121a mit einer vorbestimmten Breite w101 über den gesamten Umfang des Randteils des Fotolack-Films 121 aufgelöst und entfernt (Schritt S102). In einem unteren Teil von 10 ist eine vergrößerte Ansicht einer näheren Umgebung 145 des Randteils des Fotolack-Films 121 dargestellt. In Schritt S102 wird ein gesamter Umfang eines Umfangsteils 110d des Halbleiter-Wafers 110 freigelegt (im folgenden Randseitenbearbeitung des Halbleiter-Wafers 110). Der Umfangsteil 110d des Halbleiter-Wafers 110 ist ein ein inaktives Gebiet, welches nicht als Halbleiter-Chip verwendet wird, darstellender Teil, ein während des Transports des Halbleiter-Wafers 110 von einem Transportgreifer (nicht gezeigt) umschlossener Teil oder ein mit Seitenwänden einer in einer kammartigen Form in einer Innenwand einer Wafer-Kassette (nicht gezeigt) vorgesehenen Rille in Kontakt stehender Teil.
  • In Schritt S102 bricht, wenn die Dicke t101 des Fotolack-Films 121 dick ist, eine Form einer Randseite 121b zusammen, wobei die Randseite 121b ab dem Randteil des Fotolack-Films 121 neu freigelegt wird, wenn der Teil 121a mit der vorbestimmten Breite w101 sich auflöst. Der aufgelöste Fotolack fließt nach außen (zu einem Randteil 110c des Halbleiter-Wafers 110 hin). Deshalb bleibt der Fotolack-Film 121 an dem Umfangsteil 110d des Halbleiter-Wafers 110 bestehen und bedeckt er die eine Hauptoberfläche 110a des Halbleiter-Wafers 110 oder bedeckt er den Bereich von der einen Hauptoberfläche 110a des Halbleiter-Wafers 110 bis zu dem Randteil 110c oder erstreckt er sich weiter bis zu einer anderen Hauptoberfläche 110b und bedeckt er diese. In anderen Worten, in Schritt S102 kann der Teil 121a mit der vorbestimmten Breite w101 nicht vollständig von dem Randteil des Fotolack-Films 121 entfernt werden und bedeckt er weiter den Umfangsteil 110d des Halbleiter-Wafers 110.
  • Wenn der Fotolack-Film 121 nach Schritt S102 an dem Umfangsteil 110d des Halbleiter-Wafers 110 verbleibt, berührt der an dem Umfangsteil 110d des Halbleiter-Wafers 110 verbleibende Teil des Fotolack-Films 121 in jedem bis zu der Entfernung des Fotolack-Films 121 (Schritt S107) durchgeführten Prozess den Transportgreifer, eine Aufnahmerille der Wafer-Kassette oder einen Tisch wie denjenigen eines Steppers (einer Belichtungsvorrichtung) und löst er sich infolgedessen ab und fällt er ab. Der Fotolack-Film 121, welcher sich abgelöst hat und abgefallen ist, wird eine Erzeugungsquelle von Partikeln (Feinstaub), wodurch ein Anhaften an dem Halbleiter-Wafer 110 und eine Zunahme defekter Chips auftreten können. Ferner kann der an der anderen Hauptoberfläche 110b des Halbleiter-Wafers 110 verbleibende Teil des Fotolack-Films 121 den Tisch des Steppers usw. berühren und verunreinigen.
  • Die bis zu der Entfernung des Fotolack-Films 121 (Schritt S107) durchgeführten Prozesse sind Belichtung (Schritt S103), Entwicklung (Schritt S104), Ultraviolett- (UV-) Härtung oder Nachbrennen (Schritt S105) und Heliumbestrahlung (Schritt S106) usw. Insbesondere in dem Belichtungsprozess wirkt sich der abgelöste und abgefallene Fotolack-Film 121 nachteilig auf den Halbleiter-Wafer 110 und den Stepper aus. In Schritt S105 wird eine Oberfläche des Fotolack-Films 121 gehärtet und wird verhindert, dass die Oberfläche des Fotolack-Films 121 während der Heliumbestrahlung verändert wird. Bezugszeichen 141a ist eine Drehachse, welche die Antriebskraft eines Motors auf den rotierenden Tragsockel 141 überträgt. Bezugszeichen 142 ist ein Napf (Außenring) der Beschichtungsanlage 140, und Bezugszeichen 143 ist eine Düse, welche die Chemikalie 144 ausstößt.
  • Ferner wird in Schritt S101 der Fotolack-Film 121 als ein in Schritt S106 verwendeter Abschirmfilm gebildet und hat er die erforderliche vorbestimmte Dicke t101. In Schritt S102 rotiert der Halbleiter-Wafer 110, da der durch die Chemikalie 144 aufgelöste Teil des Fotolack-Films 121 nach außen fliegt und durch eine durch die Rotation erzeugte Zentrifugalkraft entfernt wird, mit einer Drehzahl (U/min), welche mindestens ungefähr doppelt so groß wie diejenige während des Prozesses in Schritt S101 ist. Gewöhnlich nimmt, bei gleicher Viskosität des Fotolacks und gleicher Art des Lösemittels, die Dicke t101 des Fotolack-Films 121 mit zunehmender Umdrehungsgeschwindigkeit des Halbleiter-Wafers 110 exponentiell ab (siehe 11). 11 ist ein Schaubild, welches eine Beziehung zwischen der Umdrehungsgeschwindigkeit des Halbleiter-Wafers und der Dicke des Fotolack-Films zeigt.
  • Zum Beispiel wird in Schritt S102 angenommen, dass der Halbleiter-Wafer 110 mit einer Umdrehungsgeschwindigkeit größer als oder gleich m2 [U/min] rotiert, wobei die Umdrehungsgeschwindigkeit m2 größer als eine Umdrehungsgeschwindigkeit m1 [U/min] des Halbleiter-Wafers 110 in Schritt S101 ist (m1 < m2 < m3). Während des Prozesses in Schritt S102 ist die Härte des Fotolack-Films 121 im wesentlichen gleich derjenigen während des Prozesses in Schritt S101. Deshalb wird, auch wenn in Schritt S101 die vorbestimmte Dicke t101 des Fotolack-Films 121 mit der Umdrehungsgeschwindigkeit m1 [U/min] des Halbleiter-Wafers 110 hergestellt wird, in Schritt S102 durch Erhöhen der Umdrehungsgeschwindigkeit des Halbleiter-Wafers 110 auf die Umdrehungsgeschwindigkeit m2 [U/min] eine Enddicke t101' des Fotolack-Films 121 dünner als die vorbestimmte Dicke t101 (t101' < t101).
  • Um die mit den obigen herkömmlichen Verfahren zusammenhängenden Probleme zu lösen, ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, durch welches unter Verwendung eines Fotolack-Films als Maske ein vorbestimmter Fremdstoff mit einer guten Positioniergenauigkeit in einem vorbestimmten Gebiet implantiert werden kann und die Kosten gesenkt werden können.
  • MITTEL ZUM LÖSEN DES PROBLEMS
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 bereitgestellt. Weitere Aspekte der Erfindung sind Gegenstand der Unteransprüche, der Zeichnungen und der folgenden Beschreibung von Ausführungsbeispielen.
  • Gemäß der beschriebenen Erfindung kann durch Verwendung einer Abdecklack-Maske ein minimales Bearbeitungsmaß einer Maskenöffnung gegenüber einem Fall der Verwendung einer Hartmaske verringert werden und kann die Ausrichtgenauigkeit bezüglich des Halbleiter-Wafers gesteigert werden. Da der Sicherheitsfaktor zur Zeit des Entwurfs der Vorrichtung verringert werden kann, kann ferner die Chip-Größe verkleinert werden. Deshalb kann die Anzahl von Chips, welche aus einem Halbleiter-Wafer geschnitten werden können, erhöht werden.
  • AUSWIRKUNG DER ERFINDUNG
  • Gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung der vorliegenden Erfindung wird eine Wirkung erzielt, dass bei Verwendung eines Fotolack-Films als Maske ein vorbestimmter Fremdstoff in einem vorbestimmten Gebiet mit einer guten Positioniergenauigkeit implantiert werden kann und die Kosten gesenkt werden können.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer Ausführungsform während der Herstellung;
    • 2 ist eine Schnittansicht eines weiteren Beispiels der Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung;
    • 3 ist ein Ablaufplan, welcher einen Überblick über einige Prozesse eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform zeigt;
    • 4 ist eine Schnittansicht der Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung;
    • 5 ist eine Schnittansicht der Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung;
    • 6 ist eine Schnittansicht eines Fotolack-Films nach der Verarbeitung in Schritt S5 in 3; 7 ist eine Schnittansicht eines Fotolack-Films eines Vergleichsbeispiels;
    • 8 ist ein Schaubild, welches eine Beziehung zwischen der Helium-Implantationstiefe und der Dicke des Fotolack-Films zeigt;
    • 9 ist ein Ablaufplan, welcher einen Überblick über einige Prozesse eines herkömmlichen Verfahrens zum Herstellen einer Halbleitervorrichtung zeigt;
    • 10 ist eine Schnittansicht einer herkömmlichen Abdecklack-Maske während der Herstellung;
    • 11 ist ein Schaubild, welches eine Beziehung zwischen der Umdrehungsgeschwindigkeit eines Halbleiter-Wafers und der Dicke des Fotolack-Films zeigt;
    • 12 ist eine Schnittansicht, welche einen Aufbau eines herkömmlichen RC-IGBT zeigt;
    • 13 ist eine Schnittansicht, welche einen Aufbau eines herkömmlichen RC-IGBT zeigt;
    • 14 ist eine Schnittansicht, welche einen Zustand während einer lonenimplantation unter Verwendung eines Fotolack-Films als Maske schematisch zeigt;
    • 15 ist eine Schnittansicht, welche einen Zustand eines eine Hartmaske als Maske verwendenden lonenimplantations-Prozesses schematisch zeigt; und
    • 16 ist eine Schnittansicht, welche einen Zustand eines eine Hartmaske als Maske verwendenden lonenimplantations-Prozesses schematisch zeigt.
  • BESTE AUSFÜHRUNGSWEIS(EN) DER ERFINDUNG
  • Anhand der beigefügten Zeichnungen werden nun bevorzugte Ausführungsformen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung ausführlich beschrieben. In der vorliegenden Beschreibung und den beigefügten Zeichnungen bedeuten Schichten und Gebiete, welchen n oder p vorangestellt ist, dass Elektronen beziehungsweise Löcher die Majoritätsträger sind. Zusätzlich bedeutet + oder - nach n oder p, dass die Störstellendichte höher beziehungsweise niedriger ist als in Schichten und Gebieten ohne + oder -. In der nachfolgenden Beschreibung der Ausführungsformen und den beigefügten Zeichnungen tragen Hauptteile, die identisch sind, gleiche Bezugszeichen und wird deren Beschreibung nicht wiederholt. Ferner, wenn in der vorliegenden Beschreibung Millersche Indices beschrieben werden, bedeutet „-“, dass einem Index unmittelbar nach dem "-' ein Querstrich hinzugefügt ist, und wird ein negativer Index ausgedrückt, indem dem Index "-' vorangestellt wird.
  • Ausführungsform
  • Nun wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform beschrieben, wobei ein RC-IGBT mit einer Durchbruchspannung von 1200 V, in welchen durch Helium (He-) Bestrahlung in einem FWD-Gebiet Helium-Störstellen eingebaut werden, als Beispiel dient. Die Durchbruchspannung ist ein Spannungs-Grenzwert, bei welchem ein fehlerhafter Betrieb oder eine Zerstörung eines Elements nicht auftritt. 1 ist eine Schnittansicht der Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung. 2 ist eine Schnittansicht eines weiteren Beispiels der Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung; Die 1 und 2 zeigen jeweils schematisch einen Zustand, in welchem eine Heliumbestrahlung von einer Seite einer vorderseitigen Oberfläche 10a und von einer Seite einer rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 her durchgeführt wird.
  • Der RC-IGBT enthält zum Beispiel einen IGBT mit einer Graben-Gate-Struktur und eine antiparallel zu dem IGBT geschaltete FWD, welche auf einem einzigen Halbleitersubstrat (Halbleiter-Chip) integriert sind. Insbesondere sind in einem aktiven Gebiet auf einem einzigen Halbleitersubstrat ein ein Betriebsgebiet des IGBT darstellendes IGBT-Gebiet 21 und ein ein Betriebsgebiet der FWD darstellendes FWD-Gebiet 22 parallel vorgesehen (siehe 1). Das aktive Gebiet ist ein Gebiet, in welchem während eines EIN-Zustands Strom fließt. In einem einen Umfang des aktiven Gebiets umgebenden Randabschlussgebiet (nicht gezeigt) kann eine Durchbruchspannungs-Struktur wie ein Schutzring oder eine Feldplatte vorgesehen sein.
  • Zuerst wird, wie in 1 gezeigt, der Halbleiter-Wafer 10 von einem n--Typ, welcher ein n--Driftge-biet 1 darstellt, hergestellt. Ein Werkstoff des Halbleiter-Wafers 10 kann Silicium (Si) sein oder kann Siliciumcarbid (SiC) sein. Im folgenden wird ein Fall, in welchem der Halbleiter-Wafer 10 ein Silicium-Wafer ist, als ein Beispiel beschrieben. Eine Störstellendichte des Halbleiter-Wafers 10 kann zum Beispiel in einem solchen Bereich liegen, dass ein spezifischer Widerstand ungefähr 20 Ωcm bis 90 Ωcm beträgt. Die vorderseitige Oberfläche 10a des Halbleiter-Wafers 10 kann zum Beispiel eine (001)-Ebene sein. Eine Dicke (Dicke vor dem im folgenden beschriebenen Rückseitenschleifen) des Halbleiter-Wafers 10 kann zum Beispiel 725 µm betragen.
  • Dann wird ein Fotolithografie und lonenimplantation als eine Einheit enthaltender Prozess wiederholt unter verschiedenen Bedingungen durchgeführt, wodurch in der Seite der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 ein p-Basisgebiet 2, ein n+-Emittergebiet 3 und ein p+-Kontaktgebiet 4 des IGBT gebildet werden. Das p-Basisgebiet 2 wird in der gesamten Oberfläche des aktiven Gebiets gebildet, so dass es sich über das IGBT-Gebiet 21 und das FWD-Gebiet 22 erstreckt. In dem FWD-Gebiet 22 dient das p-Basisgebiet 2 als ein p-Anodengebiet. In dem IGBT-Gebiet 21 werden das n+-Emittergebiet 3 und das p+-Kontaktgebiet 4 selektiv in dem p-Basisgebiet 2 gebildet.
  • Ein Teil des Halbleiter-Wafers 10 ausschließlich des p-Basisgebiets 2 sowie einer n-Feldstopp-(FS-) Schicht 12, eines p+-Kollektorgebiets 13 und eines n+-Kathodengebiets 14 wie im folgenden beschrieben ist das n--Driftgebiet 1. In dem IGBT-Gebiet 21 kann eine n-Anreicherungsschicht 5 zwischen dem n--Driftgebiet 1 und dem p-Basisgebiet 2 gebildet werden. Die n-Anreicherungsschicht 5 ist eine Sperre aus Minoritätsträgern (Löchern) des n--Driftgebiets 1 zur Zeit des Einschaltens des IGBT und hat eine Funktion des Anreicherns von Minoritätsträgern in dem n--Driftge-biet 1.
  • Dann wird die vorderseitige Oberfläche 10a des Halbleiter-Wafers 10 thermisch oxidiert und wird in dem Randabschlussgebiet ein die vorderseitige Oberfläche 10a des Halbleiter-Wafers 10 bedeckender Feldoxidfilm gebildet. Dann wird durch Fotolithografie und Ätzen in dem IGBT-Gebiet 21 ein Graben 6 gebildet, welcher das n+-Emittergebiet 3, das p-Basisgebiet 2 und die n-Anreicherungsschicht 5 durchdringt und sich bis zu dem n--Driftgebiet 1 erstreckt. Der Graben 6 wird, von der Seite der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 her gesehen, zum Beispiel in einer sich entlang einer zu einer Richtung (horizontalen Richtung in 1), entlang welcher das IGBT-Gebiet 21 und das FWD-Gebiet 22 angeordnet sind, orthogonalen Richtung (Blickrichtung in 1) erstreckenden streifenförmigen Anordnung angeordnet.
  • Ferner wird der Graben 6 in einer derjenigen in dem IGBT-Gebiet 21 gleichenden Anordnung in dem FWD-Gebiet 22 gebildet. In dem FWD-Gebiet 22 durchdringt der Graben 6 das p-Basisgebiet 2 (p-Anodengebiet) und erstreckt er sich bis zu dem n--Driftgebiet 1. Dann wird zum Beispiel durch thermische Oxidation ein Gate-Isolierfilm 7 entlang einer Innenwand des Grabens 6 gebildet. Dann wird eine Polysilicium- (Poly-Si-) Schicht auf der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 so gebildet, dass sie in den Graben 6 eingebettet ist. Dann wird die Polysiliciumschicht zum Beispiel geätzt, wobei ein eine Gate-Elektrode 8 darstellender Teil in dem Graben 6 zurückbleibt.
  • Das p-Basisgebiet 2, das n+-Emittergebiet 3, das p+-Kontaktgebiet 4, der Graben 6, der Gate-Isolierfilm 7 und die Gate-Elektrode 8 bilden ein MOS-Gate mit einer Graben-Gate-Struktur. Nach Bildung der Gate-Elektrode 8 können das n+-Emittergebiet 3, das p+-Kontaktgebiet 4 und die n-Anreicherungsschicht 5 gebildet werden. Das n+-Emittergebiet 3 wird in mindestens einem Mesa-Gebiet zwischen benachbarten Gräben 6 (Mesa-Gebiet) angeordnet. Es kann ein Mesa-Gebiet geben, in welchem das n+-Emittergebiet 3 nicht angeordnet wird. Ferner kann das n+-Emittergebiet 3 selektiv in einem vorbestimmten Intervall, entlang dessen sich die Gräben 6 in einer Streifenform erstrecken, angeordnet werden.
  • Dann wird ein Zwischenschicht-Isolierfilm 9 auf der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 so gebildet, dass er die Gate-Elektrode 8 bedeckt. Dann wird der Zwischenschicht-Isolierfilm 9 mit einem Muster versehen, wodurch mehrere den Zwischenschicht-Isolierfilm 9 in einer Tiefenrichtung durchdringende Kontaktlöcher gebildet werden. Die Tiefenrichtung ist eine Richtung von der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 zu der rückseitigen Oberfläche 10b. In einem Kontaktloch des IGBT-Gebiets 21 werden das n+-Emittergebiet 3 und das p+-Kontaktgebiet 4 freigelegt. In einem Kontaktloch des FWD-Gebiets 22 wird das p-Basisgebiet 2 freigelegt.
  • Dann wird eine Vorderseitenelektrode 11 auf dem Zwischenschicht-Isolierfilm 9 so gebildet, dass sie in die Kontaktlöcher eingebettet ist. Die Vorderseitenelektrode 11 ist mit dem p-Basisgebiet 2, dem n+-Emittergebiet 3 und dem p+-Kontaktgebiet 4 in dem IGBT-Gebiet 21 elektrisch verbunden und fungiert als eine Emitterelektrode. Ferner ist die Vorderseitenelektrode 11 mit dem p-Basisgebiet 2 in dem FWD-Gebiet 22 elektrisch verbunden und fungiert sie als eine Anodenelektrode. Die Vorderseitenelektrode 11 kann mit dem p-Basisgebiet 2 in einem Mesa-Gebiet, in welchem das n+-Emittergebiet 3 nicht angeordnet ist, elektrisch verbunden sein.
  • Dann wird der Halbleiter-Wafer 10 von der Seite der rückseitigen Oberfläche 10b her geschliffen (Rückseitenschleifen) und wird er zur Verwendung als Halbleitervorrichtung bis zu einer Position einer Projektdicke (z.B. ungefähr 115 µm) geschliffen. Wenn die Durchbruchspannung 1200 V beträgt, beträgt die Produktdicke zur Verwendung als Halbleitervorrichtung zum Beispiel ungefähr 110 µm bis 150 µm. Dann wird ein Fotolithografie und Ionenimplantation als eine Einheit enthaltender Prozess wiederholt unter verschiedenen Bedingungen durchgeführt, wodurch auf der Seite der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 die n-Feldstopp- (FS-) Schicht 12 und das n+-Kathodengebiet 14 gebildet werden.
  • Das n+-Kathodengebiet 14 wird in einer Oberflächenschicht der rückseitigen Oberfläche 10b gebildet, nachdem der Halbleiter-Wafer 10 geschliffen wurde, und erstreckt sich über die gesamte rückseitige Oberfläche 10b des Halbleiter-Wafers 10. Die n-Feldstoppschicht 12 wird an einer Position gebildet, welche ab der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 nach dem Schleifen tiefer liegt als das n+-Kathodengebiet 14. Die n-Feldstoppschicht 12 wird mindestens ab dem IGBT-Gebiet 21 gebildet und erstreckt sich über das FWD-Gebiet 22. Die n-Feldstoppschicht 12 kann mit dem n+-Kathodengebiet 14 in Kontakt stehen.
  • Dann wird durch Fotolithografie und lonenimplantation ein dem IGBT-Gebiet 21 entsprechender Teil des n+-Kathodengebiets 14 in einen p+-Typ umgekehrt, wodurch das p+-Kollektorgebiet 13 gebildet wird. In anderen Worten, das p+-Kollektorgebiet 13 steht mit dem n+-Kathodengebiet 14 entlang der Richtung, entlang welcher das IGBT-Gebiet 21 und das FWD-Gebiet 22 angeordnet sind, in Kontakt. Das p+-Kollektorgebiet 13 kann mit der n-Feldstoppschicht 12 entlang der Tiefenrichtung in Kontakt stehen. Dann wird ein Passivierungs-Schutzfilm so auf der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 gebildet, dass er das Randabschlussgebiet bedeckt.
  • Dann wird auf der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 ein Fotolack-Film 31 gebildet, welcher in einem dem FWD-Gebiet 22 entsprechenden Teil eine Öffnung aufweist. Der Fotolack-Film 31 wird als Maske (Abschirmfilm) verwendet, während eine Heliumbestrahlung 32 mit einer tiefen Reichweite (z.B. ungefähr 8 µm) mit einer hohen Beschleunigungsenergie (z.B. ungefähr 3,0 eV) durchgeführt wird, wodurch in dem n--Driftgebiet 1 Störstellen 15 aus Helium, welche einen Lebensdauerverkürzer darstellen, eingebaut (gebildet) werden. Die Störstellen 15 aus Helium werden nahe einer Grenze des n--Driftgebiets 1 zu dem p-Basisgebiet 2 (p-Anodengebiet) eingebaut. Eine Implantationstiefe (Reichweite) d1 des Heliums beträgt zum Beispiel ungefähr 8 µm ab der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10.
  • Wenn die Implantationstiefe d1 des Heliums ungefähr 8 µm ab der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 beträgt, wird, damit der Fotolack-Film 31 als Abschirmfilm fungiert, eine Dicke t1 des Fotolack-Films 31 größer als oder gleich ungefähr 33 µm eingestellt wie im folgenden beschrieben. Infolgedessen werden die Störstellen 15 nur in dem FWD-Gebiet 22 eingebaut, ohne dass die Störstellen 15 in dem durch den Fotolack-Film 31 bedeckten IGBT-Gebiet 21 eingebaut werden. Bedingungen der Heliumbestrahlung 32 von der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 her können zum Beispiel eine Dosismenge in einem Bereich von 1×1010/cm2 bis 1×1013/cm2 und eine Beschleunigungsenergie von ungefähr 3,0 MeV bis 4,5 MeV sein.
  • Ferner wird durch einen Veraschungsprozess (Veraschung) der Fotolack-Film 31 entfernt. Im folgenden wird jeder Prozess von der Bildung des Fotolack-Films 31 bis zu der Heliumbestrahlung 32 und der Entfernung des Fotolack-Films 31 ausführlich beschrieben. Dann wird auf der gesamten rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 eine Rückseitenelektrode (nicht gezeigt) gebildet. Die Rückseitenelektrode steht mit dem p+-Kollektorgebiet 13 und dem n+-Kathodengebiet 14 in Kontakt. Die Rückseitenelektrode fungiert als eine Kollektorelektrode und fungiert als eine Kathodenelektrode. Danach wird der Halbleiter-Wafer 10 in einzelne Chips geschnitten (zerteilt), wodurch ein RC-IGBT-Chip (Halbleiter-Chip) fertiggestellt wird.
  • Die Heliumbestrahlung 32 kann durchgeführt werden, bevor der Zwischenschicht-Isolierfilm 9 auf der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 gebildet wird. In diesem Fall ist bei der Heliumbestrahlung 32 die hohe Beschleunigungsenergie größer als oder gleich 2,0 MeV und beträgt die Reichweite ungefähr 8 µm. In diesem Fall wird der Zwischenschicht-Isolierfilm 9 auf der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 gebildet, nachdem der Fotolack-Film 31 durch den Veraschungsprozess (die Veraschung) entfernt wurde.
  • Anstelle der Heliumbestrahlung 32 von der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 her kann auch eine Heliumbestrahlung 34 von der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 her durchgeführt werden (siehe 2). In diesem Fall wird ein in einem dem FWD-Gebiet 22 entsprechenden Teil geöffneter Fotolack-Film 33 auf der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 gebildet. Der Fotolack-Film 33 wird als Maske (Abschirmfilm) verwendet und die Heliumbestrahlung 34 wird durchgeführt, wodurch in dem n--Driftgebiet 1 die Störstellen 15 aus Helium, welche einen Lebensdauerverkürzer darstellen, eingebaut werden. Eine Implantationstiefe (Reichweite) d2 des Heliums beträgt zum Beispiel ungefähr 100 µm ab der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10.
  • Auf diese Weise wird, wenn die Implantationstiefe d2 des Heliums ungefähr 100 µm ab der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 beträgt, damit der Fotolack-Film 33 als Abschirmfilm fungiert, eine Dicke t2 des Fotolack-Films 33 größer als oder gleich ungefähr 220 µm eingestellt wie im folgenden beschrieben. Infolgedessen werden, ähnlich der Heliumbestrahlung 32 von der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 her, die Störstellen 15 nur in dem FWD-Gebiet 22 eingebaut und werden die Störstellen 15 nicht in dem durch den Fotolack-Film 33 bedeckten IGBT-Gebiet 21 eingebaut. Bedingungen der Heliumbestrahlung 34 von der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 her können zum Beispiel eine Dosismenge von ungefähr 1×1010/cm23 bis 1×1013/cm2 und eine Beschleunigungsenergie von ungefähr 10 MeV bis 25 MeV sein.
  • Nun werden anhand eines Falls, in welchem die Heliumbestrahlung 32 von der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 her durchgeführt wird, Prozesse zwischen der Bildung und der Entfernung des Fotolack-Films (der Abdecklack-Maske) 31 beschrieben. 3 ist ein Ablaufplan, welcher einen Überblick über einige Prozesse des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Ausführungsform zeigt. In 3 sind die zwischen der Bildung und der Entfernung des Fotolack-Films 31 durchgeführten Prozesse der Reihe nach dargestellt. Die 4 und 5 sind Schnittansichten der Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung. 4 zeigt einen Zustand in Schritt S3 in 3, und 5 zeigt einen Zustand in Schritt S2 in 3.
  • Zuerst wird der Halbleiter-Wafer 10 auf einen rotierenden Tragsockel 41 einer Beschichtungsanlage (Auftragmaschine) 40 gelegt, wobei die rückseitige Oberfläche 10b nach unten (zu dem rotierenden Tragsockel 41 hin) weist, und wird der Halbleiter-Wafer 10 zum Beispiel mittels einer in den rotierenden Tragsockel 41 integrierten Unterdruckspannvorrichtung (nicht gezeigt) auf dem rotierenden Tragsockel 41 befestigt. Dann wird ein Fotolack aus einer Düse (nicht gezeigt) auf die vorderseitige Oberfläche 10a des Halbleiter-Wafers 10 aufgebracht (getröpfelt). Der Halbleiter-Wafer 10 wird rotieren gelassen, wodurch der Fotolack auf der gesamten vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 verteilt wird, wodurch der Fotolack-Film 31 auf der gesamten vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 gebildet wird (Schritt S1).
  • In Schritt S1 wird der Fotolack-Film 31 mit der vorbestimmten Dicke t1 gebildet, welche erforderlich ist, um den Fotolack-Film 31 bei der im folgenden beschriebenen Heliumbestrahlung 32 als Abschirmfilm zu verwenden. Je höher die Viskosität des Fotolacks ist, desto dicker kann die Dicke t1 des Fotolack-Films 31 gemacht werden. Beim Herstellen der vorbestimmten Dicke t1 des Fotolack-Films 31 wird die Umdrehungsgeschwindigkeit [U/min] des Halbleiter-Wafers 10 entsprechend der Viskosität des auf den Halbleiter-Wafer 10 aufgebrachten Fotolacks und der Art des in dem Fotolack enthaltenen Lösemittels festgelegt. Die Umdrehungsgeschwindigkeit [U/min] des Halbleiter-Wafers 10 wird zum Beispiel durch eine Antriebskraft (= Drehmoment × Umdrehungsgeschwindigkeit) zum Beispiel eines Motors (nicht gezeigt), welcher die Umdrehungsgeschwindigkeit [U/min] des den Halbleiter-Wafer 10 haltenden rotierenden Tragsockels 41 steuert, gesteuert.
  • Die Aufbringung des Fotolacks kann zweimal oder öfter wiederholt werden, um die vorbestimmte Dicke t1 des Fotolack-Films 31 herzustellen. Vorausgesetzt, die vorbestimmte Dicke t1 des Fotolack-Films 31 wird erreicht, kann als Material des Fotolack-Films 31 ein Positiv- oder ein Negativ-Fotolack verwendet werden oder kann ein chemisch verstärkter Fotolack verwendet werden. Ein chemisch verstärkter Fotolack ist ein lichtempfindliches Material aus einem Gemisch aus einem Harz, einem Säurebildner und einem Lösemittel und reagiert stärker auf Licht als ein gewöhnlicher Fotolack. Je dicker der Fotolack-Film 31 ist, desto länger dauert die Belichtung, und deshalb ist die Verwendung eines chemisch verstärkten Fotolacks als Material des Fotolack-Films 31 zu bevorzugen.
  • Dann wird der Halbleiter-Wafer 10 auf eine Heizeinrichtung 46 (siehe 5) wie eine Heizplatte, welche zum Beispiel eine Heizquelle enthält, gelegt, wobei die rückseitige Oberfläche 10b nach unten (zu der Heizeinrichtung 46 hin) weist. Der Halbleiter-Wafer 10 wird durch die Heizeinrichtung 46 insgesamt erwärmt (im folgenden Trockenbrennen), wodurch das Lösemittel und das Wasser in dem Fotolack-Film 31 verdampft werden, wodurch der Fotolack-Film 31 getrocknet und gehärtet wird (Schritt S2). Eine Temperatur beim Trockenbrennen kann zum Beispiel ungefähr 80 Grad C bis 150 Grad C betragen. Als der Transportgreifer zum Transportieren des Halbleiter-Wafers 10 von einer Aufspannfläche des rotierenden Tragsockels 41 der Beschichtungsanlage 40 zu einer Aufspannfläche 46a der Heizeinrichtung 46 (oder von der im folgenden beschriebenen Heizeinrichtung 46 zu dem rotierenden Tragsockel 41 der Beschichtungsanlage 40) oder in der Heizeinrichtung 46 ist ein Transportgreifer von einer Form, welche den Fotolack-Film 31 nicht berührt, zu bevorzugen.
  • Zum Beispiel kann als der Transportgreifer ein Transportgreifer verwendet werden, welcher einen Teil der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 berührt und welcher fähig ist, den Halbleiter-Wafer 10 von einer Fläche (im folgenden Aufspannfläche) des rotierenden Tragsockels 41 (oder der Heizeinrichtung 46), auf welcher der Halbleiter-Wafer 10 liegt, hochzuheben. In diesem Fall ist ein Durchmesser der Aufspannfläche des rotierenden Tragsockels 41 der Beschichtungsanlage 40 bevorzugt kleiner als ein Durchmesser (Durchmesser) des Halbleiter-Wafers 10. Infolgedessen berührt weder die Seite der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 noch der Randteil 10c den Transportgreifer, und deshalb kann verhindert werden, dass der Fotolack-Film 31 sich von dem Halbleiter-Wafer 10 ablöst und von diesem abfällt. Darüber hinaus kann verhindert werden, dass der Transportgreifer und weitere Halbleiter-Wafer durch den Transportgreifer mit dem Fotolack verunreinigt werden.
  • Zum Beispiel kann für die Heizeinrichtung 46 ein Halteteil 47, welcher fähig ist, den Halbleiter-Wafer 10 auf der Aufspannfläche 46a der Heizeinrichtung 46 zu halten, getrennt von der Aufspannfläche 46a der Heizeinrichtung 46 vorgesehen sein (siehe 5). Der Halteteil 47 berührt einen Bereich eines Teils, welcher einem nutzbaren Gebiet der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 entspricht, und der Halteteil 47 hält den Halbleiter-Wafer 10. Der Halteteil 47 kann zum Beispiel eine Ringform mit einem Durchmesser, welcher kleiner als zum Beispiel ein Durchmesser des Halbleiter-Wafers 10 ist, bilden. Dank dem Halteteil 47 berührt die rückseitige Oberfläche 10b des Halbleiter-Wafers 10 die Aufspannfläche 46a der Heizeinrichtung 46 nicht direkt. Deshalb kann, auch wenn der Fotolack an der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 anhaftet, verhindert werden, dass die Aufspannfläche 46a der Heizeinrichtung 46 und weitere Halbleiter-Wafer durch die Aufspannfläche 46a mit dem Fotolack verunreinigt werden.
  • Dann wird der Halbleiter-Wafer 10 von der Aufspannfläche der Heizeinrichtung 46 zu der Aufspannfläche des rotierenden Tragsockels 41 der Beschichtungsanlage 40 transportiert. Bei in einem rotierenden Zustand befindlichem Halbleiter-Wafer 110 wird eine Chemikalie 44 auf einen Randteil des Fotolack-Films 31 getröpfelt, wird ein Teil 31a mit einer vorbestimmten Breite w1 ab dem Randteil des Fotolack-Films 31 über den gesamten Umfang des Randteils des Fotolack-Films 31 aufgelöst und entfernt (Schritt S3). Die Chemikalie 44 ist zum Beispiel eine Flüssigkeit mit einer Harz auflösenden Eigenschaft wie ein Verdünner. In einem unteren Teil von 4 ist eine vergrößerte Ansicht einer näheren Umgebung 45 des Randteils des Fotolack-Films 31 dargestellt. In Schritt S3 wird ein gesamter Umfang eines Umfangsteils 10d des Halbleiter-Wafers 10 freigelegt (Randseitenbearbeitung des Halbleiter-Wafers 10). In anderen Worten, der Umfangsteil 10d des Halbleiter-Wafers 10 hat die Breite w1, welche im wesentlichen gleich derjenigen des Teils 31a des Fotolack-Films 31, des durch die Chemikalie 44 aufgelösten Teils 31a, ist.
  • Der Umfangsteil 10d des Halbleiter-Wafers 10 ist ein ein inaktives Gebiet, welches nicht als Halbleiter-Chip verwendet wird, darstellender Teil. Insbesondere ist der Umfangsteil 10d des Halbleiter-Wafers 10 in Schritt S3 und in Prozessen danach ein von dem Transportgreifer (nicht gezeigt) umschlossener Teil, wenn der Halbleiter-Wafer 10 transportiert wird, oder ein eine Seitenwand einer in einer kammartigen Form in einer Innenwand einer Wafer-Kassette (nicht gezeigt) vorgesehenen Rille (im folgenden Aufnahmerille) berührender Teil. Die Breite w1 des Umfangsteils 10d des Halbleiter-Wafers 10 ist bevorzugt so schmal wie möglich, um den Flächeninhalt des nutzbaren Gebiets (als Halbleiter-Chip herausgeschnittenen Gebiets) des als Halbleiter-Chip verwendeten Halbleiter-Wafers 10 zu vergrößern, und beträgt zum Beispiel höchstens ungefähr 6 mm. Die Breite w1 ist eine Breite entlang einer Richtung von einer Mitte des Halbleiter-Wafers 10 zu dem Randteil hin.
  • Der Fotolack-Film 31 ist durch das Trockenbrennen in Schritt S2 bereits gehärtet, und deshalb bricht eine Form einer neu freigelegten Randseite 31b des Fotolack-Films 31, auch wenn die Dicke t1 des Fotolack-Films 31 dick ist, in Schritt S3 nicht zusammen. In anderen Worten, der Fotolack-Film 31 fließt nicht nach außen zu dem Umfangsteil 10d des Halbleiter-Wafers 10, und deshalb wird der gesamte Umfang des Umfangsteils 10d des Halbleiter-Wafers 10 über die vorbestimmte Breite w1 vollständig freigelegt. Deshalb berührt der Fotolack-Film 31 den Transportgreifer, die Aufnahmerille der Wafer-Kassette, einen Tisch einer Herstellungsvorrichtung oder dergleichen in den an Schritt S3 anschließenden Prozessen nicht. Infolgedessen können die Erzeugung von Partikeln (Feinstaub) und die Verunreinigung des Transportgreifers, der Aufnahmerille der Wafer-Kassette, des Tischs einer Herstellungsvorrichtung oder dergleichen verhindert werden.
  • Ferner ist die Umdrehungsgeschwindigkeit [U/min] des Halbleiter-Wafers 10 in Schritt S3 gleich der Umdrehungsgeschwindigkeit [U/min] des Halbleiter-Wafers 10 in Schritt S1 oder langsamer. Die Dicke t1 des Fotolack-Films 31 nimmt mit zunehmender Umdrehungsgeschwindigkeit des Halbleiter-Wafers 10 exponentiell ab (siehe 11); jedoch wird auf diese Weise die Umdrehungsgeschwindigkeit [U/min] des Halbleiter-Wafers 10 in Schritt S3 auf einen Wert kleiner als die oder gleich der Umdrehungsgeschwindigkeit [U/min] des Halbleiter-Wafers 10 in Schritt S1 eingestellt, wodurch die Dicke t1 des Fotolack-Films 31 aufrechterhalten wird. In anderen Worten, die in Schritt S1 festgelegte vorbestimmte Dicke t1 kann als die Enddicke t1' des Fotolack-Films 31 sichergestellt werden (t1' = t1).
  • Andererseits kann die Chemikalie 44, wenn die Umdrehungsgeschwindigkeit [U/min] des Halbleiter-Wafers 10 in Schritt S3 zu niedrig ist und die Chemikalie 44 teilweise auf den Randteil des Fotolack-Films 31 getröpfelt wird, nicht gleichmäßig über den gesamten Umfang des Randteils des Fotolack-Films 31 aufgebracht werden. Infolgedessen hat die neu freigelegte Randseite 31b, wenn der Teil 31a der vorbestimmten Breite w1 ab dem Randteil des Fotolack-Films 31 sich auflöst, von der Seite der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 her gesehen eine welligebene Form. In anderen Worten, in Schritt S3 kann der gesamte Umfang des Umfangsteils 10d des Halbleiter-Wafers 10 nicht gleichbleibend über die Breite w1 freigelegt werden. Deshalb ist die Umdrehungsgeschwindigkeit [U/min] des Halbleiter-Wafers 10 zum Beispiel bevorzugt größer als ungefähr die halbe oder gleich ungefähr der halben Umdrehungsgeschwindigkeit [U/min] des Halbleiter-Wafers 10 in Schritt S1.
  • Die in Schritt S3 verwendete Beschichtungsanlage 40 kann dieselbe wie die in Schritt S1 verwendete Beschichtungsanlage 40 sein (d.h. die den Schritten S1 und S3 gemeinsame Beschichtungsanlage 40 wird bereitgestellt) oder kann die von derjenigen in Schritt S1 verschiedene Beschichtungsanlage 40 sein (d.h. die für Schritt S1 bestimmte Beschichtungsanlage 40 und die für Schritt S3 bestimmte Beschichtungsanlage 40 werden bereitgestellt). Bei Verwendung der den Schritten S1 und S3 gemeinsame Beschichtungsanlage 40 können die Geratekosten gesenkt werden. Wenn die für Schritt S1 bestimmte Beschichtungsanlage 40 und die für Schritt S3 bestimmte Beschichtungsanlage 40 bereitgestellt werden, kann der Durchsatz gesteigert werden. Bezugszeichen 41a ist eine Drehachse, welche die Antriebskraft des Motors auf den rotierenden Tragsockel 41 überträgt. Bezugszeichen 42 ist ein Napf (Außenring) der Beschichtungsanlage 40, und Bezugszeichen 43 ist die Düse, welche die Chemikalie 44 ausstößt.
  • Dann wird der Halbleiter-Wafer 10, auf welchem der Fotolack-Film 31 gebildet ist, von der Beschichtungsanlage 40 zu dem Tisch des Steppers (der Belichtungsvorrichtung (nicht gezeigt)) transportiert. Dabei wird der Halbleiter-Wafer 10 durch den Transportgreifer zum Beispiel an dem Umfangsteil 10d des Halbleiter-Wafers 10 so geklemmt, dass beide Oberflächen des Halbleiter-Wafers 10 umschlossen werden, und wird der Halbleiter-Wafer 10 in der Wafer-Kassette (nicht gezeigt) untergebracht und werden die Halbleiter-Wafer 10, welche in der Wafer-Kassette untergebracht wurden, gemeinsam transportiert. Infolgedessen können die Halbleiter-Wafer 10 in dem im folgenden beschriebenen Belichtungsprozess nacheinander verarbeitet werden. Deshalb kann die Betriebszeit des Steppers, welcher hohe Betriebskosten verursacht, verkürzt werden, was Kostensenkungen ermöglicht.
  • Dann wird mittels des Steppers die Belichtung jedes Chips durch eine Maske (Fadenkreuz) durchgeführt, während die gesamte Oberfläche jedes Halbleiter-Wafers 10 abgetastet wird, wodurch ein vorbestimmtes Maskenmuster auf den Fotolack-Film 31 übertragen wird (Schritt S4). Dann, nach dem Nach-Belichtung-Brennen (PEB), werden mittels einer Entwicklungsanlage (Entwicklungsmaschine) vorbestimmte Stellen des Fotolack-Films 31 aufgelöst, wodurch das Muster entwickelt wird, und wird ein dem FWD-Gebiet 22 entsprechender Teil des Fotolack-Films 31 geöffnet (Schritt S5). Dann wird die Heliumbestrahlung 32, unter Verwendung des Fotolack-Films 31 als Maske, von der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 her durchgeführt (Schritt S6).
  • Hier wird, wenn ein Positiv-Fotolack als Material des Fotolack-Films 31 verwendet wird, zwischen Schritt S5 und Schritt S6 keine UV-Härtung und kein Nachbrennen wie bei einem herkömmlichen Verfahren (siehe Schritt S105 in 9) durchgeführt. Ein Grund hierfür lautet wie folgt. 6 ist eine Schnittansicht des Fotolack-Films nach der Verarbeitung in Schritt S5 in 3. 7 ist eine Schnittansicht eines Fotolack-Films eines Vergleichsbeispiels. Nach Schritt S5 befindet sich in dem Muster eine Randseite 31c des Fotolack-Films 31 in einem im wesentlichen senkrechten Zustand bezüglich der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 und ist dessen Dicke t1' im wesentlichen gleichmäßig (6). In dem Muster ist die Randseite 31c des Fotolack-Films 31 eine an einer Öffnung 31d des Musters freigelegte Seitenfläche des Fotolack-Films 31.
  • Andererseits wird in dem Muster, wenn zwischen Schritt S5 und Schritt S6 eine UV-Härtung oder ein Nachbrennen durchgeführt wird und die Dicke t1' des Fotolack-Films 31' dick ist, ein Randteil 31e' des Fotolack-Films 31' verformt. Je höher die Temperatur bei der UV-Härtung oder dem Nachbrennen wird, desto mehr weitet sich ein oberes Ende der Öffnung 31d' und wird in dem Muster die Randseite 31c' des Fotolack-Films 31' geneigt, wodurch eine Dicke t3 des Randteils 31e' des Fotolack-Films 31' in dem Muster dünn wird (t3 < t1') (siehe 7).
  • Während der Heliumbestrahlung 32 durchdringt Helium einen Teil, in welchem die Dicke t3 des Randteils 31e' des Fotolack-Films 31' in dem Muster dünn ist. Deshalb wird Helium in einem Teil (in der Tiefenrichtung entgegengesetzten Teil) des Halbleiter-Wafers 10 direkt unter dem Randteil 31e' des Fotolack-Films 31' in dem Muster eingebaut, wodurch eine Gate-Schwelle des IGBT sich ändert und ein Leckstrom ansteigt. Ferner nimmt die Chip-Größe zu, wenn ein großer Sicherheitsfaktor des IGBT-Gebiets 21 gewählt wird, so dass eine Elementstruktur des IGBT nicht direkt unter dem Randteil 31e' des Fotolack-Films 31' in dem Muster angeordnet wird.
  • Auf diese Weise werden bei Verwendung eines Positiv-Fotolacks als Material des Fotolack-Films 31 zwischen Schritt S5 und Schritt S6 keine UV-Härtung und kein Nachbrennen durchgeführt, was ermöglicht, die Musterform des Fotolack-Films 31' nach Schritt S5 aufrechtzuerhalten. Andererseits wird, wenn keine UV-Härtung und kein Nachbrennen durchgeführt wird, die Oberfläche des Fotolack-Films 31 während der Heliumbestrahlung 32 verändert und wird der Fotolack-Film 31 in dem Veraschungsprozess schwierig zu entfernen. Deshalb enthalten Bedingungen der Heliumbestrahlung 32 eine Dosismenge und eine Beschleunigungsenergie, welche so eingestellt sind, dass der Fotolack-Film 31 nicht verändert wird. Insbesondere enthalten Bedingungen der Heliumbestrahlung 32 zum Beispiel eine Dosismenge kleiner als oder gleich 1×1015/cm2 und eine Beschleunigungsenergie kleiner als oder gleich 5 MeV. Auf diese Weise wird die Beschleunigungsenergie der Heliumbestrahlung 32 unterdruckt, wodurch verhindert werden kann, dass die Oberfläche des Fotolack-Films 31 während der Heliumbestrahlung 32 verändert wird.
  • 8 ist ein Schaubild, welches eine Beziehung zwischen der Helium-Implantationstiefe und der Dicke des Fotolack-Films zeigt. 8 zeigt die zum Abschirmen durch den Fotolack-Film 31 bei der mit der Implantationstiefe d1 durchgeführten Heliumbestrahlung 32 erforderliche Dicke t1'. In 8 gibt ein „◯“-Zeichen an, dass Abschirmung möglich ist, und gibt ein „× Zeichen an, dass die Dicke t1 des Fotolack-Films 31' unzureichend ist und Abschirmung nicht möglich ist (d.h. Helium durchdringt den Fotolack-Film 31 und wird in den Halbleiter-Wafer 10 eingebaut). Wie oben beschrieben, wird bei Verwendung eines Positiv-Fotolacks als Material des Fotolack-Films 31 die Beschleunigungsenergie der Heliumbestrahlung 32 auf einen Wert kleiner als oder gleich 5 MeV unterdrückt wie oben beschrieben, und deshalb beträgt ein Maximalwert der Implantationstiefe d1 des Heliums ungefähr 30 µm. In anderen Worten, bei Verwendung eines Positiv-Fotolacks als Material des Fotolack-Films 31 wird die Dicke t1 des Fotolack-Films 31' auf höchstens ungefähr 66 µm eingestellt (fett eingerahmter Teil in 8). Wenn die Implantationstiefe d1 des Heliums kleiner als oder gleich ungefähr 8 µm ist, kann die Dicke t1 des Fotolack-Films 31' kleiner als oder gleich ungefähr 33 µm eingestellt werden.
  • Bei Verwendung eines Negativ-Fotolacks als Material des Fotolack-Films 31 treten die beschriebenen Probleme des Positiv-Fotolacks nicht auf und kann deshalb zwischen Schritt S5 und Schritt S6 eine UV-Härtung oder ein Nachbrennen wie bei einem herkömmlichen Verfahren durchgeführt werden. Deshalb brauchen Bedingungen der Dosismenge und der Beschleunigungsenergie der Heliumbestrahlung 32 nicht unterdrückt zu werden, kann die Dicke t1 des Fotolack-Films 31' dick sein und kann die Heliumbestrahlung 32 mit einer tiefen Reichweite durchgeführt werden. Jedoch wird der Fotolack-Film 31 in dem Veraschungsprozess danach schwierig zu entfernen. Ferner ist in dem Fall eines Negativ-Fotolacks eine stark ätzende, spezielle Entfernungslösung erforderlich. Die Vorderseitenelektrode kann durch diese Entfernungslösung aufgelöst werden, oder Risse können sich in dem Passivierungs-Schutzfilm bilden Deshalb wird die Dicke t1 des Fotolack-Films 31' bevorzugt in einer Größenordnung festgelegt, welche ermöglicht, solche Probleme zu vermeiden.
  • Obwohl nicht gezeigt, kann zum Beispiel bei einer Dicke t1 des Fotolack-Films 31' von 220 µm die Implantationstiefe d1 des Heliums bis ungefähr 100 µm tief gemacht werden. Wenn die Implantationstiefe d1 des Heliums kleiner als oder gleich ungefähr 75 µm ist, kann die Dicke t1 des Fotolack-Films 31' kleiner als oder gleich ungefähr 165 µm gemacht werden. Ferner kann, wie in 8 gezeigt, wenn die Implantationstiefe d1 des Heliums kleiner als oder gleich ungefähr 50 µm ist, die Dicke t1 des Fotolack-Films 31' kleiner als oder gleich ungefähr 110 µm gemacht werden. Wenn die Implantationstiefe d1 des Heliums kleiner als oder gleich ungefähr 30 µm ist, kann die Dicke t1 des Fotolack-Films 31' kleiner als oder gleich ungefähr 66 µm gemacht werden. Wenn die Implantationstiefe d1 des Heliums kleiner als oder gleich ungefähr 8 µm ist, kann die Dicke t1 des Fotolack-Films 31' kleiner als oder gleich ungefähr 33 µm gemacht werden.
  • In dem RC-IGBT werden die Störstellen 15, wie oben beschrieben, nahe der Grenzfläche des n--Driftgebiets 1 und des p-Basisgebiets 2 durch die Heliumbestrahlung 32 gebildet (siehe 1). Deshalb ist, wenn die Heliumbestrahlung 32 von der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 her durchgeführt wird, die Dicke t1 des Fotolack-Films 31' relativ dünn. Deshalb kann ein Material des Fotolack-Films 31 ein Positiv- oder ein Negativ-Fotolack sein. Ferner ist ein minimales Bearbeitungsmaß einer Breite w2 der Öffnung 31d des Fotolack-Films 31 gleich der Dicke t1 des Fotolack-Films 31'. Da die Dicke t1 des Fotolack-Films 31' relativ dünn ist, nimmt das minimale Bearbeitungsmaß der Breite w2 der Öffnung 31d des Fotolack-Films 31 ab, wodurch eine Verkleinerung der Größe des Halbleiter-Chips möglich ist. Danach wird der Fotolack-Film 31 durch den Veraschungsprozess entfernt (Schritt S7), wodurch eine Reihe von Prozessen zur Durchführung der Heliumbestrahlung 32 abgeschlossen wird.
  • Auch wenn der Fotolack-Film 33 als Maske verwendet wird und die Heliumbestrahlung 34 bezüglich des FWD-Gebiets 22 von der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 her durchgeführt wird (siehe 2), ist die beschriebene Reihe von Prozessen zum Durchführen der Heliumbestrahlung 32 von der vorderseitigen Oberfläche 10a des Halbleiter-Wafers 10 her (siehe 3 bis 5) anwendbar. In diesem Fall wird, wenn die Heliumbestrahlung 34 bezüglich des FWD-Gebiets 22 von der rückseitigen Oberfläche 10b des Halbleiter-Wafers 10 her durchgeführt wird, die Dicke t2 des Fotolack-Films 33 relativ dünn und wird deshalb ein Negativ-Fotolack als ein Material des Fotolack-Films 33 verwendet.
  • Gemäß der Ausführungsform ermöglicht die Verwendung der Abdecklack-Maske bei der lonenimplantation mit einer hohen Beschleunigungsenergie, wie oben beschrieben, dass das minimale Bearbeitungsmaß der Maskenöffnung gegenüber dem Fall der Verwendung einer Hartmaske klein ist, und kann die Ausrichtgenauigkeit bezüglich des Halbleiter-Wafers gesteigert werden. Insbesondere gegenüber ungefähr 300 µm, dem minimalen Bearbeitungsmaß der Öffnung der Hartmaske, ist das minimale Bearbeitungsmaß der Öffnung der Abdecklack-Maske ungefähr gleich der Dicke der Abdecklack-Maske und beträgt es höchstens ungefähr 220 µm. Ferner beträgt die Ausrichtgenauigkeit des Halbleiter-Wafers und der Hartmaske ungefähr ±50 µm, wohingegen die Ausrichtgenauigkeit des Halbleiter-Wafers und der Abdecklack-Maske ungefähr ±1,5 µm beträgt. Infolgedessen kann ein vorbestimmter Fremdstoff mit einer guten Positioniergenauigkeit in einem vorbestimmten Gebiet implantiert werden. Ferner kann der Sicherheitsfaktor zur Zeit des Entwurfs der Vorrichtung verringert werden, wodurch die Chip-Größe verkleinert werden kann. Infolgedessen nimmt die Anzahl von Chips, welche aus einem Halbleiter-Wafer geschnitten werden können, zu, was ermöglicht, den Produktpreis zu senken und die Kosten zu senken.
  • Gemäß der Ausführungsform kann ferner das minimale Bearbeitungsmaß der Öffnung der Abdecklack-Maske verringert werden, wodurch bei der Fertigung des RC-IGBT mit dem Aufbau, bei welchem der IGBT und die FWD in einen einzigen Halbleiter-Chip integriert und eingebaut sind, die Freiheitsgrade bei der Anordnung des IGBT-Gebiets und des FWD-Gebiets zunehmen. Zum Beispiel arbeiten der IGBT und die FWD in dem RC-IGBT abwechselnd. Deshalb gibt es in einem einzigen Halbleiter-Chip nebeneinander ein Gebiet, in welchem wegen eines im EIN-Zustand befindlichen Elements Wärme erzeugt wird, und ein wegen eines im AUS-Zustand befindlichen Elements auf einer relativ niedrigen Temperatur befindliches Gebiet, wodurch das Gebiet auf der niedrigeren Temperatur als Kühler fungiert. Deshalb können durch Vermehren der Freiheitsgrade bei der Anordnung des IGBT-Gebiets und des FWD-Gebiets das IGBT-Gebiet einer kleinen rechnerischen Fläche und das FWD-Gebiet abwechselnd angeordnet werden, was ermöglicht, die Wärmeerzeugung des Halbleiter-Chips selbst weiter zu unterdrücken.
  • Gemäß der Ausführungsform wird ferner, bevor der Randteil des Fotolack-Films durch eine Chemikalie aufgelöst wird (Randseitenbearbeitung des Halbleiter-Wafers), der Fotolack-Film trockengebrannt, wodurch auch bei einer dicken Dicke des Fotolack-Films die Form der Randseite des Fotolack-Films nicht zusammenbricht, was ermöglicht, die Randseitenbearbeitung des Halbleiter-Wafers durchzuführen. Deshalb können eine Erzeugung von Partikeln sowie eine Verunreinigung des Transportgreifers, der Aufnahmerille der Wafer-Kassette und des Tischs der Herstellungsvorrichtung usw. verhindert werden. Gemäß der Ausführungsform wird ferner die Umdrehungsgeschwindigkeit des Halbleiter-Wafers während der Randseitenbearbeitung des Halbleiter-Wafers kleiner als oder gleich der Umdrehungsgeschwindigkeit des Halbleiter-Wafers während der Fotolack-Aufbringung eingestellt, wodurch die während der Fotolack-Aufbringung festgelegte Dicke des Fotolack-Films auch nach der Randseitenbearbeitung des Halbleiter-Wafers aufrechterhalten werden kann.
  • Ferner werden gemäß der Ausführungsform keine UV-Härtung und kein Nachbrennen zwischen der Entwicklung des Fotolack-Films und der Heliumbestrahlung durchgeführt, wodurch der Randteil des Musters des Fotolack-Films sich nicht verändert. Deshalb kann die Heliumbestrahlung nur in einem vorbestimmten Teil (d.h. in dem FWD-Gebiet bei Fertigung des RC-IGBT) des Halbleiter-Wafers mit einer guten Positioniergenauigkeit durchgeführt werden. Gemäß der Ausführungsform wird ferner bei der Fertigung des RC-IGBT Helium nur in dem FWD-Gebiet eingebaut, und deshalb braucht die Dosismenge der Heliumbestrahlung nicht unterdrückt zu werden und kann die verlustsenkende Wirkung gesteigert werden. Gemäß der Ausführungsform wird ferner bei der Fertigung des RC-IGBT kein Helium in dem IGBT-Gebiet eingebaut, und deshalb können Leckstrom-Anstiege in dem IGBT-Gebiet verhindert werden.
  • Bei der vorliegenden Erfindung sind, ohne Beschränkung auf die Ausführungsform, verschiedene vom Geist der vorliegenden Erfindung nicht abweichende Abwandlungen möglich. Zum Beispiel ist bei der beschriebenen Ausführungsform, während ohne Beschränkung darauf ein Fall, in welchem mit Helium bestrahlt wird, als Beispiel beschrieben wird, wenn eine lonenimplantation eines vorbestimmten Fremdstoffs mit einer hohen Beschleunigungsenergie (z.B. einer Reichweite größer als oder gleich 8 µm), welche zum Beispiel größer als oder gleich 1,5 MeV ist, durchgeführt wird oder wenn die Dicke des als Abdecklack-Maske (Abschirmfilm) verwendeten Fotolack-Films zum Beispiel größer als oder gleich ungefähr 30 µm ist, die vorliegende Erfindung anwendbar. Bei der beschriebenen Ausführungsform ist die vorliegende Erfindung, während ohne Beschränkung darauf ein RC-IGBT als Beispiel beschrieben wird, ferner auf Vorrichtungen verschiedener Strukturen, an welchen eine Heliumbestrahlung mit einer hohen Beschleunigungsenergie oder eine Ionenimplantation eines Fremdstoffs unter den obigen Bedingungen durchgeführt wird, anwendbar. Ferner werden Maße, Störstellendichten usw. von Gebieten entsprechend den erforderlichen Vorgaben verschiedenartig eingestellt. Bei vertauschten Leitfähigkeitstypen (n-Typ, p-Typ) wird die vorliegende Erfindung entsprechend realisiert.
  • INDUSTRIELLE ANWENDUNGSMÖGLICHKEITEN
  • Wie beschrieben, ist das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung für Halbleitervorrichtungen, für welche eine lonenimplantation mit einer hohen Beschleunigungsenergie durchgeführt werden muss, verwendbar.
  • BEZUGSZEICHENLISTE
    • 1
    n--Driftgebiet
    2
    p-Basisgebiet
    3
    n+-Emittergebiet
    4
    p+-Kontaktgebiet
    5
    n-Anreicherungsschicht
    6
    Graben
    7
    Gate-Isolierfilm
    8
    Gate-Elektrode
    9
    Zwischenschicht-Isolierfilm
    10
    Halbleiter-Wafer
    10a
    vorderseitige Oberfläche des Halbleiter-Wafers
    10b
    rückseitige Oberfläche des Halbleiter-Wafers
    10c
    Randteil des Halbleiter-Wafers
    10d
    Umfangsteil des Halbleiter-Wafers
    11
    Vorderseitenelektrode
    12
    n-Feldstoppschicht
    13
    p+-Kollektorgebiet
    14
    n+-Kathodengebiet
    15
    Störstelle
    21
    IGBT-Gebiet
    22
    FWD-Gebiet
    31,33
    Fotolack-Film
    31a
    aufgelöster Teil des Randteils des Fotolack-Films
    31b
    Randseite des Fotolack-Films, während des Auflösens des Randteils des Fotolack-Films neu freigelegt
    31c
    Randseite des Fotolack-Films im Muster
    31d
    Öffnung des Fotolack-Films
    32, 34
    Heliumbestrahlung
    40
    Beschichtungsanlage
    41
    rotierender Tragsockel
    41a
    Drehachse des rotierenden Tragsockels
    42
    Napf der Beschichtungsanlage
    43
    Düse, welche die Chemikalie ausstößt
    44
    Chemikalie
    45
    nähere Umgebung des Randteils des Fotolack-Films
    46
    Heizeinrichtung
    46a
    Aufspannfläche der Heizeinrichtung
    47
    Halteteil der Aufspannfläche der Heizeinrichtung
    t1, t1', t2
    Dicke des Fotolack-Films
    w1
    Breite des Umfangsteils des Halbleiter-Wafers, Breite des aufgelösten Teils des Randteils des Fotolack-Films
    w2
    Breite der Öffnung des Fotolack-Films

Claims (14)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, enthaltend: einen ersten Prozess des Aufbringens eines Fotolacks auf eine erste Hauptoberfläche (10a) eines Halbleiter-Wafers (10) und Bildens eines Fotolack-Films (31); einen zweiten Prozess des Öffnens einer vorbestimmten Stelle des Fotolack-Films (31) und Bildens einer Abdecklack-Maske; und einen dritten Prozess des Verwendens der Abdecklack-Maske als Maske und Durchführens einer lonenimplantation eines Fremdstoffs mit einer solchen Beschleunigungsenergie, dass eine Reichweite mindestens 8 µm ab der ersten Hauptoberfläche (10a) des Halbleiter-Wafers (10) beträgt, wobei in dem ersten Prozess der Fotolack-Film (31) mit einer vorbestimmten Dicke entlang der gesamten ersten Hauptoberfläche (10a) des Halbleiter-Wafers (10) gebildet wird, das Verfahren ferner enthält: einen Trocknungsprozess des Trocknens des Fotolack-Films (31) durch eine Wärmebehandlung nach dem ersten Prozess und vor dem zweiten Prozess; und einen Entfernungsprozess des Auflösens und Entfernens eines Teils mit einer vorbestimmten Breite von einem Randteil des Fotolack-Films (31) durch eine Chemikalie, wobei der Teil über einen gesamten Umfang des Randteils des Fotolack-Films (31) aufgelöst und entfernt wird, nach dem Trocknen des Fotolack-Films (31), wobei in dem Entfernungsprozess die Chemikalie auf den Randteil des Fotolack-Films (31) getröpfelt wird, während der Halbleiter-Wafer (10) mit einer Umdrehungsgeschwindigkeit, welche kleiner als die vorbestimmte oder gleich der vorbestimmten Umdrehungsgeschwindigkeit ist, um die Mittelachse rotiert, und die Chemikalie über den gesamten Umfang des Randteils des Fotolack-Films (31) aufgebracht wird, und im dritten Prozess eine Dicke des Fotolack-Films (31) größer als oder gleich 33 µm ist.
  2. Verfahren nach Anspruch 1, wobei in dem ersten Prozess der Fotolack-Film (31) mit der vorbestimmten Dicke gebildet wird, indem der Fotolack durch Rotierenlassen des Halbleiter-Wafers (10) um eine Mittelachse mit einer vorbestimmten Umdrehungsgeschwindigkeit, wobei die Mittelachse orthogonal zu der ersten Hauptoberfläche (10a) des Halbleiter-Wafers (10) ist, auf der gesamten ersten Hauptoberfläche (10a) des Halbleiter-Wafers (10) verteilt wird, und in dem Entfernungsprozess die Chemikalie auf den Randteil des Fotolack-Films (31) getröpfelt wird, während der Halbleiter-Wafer (10) mit einer Umdrehungsgeschwindigkeit, welche kleiner als die vorbestimmte oder gleich der vorbestimmten Umdrehungsgeschwindigkeit ist, um die Mittelachse rotiert, und die Chemikalie über den gesamten Umfang des Randteils des Fotolack-Films (31) aufgebracht wird.
  3. Verfahren nach Anspruch 2, wobei die Umdrehungsgeschwindigkeit die halbe vorbestimmte Umdrehungsgeschwindigkeit ist.
  4. Verfahren nach Anspruch 1, wobei die Beschleunigungsenergie der lonenimplantation größer als oder gleich 3,0 MeV ist.
  5. Verfahren nach Anspruch 1, wobei der Fremdstoff Helium ist.
  6. Verfahren nach Anspruch 5, wobei eine Dosismenge der lonenimplantation kleiner als oder gleich 1×1015/cm2 ist, die Beschleunigungsenergie der lonenimplantation kleiner als oder gleich 5 MeV ist und der dritte Prozess ohne einen dazwischengeschalteten Prozess nach dem zweiten Prozess durchgeführt wird.
  7. Verfahren nach Anspruch 6, wobei der zweite Prozess enthält: einen Belichtungsprozess des Übertragens eines vorbestimmten Maskenmusters auf den Fotolack-Film (31) und einen Entwicklungsprozess des selektiven Auflösens des Fotolack-Films (31) auf der Grundlage des Maskenmusters und Öffnens der vorbestimmten Stelle des Fotolack-Films (31), und wobei der dritte Prozess ohne einen dazwischengeschalteten Prozess nach dem Entwicklungsprozess durchgeführt wird.
  8. Verfahren nach Anspruch 1, wobei der verwendete Fotolack ein chemisch verstärkter Fotolack ist, der ein lichtempfindliches Material aus einem Gemisch aus einem Harz, einem Säurebildner und einem Lösemittel ist und stärker auf Licht reagiert als ein gewöhnlicher Fotolack.
  9. Verfahren nach Anspruch 1, wobei der verwendete Fotolack ein Positiv-Fotolack ist.
  10. Verfahren nach Anspruch 1, wobei der verwendete Fotolack ein Negativ-Fotolack ist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, ferner enthaltend einen Elementbildungsprozess des Bildens eines ersten Halbleiterelements in einem ersten Gebiet des Halbleiter-Wafers (10) und Bildens eines zweiten Halbleiterelements in einem zweiten Gebiet des Halbleiter-Wafers (10), wobei die vorbestimmte Stelle des Fotolack-Films (31) eine Stelle ist, welche einem Bildungsgebiet des zweiten Gebiets entspricht.
  12. Verfahren nach Anspruch 11, wobei das erste Halbleiterelement ein Bipolartransistor mit isolierter Gate-Elektrode ist, das zweite Halbleiterelement eine Diode ist, in dem Elementbildungsprozess in einer Oberflächenschicht der ersten Hauptoberfläche (10a) des Halbleiter-Wafers (10) von einem ersten Leitfähigkeitstyp ein Halbleitergebiet vom zweiten Leitfähigkeitstyp, welches ein Basisgebiet des Bipolartransistors mit isolierter Gate-Elektrode und ein Anodengebiet der Diode darstellt, gebildet wird und in dem dritten Prozess der Fremdstoff nahe einer Grenzfläche des Halbleiter-Wafers (10) zu dem Halbleitergebiet vom zweiten Leitfähigkeitstyp von der ersten Hauptoberfläche (10a) des Halbleiter-Wafers (10) her implantiert wird.
  13. Verfahren nach Anspruch 12, wobei der Elementbildungsprozess einen Zwischenschichtisolierfilm-Bildungsprozess des Bildens eines Zwischenschichtisolierfilms auf der ersten Hauptoberfläche (10a) des Halbleiter-Wafers (10) enthält und der dritte Prozess vor dem Zwischenschichtisolierfilm-Bildungsprozess durchgeführt wird.
  14. Verfahren nach Anspruch 11, wobei das erste Halbleiterelement ein Bipolartransistor mit isolierter Gate-Elektrode ist, das zweite Halbleiterelement eine Diode ist, der Elementbildungsprozess das Bilden eines Halbleitergebiets vom zweiten Leitfähigkeitstyp, welches ein Basisgebiet des Bipolartransistors mit isolierter Gate-Elektrode und ein Anodengebiet der Diode darstellt, in einer Oberflächenschicht einer zweiten Hauptoberfläche (10b) des Halbleiter-Wafers (10) von einem ersten Leitfähigkeitstyp enthält und der dritte Prozess das Implantieren des Fremdstoffs nahe einer Grenzfläche des Halbleiter-Wafers (10) zu dem Halbleitergebiet vom zweiten Leitfähigkeitstyp enthält, wobei der Fremdstoff von der ersten Hauptoberfläche (10a) des Halbleiter-Wafers (10) her implantiert wird.
DE112017002352.1T 2016-12-08 2017-11-08 Verfahren zum herstellen einer halbleitervorrichtung Active DE112017002352B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-238914 2016-12-08
JP2016238914 2016-12-08
PCT/JP2017/040334 WO2018105299A1 (ja) 2016-12-08 2017-11-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112017002352T5 DE112017002352T5 (de) 2019-01-24
DE112017002352B4 true DE112017002352B4 (de) 2023-12-14

Family

ID=62491188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017002352.1T Active DE112017002352B4 (de) 2016-12-08 2017-11-08 Verfahren zum herstellen einer halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10629441B2 (de)
JP (1) JP6766885B2 (de)
CN (1) CN109219870B (de)
DE (1) DE112017002352B4 (de)
WO (1) WO2018105299A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051973A1 (ja) 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
US10867798B2 (en) * 2016-12-08 2020-12-15 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
CN111095569B (zh) 2018-03-19 2023-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN111247628B (zh) * 2018-05-10 2024-04-30 富士电机株式会社 半导体装置的制造方法
WO2020080295A1 (ja) 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法
WO2020138218A1 (ja) 2018-12-28 2020-07-02 富士電機株式会社 半導体装置および製造方法
WO2020149354A1 (ja) 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7201093B2 (ja) * 2019-09-05 2023-01-10 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
JP7484224B2 (ja) 2020-03-02 2024-05-16 富士電機株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100270585A1 (en) 2007-11-14 2010-10-28 Abb Technology Ag Method for manufacturing a reverse-conducting insulated gate bipolar transistor
JP2011238872A (ja) 2010-05-13 2011-11-24 Toyota Central R&D Labs Inc 半導体装置
US20150162198A1 (en) 2013-06-10 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a double deep well and method of manufacturing same
WO2016051953A1 (ja) 2014-09-29 2016-04-07 トヨタ自動車株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2902548B2 (ja) * 1992-09-30 1999-06-07 ホーヤ株式会社 処理液供給方法及びその装置並びに不要膜除去方法並びに位相シフトマスクブランク製造方法
JPH08195337A (ja) * 1995-01-13 1996-07-30 Fuji Photo Film Co Ltd レジスト洗浄除去用溶剤
JP4653273B2 (ja) * 1999-11-05 2011-03-16 富士電機システムズ株式会社 半導体装置、および、その製造方法
JP4403366B2 (ja) * 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2008103660A (ja) * 2006-09-19 2008-05-01 Hitachi Chemical Dupont Microsystems Ltd 樹脂膜形成方法、レリーフパターンの製造方法及び電子部品
JP2008192737A (ja) 2007-02-02 2008-08-21 Denso Corp 半導体装置
CN101657761B (zh) * 2007-05-16 2012-07-04 株式会社德山 光刻胶显影液
JP2010093049A (ja) * 2008-10-08 2010-04-22 Nec Electronics Corp ウェハの処理方法およびウェハの処理装置
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
JP6263966B2 (ja) 2012-12-12 2018-01-24 富士電機株式会社 半導体装置
US9627517B2 (en) * 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
JP6119593B2 (ja) 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP2015170617A (ja) * 2014-03-04 2015-09-28 東京エレクトロン株式会社 液処理装置
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
CN105874607B (zh) * 2014-07-17 2019-07-12 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6809843B2 (ja) * 2015-08-20 2021-01-06 国立大学法人大阪大学 パターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100270585A1 (en) 2007-11-14 2010-10-28 Abb Technology Ag Method for manufacturing a reverse-conducting insulated gate bipolar transistor
JP2011238872A (ja) 2010-05-13 2011-11-24 Toyota Central R&D Labs Inc 半導体装置
US20150162198A1 (en) 2013-06-10 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a double deep well and method of manufacturing same
WO2016051953A1 (ja) 2014-09-29 2016-04-07 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
WO2018105299A1 (ja) 2018-06-14
US10629441B2 (en) 2020-04-21
JP6766885B2 (ja) 2020-10-14
JPWO2018105299A1 (ja) 2019-04-04
CN109219870B (zh) 2021-09-10
US20190139772A1 (en) 2019-05-09
DE112017002352T5 (de) 2019-01-24
CN109219870A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
DE112017002352B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
CN108630532B (zh) 半导体装置的制造方法
DE102011101457B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere eines IGBTs
DE112014001208B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013022484B3 (de) Metalloxidhalbleitereinrichtungen
DE102006056598B4 (de) Verfahren zur Herstellung eines Transistorbauelements für eine integrierte Schaltung
EP1307923B1 (de) Hochvolt-diode und verfahren zu deren herstellung
DE10161058A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102016119111A1 (de) Verfahren zum herstellen von halbleiterwafern und verfahren zum herstellen einer halbleitervorrichtung
DE2103468B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
JP6958732B2 (ja) 半導体装置の製造方法
DE10160960A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
US4341571A (en) Method of making planar devices by direct implantation into substrate using photoresist mask
US10867798B2 (en) Method of manufacturing semiconductor device
DE3742638A1 (de) Gto-thyristor
DE102019204457B4 (de) Substratbearbeitungsverfahren
JP2021141117A (ja) 半導体装置の製造方法
DE10302632B4 (de) Verfahren zum Erzeugen eines definierten Dotierungsgebietes in einem Halbleitermaterial
DE102022107595A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
JPH02250315A (ja) 半導体装置の製造方法
DE102011004863A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DD247995A1 (de) Verfahren zur ionenimplantation mit isolatorschichten bedeckter halbleiterscheiben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0021266000

R130 Divisional application to

Ref document number: 112017008437

Country of ref document: DE