JP2021141117A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2021141117A
JP2021141117A JP2020035171A JP2020035171A JP2021141117A JP 2021141117 A JP2021141117 A JP 2021141117A JP 2020035171 A JP2020035171 A JP 2020035171A JP 2020035171 A JP2020035171 A JP 2020035171A JP 2021141117 A JP2021141117 A JP 2021141117A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
photoresist film
region
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020035171A
Other languages
English (en)
Other versions
JP7484224B2 (ja
Inventor
奈緒子 兒玉
Naoko Kodama
奈緒子 兒玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020035171A priority Critical patent/JP7484224B2/ja
Priority to US17/161,908 priority patent/US11621158B2/en
Publication of JP2021141117A publication Critical patent/JP2021141117A/ja
Application granted granted Critical
Publication of JP7484224B2 publication Critical patent/JP7484224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】フォトレジスト膜のクラックを抑制することができる半導体装置および半導体装置の製造方法を提供すること。【解決手段】半導体ウエハ１０のおもて面１０ａに２０μｍ以上の厚さｔ１の厚いフォトレジスト膜３１を形成する。次に、露光・現像により、フォトレジスト膜３１を所定パターンの開口部３１ａを形成する。次に、半導体ウエハ１０を水で洗浄（水洗）する。次に、現像後の水洗でフォトレジスト膜３１の開口部３１ａに溜まった水を、半導体ウエハ１０を高速回転させることで生じた遠心力によって飛ばすことで、半導体ウエハ１０を乾燥させる。このとき、半導体ウエハ１０の回転数は、フォトレジスト膜３１の厚さｔ１に応じて記載される上限値以下に設定する。次に、フォトレジスト膜３１をマスクとして、半導体ウエハ１０のおもて面１０ａから１５μｍ以上の飛程となるヘリウム照射３２を行うことでＨｅ欠陥１５を形成する。【選択図】図２

Description

この発明は、半導体装置の製造方法に関する。
従来、高加速エネルギーで飛程の深いイオン注入により半導体基板にキャリアライフタイムキラーとなる不純物欠陥を導入することで特性向上および特性改善を図ったパワーデバイスが開発されている。
例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）と当該ＩＧＢＴに逆並列に接続されたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：還流ダイオード）とを同一半導体チップに内蔵した逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）では、ｎ-型ドリフト領域にヘリウム（Ｈｅ）を照射してキャリアライフタイムキラーとなるＨｅ欠陥を形成している。
図９，１０は、従来の半導体装置の構造を示す断面図である。図９に示す従来の半導体装置１００ａは、ｎ-型ドリフト領域１０１とｐ型ベース領域１０２との界面付近において、ｎ-型ドリフト領域１０１の内部にヘリウム照射によりＨｅ欠陥１１３が形成されたＲＣ−ＩＧＢＴである。Ｈｅ欠陥１１３は、ＦＷＤ領域１１２だけでなく、ＩＧＢＴ領域１１１にも形成される。ＩＧＢＴ領域１１１は、ＩＧＢＴが配置された領域である。ＦＷＤ領域１１２は、ＦＷＤが配置された領域である。
また、図１０に示すように、ＦＷＤ領域１１２に導入するキャリアライフタイムキラーを形成するためのヘリウム照射のドーズ量を高くしてＦＷＤ領域１１２の特性を改善するにあたって、ＩＧＢＴ領域１１１の特性（漏れ電流特性やオン抵抗特性）を悪化させないように、ＦＷＤ領域１１２のみにキャリアライフタイムキラーとなるＨｅ欠陥１１４を形成したＲＣ−ＩＧＢＴ１００ｂが提案されている（例えば、下記特許文献１，２参照。）。
図１１，１２は、それぞれフォトレジスト膜およびハードマスクをマスクとして用いたイオン注入工程の状態を模式的に示す断面図である。ＲＣ−ＩＧＢＴの作製（製造）では、ｎ+型エミッタ領域１０３やｐ+型コンタクト領域１０４のような拡散領域を選択的に形成するために、各領域に対応する部分が開口したフォトレジスト膜１２１をマスク（遮蔽膜）として半導体ウエハ１１０に不純物をイオン注入１２２する（図１１）。
このとき、イオン注入１２２される不純物の飛程に対応した厚さｔ１０１のフォトレジスト膜１２１を遮蔽膜として用いる。フォトレジスト膜１２１は、イオン注入１２２の後に有機溶剤処理または灰化処理（アッシング）により除去される。不純物を注入１３２する深さ（飛程）が深く、フォトレジスト膜では遮蔽膜としての機能をなさない場合、メタルマスクやシリコン（Ｓｉ）マスク等のハードマスク１３１を遮蔽膜として用いる場合もある（図１２）。
ハードマスク１３１を遮蔽膜として用いて不純物のイオン注入（またはヘリウム照射）１３２を行う場合、半導体ウエハ１１０に予め形成した位置合わせ用マークを基準として、主面同士が互いに対向するように配置された半導体ウエハ１１０とハードマスク１３１との位置合わせを行う。そして、半導体ウエハ１１０の主面がハードマスク１３１の主面に接触しないように、半導体ウエハ１１０にハードマスク１３１を固定する。
半導体ウエハ１１０にハードマスク１３１を固定するための手段は、半導体ウエハ１１０をイオン注入装置（または照射装置：不図示）へ搬送する際に、半導体ウエハ１１０とハードマスク１３１との位置ずれが生じなければよく、種々使用可能である。例えば、半導体ウエハ１１０にハードマスク１３１を、クリップ（不図示）を用いて固定してもよいし、ネジ（不図示）を用いて固定してもよい。
そして、ハードマスク１３１に固定された半導体ウエハ１１０に、ハードマスク１３１側から高加速エネルギーで不純物のイオン注入（またはヘリウム照射）１３２を行う。これによって、半導体ウエハ１１０の、ハードマスク１３１の開口部１３１ａに露出された所定領域にのみ、イオン注入（またはヘリウム照射）１３２した所定のイオン種（またはＨｅ欠陥）が導入される。
また、遮蔽膜として用いる厚さの厚いフォトレジスト膜を形成する方法が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、フォトレジスト膜の形成時の各工程での半導体ウエハの回転数を規定して、所望のフォトレジスト膜の膜厚を確保することで、当該フォトレジスト膜を遮蔽膜として用いて所定領域に位置精度よく所定不純物を注入している。
また、脂環式炭化水素基を主鎖から遠ざけることにより、フォトレジスト膜の、脂環式炭化水素基に起因する剛直性を緩和して、フォトレジスト膜に現像時に生じる歪みを低減する方法が提案されている（例えば、下記特許文献３参照。）。下記特許文献３では、厚さの厚いフォトレジスト膜に現像中に生じる歪みを低減して、フォトレジスト膜にクラックが生じることを防止している。
特開２０１５−１１８９９１号公報 国際公開第２０１８／１０５２９９号 特開２００６−０９１８９８号公報
しかしながら、半導体ウエハ１１０とハードマスク１３１（図１２参照）との位置合わせ精度は±５０μｍ程度であり、フォトリソグラフィにより形成されるフォトレジスト膜１２１（図１１，１３参照）のアライメント精度（±１．５μｍ程度）と比較して精度に劣る。このため、設計マージンを大きく取る必要があり、チップサイズの増大につながる。そして、チップサイズが大きくなることで、１枚の半導体ウエハから切り出し可能なチップ枚数が減少し、コストが増大するという問題が生じる。
一方、フォトレジスト膜１２１を遮蔽膜とした場合、上述したようにイオン注入１２２する不純物の飛程に対応した厚さｔ１０１でフォトレジスト膜１２１を形成する必要がある。図１３には、フォトレジスト膜１２１をハッチングで示す。例えば、イオン注入１２２する不純物の飛程がフォトレジスト膜１２１中で半導体ウエハ１１０中の倍になるとすると、半導体ウエハ１１０への不純物のイオン注入１２２の深さが０．５μｍである場合に、フォトレジスト膜１２１に必要な厚さｔ１０１は１．０μｍである。
したがって、ヘリウム照射やプロトン（Ｈ+）照射のように半導体ウエハ１１０への不純物のイオン注入１２２の深さが例えば５０μｍと深くなる場合、フォトレジスト膜１２１に必要な厚さｔ１０１は１００μｍ以上となる。このように遮蔽膜として用いるフォトレジスト膜１２１の厚さｔ１０１を例えば２０μｍ以上に厚くする場合、次の問題が生じる。図１３は、従来の半導体装置の製造途中の状態を半導体ウエハのおもて面側から見た状態を示す平面図である。
フォトレジスト膜１２１の厚さが厚く、フォトレジスト膜１２１に現像するマスクパターンの開口パターンが大きいと、開口面積（平面的な面積）が例えば１ｍｍ2以上程度と広く、かつ深さｄ１０１が深い開口部１２１ａがフォトレジスト膜１２１に形成される（図１１，１３参照）。フォトレジスト膜１２１の開口部１２１ａの開口面積が広くなるほど、現像後の水洗でフォトレジスト膜１２１の開口部１２１ａ内に溜まる水（不図示）の体積も大きくなる。
一般なスピナー（半導体ウエハ１１０を固定する回転支持台）を備えた現像機（ディベロッパー）や乾燥機を用いる場合、半導体ウエハ１１０の水洗後に、半導体ウエハ１１０を当該半導体ウエハ１１０の主面と直交する中心軸周りに所定回転数で高速回転させて、遠心力を利用して半導体ウエハ１１０の表面の水を飛ばすことで、半導体ウエハ１１０を乾燥させる。半導体ウエハ１１０の外周部では、遠心力が特に強くなり、フォトレジスト膜１２１の開口部１２１ａ内に残存する水が当該開口部１２１ａの側壁に衝突する力も大きくなる。
半導体ウエハ１１０の外周部付近でフォトレジスト膜１２１の開口部１２１ａの側壁に衝突する水の物理的な力が大きくなると、フォトレジスト膜１２１の端部近くの閉じた平面形状の開口部１２１ａから、フォトレジスト膜１２１にクラック（亀裂やひび割れ）１２１ｂが発生する。このクラック１２１ｂは、例えば、フォトレジスト膜１２１の、閉じた略矩形状の平面形状の開口部１２１ａのコーナー部から当該開口部１２１ａの側壁に対して略４５度となる斜め方向に、フォトレジスト膜１２１の端部に向かって生じる。
フォトレジスト膜１２１にクラック１２１ｂが発生すると、フォトレジスト膜１２１の遮蔽能力が低下してしまう。このため、例えばＲＣ−ＩＧＢＴ（図１０参照）を作製するにあたって、フォトレジスト膜１２１をマスク（遮蔽膜）として半導体ウエハ１１０に不純物をイオン注入１２２する際に、所定の領域以外の箇所（開口部１２１ａに露出された部分以外の箇所）に高いドーズ量でキャリアライフタイムキラーとなる欠陥が導入され、ＩＧＢＴ領域の特性（低オン抵抗Ｖｏｎおよび低漏れ電流）が悪化する。
この発明は、上述した従来技術による問題点を解消するため、フォトレジスト膜のクラックを抑制することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体ウエハの第１主面にフォトレジスト膜を形成する形成工程を行う。次に、前記フォトレジスト膜の所定箇所に開口部のパターンを形成する現像工程を行う。次に、半導体ウエハを水で洗浄する洗浄工程を行う。次に、前記洗浄工程で前記フォトレジスト膜の開口部に溜まった水を、前記半導体ウエハを当該半導体ウエハの第１主面と直交する中心軸周りに所定回転数で回転させることで生じさせた遠心力によって飛ばすことで、前記半導体ウエハを乾燥させる乾燥工程を行う。次に、前記フォトレジスト膜をマスクとして、前記半導体ウエハの第１主面から所定の加速エネルギーで所定の不純物をイオン注入する注入工程を行う。前記乾燥工程では、前記半導体ウエハの回転数を、前記フォトレジスト膜の厚さに応じて決まる上限値以下に設定する。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記乾燥工程では、前記半導体ウエハの回転数を前記上限値以下に設定することで、前記半導体ウエハの外周部付近の前記遠心力を１．２Ｎ以下とすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体ウエハの回転数の前記上限値をｙ1とし、前記半導体ウエハの半径をｘ1としたときに、ｙ1＝−１０ｘ1＋３６５０を満たすことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記乾燥工程では、前記半導体ウエハの回転数を、前記フォトレジスト膜の開口部の容積に応じて決まる前記上限値以下に設定することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体ウエハの回転数の前記上限値をｙ3とし、前記フォトレジスト膜の開口部の容積をｘ2としたときに、ｙ3＝−１６４７５ｘ2＋５６４０．２を満たすことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記乾燥工程では、前記半導体ウエハを１回だけ回転させて乾燥させることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記乾燥工程では、前記半導体ウエハを異なる回転数で２回続けて回転させて乾燥させる。２回目に前記半導体ウエハを回転させる際の回転数を、１回目に前記半導体ウエハを回転させる際の回転数よりも多く設定することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記形成工程では、前記フォトレジスト膜の厚さを２０μｍ以上にすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記現像工程では、前記フォトレジスト膜に、矩形状の平面形状で開口面積が１ｍｍ2以上となる開口部を形成することを特徴とする。
本発明にかかる半導体装置の製造方法によれば、水洗工程でフォトレジスト膜の開口部内に残った水が遠心力を受けて当該開口部の側壁に衝突する力を低くすることができるため、フォトレジスト膜のクラックを抑制することができるという効果を奏する。
実施の形態１にかかる半導体装置の製造途中の状態を半導体ウエハのおもて面側から見た状態を示す平面図である。 図１の一部を拡大して示す断面図である。 実施の形態１にかかる半導体装置の製造方法の一部の工程の概要を示すフローチャートである。 フォトレジスト膜の厚さと半導体ウエハの乾燥時の回転数との関係を示す図表である。 半導体ウエハの半径と半導体ウエハの乾燥時の回転数との関係を示す特性図である。 フォトレジスト膜の開口部の容積と半導体ウエハの乾燥時の回転数との関係を示す特性図である。 実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。 従来の半導体装置の構造を示す断面図である。 従来の半導体装置の構造を示す断面図である。 フォトレジスト膜をマスクとして用いたイオン注入工程の状態を模式的に示す断面図である。 ハードマスクをマスクとして用いたイオン注入工程の状態を模式的に示す断面図である。 従来の半導体装置の製造途中の状態を半導体ウエハのおもて面側から見た状態を示す平面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
（実施の形態１）
実施の形態１にかかる半導体装置の製造方法について、実施の形態１にかかる半導体装置として、ＦＷＤ領域にヘリウム（Ｈｅ）照射によりヘリウムの欠陥を導入した耐圧１２００ＶクラスのＲＣ−ＩＧＢＴを作製（製造）する場合を例に説明する。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。図１は、実施の形態１にかかる半導体装置の製造途中の状態を半導体ウエハのおもて面側から見た状態を示す平面図である。図１には、フォトレジスト膜３１をハッチングで示す。
図１において、フォトレジスト膜３１で覆われた略矩形状の平面形状の複数の領域は、それぞれ、半導体ウエハ１０のダイシング（切断）により個々の半導体チップとなる領域（以下、チップ領域とする）１０ｃである。チップ領域１０ｃは、例えばマトリクス状に配置される。各チップ領域１０ｃを覆うフォトレジスト膜３１に、それぞれ複数（図１では３つ）の開口部３１ａが形成されている。フォトレジスト膜３１の各開口部３１ａには、それぞれ異なるＦＷＤ領域２２が露出される。
半導体ウエハ１０には、チップ領域１０ｃの周囲を囲む格子状にダイシングライン３１ｂが設けられている。図１には、半導体ウエハ１０のダイシングライン３１ｂが露出されている状態を図示しているが、半導体ウエハ１０のダイシングライン３１ｂがフォトレジスト膜３１で覆われていてもよい。図２は、図１の一部を拡大して示す断面図である。図２には、１つのチップ領域１０ｃの、ＩＧＢＴ領域２１とＦＷＤ領域２２との境界付近を示すが、すべてのチップ領域１０ｃは同様の構成となっている。
図１，２に示すＲＣ−ＩＧＢＴ２０は、例えばトレンチゲート構造のＩＧＢＴと、このＩＧＢＴに逆並列に接続したＦＷＤとを同一の半導体基板（半導体チップ）上に一体化してなる。具体的には、同一の半導体基板上の活性領域に、ＩＧＢＴの動作領域となるＩＧＢＴ領域２１と、ＦＷＤの動作領域となるＦＷＤ領域２２とが互いに隣り合うように設けられている。ＩＧＢＴ領域２１とＦＷＤ領域２２とは、例えば、略矩形状の平面形状を有し、半導体基板のおもて面に平行な方向に交互に繰り返し配置されている。
活性領域は、オン状態のときに電流が流れる領域であり、例えば半導体基板の中央部に配置される。エッジ終端領域は、活性領域と半導体基板の端部（チップ端部）との間の領域であり、活性領域の周囲を囲む。エッジ終端領域は、半導体基板のおもて面側の電界を緩和し耐圧を保持する機能を有する。エッジ終端領域には、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）やフィールドプレート等の耐圧構造が配置される。
まず、図２に示すように、ｎ-型ドリフト領域１となるｎ-型の半導体ウエハ１０を用意する。半導体ウエハ１０のおもて面１０ａは、例えば（００１）面であってもよい。半導体ウエハ１０の厚さ（後述するバックグラインド前の厚さ）は、例えば７２５μｍであってもよい。次に、フォトリソグラフィおよびイオン注入を１組とする工程を異なる条件で繰り返し行い、半導体ウエハ１０のおもて面１０ａの表面領域に、ＩＧＢＴのｐ型ベース領域２、ｎ+型エミッタ領域３およびｐ+型コンタクト領域４を形成する。
ｐ型ベース領域２は、ＩＧＢＴ領域２１からＦＷＤ領域２２にわたって活性領域全面に形成される。ｐ型ベース領域２は、ＦＷＤ領域２２においてｐ型アノード領域を兼ねる。ｎ+型エミッタ領域３およびｐ+型コンタクト領域４は、ＩＧＢＴ領域２１において半導体ウエハ１０のおもて面１０ａとｐ型ベース領域２との間にそれぞれ選択的に形成される。半導体ウエハ１０の、ｐ型ベース領域２と後述するｎ型フィールドストップ（ＦＳ：Ｆｉｅｌｄ Ｓｔｏｐ）層１２との間の部分がｎ-型ドリフト領域１である。
ＩＧＢＴ領域２１において、ｎ-型ドリフト領域１とｐ型ベース領域２との間に、フォトリソグラフィおよびイオン注入によりｎ型蓄積層５を形成してもよい。ｎ型蓄積層５は、ＩＧＢＴのターンオン時にｎ-型ドリフト領域１の少数キャリア（ホール）の障壁となり、ｎ-型ドリフト領域１に少数キャリアを蓄積する機能を有する。次に、半導体ウエハ１０のおもて面１０ａを熱酸化して、エッジ終端領域において半導体ウエハ１０のおもて面１０ａを覆うフィールド酸化膜（不図示）を形成する。
次に、フォトリソグラフィおよびエッチングにより、ＩＧＢＴ領域２１およびＦＷＤ領域２２にトレンチ６を形成する。トレンチ６は、半導体ウエハ１０のおもて面１０ａ側から見て、例えばＩＧＢＴ領域２１とＦＷＤ領域２２とが並ぶ方向（図２の横方向）と直交する方向（図２の奥行き方向）に延在するストライプ状に配置される。ＩＧＢＴ領域２１のトレンチ６は、ｎ+型エミッタ領域３、ｐ型ベース領域２およびｎ型蓄積層５を貫通してｎ-型ドリフト領域１に達する。
ＩＧＢＴ領域２１において互いに隣り合うトレンチ６間には、半導体ウエハ１０のおもて面１０ａ側から見て、ｐ型ベース領域２、ｎ+型エミッタ領域３およびｐ+型コンタクト領域４がトレンチ６に沿って直線状に延在していてもよいし、ｎ+型エミッタ領域３およびｐ+型コンタクト領域４がトレンチ６に沿って所定の間隔で点在していてもよい。ＦＷＤ領域２２のトレンチ６は、ｐ型ベース領域２（ｐ型アノード領域）を貫通してｎ-型ドリフト領域１に達する。
次に、例えば半導体表面（半導体ウエハ１０のおもて面１０ａおよびトレンチ６の内壁）を熱酸化して、半導体表面に沿ってゲート絶縁膜７を形成する。次に、半導体ウエハ１０のおもて面１０ａ上に、トレンチ６の内部のゲート絶縁膜７上に埋め込むようにポリシリコン（ｐｏｌｙ−Ｓｉ）層を形成する。次に、半導体ウエハ１０のおもて面１０ａ上のゲート絶縁膜７が露出されるまでポリシリコン層を例えばエッチバックして、ポリシリコン層の、ゲート電極８となる部分のみをトレンチ６の内部に残す。
これらｐ型ベース領域２、ｎ+型エミッタ領域３、ｐ+型コンタクト領域４、トレンチ６、ゲート絶縁膜７およびゲート電極８で、ＩＧＢＴ領域２１にＩＧＢＴのトレンチゲート構造のＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）が形成される。ゲート電極８の形成後に、ｎ+型エミッタ領域３、ｐ+型コンタクト領域４およびｎ型蓄積層５を形成してもよい。ｎ+型エミッタ領域３は、少なくとも１組の互いに隣り合うトレンチ６間に配置されていればよい。
次に、半導体ウエハ１０のおもて面１０ａ上に、ゲート電極８を覆うように層間絶縁膜９を形成する。次に、フォトリソグラフィおよびエッチングにより層間絶縁膜９を選択的に除去して、深さ方向に層間絶縁膜９を貫通するコンタクトホールを形成する。ＩＧＢＴ領域２１のコンタクトホールには、互いに隣り合う各トレンチ６間それぞれにｎ+型エミッタ領域３およびｐ+型コンタクト領域４が露出される。ＦＷＤ領域２２のコンタクトホールには、ｐ型ベース領域２が露出される。
次に、層間絶縁膜９上に、コンタクトホールを埋め込むようにおもて面電極１１を形成する。おもて面電極１１は、ＩＧＢＴ領域２１においてｐ型ベース領域２、ｎ+型エミッタ領域３およびｐ+型コンタクト領域４に電気的に接続され、エミッタ電極として機能する。おもて面電極１１は、ＦＷＤ領域２２においてｐ型ベース領域２に電気的に接続され、アノード電極として機能する。おもて面電極１１は、ｎ+型エミッタ領域３を配置しないメサ領域においてｐ型ベース領域２に電気的に接続されていてもよい。
次に、半導体ウエハ１０を裏面１０ｂ側から研削していき（バックグラインド）、半導体装置として用いる製品厚さ（例えば１１５μｍ程度）の位置まで研削する。次に、半導体ウエハ１０の研削後の裏面１０ｂの全面にわたって、半導体ウエハ１０の研削後の裏面１０ｂの表面層の異なる深さに、ｎ型フィールドストップ層１２およびｎ+型カソード領域１４をそれぞれ形成する。ｎ型フィールドストップ層１２は、半導体ウエハ１０の研削後の裏面１０ｂからｎ+型カソード領域１４よりも深い位置に形成される。
次に、フォトリソグラフィおよびイオン注入により、ｎ+型カソード領域１４の、ＩＧＢＴ領域２１に対応する部分をｐ+型に変えることでｐ+型コレクタ領域１３を形成する。すなわち、ｐ+型コレクタ領域１３は、半導体ウエハ１０の研削後の裏面１０ｂからｎ型フィールドストップ層１２よりも浅い深さに形成され、ＩＧＢＴ領域２１とＦＷＤ領域２２とが並ぶ方向にｎ+型カソード領域１４に隣接する。次に、半導体ウエハ１０のおもて面１０ａ上に、エッジ終端領域を覆うようにパッシベーション保護膜（不図示）を形成する。
次に、半導体ウエハ１０のおもて面１０ａに、ＦＷＤ領域２２に対応する部分が開口したフォトレジスト膜３１を形成する。フォトレジスト膜３１の開口部３１ａは、例えば略矩形状の平面形状であり、半導体ウエハ１０のおもて面１０ａ側から見て一方の幅（以下、短手方向幅とする）ｗ２と比べて他方の幅（以下、長手方向幅とする）ｗ１が大幅に広い。フォトレジスト膜３１の開口部３１ａは、長手方向幅ｗ１の最大値が例えば１０ｍｍ程度であり、短手方向幅ｗ２の最大値が例えば２００μｍ〜３００μｍ程度である。
フォトレジスト膜３１の開口部３１ａは、一般的な工程（フォトレジスト塗布、露光および現像）により形成される。現像後に半導体ウエハ１０を水洗（図３参照）して、半導体ウエハ１０表面の付着物や薬液が除去される。この現像後の水洗によって半導体ウエハ１０の表面やフォトレジスト膜３１の開口部３１ａ内に残る水は、後述するように半導体ウエハ１０の乾燥時に半導体ウエハ１０を高速回転させて生じる遠心力により飛ばす。この半導体ウエハ１０の乾燥時、半導体ウエハ１０の回転数は後述する条件に設定する。
次に、フォトレジスト膜３１をマスク（遮蔽膜）として高加速エネルギーで深い飛程（例えば１５μｍ以上程度）のヘリウム照射３２を行い、ｎ-型ドリフト領域１の内部にキャリアライフタイムキラーとなるＨｅ欠陥１５を導入する。ヘリウム照射３２によるヘリウムの注入深さ（飛程）ｄ１が半導体ウエハ１０のおもて面１０ａから１５μｍ程度である場合、フォトレジスト膜３１を遮蔽膜として機能させるには、フォトレジスト膜３１の厚さｔ１は例えば４０μｍ以上４５μｍ以下程度に厚くする。
このように、ヘリウム照射３２によるヘリウムの注入深さｄ１に応じて、フォトレジスト膜３１の厚さｔ１を厚くする。これによって、Ｈｅ欠陥１５は、ＦＷＤ領域２２におけるｎ-型ドリフト領域１の、ｐ型ベース領域２（ｐ型アノード領域）との境界付近のみに導入され、フォトレジスト膜３１で覆われたＩＧＢＴ領域２１には導入されない。そして、有機溶剤処理または灰化処理（アッシング）によりフォトレジスト膜３１を除去する。フォトレジスト膜３１の形成から除去までの間に行う各工程の詳細な説明については後述する。
次に、半導体ウエハ１０の裏面１０ｂの全面にオーミック接触する裏面電極（不図示）を形成する。裏面電極は、ｐ+型コレクタ領域１３に電気的に接続されてコレクタ電極として機能するとともに、ｎ+型カソード領域１４に電気的に接続されてカソード電極として機能する。その後、半導体ウエハ１０をダイシングライン３１ｂ（図１参照）に沿って切断して、半導体ウエハ１０のチップ領域１０ｃをそれぞれチップ状に個片化することで、ＲＣ−ＩＧＢＴ２０の半導体チップが完成する。
ヘリウム照射３２に代えて、プロトン（Ｈ+）照射によりキャリアライフタイムキラーとなる欠陥を導入してもよい。半導体ウエハ１０のおもて面１０ａからヘリウム照射３２を行うことに代えて、半導体ウエハ１０の裏面１０ｂからヘリウム照射（不図示）を行ってもよい。この場合、半導体ウエハ１０の裏面１０ｂ上に、ＦＷＤ領域２２に対応する部分が開口したフォトレジスト膜（不図示）を形成する。そして、このフォトレジスト膜をマスク（遮蔽膜）として半導体ウエハ１０の裏面１０ｂからヘリウム照射を行えばよい。
半導体ウエハ１０の裏面１０ｂからヘリウム照射を行う場合、ヘリウムの注入深さ（飛程）は、半導体ウエハ１０の裏面１０ｂから例えば１００μｍ程度である。このため、フォトレジスト膜を遮蔽膜として機能させるためには、フォトレジスト膜３１の厚さは例えば２２０μｍ以上程度とする。これにより、半導体ウエハ１０のおもて面１０ａからのヘリウム照射３２と同様に、フォトレジスト膜で覆われたＩＧＢＴ領域２１にＨｅ欠陥１５は導入されず、ＦＷＤ領域２２のみにＨｅ欠陥１５が導入される。
次に、半導体ウエハ１０のおもて面１０ａからのヘリウム照射３２を行う場合を例に、フォトレジスト膜３１の形成から除去までの間に行う各工程について詳細に説明する。図３は、実施の形態１にかかる半導体装置の製造方法の一部の工程の概要を示すフローチャートである。図３には、半導体ウエハ１０へのヘリウム照射３２によりＦＷＤ領域２２のみにＨｅ欠陥１５を導入するために遮蔽膜として用いるフォトレジスト膜３１の形成から除去までの間に行う各工程の概要を順に示す。
まず、半導体ウエハ１０のおもて面１０ａに塗布（滴下）したフォトレジストを、半導体ウエハ１０を当該半導体ウエハ１０の主面と直交する中心軸周りに回転させて、半導体ウエハ１０のおもて面１０ａの全面に広げることでフォトレジスト膜３１を形成する（ステップＳ１：形成工程）。ステップＳ１の処理において、フォトレジストの粘度や溶媒の種類、半導体ウエハ１０の回転数等を調整して、後述するヘリウム照射３２において遮蔽膜としてフォトレジスト膜３１を用いるために必要な所定厚さｔ１でフォトレジスト膜３１を形成する。
フォトレジスト膜３１の材料には、ポジ型およびネガ型のいずれのフォトレジストを用いてもよいし、化学増幅型フォトレジストを用いてもよい。化学増幅型フォトレジストは、樹脂、酸発生剤および溶剤を混合した感光材料であり、通常のフォトレジストに比べて光に反応しやすいため、露光時間を短縮することができる。フォトレジスト膜３１の厚さｔ１を厚くするほど後述する露光に時間がかかるため、フォトレジスト膜３１の材料として化学増幅型のフォトレジストを用いることが好ましい。
次に、半導体ウエハ１０全体を加熱（以下、乾燥ベークとする）して、フォトレジスト膜３１中の溶媒や水を蒸発させることで、フォトレジスト膜３１を乾燥させて固める（ステップＳ２）。次に、フォトレジスト膜３１の端部に薬液を滴下して、フォトレジスト膜３１の端部から所定幅の部分を、フォトレジスト膜３１の端部を全周にわたって溶解して除去する（ステップＳ３）。ステップＳ３の処理により、半導体ウエハ１０の周縁部１０ｄの全周を所定幅ｗ１１（図１参照）で露出させる（半導体ウエハ１０の端面処理）。
半導体ウエハ１０の周縁部１０ｄは、半導体ウエハ１０の中央部（チップ領域１０ｃおよびダイシングライン３１ｂが形成される部分）の周囲を囲む部分であり、半導体チップとして用いない無効領域となる。具体的には、半導体ウエハ１０の周縁部１０ｄとは、ステップＳ３以降の工程において半導体ウエハ１０の搬送時に、搬送ハンド（不図示）で挟み込む部分や、ウエハカセット（不図示）の内壁に櫛歯状に設けられた溝（以下、収納溝とする）の側壁に接触する部分である。
ステップＳ２の乾燥ベークによりフォトレジスト膜３１がすでに固まっているため、フォトレジスト膜３１の厚さｔ１を厚くしても、ステップＳ３においてフォトレジスト膜３１の新たに露出した端面の形状は崩れない。フォトレジスト膜３１が半導体ウエハ１０の周縁部１０ｄに流れ出さないため、半導体ウエハ１０の周縁部１０ｄの全周が所定幅ｗ１１で完全に露出される。したがって、ステップＳ３の後の各工程において、搬送ハンドやウエハカセットの収納溝、製造装置のステージ等にフォトレジスト膜３１が接触しない。
次に、露光装置（ステッパー：不図示）により半導体ウエハ１０の全面を走査しながらマスク（レチクル）を通して露光を行うことで、フォトレジスト膜３１に所定のマスクパターンを転写する（ステップＳ４）。次に、ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ：露光後焼き締め）の後、現像機によりフォトレジスト膜３１の所定箇所を溶かして開口部３１ａのパターンを現像し、フォトレジスト膜３１の、ＦＷＤ領域２２に対応する部分を開口する（ステップＳ５：現像工程）。
フォトレジスト膜３１のパターンの端面３１ｃは半導体ウエハ１０のおもて面１０ａに略垂直であり、フォトレジスト膜３１の厚さｔ１は略一様である。厚さが略一様とは、プロセスのばらつきによって許容される誤差を含む範囲で同じ厚さであることを意味する。フォトレジスト膜３１の厚さｔ１を略一様にすることにより、ヘリウム照射３２時にヘリウムが突き抜けないため、半導体ウエハ１０の、フォトレジスト膜３１の開口部３１ａに露出する部分以外にヘリウムが導入されることを防止することができる。
フォトレジスト膜３１の材料としてポジ型フォトレジストを用いる場合、ステップＳ５とステップＳ６との間に従来行っているＵＶ（ＵｌｔｒａＶｉｏｌｅｔ：紫外線）キュアまたはポストベーク（Ｐｏｓｔ Ｂａｋｅ：焼き締め）を行わない。その理由は、ＵＶキュアまたはポストベークを行った場合、フォトレジスト膜３１の厚さｔ１が厚いと、フォトレジスト膜３１のパターンの端面３１ｃが変形して傾斜し、当該傾斜した部分でフォトレジスト膜３１の厚さｔ１が薄くなるからである。
フォトレジスト膜３１の厚さｔ１の薄くなった部分からヘリウム照射３２時にヘリウムが突き抜けてＩＧＢＴ領域２１に導入されてしまい、ＩＧＢＴのゲート閾値が変動したり、漏れ電流が増加してしまう。フォトレジスト膜３１のパターンの端面３１ｃとは、フォトレジスト膜３１の開口部３１ａに露出する側面である。ＵＶキュアまたはポストベークを行わないことで、ステップＳ５の後のフォトレジスト膜３１のパターン形状および厚さｔ１を維持することができる。
その一方で、フォトレジスト膜３１の材料としてポジ型フォトレジストを用いる場合において、ステップＳ５とステップＳ６との間に従来行っているＵＶキュアまたはポストベークを行わない場合、ヘリウム照射３２時にフォトレジスト膜３１の表面が変質して、その後の有機溶剤処理または灰化処理でフォトレジスト膜３１を除去しにくくなる。このため、ヘリウム照射３２の加速エネルギーを低く抑えて、ヘリウム照射３２時にフォトレジスト膜３１の表面が変質することを防止することが好ましい。
フォトレジスト膜３１の材料としてネガ型フォトレジストを用いる場合には、一般的にポジ型フォトレジストに比べて耐熱性が高いため、上述したフォトレジスト膜３１の材料としてポジ型フォトレジストを用いる場合に生じる問題は起きない。このため、ステップＳ５とステップＳ６との間に従来のようなＵＶキュアまたはポストベークを行ってもよい。また、ヘリウム照射３２のドーズ量や加速エネルギーの条件を抑える必要がなく、フォトレジスト膜３１の厚さｔ１を厚くして、飛程の深いヘリウム照射３２を行うことができる。
次に、一般的な方法により半導体ウエハ１０を純水等の水で洗浄（水洗：純水リンス）する（ステップＳ６：洗浄工程）。次に、スピナー（半導体ウエハ１０を固定する回転支持台：不図示）に裏面１０ｂを下側（回転支持台側）にして半導体ウエハ１０を載置して固定する。次に、モータの動力を回転支持台に伝達して、半導体ウエハ１０を当該半導体ウエハ１０の主面と直交する中心軸周りに所定回転数で１回（１段）だけ所定時間（例えば１５秒程度）高速回転させる。この高速回転により生じさせた遠心力を利用し、半導体ウエハ１０の表面やフォトレジスト膜３１の開口部３１ａ内に残る水を飛ばすことで、半導体ウエハ１０を乾燥させる（ステップＳ７：乾燥工程）。
半導体ウエハ１０の１段の回転時間は、半導体ウエハ１０の乾燥精度が得られればよく、種々変更可能である。半導体ウエハ１０のステップＳ７の処理においては、半導体ウエハ１０の表面やフォトレジスト膜３１の開口部３１ａ内に残る水をすべて飛ばすことができる程度に遠心力を生じさせる回転数で半導体ウエハ１０を高速回転させる。具体的には、半導体ウエハ１０の乾燥時の回転数は、例えば、１０００［ｒｐｍ：ｒｅｖｏｌｕｔｉｏｎｓ ｐｅｒ ｍｉｎｕｔｅ］以上程度であり、好ましくは１５００［ｒｐｍ」以上程度である。半導体ウエハ１０の乾燥時の回転数の上限値および下限値（以下、それぞれ回転数上限および回転数下限とする）の条件は、後述するように半導体ウエハ１０の径（直径）によって変化する。
半導体ウエハ１０の乾燥時の回転数上限は、半導体ウエハ１０の半径（ウエハ半径）［ｍｍ］と、フォトレジスト膜３１の厚さｔ１［μｍ］と、フォトレジスト膜３１の開口部３１ａの容積［ｍｍ3］と、に応じて設定する。これにより、フォトレジスト膜３１の個々の開口部３１ａの開口面積（平面的な面積）が例えば１ｍｍ2以上程度と広い場合においても、フォトレジスト膜３１でのクラック発生を防止することができる。具体的には、例えば８インチ径（直径）の半導体ウエハ１０を用いた場合、半導体ウエハ１０の乾燥時の回転数上限は次の通りである。
図４は、フォトレジスト膜の厚さと半導体ウエハの乾燥時の回転数との関係を示す図表である。半導体ウエハ１０の乾燥時の回転数を種々変更してフォトレジスト膜３１の遮蔽能力を実験により検証した結果を図４に示す。図４において、「○」は、ヘリウム照射３２したヘリウムをフォトレジスト膜３１で遮蔽可能であったことを意味する。「×」は、フォトレジスト膜３１にクラック（図１３の符号１２１ｂに相当）が生じた箇所でヘリウム照射３２したヘリウムを遮蔽することができない（ヘリウム照射３２したヘリウムが突き抜けた）ことを示している。
図４には、８インチ径の半導体ウエハ１０に、フォトレジスト膜３１を介してヘリウム照射３２によりヘリウムを導入した複数の試料（以下、実験例とする）についての検証結果を示す。実験例の各試料は、フォトレジスト膜３１の厚さｔ１が異なる。実験例の各試料は、フォトレジスト膜３１の開口部３１ａの平面形状を略矩形状とし、開口部３１ａの容積［ｍｍ3］を１０ｍｍ×０．３ｍｍ×厚さｔ１とした。フォトレジスト膜３１の開口部３１ａの容積とは、ステップＳ６の処理（水洗）でフォトレジスト膜３１の１つの開口部３１ａ内に溜まる水（純水）の最大体積である。
図４に示す実験例の各試料のうち検証結果が「○」となった試料は、半導体ウエハ１０の乾燥時にフォトレジスト膜３１にクラックが生じないことが確認された。図４の検証結果が「○」となった試料は、次の条件に設定されている。フォトレジスト膜３１の厚さｔ１が４０μｍ以下である場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限は３０００ｒｐｍである。フォトレジスト膜３１の厚さｔ１が４０μｍ超かつ５０μｍ以下である場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限は２５００ｒｐｍである。
フォトレジスト膜３１の厚さｔ１が５０μｍ超かつ７０μｍ以下である場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限は２０００ｒｐｍである。フォトレジスト膜３１の厚さｔ１が７０μｍ超かつ１００μｍ以下である場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限は１５００ｒｐｍである。フォトレジスト膜３１の厚さｔ１が１００μｍ超かつ２２０μｍ以下である場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限は１０００ｒｐｍである。
一方、図４に示す実験例の各試料のうち検証結果が「×」となった試料では、フォトレジスト膜３１の、閉じた略矩形状の平面形状の開口部３１ａの、遠心力に対する強度が最も低いコーナー部から当該開口部３１ａの側壁に対して略４５度となる斜め方向に、フォトレジスト膜３１の端部に向かってクラックが生じることが確認された。図４の検証結果が「×」となった試料とは、半導体ウエハ１０の乾燥時に上記設定可能な半導体ウエハ１０の回転数上限を超えた回転数で半導体ウエハ１０を回転させた試料である。
さらに、図４に示す結果から、半導体ウエハ１０の半径と半導体ウエハ１０の乾燥時の回転数との関係を算出した結果を図５に示す。図５は、フォトレジスト厚さ５０μｍの時の半導体ウエハの半径と半導体ウエハの乾燥時の回転数との関係を示す特性図である。まず、実験例の各試料のうち検証結果が「○」となった各試料について、半導体ウエハ１０の乾燥時に半導体ウエハ１０を高速回転させたときに、半導体ウエハ１０の外周部付近でフォトレジスト膜３１の開口部３１ａの側壁に衝突する水の力を算出した。
具体的には、半導体ウエハ１０の外周部付近でフォトレジスト膜３１の開口部３１ａの側壁に衝突する水の力を、半導体ウエハ１０を高速回転させたときに、フォトレジスト膜３１の１つの開口部３１ａ内に満杯に満たされた水によって半導体ウエハ１０の外周部付近に生じる遠心力と仮定した。より具体的には、当該遠心力は、フォトレジスト膜３１の１つの開口部３１ａの容量（すなわち１つの開口部３１ａに満杯に満たされた水の質量［ｇ］）と、半導体ウエハ１０の回転数に応じた角速度［ｍ／ｓ］の２乗と、の積である。
その結果、実験例の各試料のうち検証結果が「○」となった各試料は、すべて、当該遠心力が１．２［Ｎ］以下であることが確認された。ここでは、フォトレジスト膜３１の開口部３１ａの容積［ｍｍ3］は上記実験例の試料と同じ条件とした。したがって、半導体ウエハ１０を高速回転させたときに、半導体ウエハ１０の外周部付近でフォトレジスト膜３１の開口部３１ａの側壁に衝突する水の力（半導体ウエハ１０の外周部付近の遠心力）が１．２Ｎ以下であれば、フォトレジスト膜３１にクラックが生じない。
そこで、半径が７５ｍｍ（６インチ径の半導体ウエハ１０に相当）、１００ｍｍ（８インチ径の半導体ウエハ１０に相当）および３００ｍｍの各半導体ウエハ１０についても、半導体ウエハ１０の乾燥時の回転数の条件を算出した。具体的には、これらの半径を有する各半導体ウエハ１０について、フォトレジスト膜３１の厚さｔ１を種々変更して、半導体ウエハ１０の外周部付近でフォトレジスト膜３１の開口部３１ａの側壁に衝突する水の力が実験例の各試料のうち検証結果が「○」となった試料と同じ（すなわち遠心力が１．２Ｎ以下）となるときの半導体ウエハ１０の乾燥時の回転数を算出した。
その結果、図５に示すように、半導体ウエハ１０の半径が７５ｍｍである場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限および回転数下限はそれぞれ３０００ｒｐｍおよび９００ｒｐｍである。半導体ウエハ１０の半径が１００ｍｍである場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限および回転数下限はそれぞれ２５００ｒｐｍおよび８００ｒｐｍである。半導体ウエハ１０の半径が１５０ｍｍである場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限および回転数下限はそれぞれ２２００ｒｐｍおよび６００ｒｐｍである。
これらの半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限および回転数下限の算出値に基づいて、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限ｙ1［ｒｐｍ］および回転数下限ｙ2［ｒｐｍ］と半導体ウエハ１０の半径ｘ1［ｍｍ］とは、それぞれ下記（１）式および下記（２）式であらわすことができる。下記（１）式および下記（２）式から、半導体ウエハ１０の半径ｘ1が大きくなるほど、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数を少なくする必要があることがわかる。
ｙ1＝−１０ｘ1＋３６５０ ・・・（１）
ｙ2＝−４ｘ1＋１２００ ・・・（２）
また、図４に示す結果から、フォトレジスト膜３１の開口部３１ａの容積と半導体ウエハ１０の乾燥時の回転数との関係を算出した結果を図６に示す。図６は、フォトレジスト膜の開口部の容積と半導体ウエハの乾燥時の回転数との関係を示す特性図である。８インチ径の半導体ウエハ１０において、フォトレジスト膜３１の厚さｔ１および開口部３１ａの容積を種々変更して、半導体ウエハ１０の外周部付近でフォトレジスト膜３１の開口部３１ａの側壁に衝突する水の力が１．２Ｎ以下となるときの半導体ウエハ１０の乾燥時の回転数を算出した。
その結果、図６に示すように、フォトレジスト膜３１の開口部３１ａの容積が０．０３［ｍｍ3］である場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限および回転数下限はそれぞれ６０００ｒｐｍおよび２０００ｒｐｍである。フォトレジスト膜３１の開口部３１ａの容積が０．０８［ｍｍ3］である場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限および回転数下限はそれぞれ３８５０ｒｐｍおよび１２５０ｒｐｍである。
フォトレジスト膜３１の開口部３１ａの容積が０．１２［ｍｍ3］である場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限および回転数下限はそれぞれ３０００ｒｐｍおよび１０００ｒｐｍである。フォトレジスト膜３１の開口部３１ａの容積が０．２４［ｍｍ3］である場合、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限および回転数下限はそれぞれ２１００ｒｐｍおよび８００ｒｐｍである。
これらの半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限および回転数下限の算出値に基づいて、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数上限ｙ3［ｒｐｍ］および回転数下限ｙ4［ｒｐｍ］とフォトレジスト膜３１の開口部３１ａの容積ｘ2［ｍｍ3］とは、それぞれ下記（３）式および下記（４）式であらわすことができる。下記（３）式および下記（４）式から、フォトレジスト膜３１の開口部３１ａの容積ｘ2が大きくなるほど、半導体ウエハ１０の乾燥時に設定可能な半導体ウエハ１０の回転数を少なくする必要があることがわかる。
ｙ3＝−１６４７５ｘ2＋５６４０．２ ・・・（３）
ｙ4＝−４９５７．９ｘ2＋１８３８．９ ・・・（４）
次に、フォトレジスト膜３１をマスクとして、半導体ウエハ１０のおもて面１０ａからヘリウム照射３２を行う（ステップＳ８：注入工程）。ステップＳ８の処理により、フォトレジスト膜３１の開口部３１ａから半導体ウエハ１０にヘリウムが導入され、上述したようにＦＷＤ領域２２にのみＨｅ欠陥１５が形成される（図２参照）。その後、有機溶剤処理または灰化処理（アッシング）によりフォトレジスト膜３１を除去することで（ステップＳ９）、ヘリウム照射３２を行うための一連の工程が完了する。
フォトレジスト膜３１をマスクとして半導体ウエハ１０の裏面１０ｂからＦＷＤ領域２２にヘリウム照射する場合においても、上述した半導体ウエハ１０のおもて面１０ａからヘリウム照射３２を行うための一連の工程を適用可能である。半導体ウエハ１０の裏面１０ｂからＦＷＤ領域２２にヘリウム照射する場合、フォトレジスト膜３１の厚さｔ１が比較的厚くなるため、フォトレジスト膜３１の材料は、例えばネガ型フォトレジストや化学増幅型フォトレジストを用いればよい。
以上、説明したように、実施の形態によれば、半導体ウエハを高速回転させることで生じる遠心力を利用して半導体ウエハ表面の水を飛ばして半導体ウエハを乾燥させるにあたって、半導体ウエハの回転数をフォトレジスト膜の厚さに応じて規定された回転数上限以下にする。これにより、現像後の水洗でフォトレジスト膜の開口部内に残った水が遠心力を受けて当該開口部の側壁に衝突する力を低くすることができるため、フォトレジスト膜のクラックを抑制することができる。
また、実施の形態によれば、フォトレジスト膜のクラックが抑制されることで、半導体ウエハの所定の部分（ＲＣ−ＩＧＢＴを作製する場合にはＦＷＤ領域）のみに位置精度よくヘリウム照射を行うことができる。また、実施の形態によれば、ＲＣ−ＩＧＢＴを作製するにあたって、ＩＧＢＴ領域にヘリウムが導入されないため、ＩＧＢＴ領域の特性（低オン抵抗Ｖｏｎおよび低漏れ電流）が悪化することを防止することができる。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の製造方法について説明する。図７，８は、実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。図７，８には、図２のステップＳ８のヘリウム照射３２時の、半導体ウエハ１０のおもて面１０ａ側の状態を模式的に示す。また、図７，８では、半導体ウエハ１０に形成された素子構造を図示省略するが、半導体ウエハ１０に形成されたＩＧＢＴ領域２１およびＦＷＤ領域２２の素子構造は図１と同様である。
実施の形態２にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法（図１参照）と異なる点は、ステップＳ８（図２参照）のヘリウム照射３２時に遮蔽膜として用いるフォトレジスト膜３１’のパターンの端面３１ｃ’が半導体ウエハ１０のおもて面１０ａに対して傾斜している点である。フォトレジスト膜３１’のパターンの端面３１ｃ’が傾斜していることで、フォトレジスト膜３１’の開口部３１ａ’の断面形状は、半導体ウエハ１０から離れるにしたがって開口幅が広くなる台形状となっている。
フォトレジスト膜３１’の厚さｔ１’は、フォトレジスト膜３１’のパターンの端面３１ｃ’の傾斜した部分で薄くなっている。このフォトレジスト膜３１’のパターンの端面３１ｃ’の厚さｔ１’の薄くなった部分からヘリウム照射３２時にヘリウムが突き抜けて半導体ウエハ１０に導入される。このため、フォトレジスト膜３１’のパターンの端面３１ｃ’の厚さｔ１’の薄くなった部分がＦＷＤ領域２２に位置するように、フォトレジスト膜３１’のパターンを形成する（図７）。
ＩＧＢＴ領域２１とＦＷＤ領域２２との間に無効領域２３を設けて、フォトレジスト膜３１’のパターンの端面３１ｃ’の厚さｔ１’の薄くなった部分が無効領域２３に位置するように、フォトレジスト膜３１’のパターンを形成してもよい（図８）。無効領域２３とは、例えば、半導体素子として動作しない領域（すなわち所定の素子構造が形成されていない領域）や、ＩＧＢＴ領域２１のＩＧＢＴまたはＦＷＤ領域２２のＦＷＤの素子構造を有しているが当該素子構造の所望特性を得られない領域である。
以上、説明したように、実施の形態２によれば、ヘリウム照射時に遮蔽膜として用いるフォトレジスト膜のパターンの端面で、フォトレジスト膜の厚さが薄くなっていたとしても、フォトレジスト膜のパターンの端面の厚さの薄くなった部分がＦＷＤ領域または無効領域に位置するようにフォトレジスト膜を形成することで、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３にかかる半導体装置の製造方法について説明する。実施の形態３にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法（図１，２参照）と異なる点は、ステップＳ７の処理（半導体ウエハ１０の乾燥）時に、異なる回転数で２回（２段）続けて半導体ウエハ１０を高速回転させて、半導体ウエハ１０の表面やフォトレジスト膜３１の開口部３１ａ内に残る水（純水）を飛ばす点である。
実施の形態３において、ステップＳ７の処理は、まず、半導体ウエハ１０の１段目の高速回転を実施の形態１と同じ基準で設定した回転数（図４〜６参照）で行い、フォトレジスト膜３１の開口部３１ａ内に残る水を所定体積だけ飛ばす。半導体ウエハ１０の１段目の高速回転の回転数を実施の形態１と同じ基準で設定することで、実施の形態１と同様に、１段目の高速回転でフォトレジスト膜３１でのクラック発生を防止することができる。
そして、半導体ウエハ１０の１段目の高速回転に続けて、少なくとも回転数を半導体ウエハ１０の１段目の高速回転の回転数と異なる条件に設定して、半導体ウエハ１０の２段目の高速回転を行う。この半導体ウエハ１０の２段目の高速回転において、フォトレジスト膜３１の開口部３１ａ内に残るすべての水を飛ばすことで、半導体ウエハ１０を乾燥させる。半導体ウエハ１０の高速回転方法は、実施の形態１と同様である。
半導体ウエハ１０の２段目の高速回転は、例えば、半導体ウエハ１０の１段目の高速回転よりも多い回転数で行うことができる。その理由は、半導体ウエハ１０の１段目の高速回転でフォトレジスト膜３１の開口部３１ａ内に残る水の体積が減った分だけ、半導体ウエハ１０の２段目の高速回転時にフォトレジスト膜３１の開口部３１ａの側壁に衝突する水の力が小さくなるからである。
例えば、フォトレジスト膜３１の厚さｔ１が４０μｍであると仮定する。そして、半導体ウエハ１０の乾燥時の１段目の高速回転を、フォトレジスト膜３１の厚さｔ１が４０μｍ以下である場合に設定可能な回転数上限である３０００ｒｐｍ（図４参照）で例えば５秒間程度行う。その後、半導体ウエハ１０の乾燥時の２段目の高速回転を、半導体ウエハ１０の乾燥時の１段目の高速回転の回転数よりも多い例えば３５００ｒｐｍで行う。
半導体ウエハ１０の２段の高速回転の総回転時間（ステップＳ７の処理時間）は、半導体ウエハ１０の高速回転を１段だけ行って半導体ウエハ１０を乾燥させる場合の回転時間（例えば上述した１５秒）と比べて、半導体ウエハ１０の乾燥時の２段目の高速回転の回転数を多くした分だけ短縮することができる。例えば、半導体ウエハ１０の乾燥時の２段目の回転時間は例えば７秒程度である。
実施の形態２にかかる半導体装置の製造方法に、実施の形態３（半導体ウエハ１０の２段の高速回転によって半導体ウエハ１０を乾燥させる工程）を適用してもよい。
以上、説明したように、実施の形態３によれば、実施の形態１，２と同様の効果を得ることができる。また、実施の形態３によれば、異なる回転数で２回（２段）続けて半導体ウエハを高速回転させて乾燥させることで、半導体ウエハの乾燥時間を短縮することができる。
以上において本発明では、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、個々の開口部の開口面積が例えば１ｍｍ2以上程度と広く、かつ厚さが２０μｍ以上程度に厚いフォトレジスト膜を遮蔽膜として、プロトン照射または不純物イオン注入を行って形成される様々な素子構造の半導体装置に本発明を適用可能である。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置の製造方法は、個々の開口部の開口面積が広く、かつ厚さが厚いフォトレジスト膜を遮蔽膜として、高加速エネルギーで深い飛程のヘリウム照射、プロトン照射または不純物イオン注入を行って形成される素子構造の半導体装置に有用であり、特に素子構造を形成する半導体ウエハの径が大きい場合や、素子構造としてＲＣ−ＩＧＢＴを作製する場合に適している。
１ ｎ-型ドリフト領域
２ ｐ型ベース領域
３ ｎ+型エミッタ領域
４ ｐ+型コンタクト領域
５ ｎ型蓄積層
６ トレンチ
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
１０ 半導体ウエハ
１０ａ 半導体ウエハのおもて面
１０ｂ 半導体ウエハの裏面
１０ｃ 半導体ウエハのチップ領域
１０ｄ 半導体ウエハの周縁部
１１ おもて面電極
１２ ｎ型フィールドストップ層
１３ ｐ+型コレクタ領域
１４ ｎ+型カソード領域
１５ Ｈｅ欠陥
２０ ＲＣ−ＩＧＢＴ
２１ ＩＧＢＴ領域
２２ ＦＷＤ領域
２３ 無効領域
３１，３１' フォトレジスト膜
３１ａ，３１ａ' フォトレジスト膜の開口部
３１ｂ ダイシングライン
３１ｃ，３１ｃ' フォトレジスト膜のパターンの端面
３２ ヘリウム照射
ｔ１，ｔ１’ フォトレジスト膜の厚さ
ｗ１，ｗ２ フォトレジスト膜の開口部の幅
ｗ１１ 半導体ウエハの周縁部の、フォトレジスト膜で覆わない部分の幅
ｘ1 半導体ウエハの半径
ｘ2 フォトレジスト膜の開口部の容積
ｙ1，ｙ3 半導体ウエハの乾燥時の回転数上限
ｙ2，ｙ4 半導体ウエハの乾燥時の回転数下限

Claims (9)

  1. 半導体ウエハの第１主面にフォトレジスト膜を形成する形成工程と、
    前記フォトレジスト膜の所定箇所に開口部のパターンを形成する現像工程と、
    前記現像工程の後、前記半導体ウエハを水で洗浄する洗浄工程と、
    前記洗浄工程で前記フォトレジスト膜の開口部に溜まった水を、前記半導体ウエハを当該半導体ウエハの第１主面と直交する中心軸周りに所定回転数で回転させることで生じさせた遠心力によって飛ばすことで、前記半導体ウエハを乾燥させる乾燥工程と、
    前記乾燥工程の後、前記フォトレジスト膜をマスクとして、前記半導体ウエハの第１主面から所定の加速エネルギーで所定の不純物をイオン注入する注入工程と、
    を含み、
    前記乾燥工程では、前記半導体ウエハの回転数を、前記フォトレジスト膜の厚さに応じて決まる上限値以下に設定することを特徴とする半導体装置の製造方法。
  2. 前記乾燥工程では、前記半導体ウエハの回転数を前記上限値以下に設定することで、前記半導体ウエハの外周部付近の前記遠心力を１．２Ｎ以下とすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記半導体ウエハの回転数の前記上限値をｙ1とし、前記半導体ウエハの半径をｘ1としたときに、ｙ1＝−１０ｘ1＋３６５０を満たすことを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記乾燥工程では、前記半導体ウエハの回転数を、前記フォトレジスト膜の開口部の容積に応じて決まる前記上限値以下に設定することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
  5. 前記半導体ウエハの回転数の前記上限値をｙ3とし、前記フォトレジスト膜の開口部の容積をｘ2としたときに、ｙ3＝−１６４７５ｘ2＋５６４０．２を満たすことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記乾燥工程では、前記半導体ウエハを１回だけ回転させて乾燥させることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
  7. 前記乾燥工程では、
    前記半導体ウエハを異なる回転数で２回続けて回転させて乾燥させ、
    ２回目に前記半導体ウエハを回転させる際の回転数を、１回目に前記半導体ウエハを回転させる際の回転数よりも多く設定することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
  8. 前記形成工程では、前記フォトレジスト膜の厚さを２０μｍ以上にすることを特徴とする請求項１〜７のいずれか一つに記載の半導体装置の製造方法。
  9. 前記現像工程では、前記フォトレジスト膜に、矩形状の平面形状で開口面積が１ｍｍ2以上となる開口部を形成することを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
JP2020035171A 2020-03-02 2020-03-02 半導体装置の製造方法 Active JP7484224B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020035171A JP7484224B2 (ja) 2020-03-02 2020-03-02 半導体装置の製造方法
US17/161,908 US11621158B2 (en) 2020-03-02 2021-01-29 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020035171A JP7484224B2 (ja) 2020-03-02 2020-03-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021141117A true JP2021141117A (ja) 2021-09-16
JP7484224B2 JP7484224B2 (ja) 2024-05-16

Family

ID=77462896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020035171A Active JP7484224B2 (ja) 2020-03-02 2020-03-02 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11621158B2 (ja)
JP (1) JP7484224B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013416A (en) 1995-06-28 2000-01-11 Fujitsu Limited Chemically amplified resist compositions and process for the formation of resist patterns
JP2006091898A (ja) 1995-06-28 2006-04-06 Fujitsu Ltd レジスト材料及びレジストパターンの形成方法
JP6111104B2 (ja) 2013-03-15 2017-04-05 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板洗浄乾燥方法および基板現像方法
JP6119593B2 (ja) 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
DE112017002352B4 (de) 2016-12-08 2023-12-14 Fuji Electric Co., Ltd. Verfahren zum herstellen einer halbleitervorrichtung
JP7325167B2 (ja) 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
JP7334407B2 (ja) 2017-12-28 2023-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP7484224B2 (ja) 2024-05-16
US20210272797A1 (en) 2021-09-02
US11621158B2 (en) 2023-04-04

Similar Documents

Publication Publication Date Title
JP6766885B2 (ja) 半導体装置の製造方法
CN108630532B (zh) 半导体装置的制造方法
US8017974B2 (en) Semiconductor device with increased withstand voltage
JP2015008235A (ja) 半導体装置の製造方法
JP6958732B2 (ja) 半導体装置の製造方法
WO2021044814A1 (ja) 半導体装置および半導体装置の製造方法
JP7484224B2 (ja) 半導体装置の製造方法
JP6492980B2 (ja) 半導体装置の製造方法
US10867798B2 (en) Method of manufacturing semiconductor device
JP2006229135A (ja) 半導体装置の製造方法
JP2005175174A (ja) 絶縁ゲート型バイポーラトランジスタの製造方法
JPH043061B2 (ja)
JP3921764B2 (ja) 半導体装置の製造方法
JP2011187593A (ja) 半導体装置の製造方法
JP2007329279A (ja) 半導体装置の製造方法
US9166018B2 (en) Method of manufacturing semiconductor device
JP7486483B2 (ja) パワー半導体デバイスおよびそのようなデバイスを製造するためのシャドーマスクフリー方法
JP6733605B2 (ja) 半導体装置の製造方法
JPS63215075A (ja) 半導体装置の製造方法
JP2020126890A (ja) 半導体装置の製造方法
JP5076338B2 (ja) 半導体装置の製造方法および半導体装置
CN116206959A (zh) 一种半导体器件及其制造方法和电子装置
JP2002025932A (ja) イオン注入方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7484224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150