JPH07135214A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH07135214A
JPH07135214A JP28154893A JP28154893A JPH07135214A JP H07135214 A JPH07135214 A JP H07135214A JP 28154893 A JP28154893 A JP 28154893A JP 28154893 A JP28154893 A JP 28154893A JP H07135214 A JPH07135214 A JP H07135214A
Authority
JP
Japan
Prior art keywords
electron beam
active region
semiconductor device
layer
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28154893A
Other languages
English (en)
Inventor
Yoshinori Konishi
義則 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP28154893A priority Critical patent/JPH07135214A/ja
Publication of JPH07135214A publication Critical patent/JPH07135214A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 (修正有) 【目的】熱酸化膜の有る部分に、ライフタイム制御のた
めに電子線照射を行うと、表面層のキャリア濃度に変動
を生じ、変動層と変動しない層との界面で空乏層端に湾
曲が生じ、電界の集中が起こって耐圧が低下を防ぐ。 【構成】主電流をスイッチングする活性領域17と、そ
れを囲むフィールドプレートやガードリングのような耐
圧構造部12とからなる半導体装置において、選択的に
活性領域17に電子線を照射して、耐圧構造部12での
キャリア濃度変動を防ぐ。電子線を局部的に照射する方
法と、鉛のような電子線阻止能のすぐれた金属マスクを
使用する方法とがある。導通に係わる活性領域とこれを
囲む耐圧構造部のうち、活性領域にのみ電子線照射して
ライフタイム制御することにより高速スイッチング素子
の阻止耐圧劣化を防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ライフタイム制御のた
めに電子線照射を行う工程を含むプレーナ型半導体装置
およびその製造方法に関する。
【0002】
【従来の技術】高耐圧のMOSFETや電導度変調型M
OSFET(絶縁ゲート型バイポーラトランジスタ、以
下IGBTと略す)は、インバータ、電源装置等の各種
回路の電力用スイッチング素子として広く用いられてい
る。特にIGBTは電圧駆動型のバイポーラ素子として
注目を浴びている。図3に、IGBTの主電流の導通、
遮断のスイッチング作用を担う活性領域の断面構造を示
す。図は一つの制御電極を含む単位の部分であって、活
性領域は極めて多数のこのような単位からなっている。
図において、p+ ドレイン層1の上にn+ バッファ層2
を介して積層されたn- ドリフト層3の表面層に選択的
にpベース領域4が形成されている。そのpベース領域
4内に選択的にn+ ソース領域5が形成され、pベース
領域4のn - ドリフト層3とn+ ソース領域5に挟まれ
た部分の上に、ゲート酸化膜6を介して、多結晶シリコ
ンからなりG端子に接続されるゲート電極7が設けられ
ている。またp+ ドレイン層1に接触し、D端子に接続
されるドレイン電極8、n+ソース領域5とpベース領
域4に共通に接触しS端子に接続されるソース電極9が
それぞれ設けられている。このようなIGBTのn-
リフト層3は、p+ ドレイン層1とその上に積層された
+ バッファ層2とからなるサブストレート上にエピタ
キシャル成長により形成される。またpベース領域4
は、まず先に形成したゲート電極7をマスクとした不純
物導入により形成され、n+ ソース領域5は図示されて
いないフォトレジストをマスクとしての不純物導入によ
り形成される。ゲート電極7の上に、絶縁膜を介してソ
ース電極9を延長させている例もある。
【0003】図4(a)は、半導体素子のチップ15を
多数形成した半導体基板11の平面図を示す。図4
(b)は、半導体素子のチップの例として、IGBTの
チップ15を拡大した平面図を示す。ここではソース電
極9が、絶縁膜を介してゲート電極の上まで延びて覆っ
ているので、ゲート電極のパターンはは見えず、描いて
いない。ゲート電極に接続されたゲートパッド71がソ
ース電極9に囲まれて、表面に露出している。半導体素
子チップ15の最外周部には、ドレイン電極と等電位の
外縁電極10が設けられていて、その下のp型の外縁領
域41(後述)に接触している。ここでは以下耐圧構造
部12は、ハッチングで示すようにソース電極9の周辺
部の酸化膜の右端(または内縁で、図4(b)では点線
で示す)から外縁電極10の最外周縁迄の部分とする。
【0004】一方、IGBTにおいては、スイッチング
(ターンオフ)時に数百〜数千Vの阻止能力が要求され
る。これを実現するために、幾つかの耐圧構造が用いら
れてきた。特にパワーMOSFETやIGBT等のよう
に絶縁ゲート構造を有する半導体素子では、バイポーラ
トランジスタと比較して接合が浅くなるので、それに伴
って新しい耐圧構造も用いられている。これらの中で基
本的なものを二つ説明する。
【0005】図5は、耐圧構造の一つでフィールドプレ
ートといわれるものの構造を、図4(b)のA−A線に
対応する位置の断面で示した。図で酸化膜61の右端の
右側の半導体基板部分が活性領域で、素子チップ15の
中央部分に、反対の左側が素子チップ15の周辺部にあ
たる。S端子に対してD端子に正の電圧が印加される
と、pベース領域4とn- ドリフト層3との間の接合が
逆バイアスされるので、端を13で示す空乏層が広が
る。空乏層はpベース領域4の内部にも広がるが、その
量は僅かなので図では省略した。フィールドプレート1
4は、例えば多結晶シリコンからなる抵抗性薄膜であっ
て、ソース電極9とp外縁領域41上に形成された外縁
電極10とを数千Å以上の厚い熱酸化膜61上で連結し
ている。これにより、S、D端子間に印加される電圧
が、酸化膜61を介してp領域4とp領域41の間の半
導体基板11に対し均等に分布される。従って、端部を
13で示す空乏層はフィールドプレート14の下でも広
がり易くなり、曲率も緩やかになって空乏層の形状は平
面に近づき、阻止耐圧が大きくなる。
【0006】図6は、もう一つの耐圧構造であるガード
リングと呼ばれるものの構造を、図4(b)のA−A線
に対応する位置の断面で示した。素子チップ15の周辺
部でガードリングと呼ばれるp領域21、22、23の
帯が図の右側のpベース領域4とさらに右側のゲート領
域(図示せず)を含む活性領域を囲むようにしたもので
ある。この例でもp領域4上の酸化膜61の右端の右側
が活性領域で、そのp領域4上のS端子に対して、最周
辺部のp領域41上のD端子に正のバイアスを印加する
ものとする。ガードリングは電位的にはフローティング
状態になっている。D、S端子に電圧が印加されると空
乏層がpベース領域4とn- ドリフト層3との間の接合
から外側へ広がって行き、第一のガードリング21に達
する。空乏層は第一のガードリング21の内部には広が
らず、その先まで一気に到達する。更に電圧を印加して
いくと、空乏層はさらに広がって第二のガードリング2
2の先に達する。更に印加電圧を上げると空乏層はさら
に第三のガードリング23の先まで広がる。このように
周辺に向かって空乏層端13が伸び、前述のフィールド
プレートの場合と同様に耐圧を上げることができる。
【0007】これらの耐圧構造は、単独あるいはこれら
の組み合わせにより、最適な構造で用いられる。これら
の高耐圧スイッチング素子は、通常スイッチング損失を
極力少なくすることが望ましい。特に高周波用ではその
損失を少なくすることが必須であり、そのために必要な
キャリアのライフタイムを得る目的で、半導体素子の主
な接合構造等を形成したのちに、電子線照射や重金属の
拡散などによるライフタイム制御を行う。これは良く知
られているように、電子線照射により誘起される欠陥や
シリコン中に拡散された重金属が、シリコンのバンドギ
ャップ中に深い不純物凖位を形成するので、それらをキ
ャリアの再結合中心として利用して、ライフタイムを所
要の値に制御しようとするものである。
【0008】
【発明が解決しようとする課題】しかしながら、このラ
イフタイムを制御する手段の中で電子線照射法では、M
eV(メガエレクトロンボルト)オーダーのレベルの電
子線照射を行うことによって、酸化膜が帯電するために
生ずる酸化膜下のチャンネル形成のしきい値の変化の他
に、シリコンと熱酸化膜との界面現象に起因すると思わ
れるシリコン表面のキャリア濃度変化の生ずることが新
たに確認された。図5、図6では電子線照射前の、いわ
ば理想的な空乏層の広がりを示したが、実際に照射を行
ったあとでは様子が違っていた。その様子を図7に示
す。熱酸化による酸化膜61を介して半導体基板11に
電子線照射を行うと、酸化膜の下の部分で15〜20μ
m程度の深さでキャリア濃度の増加が見られ、一点鎖線
で示すキャリア濃度変化層31が形成されるというもの
である。キャリア濃度的には、例えばn- ドリフト層3
の不純物元素が燐(P)でその濃度が約5×1013/c
3 の場合、照射後には表面でキャリア濃度が約1×1
14/cm3 に増加する。図8に電子線照射量と比抵抗
変化との関係を示す。照射量が増すほど比抵抗が小さく
なっている。すなわち、キャリア濃度が増していること
がわかる。この現象は、特に厚い酸化膜(1000Å以
上)を形成した箇所の下において顕著であり、形成され
るキャリア濃度変化層の厚さも約20μmに達する。言
い換えると、前記の耐圧構造に用いられている数千Å以
上の厚い熱酸化膜61の下で顕著に見られるため、電圧
印加時のその部分での空乏層の広がり方に問題が生ず
る。図7のn- ドリフト層3とpベース層4との間の接
合の逆バイアスの程度に応じて広がっていく空乏層端を
順に131、132、133で示した。表面でのキャリ
ア濃度の高い領域31と、それより深く、濃度の低いn
- ドリフト層3本来の領域との境界において、空乏層端
132、133に見られるように異常な湾曲を生じるこ
とになる。その結果、理想的な接合の降伏が起こる前
に、この湾曲部での電界集中により素子が破壊するとい
う問題がある。図は、フィールドプレート構造の例で示
したが、ガードリング構造のものでも同様であり、また
IGBT,MOSFET或いはバイポーラトランジスタ
のみならず、他の耐圧構造を有するダイオード等にも当
てはまることである。
【0009】以上の問題に鑑みて、本発明の課題は、電
子線照射によるライフタイム制御が行われる半導体基板
の、素子耐圧を決定するような場所の中で特に厚い熱酸
化膜を有する領域下において、局部的な電界集中を起こ
すことなく、耐圧性能を向上させることが可能な半導体
装置およびその製造方法を提供することにある。
【0010】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明においては、活性領域を囲む耐圧構造部の
少なくとも一部に、厚い熱酸化膜を有し、電子線照射が
された半導体装置において、半導体基板の活性領域にの
み電子線を照射し、耐圧構造部への照射を避けるものと
する。
【0011】耐圧構造部の第一導電型層の上の酸化膜上
に抵抗性薄膜からなるフィールドプレートを備えたもの
或いは酸化膜の下に第二導電型のガードリングを備えた
ものにも適用できる。このような半導体装置の製造方法
としては、選択的に電子線照射を行う。例えば電子線の
走査方法として、電子線照射装置の偏向装置を工夫し
て、電子線を選択的に活性領域に照射することができ
る。同時に或いは単独に、照射する半導体を一次元的、
二次元的に移動する方法も考えられる。
【0012】また、適当な形状の電子線を阻止する能力
の高い金属板等でマスクすることにより、選択的な照射
が可能である。
【0013】
【作用】酸化膜を通して半導体基板に電子線照射を行う
と、半導体基板表面層にキャリア濃度変化が生ずること
は、理論的には解明されていないが、熱酸化膜に特有の
現象である。また特に厚い熱酸化膜(1000Å以上)
を用いた箇所において顕著であり、生成されるキャリア
濃度変化層の厚みも増す。そこで半導体基板の活性領域
にのみ選択的に電子線照射を行い、耐圧構造部へは照射
しないようにするか、或いは耐圧構造部への照射をでき
るだけ低減することによって、半導体基板表面層のキャ
リア濃度変化が抑えられる。従って、電圧印加時に接合
が逆バイアスされて空乏層が広がった時も、その先端の
形状は滑らかであり、異常な湾曲を生ずるという問題は
もはや生じない。すなわち、局部的な電界集中による耐
圧劣化が無くなって、素子本来の阻止能力が十分に発揮
されることになる。
【0014】
【実施例】以下、前述の図3ないし図6と共通の部分に
同一の符号を付した図を引用して本発明の実施例につい
て述べる。図1は、本発明の一実施例にかかるプレーナ
型半導体素子であって、フィールドプレートを有するI
GBTの、図4(b)A−A線に対応する位置の断面を
示す。n- ドリフト層3に深い拡散を行ってpベース層
4を形成するときに、初期の段階で形成した数千Å以上
の厚い熱酸化膜61をマスクにしてホウ素のイオン注入
を行う手法が用いられており、この厚い熱酸化膜61を
そのままフィールドプレート14下の絶縁膜として利用
している。従来は素子チップの最周辺部のp領域41を
含む耐圧構造部12、酸化膜61の右側の活性領域16
ともに電子線照射を行ったので、耐圧構造部12の厚い
熱酸化膜61の下の半導体基板表面に抵抗変動層を生じ
た。図1に示す構造では、電子線照射を右側の活性領域
16に限定した。従って右側の基板断面にハッチングを
施した活性領域16の部分が電子線照射部17、その反
対の左側が非照射部18である。左側の耐圧構造部12
においては電子線照射が行われず、半導体基板表面に抵
抗変化層を生じていない。従って、電圧印加時の空乏層
端13の形状は滑らかで、電界の集中を生じるような湾
曲はできていない。この結果、半導体装置の阻止耐圧
は、従来に比べ約15%向上した。電子線照射を活性領
域16に限定するといっても、実際には活性領域に照射
した電子線の一部が、半導体基板内部での散乱のため、
耐圧構造部12に入り込むことが考えられる。しかしそ
の量は僅かで素子特性に影響するほどではない。
【0015】図2は、ガードリングを有するIGBTに
おける本発明の実施例を、図4(b)のA−A線に対応
する位置の断面で示した。この図においても図1の実施
例と同様に右側の活性領域16にのみ、選択的に電子線
を照射している。この場合も右側の基板断面にハッチン
グされた部分が電子線照射部17、その左側が非照射部
18である。左側の耐圧構造部12に厚い熱酸化膜が有
っても、半導体基板表面に抵抗変化層を生じない。従っ
て、電圧を印加したときも空乏層端13の形状は滑らか
で、異常な湾曲は生じない。
【0016】図9は、電子線の選択的な照射方法の一実
施例として電子線照射装置の原理的な構成を示す図であ
る。例えば加熱したフィラメントのような電子線源52
から、電子を発生させ、加速電極53で加速する。電子
線51を適当な大きさのビームに絞る電磁レンズ54の
後段に、偏向電極55を設けこれに電圧を加えることに
より、電子線51を偏向させ試料台56上に置かれた半
導体基板11に走査しながら照射することができる。図
では偏向電極を二つだけ示した。この場合は一次元的な
走査を行うが、偏向電極を四つ設けて電子線を二次元的
に走査できるようにしてもよい。電子線を放出、停止し
ながら走査することにより、半導体基板11の必要な部
分のみに選択的に照射することが出来る。照射する半導
体基板11の内外に走査することで、電子線の放出、停
止に代えることができるし、またシャッターを使用して
放出、停止をさせることも出来る。試料台56は一次元
または二次元に移動可能にできるので、電子線の走査と
同時に或いは別に、半導体基板11を一次元的にまたは
二次元的に移動させてもよい。これらを適宜組み合わせ
て、活性領域にのみ選択的に照射することができる。さ
らにこれらを予めプログラムした装置を加えることによ
って、自動化できる。
【0017】図10は、電子線の選択的な照射方法の、
別の実施例を示すものである。半導体基板11の直上
に、電子線51を部分的に遮蔽するための金属製のマス
ク81を置いて照射する。図11に、図4(a)のよう
に半導体素子のチップ15を多数形成した半導体基板に
対応した金属マスクをハッチングで示す。活性領域に対
応する部分に窓82が開いていて、活性領域16には電
子線が照射されるのに対し、耐圧構造部12は、ハッチ
ング部分の金属マスクで遮蔽されるため電子線照射され
ない。但し、金属マスクでも幾らかの電子線は透過する
し、また,さきに述べた散乱現象のため、耐圧構造部に
も幾分かの電子線照射は起きるが、その量は僅かで実用
には問題ない。
【0018】金属マスクに適する材料は、電子線を遮蔽
する能力が高くて,シリコン中に不純物準位を作らない
ものがよい。電子線を遮蔽する能力は、ほぼ密度に比例
するので、密度が11と大きく、4族の元素である鉛が
適している。MeVオーダーの電子線の強度は、約1m
mの鉛で半減するので、厚さ2mm程度の鉛のマスクを
用いれば、遮蔽効果は十分である。
【0019】
【発明の効果】本発明によれば、熱酸化膜を有する半導
体基板に電子線を照射した場合に見られる、基板表面層
のキャリア濃度変動を、活性領域への電子線の選択的な
照射によって、回避できることが明らかになった。すな
わち、耐圧構造部には、電子線照射を行わないので厚い
熱酸化膜があっても、キャリア濃度変動層は生じない。
この結果、接合を逆バイアスした時の空乏層の広がり
は、滑らかで、従来のように空乏層端が湾曲して電界の
集中を引き起こすようなことはなく、阻止状態での電界
の局部集中による耐圧劣化を防止できた。先に記載した
ように、本発明を実施したIGBTの例では阻止耐圧が
約15%も向上した。このように従来の素子の問題点は
解決され、IGBTやMOSFET等の高耐圧のパワー
スイッチング素子の耐圧の著しい向上が見られる。
【0020】この発明は、耐圧構造としてフィールドプ
レート構造のものでも、ガードリング構造のものでも有
効である。他の耐圧構造でも、耐圧構造部に熱酸化膜が
有り、電子線照射を行うものには有効である。また対象
となる半導体装置は、IGBT、MOSFET、バイポ
ーラトランジスタさらにはダイオードのようなディスク
リート素子に限らず、周縁部に耐圧構造を有する複合素
子にも有効である。
【0021】この発明の製造方法としては、新しい工程
を加える必要は無く、従来の装置に加える改造も、僅か
である。電子線の走査のための偏向装置および照射試料
の移動装置は、通常の電子線照射装置に付いているもの
もあり、これらを利用して選択的に照射することは容易
である。更に自動化も、照射範囲を限るプログラムを付
加すればよい。照射範囲を限定することによって、一素
子当たりの照射時間が短くなり、単位時間当たりの製造
量が増すという、利点がある。これにより素子コストの
低減が可能になる。
【0022】マスクを使用する方法は、従来照射を行っ
ていた装置で、照射する半導体基板上にマスクを置くだ
けであり、製造工程の大きな変更は必要でなく、容易に
実施しうる。マスクの材料の鉛は、ごくありふれた材料
であって安価であり、形状も単純な形状なので、加工に
要する費用も多くはない。
【0023】以上のように、本発明による改良をくわえ
ることにより、阻止特性の改善という効果は、顕著なも
のである。念のため付け加えると、耐圧構造部は活性領
域と違って、電流のスイッチングを行わないので、キャ
リアライフタイムが短い必要はなく、従って電子線照射
を行わなくても悪影響は無い。
【図面の簡単な説明】
【図1】本発明の一実施例のIGBTの図4(b)A−
A線矢視断面に対応する部分の断面図
【図2】本発明の別の実施例のIGBTの図4(b)A
−A線矢視断面に対応する部分の断面図
【図3】一般的なIGBTの素子構造を示す要部断面図
【図4】(a)は半導体基板全面のの平面図、(b)は
半導体基板内のIGBTの一チップの拡大平面図
【図5】従来のIGBTのフィールドプレート構造を示
す図4(b)のA−A線矢視断面に対応する部分の断面
【図6】従来のIGBTのガードリング構造を示す図4
(b)のA−A線矢視断面に対応する部分の断面図
【図7】従来のIGBTにおける電子線照射の影響を示
す図4(b)のA−A線矢視断面に対応する部分の断面
【図8】従来のIGBTにおける電子線照射量と比抵抗
変化の関係を示す図
【図9】本発明の電子線照射のための装置の構成図
【図10】本発明の金属マスクによる選択照射の図
【図11】本発明の選択照射のための金属マスクの図
【符号の説明】
1 p+ ドレイン層 2 n+ バッファ層 3 n- ドリフト層 4 pベース領域 41 p外縁領域 5 n+ ソース領域 6 ゲート酸化膜 61 熱酸化膜 7 ゲート電極 71 ゲートパッド 8 ドレイン電極 9 ソース電極 10 外縁電極 11 半導体基板 12 耐圧構造部 13 空乏層端 131、132、133 印加電圧増大時の空乏層端 14 フィールドプレート 15 半導体素子のチップ 16 活性領域 17 電子線照射部 18 電子線非照射部 21、22、23 pガードリング 31 キャリア濃度変化層 51 電子線 52 電子線源 53 加速電極 54 電磁レンズ 55 偏向電極 56 試料台 81 マスク 82 窓

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の第一の主表面に、主電流の導
    通を担う活性領域と、この活性領域を囲む周辺部の耐圧
    構造部を有し、その耐圧構造部の少なくとも一部に酸化
    膜が有り、かつ電子線照射がされたプレーナ型半導体装
    置において、選択的に活性領域に電子線を照射したこと
    を特徴とする半導体装置。
  2. 【請求項2】耐圧構造部の絶縁膜の上に抵抗性薄膜から
    なるフィールドプレートを備えた請求項1記載の半導体
    装置。
  3. 【請求項3】耐圧構造部の絶縁膜の下にガードリング構
    造を備えた請求項1あるいは請求項2記載の半導体装
    置。
  4. 【請求項4】選択的に活性領域に電子線を照射すること
    を特徴とする請求項1ないし3のいずれかに記載の半導
    体装置の製造方法。
  5. 【請求項5】電子線を偏向させる方法によって、選択的
    に活性領域に電子線を照射することを特徴とする請求項
    4記載の半導体装置の製造方法。
  6. 【請求項6】照射する半導体基板を移動する方法によっ
    て、選択的に活性領域に電子線を照射することを特徴と
    する請求項4あるいは請求項5記載の半導体装置の製造
    方法。
  7. 【請求項7】金属のマスクを使用することによって、選
    択的に活性領域に電子線を照射することを特徴とする請
    求項4ないし6のいずれかに記載の半導体装置の製造方
    法。
  8. 【請求項8】マスクを構成する金属が鉛または鉛を主成
    分とするものであることを特徴とする請求項7に記載の
    半導体装置の製造方法。
JP28154893A 1993-11-11 1993-11-11 半導体装置およびその製造方法 Pending JPH07135214A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28154893A JPH07135214A (ja) 1993-11-11 1993-11-11 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28154893A JPH07135214A (ja) 1993-11-11 1993-11-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH07135214A true JPH07135214A (ja) 1995-05-23

Family

ID=17640721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28154893A Pending JPH07135214A (ja) 1993-11-11 1993-11-11 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH07135214A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269234A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置
JP2001135819A (ja) * 1999-08-23 2001-05-18 Fuji Electric Co Ltd 超接合半導体素子
JP2006228772A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd ショットキバリアダイオードとその製造方法
US7276764B1 (en) 1997-03-25 2007-10-02 Rohm Co., Ltd. Semiconductor device with metal wire layer masking
JP2008263217A (ja) * 2008-06-05 2008-10-30 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011044529A (ja) * 2009-08-20 2011-03-03 Mitsubishi Electric Corp 金属製マスク
WO2011074075A1 (ja) * 2009-12-15 2011-06-23 トヨタ自動車株式会社 半導体装置の製造方法
US8299496B2 (en) 2009-09-07 2012-10-30 Toyota Jidosha Kabushiki Kaisha Semiconductor device having semiconductor substrate including diode region and IGBT region
JP2018133377A (ja) * 2017-02-13 2018-08-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276764B1 (en) 1997-03-25 2007-10-02 Rohm Co., Ltd. Semiconductor device with metal wire layer masking
US7736977B2 (en) 1997-03-25 2010-06-15 Rohm Co., Ltd. Semiconductor device and a method for manufacturing therefor
JP2000269234A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置
JP2001135819A (ja) * 1999-08-23 2001-05-18 Fuji Electric Co Ltd 超接合半導体素子
JP2006228772A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd ショットキバリアダイオードとその製造方法
JP2008263217A (ja) * 2008-06-05 2008-10-30 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011044529A (ja) * 2009-08-20 2011-03-03 Mitsubishi Electric Corp 金属製マスク
US8299496B2 (en) 2009-09-07 2012-10-30 Toyota Jidosha Kabushiki Kaisha Semiconductor device having semiconductor substrate including diode region and IGBT region
WO2011074075A1 (ja) * 2009-12-15 2011-06-23 トヨタ自動車株式会社 半導体装置の製造方法
US8334193B2 (en) 2009-12-15 2012-12-18 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor device
JP2018133377A (ja) * 2017-02-13 2018-08-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US9685446B2 (en) Method of manufacturing a semiconductor device
US7485920B2 (en) Process to create buried heavy metal at selected depth
JP5286706B2 (ja) 電力用半導体装置とその製造方法
US9219113B2 (en) Semiconductor device having breakdown voltage enhancement structure
US20070080407A1 (en) Insulated gate bipolar transistor
US20220376107A1 (en) Mosfet in sic with self-aligned lateral mos channel
EP0430237A1 (en) Bipolar device in which carrier lifetime is controlled
JP2001339063A (ja) 半導体装置およびその製造方法
JP2008181975A (ja) 半導体装置及びその製造方法
US9543405B2 (en) Method of manufacturing a reduced free-charge carrier lifetime semiconductor structure
US20220351973A1 (en) Semiconductor device and method of manufacturing semiconductor device
JPH07135214A (ja) 半導体装置およびその製造方法
JPS643347B2 (ja)
JP2007227982A (ja) 半導体装置の製造方法および半導体装置
JPH0621358A (ja) 絶縁ゲート型バイポーラトランジスタ
JPH10270451A (ja) 半導体装置およびその製造方法
JP3519173B2 (ja) 横型半導体装置およびその製造方法
US7602025B2 (en) High voltage semiconductor device and method of manufacture thereof
JPH04214674A (ja) 絶縁ゲート型バイポーラトランジスタの製造方法
US5144402A (en) Semiconductor switching device and method of controlling a carrier life time in a semiconductor switching device
JPH0671078B2 (ja) 半導体装置
US11522047B2 (en) Non-punch-through reverse-conducting power semiconductor device and method for producing same
JP2818959B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPH10229192A (ja) 半導体スイッチ素子
JPH07321304A (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法