JP3696352B2 - ライフタイム評価用ｔｅｇ - Google Patents
ライフタイム評価用ｔｅｇ Download PDFInfo
- Publication number
- JP3696352B2 JP3696352B2 JP33655896A JP33655896A JP3696352B2 JP 3696352 B2 JP3696352 B2 JP 3696352B2 JP 33655896 A JP33655896 A JP 33655896A JP 33655896 A JP33655896 A JP 33655896A JP 3696352 B2 JP3696352 B2 JP 3696352B2
- Authority
- JP
- Japan
- Prior art keywords
- teg
- lifetime
- value
- simulation
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板内のキャリアのライフタイムを評価する為に用いられるライフタイム評価用ＴＥＧに関する。
【０００２】
【従来の技術】
電子又は正孔であるキャリアのライフタイム値は、パワーデバイスの種々の特性に直接結びつく重要な要素である。従来の技術においては、製品用のウェーハとは別にライフタイム評価用のウェーハを製造して評価を行うという方法を採っていた。
【０００３】
図２９は、従来技術に従うＴＥＧ(Test Element Group)が形成されたウェーハＷを示す平面図である。同図に示されるように、ＴＥＧはウェーハＷに複数個形成されている。図３０は、図２９に示されるＴＥＧの断面図である。ＴＥＧは、Ｎ+であるエミッタ領域Ｅ、Ｎ-であるベース層Ｂａ及びＰ+であるコレクタ領域Ｃがこの順に積層された構造からなるダイオードである。
【０００４】
従来のキャリアのライフタイム値の評価方法とは、図３０に示されるダイオードを流れる電流の値の時間変化を観察するものである。図３１は、従来の評価方法に用いられる回路の模式的な構成を示す回路図である。パルス電源ＰＳに対して、ＴＥＧであるダイオードと、負荷抵抗とが直列に接続されている。パルス電源ＰＳは矩形波を与える。負荷抵抗の両端における電圧差をオシロスコープＯｓによって測定すればダイオードを流れる電流量がいくらであるかわかり、キャリアのライフタイム値と相関のある、ダイオードの経時的な特性の変化が観察される。
【０００５】
図３２は、図３１に示される回路の構成を具体的に示す回路図である。ファンクションジェネレータＦＧ、プラス電源Ｇ１及びマイナス電源Ｇ２からの出力は、波形生成回路ＰＧＣへと同軸ケーブルを介して入力される。波形生成回路ＰＧＣは同軸ケーブルからの微小な信号を、電源として要求される振幅にて出力端子から与える回路である。ホルダＨに固定された図示されないチップと、抵抗体Ｒとは、波形生成回路ＰＧＣの＋端子及び−端子に対して直列に接続されている。抵抗体Ｒの両端にはプローブ針ＰＮが固定されており、プローブ針ＰＮが検知した電圧はオシロスコープＯｓへと入力され、コンピュータＣＭによって解析される。
【０００６】
図３３は、オシロスコープＯｓに表示されている、ダイオードであるＴＥＧを流れる電流を示す波形図である。縦軸は電流量であり、横軸は時間である。図３１に示される回路構成において矩形電圧が順方向の設定値から逆方向の設定値へと時間Ｔａにおいて変化した際に、電流値は負の極小値を時間Ｔｂにてとった後に漸近的に０へと近づく。極小値を１００パーセントとした場合の１０パーセントの電流値が与えられる時間を時間Ｔｃとして定義する。９０パーセント減少するために要した時間（Ｔｃ−Ｔｂ）が逆回復時間Ｔｒｒである。
【０００７】
逆回復時間Ｔｒｒはキャリアのライフタイム値によって影響を受ける。従って、逆回復時間Ｔｒｒを得ることによってＴＥＧ内のライフタイム値を推定することが可能である。しかし、逆回復時間Ｔｒｒを実測するのみでは足りず、ＴＥＧ内のライフタイム値を推定するためには逆回復時間Ｔｒｒに関するシミュレーションを行う必要がある。シミュレーションの結果と実測値とを対比することによって、ＴＥＧ内のライフタイム値を推定することが可能となる。
【０００８】
ＴＥＧに備えられる電極を流れる電流の密度に関して、電子及び正孔のそれぞれのライフタイム値τｎ，τｐをパラメータとしてシミュレーションを行う。シミュレーションの結果として得られるのは、逆回復時間Ｔｒｒ（Ｓｉｍ）である。ここで、“（Ｓｉｍ）”は、シミュレーションによって得られた数値であることを表す添え字である。簡便のために、ライフタイム値τｎ，τｐは互いに等しいものとしてシミュレーションを行う。
【０００９】
図３４は、実物のＴＥＧのライフタイム値τを得る方法を示す模式図である。同図に示されるように、シミュレーションによって得られた逆回復時間Ｔｒｒ（Ｓｉｍ）を縦軸とし、ライフタイム値τを横軸としてシミュレーションの結果をプロットする。このようにして特定の電流密度に関する特性線Ｌを得る。この特性線Ｌと電流密度を同じくする実際の計測によって得られた逆回復時間Ｔｒｒに対してこの特性線Ｌが与えるライフタイム値（図３４において矢印にて示されている）が、図２９に示されるウェーハＷにおけるキャリアのライフタイム値τである。
【００１０】
上述の計測及びシミュレーションを他の電流密度に関しても行うことによって、ウェーハＷ内のキャリアのライフタイム値τの信頼性を高めることが可能である。
【００１１】
【発明が解決しようとする課題】
以上にて例示されるように、評価用のウェーハにＴＥＧを形成してライフタイム値の評価を行っているので、実際に製品として用いられるチップ内のキャリアのライフタイム値が評価されているわけではなかった。即ち、製品に対する評価が直接的ではなく間接的であるという問題点がある。
【００１２】
また、従来の評価方法においては図３２に示されるように、ファンクションジェネレータＦＧ、プラス電源Ｇ１及びマイナス電源Ｇ２、波形生成回路ＰＧＣ、ホルダＨ、抵抗体Ｒ、プローブ針ＰＮ、オシロスコープＯｓを用意しなければならない。従って、簡易な方法であるとは言い難いという問題点がある。
【００１３】
本発明は、以上の問題点に鑑み、製品用のウェーハにおけるキャリアのライフタイムを評価することが直接的に可能であるライフタイム評価用ＴＥＧを提供することを目的とする。更に、ライフタイムの評価を簡易に行える方法に関して、評価の精度を向上する構造を有するライフタイム評価用ＴＥＧを提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明のライフタイム評価用ＴＥＧは、第１及び第２の主面を備える半導体基板に形成された、該半導体基板内のキャリアのライフタイムの評価に用いられるライフタイム評価用ＴＥＧであって、それぞれ互いに異なる第１及び第２の導電型である第１及び第２の導電層は、前記第１及び第２の主面をそれぞれ与え、前記第１の導電層は、前記第１の主面側の表面部に選択的に形成されており、不純物の濃度が比較的高い電極用領域と、前記電極用領域と前記第２の導電層とを接続する、前記不純物の濃度が比較的低い接続領域とを含んでなり、前記電極用領域は、前記半導体基板のスクライブラインに形成されていることを特徴とする。
【００２０】
【発明の実施の形態】
実施の形態１．
本実施の形態においては、製品用のウェーハのキャリアのライフタイムを直接的に評価することを可能とするライフタイム評価用ＴＥＧを示す。従来技術と同一の構成、構造には同一の参照符号を付す。
【００２１】
図１は、ＴＥＧが配置されている、製品用のウェーハＷの構造を例示する平面図である。ＴＥＧは図１に示される平面において正方形状である。ウェーハＷにはＩＧＢＴ(Insulated Gate Bipolar Transistor)が集積素子として形成されているが、図示は省略されている。
【００２２】
図２は、図１に示されるＴＥＧの構造を例示する断面図である。図２に示されるように、本発明のＴＥＧは、一方の表面から他方の表面へと向かってＮ-であるベース領域Ｂａ、Ｎ+であるバッファ領域Ｂｕ及びＰ+であるコレクタ領域Ｃが順に積層された構造を有している。即ち、本発明のＴＥＧはダイオードである構造を有している。更に、ベース領域Ｂａのうち表面部には部分的にＮ+であるエミッタ領域Ｅが形成されている。
【００２３】
図３は、ウェーハＷの構造の一例を示す断面図である。ウェーハＷは、ＩＧＢＴ素子の形成された領域と、これに隣接するＴＥＧとを有する。ＴＥＧのエミッタ領域Ｅ上にはエミッタ電極が形成されている。ウェーハＷの下面に形成されている、ＩＧＢＴ素子用のコレクタ電極は、ＴＥＧ用のコレクタ電極としても作用する。図３を参照すると理解されるように、図２に示されるＴＥＧの構造は、ウェーハＷにＩＧＢＴ素子が形成された際に自身も同時に形成されることによって得られたものである。
【００２４】
図４は、図３において矢印にて示される向きでのＴＥＧの深さに対する不純物濃度を示す模式図である。縦軸には不純物濃度Ｃ（ｉｍｐ）が、横軸には深さＤがとられている。同図においては、ＴＥＧの不純物濃度Ｃ（ｉｍｐ）のプロファイルは、図３に示されているバッファ領域Ｂｕを有する場合については実線にて、参考としてバッファ領域Ｂｕを有しない場合については点線にて示されている。
【００２５】
図４に示されるように、バッファ領域Ｂｕを有しないＴＥＧは、エミッタ領域Ｅからコレクタ領域Ｃにかけて両端の濃度は高く中間の濃度は低いという対称な構成を有している。一方、図３に示されているＴＥＧは、バッファ領域Ｂｕによって非対称な構成を有している。ＴＥＧの構成に関する説明を行い終えたので、本発明のＴＥＧを用いてウェーハＷ内のキャリアのライフタイム値を評価する方法について以下に説明する。
【００２６】
本発明の評価方法とは、実物のＴＥＧの計測及びシミュレーションによって各々与えられるオン電圧値同士を比較するものである。まず、評価の為に要する設備について説明を行う。図５は本発明の評価方法に関する測定回路を例示する回路図であり、図６は図５に示される測定回路を実現するために要する機器を例示する模式図である。
【００２７】
図５においては、電圧源１０と電流計とダイオード構造を有するＴＥＧとが直列に接続されている。図６に示されるカーブトレーサ２０は所望の電圧を与え電流量を記録することができるものであり、図５の電圧源１０及び電流計の機能を有する。ホルダＨには、ＴＥＧを有するチップが固定される。
【００２８】
図７は、チップが固定されているホルダＨの構成を詳細に示す斜視図である。ホルダＨにはＴＥＧのコレクタ電極及びエミッタ電極にそれぞれ接続される引き出し電極３０，４０が備えられている。引き出し電極３０はＴＥＧのコレクタ電極にダイボンドされており、引き出し電極４０は配線を介してＴＥＧのエミッタ電極に接続されている。ホルダＨに固定されているＴＥＧは、図６のカーブトレーサ２０を用いる、Ｉ−Ｖ特性に関する測定を為される。
【００２９】
図６及び図３２にそれぞれ示されている機器構成を比較すれば理解されるように、図６に示される本発明の評価方法に要する機器は、図３２に示される従来の評価方法に要する機器よりも少なくて済む。これは、従来の評価方法が経時的に変化する特性（動特性）を扱っているのに対し、本発明の評価方法は後述の如く時間変化とは関係のない特性（静特性）を扱うためである。
【００３０】
次に、本発明の評価方法の手順について説明を行う。図８は、実物のＴＥＧを用いて計測を行うことによって実際のオン電圧値Ｖｆを得る手順の一例を示すフローチャートである。
【００３１】
まず、計測を自動的に行う制御手段によって制御が開始される（ＳＡ０）。制御手段は本発明のＴＥＧに対して計測を行い、図９に示されるようなＩ−Ｖ特性のプロファイルを獲得する（ステップＳＡ１）。具体的には、制御手段は、ＴＥＧのエミッタ電極とコレクタ電極とに印加された電圧値と、これらの間を流れる電流値との相関を得る。
【００３２】
次に、獲得されたプロファイルに基づき、図９に示されるように、制御手段は基準電流値Ｉ0を与える電圧値であるオン電圧値Ｖｆを獲得する（ステップＳＡ２）。基準電流値Ｉ0は、使用者が任意に制御手段に設定しておけば良い。ステップＳＡ３にて制御は終了する。
【００３３】
次に、シミュレーションに関する手順について説明を行う。図１０は、シミュレーションの手順を示すフローチャートである。まず、ステップＳＢ０において処理が開始される。使用者は、ステップＳＢ１においてデバイスシミュレータにＴＥＧの構造の設計条件（大きさ、不純物濃度等）を入力する。次に、ステップＳＢ２において、シミュレーションの際にパラメータとなる、キャリアのライフタイム値を複数種ほど設定する。
【００３４】
ステップＳＢ３においてデバイスシミュレータは、ＴＥＧのＩ−Ｖ特性に関するシミュレーションを行う。具体的には、設定された複数種のキャリアのライフタイム値のうちの１つに関して、入力された設計条件のＴＥＧ内部の様子をシミュレーションする。これによって、用いられたライフタイム値に固有である、図９と同様なＩ−Ｖ特性のプロファイルが得られる。
【００３５】
ステップＳＢ４においては、ステップＳＢ２において設定された全てのライフタイム値に対してステップＳＢ３のシミュレーションが行われたか、即ちシミュレーションが終了しているかを判断する。“ＹＥＳ”と判断された場合にはステップＳＢ５へと進み、“ＮＯ”と判断された場合にはステップＳＢ３へと進み残るライフタイム値のうちの１つに対してシミュレーションを行う。
【００３６】
ステップＳＢ５においては、ステップＳＢ３においてライフタイム値毎に得られた複数のＩ−Ｖ特性のプロファイルそれぞれに関して、基準電流値Ｉ0が得られるオン電圧Ｖｆ（Ｓｉｍ）を獲得する。全てのオン電圧Ｖｆ（Ｓｉｍ）が獲得されると、ステップＳＢ６において処理は終了する。
【００３７】
シミュレーションの際には、図１１に示されるような円筒形のモデルを正方形である実物のＴＥＧの代わりに用いる。図１２は、実物のＴＥＧとモデルであるＴＥＧとの関係を例示する平面図である。同図に示されるように、モデルのＴＥＧの構成要素の外縁は、対応する実物のＴＥＧの構成要素それぞれに内接する円によって定まっている。例えば、モデルのエミッタ領域Ｅは、実物のＴＥＧのエミッタ領域Ｅの外縁に内接する外縁を有する。それ故、実物のＴＥＧの構成要素が一辺２ｒの正方形である場合には、モデルのＴＥＧの構成要素は半径ｒの円である。
【００３８】
円筒形のモデルは、自身の底面に平行な断面においては中心点に関して対称である。従って、シミュレーションの際に座標成分を１つ減らすことが可能であり、円筒形のモデルを用いることによってシミュレーションの高速化が図られる。また、電子のライフタイム値τｅと正孔のライフタイム値τｐとは実際には異なるが、同じであると仮定してシミュレーションを行っている。この仮定による誤差は無視できる程度のものである。
【００３９】
Ｉ−Ｖ特性のプロファイルを得ることによってオン電圧Ｖｆ（Ｓｉｍ）を求めているので、図１２に示されているように各構成要素の面積が実物とモデルとにおいて異なることに関して、調整を行う必要がある。そこでシミュレーションにおいては、図１０に示されるステップＳＢ５においてオン電圧Ｖｆ（Ｓｉｍ）を獲得する際に、シミュレーションの際の電流値に４／πをかけたものを用いている。４／πがかけられているのは、正方形とこれに内接する円との面積の比が４：πであるためである。
【００４０】
図１３は、ＴＥＧの実測値とシミュレーション値とに関するＩ−Ｖ特性のプロファイルを例示するグラフである。同図においては、シミュレーションにおける電流値は４／πがかけられてプロットされている。白丸はＴＥＧの実測値を表している。黒丸及び黒三角等はライフタイム値毎のシミュレーションの結果を示しており、これらの点とライフタイム値との関係は同図に示されている。同図に示されている実物のＴＥＧは、自身の正方形のエミッタ領域の一辺が１００μｍの長さである。
【００４１】
例えば、基準電流値Ｉ0が６ｍＡである場合を考える。図１３を参照すれば理解されるように、Ｉ−Ｖ特性のプロファイルと電流値が６ｍＡである横線との交点の電圧値が、オン電圧Ｖｆ，Ｖｆ（Ｓｉｍ）となる。同図においては、ライフタイム値が２０μｓであるシミュレーションの結果である黒四角と、１０μｓの結果である黒丸とのそれぞれのオン電圧Ｖｆ（Ｓｉｍ）の間に、実測値である白丸のオン電圧Ｖｆが存在している。従って、実物のＴＥＧ内部のキャリアのライフタイムは１０〜２０μｓの範囲に存在すると評価される。
【００４２】
更に詳細に比較を行うことも勿論可能である。白丸と黒丸とのそれぞれのオン電圧は共に１．２（Ｖ）であり近いので、ＴＥＧ内部のキャリアのライフタイム値は１０μｓであると評価しても良い。
【００４３】
このようにオン電圧同士の比較によってライフタイム値を推測することを、簡便のために「推測行為」と後に呼称する。
【００４４】
上述の方法によって得られたライフタイム値が信頼できるかを調べるには、従来の方法を本発明のＴＥＧに用いてライフタイム値を得て、両者を比較すれば良い。比較の結果は実施の形態５において示す。
【００４５】
本発明のライフタイム評価用ＴＥＧは実際に製品として用いられる半導体基板に形成されているので、キャリアのライフタイムの評価を直接的に行えるという利点が得られる。これによって、ライフタイムの評価が信頼性の高いものとなる。
【００４６】
また、本実施の形態において示したライフタイムの評価の方法は、従来のものよりも必要とする機器が少なくて済むという利点を有する。
【００４７】
以上の説明においては正方形のＴＥＧが用いられていたが、これはシミュレーション等の簡便のためであり、三角形等、どのような形のＴＥＧを用いることも可能である。
【００５０】
実施の形態２．
以下、既に説明の行われたものと同一の構成、構造には同一の参照符号を付し、説明は省略する。
【００５１】
図１４は、チップＴが配置されたウェーハＷを例示する平面図である。本実施の形態においては、チップＴのスクライブラインに実施の形態１のＴＥＧを形成する場合について示す。図１５は、図１４において点線で囲まれている部分を拡大して示す平面図である。簡便のため、同図に向かって右上のチップから順に時計まわりに“Ｔ１”〜“Ｔ４”の参照符号を付す。
【００５２】
厳密には、ウェーハ内部の位置によってキャリアのライフタイム値は異なることがわかっている。従って、複数のＴＥＧをスクライブラインの様々な場所に形成することによって、ライフタイム値を厳密に推定することが可能となる。例えば、図１５に向かって上側のＴＥＧによってチップＴ１，Ｔ４におけるキャリアのライフタイム値を推定することができる。同様に、向かって下側のＴＥＧによってチップＴ２，Ｔ３におけるキャリアのライフタイム値を推定することができる。
【００５３】
製品として使用するために図１４のウェーハＷをチップＴへと切り出した際には、スクライブラインに形成されたＴＥＧの痕跡は当然チップＴには残らない。従って、チップＴを使用する際にＴＥＧによって集積回路に影響が与えられるという問題は生じない。また、製品となるチップＴにＴＥＧを配置する領域を確保する必要もない。
【００５４】
実施の形態３．
実施の形態２においてはスクライブラインにＴＥＧを形成したが、試験用のチップ内にＴＥＧを形成しても良い。図１６は、試験用のチップ内にＴＥＧが形成されたウェーハを例示する平面図であり、図１５に示される構成に代わるものである。
【００５５】
図１６に示されるチップＴ４は製品としてではなく、製品として用いられるチップＴ１〜Ｔ３の試験用として用いられる。試験用のチップＴ４にＴＥＧを配置することによって、チップＴ１〜Ｔ３内のキャリアのライフタイムを推定することが可能となる。また、実施の形態２の構成と同様に、製品たるチップＴ１〜Ｔ３にＴＥＧの痕跡が残ることが回避される。
【００５６】
また、チップＴ１〜Ｔ４が切り出された際にも、チップＴ４にはＴＥＧが残存する。従って、スクライブラインのＴＥＧが消失する実施の形態２とは異なり、製品化した後にライフタイムの評価を行うことが可能である。
【００５７】
実施の形態４．
本実施の形態においては、製品として用いられるチップ内にＴＥＧを形成する場合について示す。図１７は、製品として用いられるチップＴ１にＴＥＧが形成された構成を例示する平面図である。ＴＥＧは、チップＴ１内のうち、素子として機能する領域ＲＧ以外の部分に形成されている。
【００５８】
製品として用いられるチップＴ１内のキャリアのライフタイム値を直接的に評価することに加え、ウェーハの切り出しの前後を問わずいつでも評価を行うことが可能であるという利点が得られる。勿論、チップＴ２〜Ｔ４にもＴＥＧを形成しても良い。
【００５９】
実施の形態２〜実施の形態４のそれぞれのＴＥＧの配置の方法は互いに排他的であるものではなく、例えば試験用のチップＴ４とスクライブラインとにそれぞれＴＥＧを配置することも可能である。
【００６０】
実施の形態５．
図１８は、互いに面積が異なる複数のＴＥＧがスクライブラインに形成されている構成を例示する平面図である。図１９は、図１８に示されるXIX-XIX線における断面を例示する断面図である。同図に示されるように、複数のＴＥＧを与えるようにエミッタ領域Ｅが複数個形成されている。
【００６１】
互いに面積が異なる複数のＴＥＧを用いて評価を行うことによって、実施の形態１の推測行為における比較を行う際に、ＴＥＧのエミッタ領域Ｅの面積がバリエーションとして加えられる。
【００６２】
図２０は、オン電圧Ｖｆを縦軸に、エミッタ領域Ｅに関する長さＬを横軸にするグラフである。エミッタ領域Ｅに関する長さＬとは、実物のＴＥＧでは正方形の一辺の半分の長さであり、モデルのＴＥＧでは円の半径である。周知のように面積は長さの２乗に比例するので、同図においてはライフタイム値とエミッタ領域Ｅの面積とオン電圧Ｖｆとの関係が示されているといえる。
【００６３】
実施の形態１においては、推測行為を行う際に、ＴＥＧの面積にバリエーションがない。しかし、本実施の形態においてはバリエーションがあるので、図２０に示されているようにデータは点ではなく線として表される。従って、推測行為における信頼性が実施の形態１の場合よりも高まる。
【００６４】
図２０に示されている場合には、白丸にて示されている実物のＴＥＧ内部のキャリアのライフタイム値は、黒丸にて示されているライフタイム値が１０μｓであるシミュレーションの結果と非常に近い。従って、実物のＴＥＧ内部のキャリアのライフタイム値は１０μｓ程度であると推測される。
【００６５】
図８及び図１０にそれぞれ示される手順によって得られた実物のＴＥＧ及びモデルのＴＥＧのそれぞれのデータ（パラメータはライフタイム値τ、長さＬ及びオン電圧Ｖｆである）を取り込みつつ自動的に図２０に示されているようにグラフ上にプロットして表示する表示手段を用いることによって、解析者の負担は軽減される。
【００６６】
実施の形態１において記載したように、上述の方法によって得られたライフタイム値が信頼するに足ることを調べるには、従来の方法を本発明のＴＥＧに用いてライフタイム値を得て、両者を比較すれば良い。
【００６７】
図２１及び図２２はそれぞれ、図３３及び図３４に相当するグラフである。図２１においては左側の縦軸にはＴＥＧを流れる電流値Ｉが、右側の縦軸には電流密度が、横軸には矩形電圧が印加される際の時間ｔがとられている。実物のＴＥＧ（エミッタ領域Ｅの正方形の一辺が１００μｍの場合）は白丸にて、シミュレーション（ライフタイム値τ＝２μｓの場合）の結果は黒い三角にてそれぞれ例示されている。このようにして得られた値を用いて、図２２に示されるような関係を得る。
【００６８】
図２２は、シミュレーションの結果を矩形電圧の設定値が与える電流値毎に線で結ぶことによって得られたグラフである。縦軸は逆回復時間Ｔｒｒであり、横軸はライフタイム値τである。図２１においては実物のＴＥＧの逆回復時間Ｔｒｒは５．８５μｓと読み取られ、図２２においては矩形電圧の設定値によって与えられる電流値が±１０ｍＡの場合は黒い四角にて表されている。黒い四角を結ぶ線と逆回復時間５．８５μｓとの交点のライフタイム値は約８μｓである。
【００６９】
従って、本発明の方法及び従来の方法でそれぞれ得られたライフタイム値は１０μｓ，８μｓであるので、従来の方法がライフタイム値のおおよその値を得るものであることを考慮すると、本発明の方法を用いることによってライフタイム値を推定し得ていると言える。
【００７０】
尚、図２２においては、矩形電圧の設定値によってそれぞれ±２０，±１００ｍＡが与えられる場合についても図示されている。±２０，±１００ｍＡという電流値に対して逆回復時間Ｔｒｒはそれぞれ４．１７，２．２９μｓである。
【００７１】
上述の説明においては複数のＴＥＧはスクライブラインに形成されていたが、スクライブラインのみに限られるものではない。図２３は、複数のＴＥＧが配置された構成を例示する平面図である。同図に示されるチップＴ１，Ｔ２は製品として使用されるチップであり、チップＴ３，Ｔ４はチップＴ１，Ｔ２の評価用として使用されるチップである。
【００７２】
チップＴ１には互いに面積が異なる複数のＴＥＧが形成されている。チップＴ４にはその全面にわたって複数のＴＥＧが形成されており、エミッタ領域Ｅの面積のサンプルを充実させるためにチップＴ３にはその全面を用いて１つのＴＥＧが形成されている。
【００７３】
本実施の形態においては、複数のＴＥＧが形成されていることに対応して、図１０に示されている手順に対してステップＳＢ７を付け加えることが必要となる。図２４は、ステップＳＢ７を含むシミュレーションの手順を例示するフローチャートである。ステップＳＢ７においては、図１０に示されているステップＳＢ４とステップＳＢ５との間において、全てのＴＥＧの面積に対してシミュレーションが行われたかが判断される。
【００７４】
ステップＳＢ７において“ＹＥＳ”と判断された際には、ステップＳＢ５へと進み次の処理が行われる。“ＮＯ”と判断された際にはステップＳＢ３へと進み、まだシミュレーションが行われていない面積を有するＴＥＧに関してシミュレーションを行う。図８に示される手順に関しては、ステップＳＡ０〜ＳＡ３を面積毎に行うことが必要となる。
【００７５】
本実施の形態においては、エミッタ領域Ｅの面積が異なる複数のＴＥＧをウェーハに形成することについて示した。これによって、キャリアのライフタイムの評価において信頼性が高まる。
【００７６】
実施の形態６．
図２０を参照すれば理解されるように、シミュレーションの際のライフタイム値毎のオン電圧値Ｖｆは、エミッタ領域Ｅの長さＬ（面積）が小さくなるにつれて互いから離れる。一方、エミッタ領域Ｅの面積が大きい場合、例えば長さＬが３×１０3μｍ程度の場合に注目すればわかるように、シミュレーション毎の結果はこの部分においては互いに近接している。
【００７７】
シミュレーションの結果が近接している場合には、これらの間に実物のＴＥＧの実測値が存在しても、この実測値がどの結果にどれくらい近いかを判断することは困難である。しかし、結果が互いに離れている場合には容易である。そこで、エミッタ領域Ｅの面積をシミュレーションの結果が互いに離れる程度に小さく設定しておくことことが望ましい。この場合の“エミッタ領域Ｅの面積が小さい”とは、コレクタ領域Ｃの面積に対応して小さいの意味である。以下に、エミッタ領域Ｅの面積の、コレクタ領域Ｃの面積に対する比を小さくする場合のサイズの設定の目安について説明を行う。しかし、面積比を議論するためには基準となる面積を明確なものとする必要がある。そこで、前段階としてまずウェーハの構成要素の面積について説明を行う。
【００７８】
図２５は、ウェーハＷを一点鎖線にて、ウェーハＷが分割されて形成されたチップＴを実線にて示す断面図である。同図を参照すれば明らかなように、ウェーハＷがチップＴへと分割された場合には、エミッタ領域Ｅと対であるコレクタ領域Ｃの面積は分割の前後において異なることになる。従って、エミッタ領域Ｅ及びコレクタ領域Ｃが互いに対となる面積をどのように考えれば良いかを明確としておくことに意義がある。
【００７９】
図２６に図示されるように、チップＴの状態でのエミッタ領域Ｅ及びコレクタ領域Ｃは各々、上底面及び側面からなる６面を有する。エミッタ領域Ｅの面積とは、自身の有する６面のうち、チップＴの表面として露出されているものの面積である。同様に、コレクタ領域Ｃの有する６面のうちチップＴの下面として露出されているものの面積が、コレクタ領域Ｃの面積である。
【００８０】
図２７は、コレクタ領域Ｃのうち、１つのエミッタ領域Ｅに対応する部分がどの範囲であるかを例示する断面図である。エミッタ領域Ｅの中心を通る中心線とコレクタ領域Ｃとの交点から、ウェーハＷ（チップＴ）の高さｈの５倍である５ｈの範囲内にある部分（左右合わせて１０ｈの幅に存在する部分）がエミッタ領域Ｅと対となる部分であると考えることができる。この範囲にある部分がエミッタ領域Ｅに対して実際のコレクタ領域として機能し、図中コレクタ領域Ｃからエミッタ領域Ｅへと向かう矢印のように電流が流れると考えられる。
【００８１】
そこで、以下においてはコレクタ領域Ｃのうち実際に機能する部分を機能領域ＷＴとして参照する。また、エミッタ領域Ｅと機能領域ＷＴとの面積比を面積比Ｒａ（エミッタ領域Ｅの面積／機能領域ＷＴの面積）として参照する。図２８は、エミッタ領域Ｅと機能領域ＷＴとを例示する斜視図である。
【００８２】
次に、上述のようにエミッタ領域Ｅの面積をシミュレーションの結果が互いに離れる程度に小さく設定する事に関して説明を行う。図２０に示される結果に関しては、同図に向かって最も右に位置するデータ（長さが３×１０3μｍ付近のもの）が、面積比Ｒａ＝１の場合に得られたものである。図を参照すれば明らかであるように、長さが１０2μｍ以下である範囲においてはデータ同士の間隔が十分保たれている。面積は長さの２乗に比例するので、面積比Ｒａが１／１７５００００〜１／４５００程度となるようにエミッタ領域Ｅを形成すれば十分であることがわかる。
【００８３】
面積比を小さくすることによって、実測及びシミュレーションによってそれぞれ得られた結果が互いにどのような相関があるかを観察することが容易となる。また、評価の精度が向上され、信頼性が高まる。
【００８７】
【発明の効果】
請求項１に記載の構成によれば、半導体基板のうち、実際に半導体装置として機能すべき製品用チップとなる部分には電極用領域が形成されない。これによって、余計な素子が形成されることによる製品用チップへの影響をなくすことが可能となる。
【図面の簡単な説明】
【図１】 実施の形態１に従うＴＥＧの配置されたウェーハの構造の一例を示す平面図である。
【図２】 実施の形態１に従うＴＥＧの構造の一例を示す断面図である。
【図３】 実施の形態１に従うＴＥＧの配置されたウェーハ構造の一例を示す断面図である。
【図４】 図３に示されるＴＥＧの不純物濃度のプロファイルの一例を示すグラフである。
【図５】 実施の形態１に従う、ＴＥＧの特性を得るための計測系の構成の一例を示す回路図である。
【図６】 図５に示される構成を実現するための機器構成の一例を示す回路図である。
【図７】 図６に示されるホルダの構造の一例を示す斜視図である。
【図８】 実施の形態１に従う、ＴＥＧの特性を得る手順の一例を示すフローチャートである。
【図９】 Ｉ−Ｖ特性のプロファイルの一例を示すグラフである。
【図１０】 実施の形態１に従うシミュレーションの手順の一例を示すフローチャートである。
【図１１】 シミュレーションに用いられるモデルであるＴＥＧの構造の一例を示す断面を表す斜視図である。
【図１２】 実物のＴＥＧと図１１に示されるモデルのＴＥＧとの関係を例示する平面図である。
【図１３】 実測及びシミュレーションによって得られた結果の一例を示すグラフである。
【図１４】 ウェーハにおけるチップの配置の一例を示す平面図である。
【図１５】 実施の形態２に従う、スクライブラインにＴＥＧが形成されている構造の一例を示す平面図である。
【図１６】 実施の形態３に従う、試験用のチップ内にＴＥＧが形成されている構造の一例を示す平面図である。
【図１７】 実施の形態４に従う、製品用のチップ内にＴＥＧが形成されている構造の一例を示す平面図である。
【図１８】 実施の形態５に従う、スクライブラインに複数のＴＥＧが形成されている構造の一例を示す平面図である。
【図１９】 図１８に示されるXIX-XIX切断線における構造を例示する断面図である。
【図２０】 実施の形態５に従うＴＥＧに関する解析結果の一例を示すグラフである。
【図２１】 本発明のＴＥＧを従来方法によって検証することによって得られた結果の一例を示すグラフである。
【図２２】 図２１に例示される結果の解析結果を例示するグラフである。
【図２３】 実施の形態５に従う、試験用及び製品用のチップ内に複数のＴＥＧが形成されている構造の一例を示す平面図である。
【図２４】 実施の形態５に従う、複数のＴＥＧの特性を得る手順の一例を示すフローチャートである。
【図２５】 実施の形態６に従う構成を説明するために用意された断面図である。
【図２６】 実施の形態６に従う構成を説明するために用意された斜視図である。
【図２７】 実施の形態６に従う構成を説明するために用意された断面図である。
【図２８】 実施の形態６に従う構成を説明するために用意された斜視図である。
【図２９】 従来のライフタイム評価用ＴＥＧの配置を示す平面図である。
【図３０】 従来のライフタイム評価用ＴＥＧの構造を示す断面図である。
【図３１】 ライフタイム評価用ＴＥＧに適用される従来の評価方法を実現するための回路構成を示す回路図である。
【図３２】 図３１に示される回路構成を実現する機器構成を示す模式図である。
【図３３】 逆回復時間Ｔｒｒを説明する波形図である。
【図３４】 従来のライフタイム評価方法を示す模式図である。
【符号の説明】
Ｂａ ベース領域、Ｂｕ バッファ領域、Ｃ コレクタ領域、Ｅ エミッタ領域、Ｉ0 基準電流値、Ｔ，Ｔ１〜Ｔ４ チップ、Ｖｆ オン電圧、Ｗ ウェーハ、ＷＴ 機能領域、τ ライフタイム値。
【発明の属する技術分野】
本発明は、半導体基板内のキャリアのライフタイムを評価する為に用いられるライフタイム評価用ＴＥＧに関する。
【０００２】
【従来の技術】
電子又は正孔であるキャリアのライフタイム値は、パワーデバイスの種々の特性に直接結びつく重要な要素である。従来の技術においては、製品用のウェーハとは別にライフタイム評価用のウェーハを製造して評価を行うという方法を採っていた。
【０００３】
図２９は、従来技術に従うＴＥＧ(Test Element Group)が形成されたウェーハＷを示す平面図である。同図に示されるように、ＴＥＧはウェーハＷに複数個形成されている。図３０は、図２９に示されるＴＥＧの断面図である。ＴＥＧは、Ｎ+であるエミッタ領域Ｅ、Ｎ-であるベース層Ｂａ及びＰ+であるコレクタ領域Ｃがこの順に積層された構造からなるダイオードである。
【０００４】
従来のキャリアのライフタイム値の評価方法とは、図３０に示されるダイオードを流れる電流の値の時間変化を観察するものである。図３１は、従来の評価方法に用いられる回路の模式的な構成を示す回路図である。パルス電源ＰＳに対して、ＴＥＧであるダイオードと、負荷抵抗とが直列に接続されている。パルス電源ＰＳは矩形波を与える。負荷抵抗の両端における電圧差をオシロスコープＯｓによって測定すればダイオードを流れる電流量がいくらであるかわかり、キャリアのライフタイム値と相関のある、ダイオードの経時的な特性の変化が観察される。
【０００５】
図３２は、図３１に示される回路の構成を具体的に示す回路図である。ファンクションジェネレータＦＧ、プラス電源Ｇ１及びマイナス電源Ｇ２からの出力は、波形生成回路ＰＧＣへと同軸ケーブルを介して入力される。波形生成回路ＰＧＣは同軸ケーブルからの微小な信号を、電源として要求される振幅にて出力端子から与える回路である。ホルダＨに固定された図示されないチップと、抵抗体Ｒとは、波形生成回路ＰＧＣの＋端子及び−端子に対して直列に接続されている。抵抗体Ｒの両端にはプローブ針ＰＮが固定されており、プローブ針ＰＮが検知した電圧はオシロスコープＯｓへと入力され、コンピュータＣＭによって解析される。
【０００６】
図３３は、オシロスコープＯｓに表示されている、ダイオードであるＴＥＧを流れる電流を示す波形図である。縦軸は電流量であり、横軸は時間である。図３１に示される回路構成において矩形電圧が順方向の設定値から逆方向の設定値へと時間Ｔａにおいて変化した際に、電流値は負の極小値を時間Ｔｂにてとった後に漸近的に０へと近づく。極小値を１００パーセントとした場合の１０パーセントの電流値が与えられる時間を時間Ｔｃとして定義する。９０パーセント減少するために要した時間（Ｔｃ−Ｔｂ）が逆回復時間Ｔｒｒである。
【０００７】
逆回復時間Ｔｒｒはキャリアのライフタイム値によって影響を受ける。従って、逆回復時間Ｔｒｒを得ることによってＴＥＧ内のライフタイム値を推定することが可能である。しかし、逆回復時間Ｔｒｒを実測するのみでは足りず、ＴＥＧ内のライフタイム値を推定するためには逆回復時間Ｔｒｒに関するシミュレーションを行う必要がある。シミュレーションの結果と実測値とを対比することによって、ＴＥＧ内のライフタイム値を推定することが可能となる。
【０００８】
ＴＥＧに備えられる電極を流れる電流の密度に関して、電子及び正孔のそれぞれのライフタイム値τｎ，τｐをパラメータとしてシミュレーションを行う。シミュレーションの結果として得られるのは、逆回復時間Ｔｒｒ（Ｓｉｍ）である。ここで、“（Ｓｉｍ）”は、シミュレーションによって得られた数値であることを表す添え字である。簡便のために、ライフタイム値τｎ，τｐは互いに等しいものとしてシミュレーションを行う。
【０００９】
図３４は、実物のＴＥＧのライフタイム値τを得る方法を示す模式図である。同図に示されるように、シミュレーションによって得られた逆回復時間Ｔｒｒ（Ｓｉｍ）を縦軸とし、ライフタイム値τを横軸としてシミュレーションの結果をプロットする。このようにして特定の電流密度に関する特性線Ｌを得る。この特性線Ｌと電流密度を同じくする実際の計測によって得られた逆回復時間Ｔｒｒに対してこの特性線Ｌが与えるライフタイム値（図３４において矢印にて示されている）が、図２９に示されるウェーハＷにおけるキャリアのライフタイム値τである。
【００１０】
上述の計測及びシミュレーションを他の電流密度に関しても行うことによって、ウェーハＷ内のキャリアのライフタイム値τの信頼性を高めることが可能である。
【００１１】
【発明が解決しようとする課題】
以上にて例示されるように、評価用のウェーハにＴＥＧを形成してライフタイム値の評価を行っているので、実際に製品として用いられるチップ内のキャリアのライフタイム値が評価されているわけではなかった。即ち、製品に対する評価が直接的ではなく間接的であるという問題点がある。
【００１２】
また、従来の評価方法においては図３２に示されるように、ファンクションジェネレータＦＧ、プラス電源Ｇ１及びマイナス電源Ｇ２、波形生成回路ＰＧＣ、ホルダＨ、抵抗体Ｒ、プローブ針ＰＮ、オシロスコープＯｓを用意しなければならない。従って、簡易な方法であるとは言い難いという問題点がある。
【００１３】
本発明は、以上の問題点に鑑み、製品用のウェーハにおけるキャリアのライフタイムを評価することが直接的に可能であるライフタイム評価用ＴＥＧを提供することを目的とする。更に、ライフタイムの評価を簡易に行える方法に関して、評価の精度を向上する構造を有するライフタイム評価用ＴＥＧを提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明のライフタイム評価用ＴＥＧは、第１及び第２の主面を備える半導体基板に形成された、該半導体基板内のキャリアのライフタイムの評価に用いられるライフタイム評価用ＴＥＧであって、それぞれ互いに異なる第１及び第２の導電型である第１及び第２の導電層は、前記第１及び第２の主面をそれぞれ与え、前記第１の導電層は、前記第１の主面側の表面部に選択的に形成されており、不純物の濃度が比較的高い電極用領域と、前記電極用領域と前記第２の導電層とを接続する、前記不純物の濃度が比較的低い接続領域とを含んでなり、前記電極用領域は、前記半導体基板のスクライブラインに形成されていることを特徴とする。
【００２０】
【発明の実施の形態】
実施の形態１．
本実施の形態においては、製品用のウェーハのキャリアのライフタイムを直接的に評価することを可能とするライフタイム評価用ＴＥＧを示す。従来技術と同一の構成、構造には同一の参照符号を付す。
【００２１】
図１は、ＴＥＧが配置されている、製品用のウェーハＷの構造を例示する平面図である。ＴＥＧは図１に示される平面において正方形状である。ウェーハＷにはＩＧＢＴ(Insulated Gate Bipolar Transistor)が集積素子として形成されているが、図示は省略されている。
【００２２】
図２は、図１に示されるＴＥＧの構造を例示する断面図である。図２に示されるように、本発明のＴＥＧは、一方の表面から他方の表面へと向かってＮ-であるベース領域Ｂａ、Ｎ+であるバッファ領域Ｂｕ及びＰ+であるコレクタ領域Ｃが順に積層された構造を有している。即ち、本発明のＴＥＧはダイオードである構造を有している。更に、ベース領域Ｂａのうち表面部には部分的にＮ+であるエミッタ領域Ｅが形成されている。
【００２３】
図３は、ウェーハＷの構造の一例を示す断面図である。ウェーハＷは、ＩＧＢＴ素子の形成された領域と、これに隣接するＴＥＧとを有する。ＴＥＧのエミッタ領域Ｅ上にはエミッタ電極が形成されている。ウェーハＷの下面に形成されている、ＩＧＢＴ素子用のコレクタ電極は、ＴＥＧ用のコレクタ電極としても作用する。図３を参照すると理解されるように、図２に示されるＴＥＧの構造は、ウェーハＷにＩＧＢＴ素子が形成された際に自身も同時に形成されることによって得られたものである。
【００２４】
図４は、図３において矢印にて示される向きでのＴＥＧの深さに対する不純物濃度を示す模式図である。縦軸には不純物濃度Ｃ（ｉｍｐ）が、横軸には深さＤがとられている。同図においては、ＴＥＧの不純物濃度Ｃ（ｉｍｐ）のプロファイルは、図３に示されているバッファ領域Ｂｕを有する場合については実線にて、参考としてバッファ領域Ｂｕを有しない場合については点線にて示されている。
【００２５】
図４に示されるように、バッファ領域Ｂｕを有しないＴＥＧは、エミッタ領域Ｅからコレクタ領域Ｃにかけて両端の濃度は高く中間の濃度は低いという対称な構成を有している。一方、図３に示されているＴＥＧは、バッファ領域Ｂｕによって非対称な構成を有している。ＴＥＧの構成に関する説明を行い終えたので、本発明のＴＥＧを用いてウェーハＷ内のキャリアのライフタイム値を評価する方法について以下に説明する。
【００２６】
本発明の評価方法とは、実物のＴＥＧの計測及びシミュレーションによって各々与えられるオン電圧値同士を比較するものである。まず、評価の為に要する設備について説明を行う。図５は本発明の評価方法に関する測定回路を例示する回路図であり、図６は図５に示される測定回路を実現するために要する機器を例示する模式図である。
【００２７】
図５においては、電圧源１０と電流計とダイオード構造を有するＴＥＧとが直列に接続されている。図６に示されるカーブトレーサ２０は所望の電圧を与え電流量を記録することができるものであり、図５の電圧源１０及び電流計の機能を有する。ホルダＨには、ＴＥＧを有するチップが固定される。
【００２８】
図７は、チップが固定されているホルダＨの構成を詳細に示す斜視図である。ホルダＨにはＴＥＧのコレクタ電極及びエミッタ電極にそれぞれ接続される引き出し電極３０，４０が備えられている。引き出し電極３０はＴＥＧのコレクタ電極にダイボンドされており、引き出し電極４０は配線を介してＴＥＧのエミッタ電極に接続されている。ホルダＨに固定されているＴＥＧは、図６のカーブトレーサ２０を用いる、Ｉ−Ｖ特性に関する測定を為される。
【００２９】
図６及び図３２にそれぞれ示されている機器構成を比較すれば理解されるように、図６に示される本発明の評価方法に要する機器は、図３２に示される従来の評価方法に要する機器よりも少なくて済む。これは、従来の評価方法が経時的に変化する特性（動特性）を扱っているのに対し、本発明の評価方法は後述の如く時間変化とは関係のない特性（静特性）を扱うためである。
【００３０】
次に、本発明の評価方法の手順について説明を行う。図８は、実物のＴＥＧを用いて計測を行うことによって実際のオン電圧値Ｖｆを得る手順の一例を示すフローチャートである。
【００３１】
まず、計測を自動的に行う制御手段によって制御が開始される（ＳＡ０）。制御手段は本発明のＴＥＧに対して計測を行い、図９に示されるようなＩ−Ｖ特性のプロファイルを獲得する（ステップＳＡ１）。具体的には、制御手段は、ＴＥＧのエミッタ電極とコレクタ電極とに印加された電圧値と、これらの間を流れる電流値との相関を得る。
【００３２】
次に、獲得されたプロファイルに基づき、図９に示されるように、制御手段は基準電流値Ｉ0を与える電圧値であるオン電圧値Ｖｆを獲得する（ステップＳＡ２）。基準電流値Ｉ0は、使用者が任意に制御手段に設定しておけば良い。ステップＳＡ３にて制御は終了する。
【００３３】
次に、シミュレーションに関する手順について説明を行う。図１０は、シミュレーションの手順を示すフローチャートである。まず、ステップＳＢ０において処理が開始される。使用者は、ステップＳＢ１においてデバイスシミュレータにＴＥＧの構造の設計条件（大きさ、不純物濃度等）を入力する。次に、ステップＳＢ２において、シミュレーションの際にパラメータとなる、キャリアのライフタイム値を複数種ほど設定する。
【００３４】
ステップＳＢ３においてデバイスシミュレータは、ＴＥＧのＩ−Ｖ特性に関するシミュレーションを行う。具体的には、設定された複数種のキャリアのライフタイム値のうちの１つに関して、入力された設計条件のＴＥＧ内部の様子をシミュレーションする。これによって、用いられたライフタイム値に固有である、図９と同様なＩ−Ｖ特性のプロファイルが得られる。
【００３５】
ステップＳＢ４においては、ステップＳＢ２において設定された全てのライフタイム値に対してステップＳＢ３のシミュレーションが行われたか、即ちシミュレーションが終了しているかを判断する。“ＹＥＳ”と判断された場合にはステップＳＢ５へと進み、“ＮＯ”と判断された場合にはステップＳＢ３へと進み残るライフタイム値のうちの１つに対してシミュレーションを行う。
【００３６】
ステップＳＢ５においては、ステップＳＢ３においてライフタイム値毎に得られた複数のＩ−Ｖ特性のプロファイルそれぞれに関して、基準電流値Ｉ0が得られるオン電圧Ｖｆ（Ｓｉｍ）を獲得する。全てのオン電圧Ｖｆ（Ｓｉｍ）が獲得されると、ステップＳＢ６において処理は終了する。
【００３７】
シミュレーションの際には、図１１に示されるような円筒形のモデルを正方形である実物のＴＥＧの代わりに用いる。図１２は、実物のＴＥＧとモデルであるＴＥＧとの関係を例示する平面図である。同図に示されるように、モデルのＴＥＧの構成要素の外縁は、対応する実物のＴＥＧの構成要素それぞれに内接する円によって定まっている。例えば、モデルのエミッタ領域Ｅは、実物のＴＥＧのエミッタ領域Ｅの外縁に内接する外縁を有する。それ故、実物のＴＥＧの構成要素が一辺２ｒの正方形である場合には、モデルのＴＥＧの構成要素は半径ｒの円である。
【００３８】
円筒形のモデルは、自身の底面に平行な断面においては中心点に関して対称である。従って、シミュレーションの際に座標成分を１つ減らすことが可能であり、円筒形のモデルを用いることによってシミュレーションの高速化が図られる。また、電子のライフタイム値τｅと正孔のライフタイム値τｐとは実際には異なるが、同じであると仮定してシミュレーションを行っている。この仮定による誤差は無視できる程度のものである。
【００３９】
Ｉ−Ｖ特性のプロファイルを得ることによってオン電圧Ｖｆ（Ｓｉｍ）を求めているので、図１２に示されているように各構成要素の面積が実物とモデルとにおいて異なることに関して、調整を行う必要がある。そこでシミュレーションにおいては、図１０に示されるステップＳＢ５においてオン電圧Ｖｆ（Ｓｉｍ）を獲得する際に、シミュレーションの際の電流値に４／πをかけたものを用いている。４／πがかけられているのは、正方形とこれに内接する円との面積の比が４：πであるためである。
【００４０】
図１３は、ＴＥＧの実測値とシミュレーション値とに関するＩ−Ｖ特性のプロファイルを例示するグラフである。同図においては、シミュレーションにおける電流値は４／πがかけられてプロットされている。白丸はＴＥＧの実測値を表している。黒丸及び黒三角等はライフタイム値毎のシミュレーションの結果を示しており、これらの点とライフタイム値との関係は同図に示されている。同図に示されている実物のＴＥＧは、自身の正方形のエミッタ領域の一辺が１００μｍの長さである。
【００４１】
例えば、基準電流値Ｉ0が６ｍＡである場合を考える。図１３を参照すれば理解されるように、Ｉ−Ｖ特性のプロファイルと電流値が６ｍＡである横線との交点の電圧値が、オン電圧Ｖｆ，Ｖｆ（Ｓｉｍ）となる。同図においては、ライフタイム値が２０μｓであるシミュレーションの結果である黒四角と、１０μｓの結果である黒丸とのそれぞれのオン電圧Ｖｆ（Ｓｉｍ）の間に、実測値である白丸のオン電圧Ｖｆが存在している。従って、実物のＴＥＧ内部のキャリアのライフタイムは１０〜２０μｓの範囲に存在すると評価される。
【００４２】
更に詳細に比較を行うことも勿論可能である。白丸と黒丸とのそれぞれのオン電圧は共に１．２（Ｖ）であり近いので、ＴＥＧ内部のキャリアのライフタイム値は１０μｓであると評価しても良い。
【００４３】
このようにオン電圧同士の比較によってライフタイム値を推測することを、簡便のために「推測行為」と後に呼称する。
【００４４】
上述の方法によって得られたライフタイム値が信頼できるかを調べるには、従来の方法を本発明のＴＥＧに用いてライフタイム値を得て、両者を比較すれば良い。比較の結果は実施の形態５において示す。
【００４５】
本発明のライフタイム評価用ＴＥＧは実際に製品として用いられる半導体基板に形成されているので、キャリアのライフタイムの評価を直接的に行えるという利点が得られる。これによって、ライフタイムの評価が信頼性の高いものとなる。
【００４６】
また、本実施の形態において示したライフタイムの評価の方法は、従来のものよりも必要とする機器が少なくて済むという利点を有する。
【００４７】
以上の説明においては正方形のＴＥＧが用いられていたが、これはシミュレーション等の簡便のためであり、三角形等、どのような形のＴＥＧを用いることも可能である。
【００５０】
実施の形態２．
以下、既に説明の行われたものと同一の構成、構造には同一の参照符号を付し、説明は省略する。
【００５１】
図１４は、チップＴが配置されたウェーハＷを例示する平面図である。本実施の形態においては、チップＴのスクライブラインに実施の形態１のＴＥＧを形成する場合について示す。図１５は、図１４において点線で囲まれている部分を拡大して示す平面図である。簡便のため、同図に向かって右上のチップから順に時計まわりに“Ｔ１”〜“Ｔ４”の参照符号を付す。
【００５２】
厳密には、ウェーハ内部の位置によってキャリアのライフタイム値は異なることがわかっている。従って、複数のＴＥＧをスクライブラインの様々な場所に形成することによって、ライフタイム値を厳密に推定することが可能となる。例えば、図１５に向かって上側のＴＥＧによってチップＴ１，Ｔ４におけるキャリアのライフタイム値を推定することができる。同様に、向かって下側のＴＥＧによってチップＴ２，Ｔ３におけるキャリアのライフタイム値を推定することができる。
【００５３】
製品として使用するために図１４のウェーハＷをチップＴへと切り出した際には、スクライブラインに形成されたＴＥＧの痕跡は当然チップＴには残らない。従って、チップＴを使用する際にＴＥＧによって集積回路に影響が与えられるという問題は生じない。また、製品となるチップＴにＴＥＧを配置する領域を確保する必要もない。
【００５４】
実施の形態３．
実施の形態２においてはスクライブラインにＴＥＧを形成したが、試験用のチップ内にＴＥＧを形成しても良い。図１６は、試験用のチップ内にＴＥＧが形成されたウェーハを例示する平面図であり、図１５に示される構成に代わるものである。
【００５５】
図１６に示されるチップＴ４は製品としてではなく、製品として用いられるチップＴ１〜Ｔ３の試験用として用いられる。試験用のチップＴ４にＴＥＧを配置することによって、チップＴ１〜Ｔ３内のキャリアのライフタイムを推定することが可能となる。また、実施の形態２の構成と同様に、製品たるチップＴ１〜Ｔ３にＴＥＧの痕跡が残ることが回避される。
【００５６】
また、チップＴ１〜Ｔ４が切り出された際にも、チップＴ４にはＴＥＧが残存する。従って、スクライブラインのＴＥＧが消失する実施の形態２とは異なり、製品化した後にライフタイムの評価を行うことが可能である。
【００５７】
実施の形態４．
本実施の形態においては、製品として用いられるチップ内にＴＥＧを形成する場合について示す。図１７は、製品として用いられるチップＴ１にＴＥＧが形成された構成を例示する平面図である。ＴＥＧは、チップＴ１内のうち、素子として機能する領域ＲＧ以外の部分に形成されている。
【００５８】
製品として用いられるチップＴ１内のキャリアのライフタイム値を直接的に評価することに加え、ウェーハの切り出しの前後を問わずいつでも評価を行うことが可能であるという利点が得られる。勿論、チップＴ２〜Ｔ４にもＴＥＧを形成しても良い。
【００５９】
実施の形態２〜実施の形態４のそれぞれのＴＥＧの配置の方法は互いに排他的であるものではなく、例えば試験用のチップＴ４とスクライブラインとにそれぞれＴＥＧを配置することも可能である。
【００６０】
実施の形態５．
図１８は、互いに面積が異なる複数のＴＥＧがスクライブラインに形成されている構成を例示する平面図である。図１９は、図１８に示されるXIX-XIX線における断面を例示する断面図である。同図に示されるように、複数のＴＥＧを与えるようにエミッタ領域Ｅが複数個形成されている。
【００６１】
互いに面積が異なる複数のＴＥＧを用いて評価を行うことによって、実施の形態１の推測行為における比較を行う際に、ＴＥＧのエミッタ領域Ｅの面積がバリエーションとして加えられる。
【００６２】
図２０は、オン電圧Ｖｆを縦軸に、エミッタ領域Ｅに関する長さＬを横軸にするグラフである。エミッタ領域Ｅに関する長さＬとは、実物のＴＥＧでは正方形の一辺の半分の長さであり、モデルのＴＥＧでは円の半径である。周知のように面積は長さの２乗に比例するので、同図においてはライフタイム値とエミッタ領域Ｅの面積とオン電圧Ｖｆとの関係が示されているといえる。
【００６３】
実施の形態１においては、推測行為を行う際に、ＴＥＧの面積にバリエーションがない。しかし、本実施の形態においてはバリエーションがあるので、図２０に示されているようにデータは点ではなく線として表される。従って、推測行為における信頼性が実施の形態１の場合よりも高まる。
【００６４】
図２０に示されている場合には、白丸にて示されている実物のＴＥＧ内部のキャリアのライフタイム値は、黒丸にて示されているライフタイム値が１０μｓであるシミュレーションの結果と非常に近い。従って、実物のＴＥＧ内部のキャリアのライフタイム値は１０μｓ程度であると推測される。
【００６５】
図８及び図１０にそれぞれ示される手順によって得られた実物のＴＥＧ及びモデルのＴＥＧのそれぞれのデータ（パラメータはライフタイム値τ、長さＬ及びオン電圧Ｖｆである）を取り込みつつ自動的に図２０に示されているようにグラフ上にプロットして表示する表示手段を用いることによって、解析者の負担は軽減される。
【００６６】
実施の形態１において記載したように、上述の方法によって得られたライフタイム値が信頼するに足ることを調べるには、従来の方法を本発明のＴＥＧに用いてライフタイム値を得て、両者を比較すれば良い。
【００６７】
図２１及び図２２はそれぞれ、図３３及び図３４に相当するグラフである。図２１においては左側の縦軸にはＴＥＧを流れる電流値Ｉが、右側の縦軸には電流密度が、横軸には矩形電圧が印加される際の時間ｔがとられている。実物のＴＥＧ（エミッタ領域Ｅの正方形の一辺が１００μｍの場合）は白丸にて、シミュレーション（ライフタイム値τ＝２μｓの場合）の結果は黒い三角にてそれぞれ例示されている。このようにして得られた値を用いて、図２２に示されるような関係を得る。
【００６８】
図２２は、シミュレーションの結果を矩形電圧の設定値が与える電流値毎に線で結ぶことによって得られたグラフである。縦軸は逆回復時間Ｔｒｒであり、横軸はライフタイム値τである。図２１においては実物のＴＥＧの逆回復時間Ｔｒｒは５．８５μｓと読み取られ、図２２においては矩形電圧の設定値によって与えられる電流値が±１０ｍＡの場合は黒い四角にて表されている。黒い四角を結ぶ線と逆回復時間５．８５μｓとの交点のライフタイム値は約８μｓである。
【００６９】
従って、本発明の方法及び従来の方法でそれぞれ得られたライフタイム値は１０μｓ，８μｓであるので、従来の方法がライフタイム値のおおよその値を得るものであることを考慮すると、本発明の方法を用いることによってライフタイム値を推定し得ていると言える。
【００７０】
尚、図２２においては、矩形電圧の設定値によってそれぞれ±２０，±１００ｍＡが与えられる場合についても図示されている。±２０，±１００ｍＡという電流値に対して逆回復時間Ｔｒｒはそれぞれ４．１７，２．２９μｓである。
【００７１】
上述の説明においては複数のＴＥＧはスクライブラインに形成されていたが、スクライブラインのみに限られるものではない。図２３は、複数のＴＥＧが配置された構成を例示する平面図である。同図に示されるチップＴ１，Ｔ２は製品として使用されるチップであり、チップＴ３，Ｔ４はチップＴ１，Ｔ２の評価用として使用されるチップである。
【００７２】
チップＴ１には互いに面積が異なる複数のＴＥＧが形成されている。チップＴ４にはその全面にわたって複数のＴＥＧが形成されており、エミッタ領域Ｅの面積のサンプルを充実させるためにチップＴ３にはその全面を用いて１つのＴＥＧが形成されている。
【００７３】
本実施の形態においては、複数のＴＥＧが形成されていることに対応して、図１０に示されている手順に対してステップＳＢ７を付け加えることが必要となる。図２４は、ステップＳＢ７を含むシミュレーションの手順を例示するフローチャートである。ステップＳＢ７においては、図１０に示されているステップＳＢ４とステップＳＢ５との間において、全てのＴＥＧの面積に対してシミュレーションが行われたかが判断される。
【００７４】
ステップＳＢ７において“ＹＥＳ”と判断された際には、ステップＳＢ５へと進み次の処理が行われる。“ＮＯ”と判断された際にはステップＳＢ３へと進み、まだシミュレーションが行われていない面積を有するＴＥＧに関してシミュレーションを行う。図８に示される手順に関しては、ステップＳＡ０〜ＳＡ３を面積毎に行うことが必要となる。
【００７５】
本実施の形態においては、エミッタ領域Ｅの面積が異なる複数のＴＥＧをウェーハに形成することについて示した。これによって、キャリアのライフタイムの評価において信頼性が高まる。
【００７６】
実施の形態６．
図２０を参照すれば理解されるように、シミュレーションの際のライフタイム値毎のオン電圧値Ｖｆは、エミッタ領域Ｅの長さＬ（面積）が小さくなるにつれて互いから離れる。一方、エミッタ領域Ｅの面積が大きい場合、例えば長さＬが３×１０3μｍ程度の場合に注目すればわかるように、シミュレーション毎の結果はこの部分においては互いに近接している。
【００７７】
シミュレーションの結果が近接している場合には、これらの間に実物のＴＥＧの実測値が存在しても、この実測値がどの結果にどれくらい近いかを判断することは困難である。しかし、結果が互いに離れている場合には容易である。そこで、エミッタ領域Ｅの面積をシミュレーションの結果が互いに離れる程度に小さく設定しておくことことが望ましい。この場合の“エミッタ領域Ｅの面積が小さい”とは、コレクタ領域Ｃの面積に対応して小さいの意味である。以下に、エミッタ領域Ｅの面積の、コレクタ領域Ｃの面積に対する比を小さくする場合のサイズの設定の目安について説明を行う。しかし、面積比を議論するためには基準となる面積を明確なものとする必要がある。そこで、前段階としてまずウェーハの構成要素の面積について説明を行う。
【００７８】
図２５は、ウェーハＷを一点鎖線にて、ウェーハＷが分割されて形成されたチップＴを実線にて示す断面図である。同図を参照すれば明らかなように、ウェーハＷがチップＴへと分割された場合には、エミッタ領域Ｅと対であるコレクタ領域Ｃの面積は分割の前後において異なることになる。従って、エミッタ領域Ｅ及びコレクタ領域Ｃが互いに対となる面積をどのように考えれば良いかを明確としておくことに意義がある。
【００７９】
図２６に図示されるように、チップＴの状態でのエミッタ領域Ｅ及びコレクタ領域Ｃは各々、上底面及び側面からなる６面を有する。エミッタ領域Ｅの面積とは、自身の有する６面のうち、チップＴの表面として露出されているものの面積である。同様に、コレクタ領域Ｃの有する６面のうちチップＴの下面として露出されているものの面積が、コレクタ領域Ｃの面積である。
【００８０】
図２７は、コレクタ領域Ｃのうち、１つのエミッタ領域Ｅに対応する部分がどの範囲であるかを例示する断面図である。エミッタ領域Ｅの中心を通る中心線とコレクタ領域Ｃとの交点から、ウェーハＷ（チップＴ）の高さｈの５倍である５ｈの範囲内にある部分（左右合わせて１０ｈの幅に存在する部分）がエミッタ領域Ｅと対となる部分であると考えることができる。この範囲にある部分がエミッタ領域Ｅに対して実際のコレクタ領域として機能し、図中コレクタ領域Ｃからエミッタ領域Ｅへと向かう矢印のように電流が流れると考えられる。
【００８１】
そこで、以下においてはコレクタ領域Ｃのうち実際に機能する部分を機能領域ＷＴとして参照する。また、エミッタ領域Ｅと機能領域ＷＴとの面積比を面積比Ｒａ（エミッタ領域Ｅの面積／機能領域ＷＴの面積）として参照する。図２８は、エミッタ領域Ｅと機能領域ＷＴとを例示する斜視図である。
【００８２】
次に、上述のようにエミッタ領域Ｅの面積をシミュレーションの結果が互いに離れる程度に小さく設定する事に関して説明を行う。図２０に示される結果に関しては、同図に向かって最も右に位置するデータ（長さが３×１０3μｍ付近のもの）が、面積比Ｒａ＝１の場合に得られたものである。図を参照すれば明らかであるように、長さが１０2μｍ以下である範囲においてはデータ同士の間隔が十分保たれている。面積は長さの２乗に比例するので、面積比Ｒａが１／１７５００００〜１／４５００程度となるようにエミッタ領域Ｅを形成すれば十分であることがわかる。
【００８３】
面積比を小さくすることによって、実測及びシミュレーションによってそれぞれ得られた結果が互いにどのような相関があるかを観察することが容易となる。また、評価の精度が向上され、信頼性が高まる。
【００８７】
【発明の効果】
請求項１に記載の構成によれば、半導体基板のうち、実際に半導体装置として機能すべき製品用チップとなる部分には電極用領域が形成されない。これによって、余計な素子が形成されることによる製品用チップへの影響をなくすことが可能となる。
【図面の簡単な説明】
【図１】 実施の形態１に従うＴＥＧの配置されたウェーハの構造の一例を示す平面図である。
【図２】 実施の形態１に従うＴＥＧの構造の一例を示す断面図である。
【図３】 実施の形態１に従うＴＥＧの配置されたウェーハ構造の一例を示す断面図である。
【図４】 図３に示されるＴＥＧの不純物濃度のプロファイルの一例を示すグラフである。
【図５】 実施の形態１に従う、ＴＥＧの特性を得るための計測系の構成の一例を示す回路図である。
【図６】 図５に示される構成を実現するための機器構成の一例を示す回路図である。
【図７】 図６に示されるホルダの構造の一例を示す斜視図である。
【図８】 実施の形態１に従う、ＴＥＧの特性を得る手順の一例を示すフローチャートである。
【図９】 Ｉ−Ｖ特性のプロファイルの一例を示すグラフである。
【図１０】 実施の形態１に従うシミュレーションの手順の一例を示すフローチャートである。
【図１１】 シミュレーションに用いられるモデルであるＴＥＧの構造の一例を示す断面を表す斜視図である。
【図１２】 実物のＴＥＧと図１１に示されるモデルのＴＥＧとの関係を例示する平面図である。
【図１３】 実測及びシミュレーションによって得られた結果の一例を示すグラフである。
【図１４】 ウェーハにおけるチップの配置の一例を示す平面図である。
【図１５】 実施の形態２に従う、スクライブラインにＴＥＧが形成されている構造の一例を示す平面図である。
【図１６】 実施の形態３に従う、試験用のチップ内にＴＥＧが形成されている構造の一例を示す平面図である。
【図１７】 実施の形態４に従う、製品用のチップ内にＴＥＧが形成されている構造の一例を示す平面図である。
【図１８】 実施の形態５に従う、スクライブラインに複数のＴＥＧが形成されている構造の一例を示す平面図である。
【図１９】 図１８に示されるXIX-XIX切断線における構造を例示する断面図である。
【図２０】 実施の形態５に従うＴＥＧに関する解析結果の一例を示すグラフである。
【図２１】 本発明のＴＥＧを従来方法によって検証することによって得られた結果の一例を示すグラフである。
【図２２】 図２１に例示される結果の解析結果を例示するグラフである。
【図２３】 実施の形態５に従う、試験用及び製品用のチップ内に複数のＴＥＧが形成されている構造の一例を示す平面図である。
【図２４】 実施の形態５に従う、複数のＴＥＧの特性を得る手順の一例を示すフローチャートである。
【図２５】 実施の形態６に従う構成を説明するために用意された断面図である。
【図２６】 実施の形態６に従う構成を説明するために用意された斜視図である。
【図２７】 実施の形態６に従う構成を説明するために用意された断面図である。
【図２８】 実施の形態６に従う構成を説明するために用意された斜視図である。
【図２９】 従来のライフタイム評価用ＴＥＧの配置を示す平面図である。
【図３０】 従来のライフタイム評価用ＴＥＧの構造を示す断面図である。
【図３１】 ライフタイム評価用ＴＥＧに適用される従来の評価方法を実現するための回路構成を示す回路図である。
【図３２】 図３１に示される回路構成を実現する機器構成を示す模式図である。
【図３３】 逆回復時間Ｔｒｒを説明する波形図である。
【図３４】 従来のライフタイム評価方法を示す模式図である。
【符号の説明】
Ｂａ ベース領域、Ｂｕ バッファ領域、Ｃ コレクタ領域、Ｅ エミッタ領域、Ｉ0 基準電流値、Ｔ，Ｔ１〜Ｔ４ チップ、Ｖｆ オン電圧、Ｗ ウェーハ、ＷＴ 機能領域、τ ライフタイム値。
Claims (1)
- 第１及び第２の主面を備える半導体基板に形成された、該半導体基板内のキャリアのライフタイムの評価に用いられるライフタイム評価用ＴＥＧであって、
それぞれ互いに異なる第１及び第２の導電型である第１及び第２の導電層は、前記第１及び第２の主面をそれぞれ与え、
前記第１の導電層は、
前記第１の主面側の表面部に選択的に形成されており、不純物の濃度が比較的高い電極用領域と、
前記電極用領域と前記第２の導電層とを接続する、前記不純物の濃度が比較的低い接続領域と
を含んでなり、
前記電極用領域は、前記半導体基板のスクライブラインに形成されていることを特徴とする、
ライフタイム評価用ＴＥＧ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33655896A JP3696352B2 (ja) | 1996-12-17 | 1996-12-17 | ライフタイム評価用ｔｅｇ |
| US08/861,802 US5850088A (en) | 1996-12-17 | 1997-05-22 | Teg for carrier lifetime evaluation |
| DE19731944A DE19731944B4 (de) | 1996-12-17 | 1997-07-24 | Testmusterbereich bzw. eine Testelementgruppe zur Lebensdauerauswertung von Ladungsträgern in einem Halbleitersubstrat |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33655896A JP3696352B2 (ja) | 1996-12-17 | 1996-12-17 | ライフタイム評価用ｔｅｇ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178079A JPH10178079A (ja) | 1998-06-30 |
| JP3696352B2 true JP3696352B2 (ja) | 2005-09-14 |
Family
ID=18300391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33655896A Expired - Lifetime JP3696352B2 (ja) | 1996-12-17 | 1996-12-17 | ライフタイム評価用ｔｅｇ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5850088A (ja) |
| JP (1) | JP3696352B2 (ja) |
| DE (1) | DE19731944B4 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI114658B (fi) * | 2002-06-03 | 2004-11-30 | Metorex Internat Oy | Suprajohtava antennikytketty kuumapistemikrobolometri, menetelmät sellaisen valmistamiseksi ja käyttämiseksi sekä bolometrinen kuvantamisjärjestely |
| EP2168156B1 (en) * | 2007-07-12 | 2010-10-20 | Nxp B.V. | Integrated circuits on a wafer and methods for manufacturing integrated circuits |
| US8680653B2 (en) * | 2007-11-12 | 2014-03-25 | Infineon Technologies Ag | Wafer and a method of dicing a wafer |
| JP5436299B2 (ja) * | 2010-03-29 | 2014-03-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP7036198B2 (ja) | 2018-04-11 | 2022-03-15 | 三菱電機株式会社 | 半導体装置、半導体ウエハおよび半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1094875B (de) * | 1959-10-03 | 1960-12-15 | Wacker Chemie Gmbh | Verfahren zur Messung und registrierenden Erfassung der Traegerlebensdauer in Halbleitern |
| GB1083526A (en) * | 1965-01-28 | 1967-09-13 | Vyzk Ustav Matemat Stroju | Apparatus for measuring the reverse recovery charge of fast semiconductor diodes |
| US3697873A (en) * | 1969-05-28 | 1972-10-10 | Westinghouse Electric Corp | Method for determining excess carrier lifetime in semiconductor devices |
| DE2037089C3 (de) * | 1970-07-27 | 1975-03-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Bestimmung der Trägerlebensdauer in Halbleiter-Bauelementscheiben mit mindestens drei Zonen abwechselnden Leitungstyps |
| JPS5650561A (en) * | 1979-10-02 | 1981-05-07 | Mitsubishi Electric Corp | Semiconductor device |
| US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
| JPS5760849A (en) * | 1980-09-29 | 1982-04-13 | Nec Home Electronics Ltd | Semiconductor device |
| JPS57157535A (en) * | 1981-03-24 | 1982-09-29 | Nec Home Electronics Ltd | Measuring method for characteristic of semiconductor wafer |
| US4542340A (en) * | 1982-12-30 | 1985-09-17 | Ibm Corporation | Testing method and structure for leakage current characterization in the manufacture of dynamic RAM cells |
| US4564807A (en) * | 1984-03-27 | 1986-01-14 | Ga Technologies Inc. | Method of judging carrier lifetime in semiconductor devices |
| JPS6255964A (ja) * | 1985-09-05 | 1987-03-11 | Mitsubishi Electric Corp | 半導体装置 |
| US5285082A (en) * | 1989-11-08 | 1994-02-08 | U.S. Philips Corporation | Integrated test circuits having pads provided along scribe lines |
| JPH05114737A (ja) * | 1991-10-24 | 1993-05-07 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔ |
| FR2700063B1 (fr) * | 1992-12-31 | 1995-02-10 | Sgs Thomson Microelectronics | Procédé de test de puces de circuit intégré et dispositif intégré correspondant. |
| DE69507177T2 (de) * | 1994-02-18 | 1999-09-02 | Hitachi Ltd | Halbleiterbauelement mit mindestens einem IGBT und einer Diode |
-
1996
- 1996-12-17 JP JP33655896A patent/JP3696352B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-22 US US08/861,802 patent/US5850088A/en not_active Expired - Fee Related
- 1997-07-24 DE DE19731944A patent/DE19731944B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19731944B4 (de) | 2005-09-29 |
| JPH10178079A (ja) | 1998-06-30 |
| DE19731944A1 (de) | 1998-06-18 |
| US5850088A (en) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4144493A (en) | Integrated circuit test structure | |
| JPH07159496A (ja) | 集積回路の検査のための装置及びその方法 | |
| CN107636476A (zh) | 支持执行并行测量的多引脚探针 | |
| JP3696352B2 (ja) | ライフタイム評価用ｔｅｇ | |
| CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
| JPS58107643A (ja) | 集積回路チツプの容量結合端子 | |
| JPH07245401A (ja) | 縦型半導体装置の特性測定方法 | |
| US7590507B2 (en) | Structure and method for monitoring variation within an active region of a semiconductor device using scaling | |
| Huai et al. | Determination of Ideal Magnetic Sensor Arrangements for Health Monitoring of Power Electronic Modules | |
| JPS5952860A (ja) | 半導体集積回路装置 | |
| US20150070039A1 (en) | Apparatus of measuring semiconductor device | |
| Grund et al. | TLP systems with combined 50-and 500-/spl Omega/impedance probes and Kelvin probes | |
| US20230069188A1 (en) | Testing method and manufacturing method | |
| CN103426865A (zh) | 半导体制品钨槽接触电阻测试结构及测试方法 | |
| KR20090056043A (ko) | 반도체 소자의 테스트 패턴 | |
| CN206524305U (zh) | 晶粒检测装置及其导电元件 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| JPH0590591A (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JPH07109851B2 (ja) | 半導体装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| JP2924047B2 (ja) | マスタースライス方式半導体集積回路装置の評価方法 | |
| Schmid et al. | Development of an in-line capable transient thermal analysis equipment for a power module with five half bridges | |
| JPH04253351A (ja) | 接触抵抗の測定方法 | |
| JPH08102480A (ja) | 半導体装置 | |
| CN104133170A (zh) | 测试集成电路和其中的通孔链的结构及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |