DE19731944A1 - Testelementgruppe zur Lebensdauerauswertung von Ladungsträgern in einem Halbleitersubstrat - Google Patents
Testelementgruppe zur Lebensdauerauswertung von Ladungsträgern in einem HalbleitersubstratInfo
- Publication number
- DE19731944A1 DE19731944A1 DE19731944A DE19731944A DE19731944A1 DE 19731944 A1 DE19731944 A1 DE 19731944A1 DE 19731944 A DE19731944 A DE 19731944A DE 19731944 A DE19731944 A DE 19731944A DE 19731944 A1 DE19731944 A1 DE 19731944A1
- Authority
- DE
- Germany
- Prior art keywords
- evaluation
- test element
- area
- semiconductor substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
Die Erfindung betrifft eine Testelementgruppe zur
Lebensdauerauswertung von Ladungsträgern in einem
Halbleitersubstrat.
Lebensdauerwerte von Ladungsträgern wie Elektronen oder Löcher
bilden ein wichtiges Kriterium bezüglich der verschiedenen
Kennlinien und Eigenschaften von Halbleitereinrichtungen,
insbesondere von Leistungshalbleitern. Bekanntermaßen werden für
eine Lebensdauerauswertung gesonderte Halbleiterscheiben (wafer)
neben den Halbleiterscheiben für die Produktion hergestellt,
womit eine Lebensdauerauswertung durchgeführt wird.
Fig. 29 zeigt eine Draufsicht auf eine Halbleiterscheibe W mit
Testelementgruppen (test element groups TEG) gemäß dem Stand der
Technik. In Fig. 29 ist eine Vielzahl von auf der
Halbleiterscheibe W ausgebildeten Testelementgruppen TEG gezeigt.
Fig. 30 zeigt eine Schnittansicht der in Fig. 29 gezeigten
Testelementgruppe TEG. Die Testelementgruppen entsprechen Dioden
bestehend aus einem Kathodenbereich C mit einer Dotierung N⁺,
einer Basisschicht Ba mit N⁻ und einem Anodenbereich A mit P⁺, die
jeweils übereinander angeordnet sind.
Bei dem bekannten Verfahren wird der Ladungsträgerlebensdauerwert
ausgewertet durch Beobachten der Änderung des in einer Diode
gemäß Fig. 30 fließenden Stroms in zeitlicher Abfolge. Fig. 31
zeigt schematisch eine Schaltungsanordnung gemäß dem bekannten
Auswertungsverfahren. Eine Testelementgruppe TEG ist als Diode
dargestellt und ein Lastwiderstand ist in Reihe mit einer
Pulsleistungsquelle PS verbunden, die eine pulsierende Welle
(pulsierende Spannung) bereitstellen. Eine Messung von
Unterschieden in der Spannung zwischen beiden Anschlüssen des
Lastwiderstands mittels eines Oszilloskops Os ergibt den in der
Diode fließenden Strom, wodurch in zeitlicher Abfolge eine
Änderung in der Kennlinie der Diode beobachtet werden kann, die
sich auf den Ladungsträgerlebensdauerwert bezieht.
Fig. 32 zeigt eine Schaltungsanordnung, und insbesondere
Einzelheiten des Aufbaus der in Fig. 31 gezeigten Schaltung.
Ausgangssignale eines Funktionsgenerators FG und die positiven
und negativen Anschlüsse der Leistungsversorgungen G1 und G2
werden einer Pulserzeugungsschaltung PGC über Koaxialkabel
zugeführt. Die Pulserzeugungsschaltung PGC führt ein unendlich
kleines Signal über die Koaxkabel für die Verstärkung auf eine
ausreichende Amplitude zu, die als Leistungsquelle erforderlich
ist, und gibt dieses an den Ausgangsanschlüssen ab. Ein nicht
gezeigter und an einer Halteeinrichtung H befestigter Chip und
ein Widerstand R sind in Reihe mit den positiven und negativen
Anschlüssen der Pulserzeugungsschaltung PGC befestigt. Eine
Prüfnadel PN ist mit beiden Anschlüssen des Widerstands R
verbunden zur Erfassung der Spannung, die sodann zur Analyse
mittels eines Computers CM dem Oszilloskop Os zugeführt wird.
Fig. 33 zeigt einen Signalzeitverlauf eines in der
Testelementgruppe in Form einer Diode fließenden Stroms, wie er
mittels des Oszilloskops Os zum Anzeige gebracht wird. Die
vertikalen und horizontalen Achsen zeigen jeweils den Stromwert
und die Zeit. Ändert sich ein vorbestimmter Wert einer
Pulsspannung von einem Vorwärtswert zu einem Rückwärtswert zu
einer Zeit Ta in der in Fig. 31 gezeigten Schaltung, dann sinkt
der Strom auf den kleinsten negativen Wert zu einem Zeitpunkt Tb
ab und steigt sodann allmählich bis zum Wert von Null an. Werden
10% des Stromwerts zu einem Zeitpunkt Tc erhalten, wenn der
kleinste negative Wert 100% beträgt, dann wird die für eine
Verminderung um 90% erforderliche Zeit Tc-Tb als
Sperrverzögerungszeit (Erholungszeit) Trr bestimmt.
Die Sperrverzögerungszeit Trr wird durch den Lebensdauerwert der
Ladungsträger beeinflußt. Somit ist der Lebensdauerwert der
Testelementgruppen durch die Bestimmung der Sperrverzögerungszeit
Trr ableitbar. Die Ableitung des Lebensdauerwerts erfordert
jedoch nicht nur die Messung der Sperrverzögerungszeit Trr,
sondern ebenfalls eine Simulation derselben. Ein Vergleich
zwischen Simulationsergebnissen und gemessenen Werten führt zu
einer Ableitung des Lebensdauerwerts der Testelementgruppen.
Eine Simulation der in den Elektroden der Testelementgruppen
herrschenden Stromdichte wird mittels der Lebensdauerwerte τn und
τp der jeweiligen Elektronen und Löcher als Parameter
durchgeführt. Eine Sperrverzögerungszeit Trr (Sim) wird als
Ergebnis der Simulation erhalten, wobei das Bezugszeichen (Sim)
angibt, daß es sich bei dem Wert um das Ergebnis einer Simulation
handelt. Zur Vereinfachung der Simulation wird angenommen, daß
die Lebensdauerwerte τn und τp gleich sind.
Fig. 34 zeigt eine schematische Darstellung eines Verfahrens zum
Erhalten des Lebensdauerwerts τ von realen Testelementgruppen
TEG. Gemäß der Darstellung in dieser Figur, bei der die
vertikalen und horizontalen Achsen jeweils die
Sperrverzögerungszeit Trr (Sim) aus der Simulation und den
Lebensdauerwert τ bezeichnen, sind die Simulationsergebnisse
aufgetragen zur Bildung einer Kennlinie L einer spezifischen
Stromdichte. Hierbei wird die durch eine tatsächliche Messung
erhaltene Sperrverzögerungszeit Trr bei derselben Stromdichte
erhalten, als wenn die Kennlinie L erhalten würde. Der Punkt auf
der Kennlinie L bei der Sperrverzögerungszeit Trr ergibt einen
Lebensdauerwert (in Fig. 34 mittels eines Pfeils angedeutet), der
den Lebensdauerwert τ der in Fig. 29 gezeigten Halbleiterscheibe
angibt.
Eine gleichartige Messung und Simulation gemäß der vorstehenden
Beschreibung mit einer anderen Stromdichte kann die
Verläßlichkeit des erhaltenen Lebensdauerwerts τ der
Halbleiterscheibe W verbessern.
Da die Auswertung der Lebensdauerwerte durchgeführt wird
entsprechend der Ausbildung von Testelementgruppen in einer
Auswertungsscheibe (Halbleiterscheibe zur Auswertung), die gemäß
der vorstehenden Beschreibung unabhängig von der eigentlichen
Produktscheibe ist, kann der Lebensdauerwert der Ladungsträger
eines tatsächlich für die Produktion verwendeten Chips nicht
ausgewertet werden. Daher wird die Auswertung der Produkte nicht
direkt, sondern lediglich indirekt durchgeführt.
Ferner erfordert das in Fig. 32 gezeigte bekannte Verfahren einen
Funktionsgenerator FG, positive und negative
Leistungsversorgungsquellen G1 und G2, die
Pulserzeugungsschaltung PGC, die Halteeinrichtung H, den
Widerstand R, die Prüfnadel PN und das Oszilloskop Os, so daß das
Verfahren insgesamt sehr aufwendig ist.
Der Erfindung liegt daher die Aufgabe zugrunde, eine
Testelementgruppe für eine Lebensdauerauswertung von
Ladungsträgern der eingangs genannten Art derart auszugestalten,
daß auf einfache Weise eine genaue Bestimmung des
Lebensdauerwerts der Ladungsträger gewährleistet ist.
Erfindungsgemäß wird diese Aufgabe gelöst mittels eines
Testmusterbereichs zur Lebensdauerauswertung, der auf einem
Halbleitersubstrat mit einer ersten und zweiten Hauptoberfläche
ausgebildet ist, zur Auswertung der Ladungsträgerlebensdauer in
dem Halbleitersubstrat, wobei das Halbleitersubstrat umfaßt: eine
erste Leitungsschicht einer ersten Leitungsart mit einer relativ
niedrigen Störstellenkonzentration, wobei die erste
Leitungsschicht die erste Hauptoberfläche bildet, eine zweite
Leitungsschicht des ersten Leitungstyps mit einer relativ großen
Störstellenkonzentration, und eine dritte Leitungsschicht einer
zweiten Leitungsart, die unterschiedlich zur ersten Leitungsart
ist, und die zweite Hauptoberfläche bildet, wobei ein
Elektrodenbereich mit relativ großer Störstellenkonzentration
selektiv in einem Oberflächenbereich der ersten Leitungsschicht
auf einer Seite der ersten Hauptoberfläche ausgebildet ist.
Die Aufgabe wird ferner erfindungsgemäß gelöst durch einen
Auswertungsmusterbereich zur Lebensdauerauswertung, der auf einem
Halbleitersubstrat mit einer ersten und zweiten Hauptoberfläche
gebildet ist, zur Auswertung der Ladungsträgerlebensdauer in dem
Halbleitersubstrat, wobei eine erste Leitungsschicht eines ersten
Leitungstyps und eine zweite Leitungsschicht eines zweiten
Leitungstyps, der unterschiedlich zum ersten Leitungstyp ist,
jeweils die erste und zweite Hauptoberfläche bilden, und die
erste Leitungsschicht umfaßt: einen Elektrodenbereich mit relativ
großer Störstellenkonzentration, der in einem Oberflächenbereich
auf einer Seite der ersten Hauptoberfläche ausgebildet ist, und
einen Verbindungsbereich mit einer relativ niedrigen
Störstellenkonzentration zur Verbindung des Elektrodenbereichs
und der zweiten Leitungsschicht, wobei ein Flächenverhältnis
zwischen dem Elektrodenbereich auf der ersten Hauptoberfläche und
einem Bereich auf der zweiten Hauptoberfläche, der als
Elektrodenbereich dient, derart bestimmt wird, daß die
Spannungswerte bei der Simulation der Auswertung der
Ladungsträgerlebensdauer voneinander isoliert werden durch
Erhalten von Spannungswerten bei einem Bezugsstromwert für die
jeweilige Vielzahl diskreter Werte zur Angabe der
Ladungsträgerlebensdauer als Parameter.
Vorzugsweise wird erfindungsgemäß der Elektrodenbereich an einer
Sollbruchkannte (eingeritzte Linie) des Halbleitersubstrats
angeordnet.
Ferner wird vorzugsweise der Elektrodenbereich auf einem Chip
ausgebildet, der für eine Auswertung des Halbleitersubstrats
vorgesehen ist.
Ferner wird vorzugsweise der Elektrodenbereich in einem Chip
angeordnet, der zur Verwendung als Produkt vorgesehen ist.
Mittels des erfindungsgemäßen Aufbaus der Testelementgruppe für
eine Lebensdauerauswertung der Ladungsträger in einem
Halbleitersubstrat ist es möglich, eine direkte Auswertung der
Ladungsträgerlebensdauer des Halbleitersubstrats durchzuführen,
wobei das Halbleitersubstrat selbst als Halbleitereinrichtung mit
integrierten Elementen dient. Im Vergleich zu dem Aufbau anderer
Halbleitersubstrate, die für eine Auswertung vorgesehen sind,
ermöglicht der Aufbau gemäß der vorliegenden Erfindung die
Durchführung der Auswertung der Ladungsträgerlebensdauer des
Halbleitersubstrats mit großer Genauigkeit, wobei die
Verläßlichkeit der Auswertung verbessert wird.
Gemäß der vorliegenden Erfindung kann der Ort der gemessenen
Werte der Testelementgruppe auf einfache Weise durch Vergleichen
mit den durch die Simulation erhaltenen Werte gefunden werden.
Dies verbessert die Genauigkeit und ebenfalls die Verläßlichkeit
der Auswertung.
Ferner kann mit dem erfindungsgemäßen Aufbau die Auswertung der
Lebensdauer mit Elektrodenbereichen mit verschiedenen Flächen
durchgeführt werden. Dies verbessert weiter die Verläßlichkeit
der Auswertung.
Gemäß dem weiteren Aufbau der vorliegenden Erfindung ist kein
Elektrodenbereich in dem Chip angeordnet, der als Produkt
vorgesehen ist und tatsächlich als Halbleitereinrichtung auf dem
Halbleitersubstrat dient. Daher kann der Einfluß auf den Chip
durch die Ausbildung von zusätzlichen Elementen verhindert
werden.
Ferner kann gemäß der vorliegenden Erfindung die Auswertung der
Chips, die für eine Auswertung oder für die Verwendung als
Produkt vorgesehen sind, durchgeführt werden, auch wenn das
Halbleitersubstrat aufgeteilt (d. h. geritzt und gebrochen) ist.
Somit besteht keine Einschränkung auf den Zeitpunkt vor der
Aufteilung des Halbleitersubstrats, da die Auswertung zu einem
geeigneten Zeitpunkt durchgeführt werden kann. Insbesondere kann
in der weiteren Ausgestaltung der Erfindung die Auswertung
durchgeführt werden, nachdem der Chip als Produkt verwendet
wurde, so daß der erfindungsgemäße Aufbau somit die Anforderungen
für eine Auswertung in zeitlicher Abfolge (Lebensdauer) erfüllt.
Somit ist es im Rahmen der vorliegenden Erfindung mittels der
Testelementgruppen für eine Lebensdauerauswertung möglich, eine
direkte Auswertung der Ladungsträgerlebensdauer bezüglich der für
das Produkt vorgesehenen Halbleiterscheibe durchzuführen. Ferner
weisen die Testelementgruppen für eine Lebensdauerauswertung
einen derartigen Aufbau auf, daß eine verbesserte Genauigkeit bei
der Auswertung im Verhältnis zu einem Verfahren zur Vereinfachung
der Lebensdauerauswertung möglich ist.
In den Unteransprüchen sind vorteilhafte Ausgestaltungen der
Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter
Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Draufsicht auf einen Aufbau einer
Halbleiterscheibe mit Testelementgruppen gemäß einem ersten
Ausführungsbeispiel,
Fig. 2 eine Schnittansicht zur Veranschaulichung des Aufbaus
einer Testelementgruppe gemäß dem ersten Ausführungsbeispiel,
Fig. 3 eine Schnittansicht zur Veranschaulichung des Aufbaus
einer Halbleiterscheibe mit einer Testelementgruppe gemäß dem
ersten Ausführungsbeispiel,
Fig. 4 eine graphische Darstellung eines Profils der
Störstellenkonzentration der in Fig. 3 gezeigten
Testelementgruppe,
Fig. 5 eine Schaltungsanordnung zur Veranschaulichung eines
Aufbaus eines Meßsystems für die Kennlinien der Testelementgruppe
gemäß dem ersten Ausführungsbeispiel,
Fig. 6 eine Schaltungsanordnung zur Veranschaulichung der
Einrichtungen des in Fig. 5 gezeigten Aufbaus,
Fig. 7 eine perspektivische Darstellung zur
Veranschaulichung des Aufbaus der in Fig. 6 gezeigten
Halteeinrichtung,
Fig. 8 ein Ablaufdiagramm zur Veranschaulichung des
Verfahrens zum Erhalten der Kennlinien der Testelementgruppe
gemäß dem ersten Ausführungsbeispiel,
Fig. 9 eine graphische Darstellung eines Verlaufs der I-V-
Kennlinie,
Fig. 10 ein Ablaufdiagramm zur Veranschaulichung eines
Simulationsablaufs gemäß dem ersten Ausführungsbeispiel,
Fig. 11 eine perspektivische Darstellung zur
Veranschaulichung des Schnittaufbaus einer modellierten
Testelementgruppe für Simulationen,
Fig. 12 eine Draufsicht zur Veranschaulichung der
Korrelation zwischen einer realen Testelementgruppe und der
modellierten Testelementgruppe gemäß Fig. 11,
Fig. 13 eine graphische Darstellung zur Veranschaulichung
jeweiliger Ergebnisse, die mittels einer tatsächlichen Messung
und durch Simulation erhalten wurden,
Fig. 14 eine Draufsicht zur Veranschaulichung der Anordnung
der Chips auf der Halbleiterscheibe,
Fig. 15 eine Draufsicht zur Veranschaulichung des Aufbaus
der Testelementgruppen, die an einer geritzten Linie
(Sollburchkante) gemäß einem zweiten Ausführungsbeispiel
angeordnet sind,
Fig. 16 eine Draufsicht zur Veranschaulichung des Aufbaus
der in dem für Testzwecke vorgesehenen Chip ausgebildeten
Testelementgruppe gemäß einem dritten Ausführungsbeispiel,
Fig. 17 eine Draufsicht zur Veranschaulichung des Aufbaus
der in dem für Produktzwecke vorgesehenen Chip ausgebildeten
Testelementgruppen gemäß einem vierten Ausführungsbeispiel,
Fig. 18 eine Draufsicht zur Veranschaulichung des Aufbaus
einer Vielzahl von Testelementgruppen, die gemäß einem fünften
Ausführungsbeispiel entlang der geritzten Linie ausgebildet sind,
Fig. 19 eine Schnittansicht zur Veranschaulichung des
Aufbaus entlang einer Linie XIX-XIX gemäß Fig. 18,
Fig. 20 eine graphische Darstellung zur Veranschaulichung
einer Analyse bezüglich der Testelementgruppen gemäß dem fünften
Ausführungsbeispiel,
Fig. 21 eine graphische Darstellung zur Veranschaulichung
von Ergebnissen, die mittels des bekannten Verfahrens durch Tests
der erfindungsgemäßen Testelementgruppen erhalten wurden,
Fig. 22 eine graphische Darstellung zur Veranschaulichung
der Analyse der in Fig. 21 veranschaulichten Ergebnisse,
Fig. 23 eine Draufsicht zur Veranschaulichung des Aufbaus
mit einer Vielzahl von Testelementgruppen, die sowohl in den
jeweiligen für einen Test oder eine Verwendung als Produkt
vorgesehenen Chips gemäß dem fünften Ausführungsbeispiel
ausgebildet sind,
Fig. 24 ein Ablaufdiagramm zur Veranschaulichung eines
Ablaufs zum Erhalten von Kennlinien der Vielzahl von
Testelementgruppen gemäß dem fünften Ausführungsbeispiel,
Fig. 25 eine Schnittansicht zur Veranschaulichung des
Aufbaus gemäß einem sechsten Ausführungsbeispiel,
Fig. 26 eine perspektivische Darstellung zur
Veranschaulichung des Aufbaus einer Testelementgruppe gemäß dem
sechsten Ausführungsbeispiel,
Fig. 27 eine Schnittansicht zur Veranschaulichung des
Aufbaus gemäß dem sechsten Ausführungsbeispiel,
Fig. 28 eine perspektivische Darstellung zur
Veranschaulichung des Aufbaus gemäß dem sechsten
Ausführungsbeispiel,
Fig. 29 eine Draufsicht zur Veranschaulichung einer
Anordnung einer bekannten Testelementgruppe zur
Lebensdauerauswertung,
Fig. 30 eine Schnittansicht zur Veranschaulichung eines
Aufbaus einer bekannten Testelementgruppe für
Lebensdauerauswertung,
Fig. 31 eine Schaltungsanordnung zur Veranschaulichung des
Schaltungsaufbaus für das bekannte Auswerteverfahren, das bei der
bekannten Testelementgruppe für eine Lebensdauerauswertung
angewendet wird,
Fig. 32 eine schematische Darstellung zur Veranschaulichung
von Einrichtungen des in Fig. 31 gezeigten Schaltungsaufbaus,
Fig. 33 ein Signalzeitverlauf zur Veranschaulichung der
Sperrverzögerungszeit Trr, und
Fig. 34 eine schematische Darstellung zur Veranschaulichung
des bekannten Verfahrens der Lebensdauerauswertung.
Das vorliegende Ausführungsbeispiel betrifft Testelementgruppen
zur Lebensdauerauswertung, bei denen eine direkte Auswertung der
Ladungsträgerlebensdauer einer für eine Produktverwendung
vorgesehenen Halbleiterscheibe möglich ist. Hierbei werden die
gleichen Bezugszeichen und Symbole zur Bezeichnung gleicher oder
gleichartiger Bauelemente wie bei dem Stand der Technik
verwendet.
Fig. 1 zeigt in der Draufsicht den Aufbau einer für die
Verwendung als Produkt vorgesehenen Halbleiterscheibe W mit
entsprechenden Testelementgruppen TEG. Die Testelementgruppen
sind in Form von Quadraten in der in Fig. 1 gezeigten Ebene
angeordnet. Die Halbleiterscheibe W umfaßt die bipolaren IG-
Transistoren (insulated gate bipolar transistor IGBT) als nicht
gezeigte integrierte Elemente.
Fig. 2 zeigt in einer Schnittansicht den Aufbau der in Fig. 1
gezeigten Testelementgruppe. Die Testelementgruppe weist einen
Schichtenaufbau auf und entspricht einer Diode. Ferner ist ein
Kathodenbereich C mit der Dotierung N⁺ teilweise im
Oberflächenbereich des Basisbereichs Ba ausgebildet.
Fig. 3 zeigt eine Schnittansicht des Aufbaus der
Halbleiterscheibe W. Die Halbleiterscheibe W umfaßt einen Bereich
mit IGBT-Elementen und in Nachbarschaft zu diesen IGBT-Elementen
entsprechende Testelementgruppen. Eine Kathodenelektrode ist im
Kathodenbereich C der Testelementgruppe ausgebildet. Eine
Kollektorelektrode der IGBT-Elemente ist an der unteren
Oberfläche der Halbleiterscheibe W ausgebildet und dient als
Anodenelektrode der Testelementgruppe. Gemäß Fig. 3 wird die in
Fig. 2 gezeigte Testelementgruppe gleichzeitig ausgebildet, wenn
die IGBT-Elemente in der Halbleiterscheibe W ausgebildet werden.
Fig. 4 zeigt eine schematische Darstellung der
Störstellenkonzentration in der Testelementgruppe bezüglich der
Tiefe entsprechend dem in Fig. 3 gezeigten Pfeil. Die vertikale
und horizontale Achse bezeichnen jeweils die
Störstellenkonzentration C (imp) und die Tiefe D. Als Profil der
Störstellenkonzentration C (imp) der Testelementgruppe in dieser
Figur entspricht eine durchgezogene Linie dem Fall, daß die
Testelementgruppe einen Pufferbereich Bu gemäß Fig. 3 aufweist,
und eine als Bezugslinie dienende gestrichelte Linie bezeichnet
den Fall, daß die Testelementgruppe keinen Pufferbereich
aufweist.
Gemäß Fig. 4 zeigt das Profil der Störstellenkonzentration der
Testelementgruppe ohne Pufferbereich Bu einen symmetrischen
Verlauf vom Kathodenbereich C zum Anodenbereich A, der hohe Werte
an beiden Enden des Kathoden- und Anodenbereichs C und A und
niedrige Werte in einem dazwischenliegenden Bereich aufweist.
Ferner zeigt das Profil (der Verlauf) der
Störstellenkonzentration der Testelementgruppe gemäß Fig. 3 einen
unsymmetrischen Verlauf infolge des Vorhandenseins des
Pufferbereichs Bu.
Zum Abschluß der Beschreibung des Aufbaus der Testelementgruppe
wird nun ein Verfahren zur Auswertung der
Ladungsträgerlebensdauer der mit den Testelementgruppen
ausgestatteten Halbleiterscheibe gemäß dem vorliegenden
Ausführungsbeispiel beschrieben.
Bei dem Auswertungsverfahren werden EIN-Spannungswerte, die durch
tatsächliche Messung einer realen Testelementgruppe erhalten
werden, und diejenigen, die durch Simulation erhalten werden,
jeweils miteinander verglichen. Nachstehend werden zuerst die für
die Auswertung erforderlichen Einrichtungen beschrieben. Fig. 5
zeigt eine Schaltungsanordnung der Meßschaltung bezüglich des
Auswertungsverfahrens gemäß dem vorliegenden Ausführungsbeispiel.
Fig. 6 zeigt eine schematische Darstellung der Einrichtungen zur
Bildung der in Fig. 5 gezeigten Meßschaltung.
In Fig. 5 sind eine Spannungsquelle 10, ein Strommeßgerät und die
Testelementgruppe mit einer Diodenstruktur in Reihe zueinander
geschaltet. Ein Signalverlaufsaufnehmer 20 gemäß Fig. 6 stellt
eine gewünschte Spannung bereit und zeichnet den Strom auf, und
dient damit als Spannungsquelle 10 und als Strommeßgerät gemäß
der Darstellung in Fig. 5. An einer Halteeinrichtung H ist ein
mit den Testelementgruppen ausgestatteter Chip befestigt.
Fig. 7 zeigt eine perspektivische Darstellung der Einzelheiten
des Aufbaus der Halteeinrichtung H mit dem daran angebrachten
Chip. Die Halteeinrichtung H umfaßt Ausgabeelektroden 30 und 40,
die jeweils mit der Anode und der Kathode der Testelementgruppe
verbunden sind. Die Ausgabeelektrode 30 ist mit der
Anodenelektrode der Testelementgruppe mittels Druckbonden und die
Ausgabeelektrode 40 ist mit der Kathodenelektrode der
Testelementgruppe über eine Leitung verbunden. Die Messung der I-
V-Kennlinien (Strom-Spannungs-Kennlinien) mittels des
Signalverlaufaufnehmers 20 gemäß Fig. 6 wird mit der an der
Halteeinrichtung H befestigten Testelementgruppe durchgeführt.
Bei dem jeweiligen Vergleich des Aufbaus der Einrichtungen gemäß
den Fig. 6 und 32 ist erkennbar, daß weniger Einrichtungen für
das erfindungsgemäße Auswertungsverfahren gemäß Fig. 6
erforderlich sind, als gemäß Fig. 32 bei dem bekannten
Auswertungsverfahren benötigt werden. Dies ist möglich, da das
bekannte Auswertungsverfahren sich in zeitlicher Abfolge ändernde
Kennlinien (dynamische Kennlinien) verarbeitet, während das
vorliegende Auswertungsverfahren Kennlinien verarbeitet, die
keine Beziehung zu einer zeitlichen Änderung aufweisen (statische
Kennlinien), wie es im einzelnen nachstehend noch beschrieben
wird.
Nachfolgend wird nun ein Ablauf des vorliegenden
Auswertungsverfahrens beschrieben. Fig. 8 zeigt ein
Ablaufdiagramm zur Veranschaulichung des Ablaufs zum Erhalten der
EIN-Spannungswerte Vf durch tatsächliche Messung von realen
Testelementgruppen.
Zuerst nimmt eine Steuerungseinrichtung zur Durchführung der
automatischen Messung die Steuerung auf (Schritt SA0). Die
Steuerungseinrichtung mißt die Testelementgruppe zur Erzielung
des Profils einer I-V-Kennlinie gemäß Fig. 9 (Schritt SA1). Im
einzelnen bildet die Steuerungseinrichtung eine Korrelation
zwischen den an der Kathodenelektrode und Anodenelektrode der
Testelementgruppe angelegten Spannungen, und dem zwischen diesen
beiden Elektroden fließenden Strom.
Gemäß Fig. 9 erhält die Steuerungseinrichtung die EIN-
spannungswerte Vf bei einem Referenzstromwert I0 auf der Basis
des erhaltenen Profils (Kennlinie) (Schritt SA2). Der
Referenzstromwert I0 kann mittels eines Benutzers in der
Steuerungseinrichtung beliebig eingestellt werden. Die Steuerung
endet mit einem Schritt SA3.
Nachstehend wird nun ein Simulationsablauf beschrieben. Fig. 10
zeigt ein Ablaufdiagramm zur Veranschaulichung des
Simulationsablaufs. Der Ablauf beginnt mit einem Schritt SB0. Ein
Benutzer gibt vorbestimmte Bedingungen bezüglich des Aufbaus der
Testelementgruppe wie Größe, Störstellenkonzentration in die
Simulationseinrichtung gemäß Schritt SB1 ein. In Schritt SB2
stellt der Benutzer eine Vielzahl von
Ladungsträgerlebensdauerwerten als Parameter der Simulation ein.
In Schritt SB3 führt die Simulationseinrichtung eine Simulation
der I-V-Kennlinien der Testelementgruppe durch. Im einzelnen wird
ein innerer Zustand der Testelementgruppe unter den vorbestimmten
Bedingungen für einen der durch den Benutzer eingegebenen
Ladungsträgerlebensdauerwerte simuliert. Die Simulation führt zu
Verläufen von I-V-Kennlinien (Profile), wie es in Fig. 9 gezeigt
ist, die jeweils nur für den verwendeten Lebensdauerwert gelten.
In Schritt SB4 wird eine Abfrage durchgeführt, ob sämtliche
Simulationen für alle Lebensdauerwerte von Schritt SB2 gemäß
Schritt SB3 vollendet sind, d. h. ob die Simulation als Ganzes
vollendet ist oder nicht. Ist die Antwort "JA", dann geht der
Ablauf zu einem Schritt SB5 über. Ist die Antwort "NEIN", dann
kehrt der Ablauf zu dem Schritt SB3 zur weiteren Durchführung für
einen der verbleibenden Lebensdauerwerte zurück.
In Schritt SB5 werden EIN-Spannungswerte Vf (Sim) entsprechend
dem Referenzstromwert I0 in Bezug zu einer Vielzahl von Verläufen
der I-V-Kennlinien erhalten, die wiederum für jeweilige
Lebensdauerwerte gemäß Schritt SB3 erhalten wurden. Wurden alle
EIN-Spannungswerte Vf (Sim) erhalten, dann wird der Ablauf mit
Schritt SB6 beendet.
Bei der Simulation wird die modellierte Testelementgruppe mit
zylindrischem Aufbau gemäß Fig. 11 anstelle einer realen
Testelementgruppe, in Form eines Quadrats verwendet. Fig. 12 zeigt
in einer Draufsicht die Beziehung zwischen der realen
Testelementgruppe und der modellierten Testelementgruppe. Gemäß
der Darstellung in dieser Figur ist der Außenrand jeder
Komponente der modellierten Testelementgruppe durch einen Kreis
innerhalb der jeweils entsprechenden Komponente der realen
Testelementgruppe bestimmt. Der Kathodenbereich C der
modellierten Testelementgruppe umfaßt beispielsweise einen
Außenrand, der tangential und intern zu dem Kathodenbereich C der
realen Testelementgruppe angeordnet ist. Umfaßt somit eine
Komponente der realen Testelementgruppe ein Quadrat mit einer
jeweiligen Seitenlänge von 2r, dann umfaßt die entsprechende
Komponente der modellierten Testelementgruppe einen Kreis mit dem
Radius r.
Die modellierte Testelementgruppe mit zylindrischem Aufbau ist
symmetrisch in einem Abschnitt parallel zu ihrer unteren
Oberfläche in Bezug auf ihren Mittelpunkt. Daher ist es möglich,
eine der Koordinaten in der Simulation zu vermindern, wodurch
sich eine schnelle Simulation ergibt. Ferner werden die
jeweiligen Lebensdauerwerte τe und τp der Elektronen und Löcher
bei der Simulation als gleich angenommen, obwohl die realen Werte
derselben unterschiedlich zueinander sind. Ein Fehler infolge
dieser Annahme ist jedoch klein und daher vernachlässigbar.
Da die EIN-Spannungswerte Vf (Sim) erhalten werden durch Erhalten
von Verläufen der I-V-Kennlinien, sind einige Anpassungen
erforderlich bezüglich des Unterschieds in der Fläche jeder
Komponente zwischen der realen und der modellierten
Testelementgruppe gemäß der Darstellung in Fig. 12. Bei der
Simulation wird der Stromwert daher durch 4/π in Schritt SB5
gemäß Fig. 10 multipliziert zum Erhalten der EIN-Spannungswerte
Vf (Sim). Der Wert 4/π ist abgeleitet von einem Flächenverhältnis
4:π eines Quadrats zu einem innerhalb des Quadrats mit maximaler
Größe angeordneten Kreises.
Fig. 13 zeigt eine graphische Darstellung von Verläufen
(Profilen) der I-V-Kennlinien bezüglich der gemessenen Werte und
der Simulationsergebnisse der Testelementgruppen. In der Figur
ist der Stromwert der Simulation nach einer Multiplikation mit
dem Wert 4/π ausgedruckt. Weiße Kreise bezeichnen die gemessenen
Werte der Testelementgruppen und schwarze Symbole wie Kreise und
Dreiecke bezeichnen die Simulationsergebnisse für jeweilige
Lebensdauerwerte. Die Korrelation zwischen diesen Markierungen
und Lebensdauerwerten ist in der Figur angegeben. Die reale
Testelementgruppe in dieser Figur umfaßt einen Kathodenbereich in
Form eines Quadrats mit der jeweiligen Seitenlänge von 100 µm.
Es wird nun angenommen, daß der Referenzstromwert I0 den Wert von
6 mA annimmt. Gemäß Fig. 13 kennzeichnen die Schnittpunkte der
Verläufe der I-V-Kennlinien und der horizontalen Achse mit dem
Stromwert von 6 mA die EIN-Spannungswerte Vf und Vf (Sim). Die
Figur zeigt in diesem Punkt, daß die EIN-Spannungswerte Vf, die
durch die weißen Kreise angedeutet sind (gemessene Werte)
zwischen den EIN-Spannungswerten Vf (Sim) mit einem
Lebensdauerwert von 20 µs, angezeigt durch schwarze Quadrate, und
denjenigen mit einem Lebensdauerwert von 10 µs, angezeigt durch
schwarze Kreise, die beide durch Simulation erhalten wurden,
ausgedruckt sind. Somit kann der Ladungsträger-Lebensdauerwert
innerhalb der realen Testelementgruppe einem Bereich von 10 bis
20 µs zugeordnet werden.
Ein weiterer detaillierter Vergleich ist ebenfalls möglich. Da
beide EIN-Spannungswerte, die mittels der weißen und schwarzen
Kreise angegeben sind, jeweils bei 1.2 V und nahe beieinander
liegen, kann der Ladungsträger-Lebensdauerwert innerhalb der
realen Testelementgruppe zu 10 µs angenommen werden.
Zur Klarstellung der nachfolgenden Beschreibung wird eine
derartige Schlußfolgerung bezüglich des Lebensdauerwerts durch
Vergleichen der EIN-Spannungen nachstehend als "Schlußfolgerung"
bezeichnet.
Die Verläßlichkeit der mittels des vorstehend angegebenen
Verfahrens erhaltenen Lebensdauerwerte kann durch einen Vergleich
mit denjenigen Werten, die mittels des bekannten Verfahrens und
der erfindungsgemäßen Testelementgruppe erhalten werden,
überprüft werden. Das Ergebnis des Vergleichs wird nachstehend
unter Bezugnahme auf ein fünftes Ausführungsbeispiel beschrieben.
Die Testelementgruppen zur Lebensdauerauswertung gemäß dem
vorliegenden Ausführungsbeispiel sind in einem Halbleitersubstrat
angeordnet, das zur Verwendung als Produkt vorgesehen ist. Dies
führt zu einer direkten Auswertung der Ladungsträgerlebensdauer
und zu einer hohen Verläßlichkeit der Lebensdauerauswertung.
Ferner sind weniger Einrichtungen erforderlich für die
Lebensdauerauswertung gemäß dem vorstehend beschriebenen
Verfahren des ersten Ausführungsbeispiels im Vergleich zu dem
bekannten Verfahren.
Obwohl lediglich Testelementgruppen in Form eines Quadrats bei
dem vorstehend beschriebenen Beispiel zur Klarstellung der
Simulation verwendet wurden, kann jede Form wie Dreiecke und
dergleichen bei den Testelementgruppen des vorliegenden
Ausführungsbeispiels verwendet werden.
Die gleichen Komponenten und Elemente entsprechend der
vorstehenden Beschreibung werden nachstehend mit den gleichen
Symbolen und Bezugszeichen bezeichnet und nicht nochmals
erläutert.
Fig. 14 zeigt in einer Draufsicht die Halbleiterscheibe W mit den
Halbleiterchips CH. Im Rahmen des zweiten Ausführungsbeispiels
sind die Testelementgruppen gemäß dem ersten Ausführungsbeispiel
an einer geritzten Linie (Sägelinie, Sollbruchkante) zwischen den
Chips CH ausgebildet. Fig. 15 zeigt in einer vergrößerten
Draufsicht einen mit einer gestrichelten Linie bezeichneten Teil
von Fig. 14. Zur Vereinfachung der Darstellung werden die
Bezugszeichen "CH1" bis "CH4" den jeweiligen Chips (rechts oben
beginnend) im Uhrzeigersinn zugeordnet.
Es ist zu beachten, daß die Ladungsträgerlebensdauerwerte in
Abhängigkeit von ihrer Position auf der Halbleiterscheibe W
veränderlich sind. Daher ist eine Vielzahl von Testelementgruppen
an vielen Stellen angeordnet, so daß eine Schlußfolgerung auf die
Lebensdauerwerte in genauerer Weise erfolgen kann. Mittels einer
an der oberen Seite in Fig. 15 angeordneten Testelementgruppe
können die Ladungsträger-Lebensdauerwerte bezüglich der Chips CH1
und CH4 ermittelt werden. In gleicher Weise kann mittels einer
Testelementgruppe an der unteren Seite in Fig. 15 auf die
Ladungsträger-Lebensdauerwerte der Chips CH2 und CH3 geschlossen
werden.
Wird die in Fig. 14 gezeigte Halbleiterscheibe W in die
entsprechenden Chips CH zur Verwendung als Produkt aufgeteilt,
dann verbleibt keine Spur der an der geritzten Linie
ausgebildeten Testelementgruppen in den Chips CH. Daher treten
bei integrierten Schaltungen keine Einflüsse der
Testelementgruppen auf die Verwendung der Chips CH auf. Es ist
ferner nicht erforderlich, für die Testelementgruppen innerhalb
der Chips CH, die als Produkt vorgesehen sind, eine Fläche zu
reservieren.
Während gemäß dem zweiten Ausführungsbeispiel die
Testelementgruppen entlang einer geritzten Linie angeordnet sind,
können die Testelementgruppen auch in einem Chip für Testzwecke
angeordnet werden. Fig. 16 zeigt in einer Draufsicht die
Halbleiterscheibe W mit den in dem Chip für Testzwecke (Testchip)
ausgebildeten Testelementgruppen, die als Ersatz für die in Fig.
15 gezeigte Anordnung dient.
Ein Chip CH4 gemäß der Darstellung in Fig. 16 wird nicht als
Produkt sondern als Testchip für die Chips CH1 bis CH3 verwendet.
Mit der Anordnung der Testelementgruppe in dem Chip CH4 für
Testzwecke ist es möglich, auf die Ladungsträgerlebensdauer der
Chips CH1 bis CH3 zu schließen. In gleicher Weise wie beim
zweiten Ausführungsbeispiel treten bei den als Produkt zu
verwendenden Chips CH1 bis CH3 keine Spuren der
Testelementgruppen auf.
Ferner verbleibt die Testelementgruppe im Chip CH4, nachdem die
Chips CH1 bis CH3 entnommen worden sind. Im Unterschied zu dem
Fall des zweiten Ausführungsbeispiels, bei dem die entlang der
geritzten Linie angeordneten Testelementgruppen verloren sind,
ist es beim dritten Ausführungsbeispiel möglich, eine Auswertung
der Lebensdauer auch dann vorzunehmen, nachdem die Chips zu einem
Produkt geworden sind.
Bei diesem Ausführungsbeispiel sind die Testelementgruppen in dem
als Produkt vorgesehenen Chip angeordnet. Fig. 17 zeigt in einer
Draufsicht den Aufbau eines derartigen Chips, bei dem die
Testelementgruppen innerhalb des als Produkt vorgesehenen Chips
CH1 angeordnet sind. Die Testelementgruppe ist in einem Bereich
mit Ausnahme eines Bereichs RG, der als ein Element dient,
angeordnet.
Zusätzlich zu einer direkten Auswertung der Ladungsträger-
Lebensdauerwerte des Chips CH1, der zur Produktverwendung
vorgesehen ist, besteht ein weiterer Vorteil des vorliegenden
Ausführungsbeispiels darin, daß die Auswertung zu jedem Zeitpunkt
durchgeführt werden kann, unabhängig, ob dieser Zeitpunkt vor
oder nach der Aufteilung der Halbleiterscheibe liegt. Die
Testelementgruppe kann ebenfalls in den Chips CH2 bis CH4
angeordnet sein. Die jeweiligen Verfahren zur Ausführung der
Testelementgruppen gemäß dem zweiten bis vierten
Ausführungsbeispiel sind jedoch nicht ausschließlich zu sehen. Es
ist beispielsweise möglich, die Testelementgruppen sowohl in dem
Chip CH4, der für Testzwecke vorgesehen ist, als auch entlang der
geritzten Linie anzuordnen.
Fig. 18 zeigt in einer Draufsicht den Aufbau einer Vielzahl von
Testelementgruppen mit unterschiedlichen Flächen, die entlang
einer geritzten Linie angeordnet sind. Fig. 19 zeigt eine
Schnittansicht entlang einer Linie XIX-XIX gemäß Fig. 18. Gemäß
Fig. 19 ist eine Vielzahl von Kathodenbereichen C zur
Bereitstellung der Vielzahl der Testelementgruppen vorgesehen.
Die Auswertung auf der Basis der Vielzahl der Testelementgruppen
mit unterschiedlichen Flächen bezieht durch die Flächen der
Kathodenbereiche C in den Testelementgruppen eine weitere
Änderung ein im Vergleich zu der Schlußfolgerung gemäß dem ersten
Ausführungsbeispiel.
Fig. 20 zeigt eine graphische Darstellung mit der vertikalen
Achse zur Angabe der EIN-Spannungswerte Vf und der horizontalen
Achse zur Angabe der Länge L bezüglich der Kathodenbereiche C.
Die Länge L bezüglich der Kathodenbereiche C entspricht der
halben Länge einer Seite eines Quadrats der realen
Testelementgruppe, oder dem Radius eines Kreises der modellierten
Testelementgruppe. Da eine Fläche proportional zu einem Quadrat
der Länge ist, zeigt diese Figur eine Korrelation zwischen den
Lebensdauerwerten, den Flächen der Kathodenbereiche C und den
EIN-Spannungswerten Vf.
Bei dem ersten Ausführungsbeispiel lag keine Änderung der Fläche
der Testelementgruppen bei der Schlußfolgerung vor. Das
vorliegende Ausführungsbeispiel umfaßt demgegenüber geänderte
Flächen, so daß gemäß der Darstellung in Fig. 20 Daten nicht
durch Punkte sondern durch Linien dargestellt sind. Dies
verbessert die Verläßlichkeit der Schlußfolgerung im Vergleich
zum ersten Ausführungsbeispiel.
Bei der graphischen Darstellung gemäß Fig. 20 liegt der
Ladungsträger-Lebensdauerwert der realen Testelementgruppe,
angezeigt durch weiße Kreise, sehr nahe bei dem
Simulationsergebnis mit dem Ladungsträger-Lebensdauerwert von 10 µs,
der durch schwarze Kreise angeordnet ist. Somit kann der
Ladungsträger-Lebensdauerwert der realen Testelementgruppe zu
etwa 10 µs angenommen werden.
Die Arbeitsbelastung bei einer Analyse kann vermindert werden
durch Anwenden einer Anzeigeeinrichtung zur Eingabe jeweiliger
Daten für die reale und die modellierte Testelementgruppe, die
durch die Abläufe gemäß den Fig. 8 und 10 jeweils erhalten
werden (Lebensdauerwert τ, Länge L und EIN-Spannungswert Vf als
Parameter), und zum automatischen Ausdrucken dieser Daten für
eine Anzeige gemäß Fig. 20.
Gemäß der Beschreibung im Rahmen des ersten Ausführungsbeispiels
kann der mittels des vorstehend beschriebenen Verfahrens
erhaltene Lebensdauerwert überprüft werden durch Vergleiche
desselben mit dem Lebensdauerwert, der mittels des bekannten
Verfahrens unter Verwendung der erfindungsgemäßen
Testelementgruppe erhalten wurde.
Die Fig. 21 und 22 zeigen graphische Darstellungen entsprechend
den jeweiligen Fig. 33 und 34. In Fig. 21 bezeichnen die
vertikalen Achsen auf der linken und rechten Seite jeweils einen
Stromwert I in der Testelementgruppe und eine Stromdichte, und
die horizontale Achse bezeichnet die Zeit bezüglich des Anlegens
einer Pulsspannung. Bei dieser graphischen Darstellung bezeichnen
weiße Kreise Werte der realen Testelementgruppe, bei denen jede
Seite eines Quadrats des Emitterbereichs E 100 µm beträgt und
schwarze Dreiecke bezeichnen Simulationsergebnisse, bei denen der
Lebensdauerwert τ bei 8 µs liegt, zum Erhalten einer Relation
gemäß der Darstellung in Fig. 22. Fig. 22 ist eine graphische
Darstellung, die erhalten wird durch Bilden von Linien zwischen
Simulationsergebnissen für jeden Stromwert bei jedem
vorbestimmten Wert des Lastwiderstands. Die vertikale und
horizontale Achse zeigt jeweils die Sperrverzögerungszeit Trr und
den Lebensdauerwert τ. Die Sperrverzögerungszeit Trr der realen
Testelementgruppe kann zu 5.85 µs aus Fig. 21 gelesen werden. In
Fig. 22 entsprechen schwarze Quadrate dem Fall, bei dem der
Stromwert bei dem vorbestimmten Wert der Pulsspannung ± 10 mA
beträgt. Der Lebensdauerwert am Schnittpunkt der zwischen den
schwarzen Quadraten und der Sperrverzögerungszeit von 5.85 µs
gezogenen Linien beträgt 8 µs.
Somit betragen jeweils die Lebensdauerwerte, die mittels dem
vorliegenden und dem bekannten Verfahren erzielt wurden, 10 µs
und 8 µs. Unter Berücksichtigung der Tatsache, daß lediglich
Probelebensdauerwerte mittels des bekannten Verfahrens erhalten
werden können, ist gewährleistet, daß auf die Lebensdauerwerte
mittels des vorliegenden Verfahrens geschlossen werden kann.
Fig. 22 zeigt ferner den Fall, bei dem die Stromwerte bei dem
vorbestimmten Wert des Lastwiderstands jeweils ± 20 mA und ± 100 mA
betragen. Die Sperrverzögerungszeit Trr für die Stromwerte von
± 20 mA und ± 100 mA betragen jeweils 4.17 µs und 2.29 µs.
Obwohl gemäß der vorstehenden Beschreibung die Testelementgruppen
entlang der geritzten Linie angeordnet sind, ist die Vielzahl der
Testelementgruppen nicht nur entlang der geritzten Linie
angeordnet. Fig. 23 zeigt in einer Draufsicht den Aufbau einer
Vielzahl von Testelementegruppen, von Chips CH1 und CH2, die für
Produktzwecke vorgesehen sind, und Chips CH3 und CH4, die zur
Auswertung der Chips CH1 und CH2 vorgesehen sind.
In dem Chip CH1 ist eine Vielzahl von Testelementgruppen mit
unterschiedlichen Flächen ausgebildet. Der Chip CH4 umfaßt eine
Vielzahl von zufällig verteilten Testelementgruppen. Der Chip CH3
ist nahezu vollständig mit einer Testelementgruppe belegt zur
Vergrößerung der Variation der Fläche der Kathodenbereiche C.
Bei diesem Ausführungsbeispiel ist ein Schritt SB7 zu dem Ablauf
gemäß Fig. 10 in Folge der Ausbildung der Vielzahl der
Testelementgruppen hinzugefügt. Fig. 24 zeigt ein Ablaufdiagramm
zur Veranschaulichung eines Simulationsablaufs einschließlich des
Schritts SB7. Der Schritt SB7 ist zwischen die Schritte SB4 und
SB5 gemäß Fig. 10 zur Überprüfung eingefügt, ob die Simulation
für alle Flächen der Testelementgruppen durchgeführt wurde.
Ergibt die Antwort in Schritt SB7 "JA", dann geht der Ablauf als
nächstes zu dem Schritt SB5 über. Ist hingegen die Antwort
"NEIN", dann kehrt der Ablauf zu Schritt SB3 zurück zur
Durchführung einer Simulation der verbleibenden Flächen der
Testelementgruppen. Bezüglich des in Fig. 8 gezeigten Ablaufs ist
für jede Fläche die Verarbeitung der Schritte SA0 bis SA3
erforderlich.
Die Ausbildung der Vielzahl der Testelementgruppen mit den
Kathodenbereichen C in unterschiedlichen Flächen gemäß dem
vorliegenden Ausführungsbeispiel verbessert die Verläßlichkeit
der Ladungsträger-Lebensdauerauswertung.
Unter Bezugnahme auf Fig. 20 werden die EIN-Spannungswerte Vf in
der Simulation für jeden Lebensdauerwert voneinander isoliert, da
die Fläche (Länge) des Kathodenbereichs C kleiner ist. Ist
andererseits die Fläche des Kathodenbereichs C groß, und ist
beispielsweise die Länge L etwa 3×103 µm, dann liegen die
Simulationsergebnisse nahe beieinander.
Liegen die Simulationsergebnisse nahe beieinander und ist der
gemessene Wert der realen Testelementgruppe zwischen diesen
Simulationsergebnissen angeordnet, dann ist es schwierig,
herauszufinden, welches Ergebnis nahe bei dem gemessenen Wert
liegt. Es ist jedoch sehr einfach, wenn die Simulationsergebnisse
jeweils voneinander isoliert sind. Es ist daher wünschenswert,
die Flächen der Kathodenbereiche C klein vorzusehen, so daß die
Simulationsergebnisse jeweils voneinander isoliert sind. Hierbei
bedeutet die Aussage "Die Fläche des Kathodenbereichs C ist
klein", daß der Kathodenbereich C klein ist im Vergleich zum
Anodenbereich A. Es wird nachstehend noch beschreiben, wie die
Abmessungen des Kathodenbereichs C einzustellen sind, zur
Verminderung eines Flächenverhältnisses zwischen der Fläche des
Kathodenbereichs und derjenigen des Anodenbereichs A. Zur
Beschreibung eines Flächenverhältnisses ist es erforderlich, daß
eine Standardfläche zur Klarstellung bestimmt werden muß. Daher
wird die Fläche der Komponenten auf der Halbleiterscheibe zuerst
beschrieben.
Fig. 25 zeigt in einer Schnittansicht die Halbleiterscheibe W
mittels einer strichpunktierten Linie und den von der
Halbleiterscheibe W getrennten Chip CH mit einer ausgezogenen
Linie. Wie es aus der Figur erkennbar ist, ändert sich die Fläche
des Anodenbereichs A zur Bildung eines Paars mit dem
Kathodenbereich C von einem Zustand vor zu einem Zustand nach der
Aufteilung, wenn der Chip CH von der Halbleiterscheibe W getrennt
wird. Es ist daher wichtig, jeweilige Flächen klar zu definieren
als einen Kathoden- und Anodenbereich C und A zur Bildung eines
zusammengehörigen Paars.
Gemäß der Darstellung in Fig. 26 umfassen sowohl der Kathoden- als
auch der Anodenbereich C und A im Chip CH sechs Oberflächen
einschließlich der oberen und unteren Oberflächen und der
Seitenflächen. Die Fläche des Kathodenbereichs C wird als Fläche
angesehen, die der oberen Oberfläche des diese Oberflächen
aufweisenden Chips CH bildet. In gleicher Weise wird der
Anodenbereich A als eine Fläche angesehen, die die untere Fläche
des die sechs Oberflächen aufweisenden Chips CH bildet.
Fig. 27 zeigt eine Schnittansicht zur Veranschaulichung des
Ausmaßes, in welchem der Anodenbereich A einem Kathodenbereich C
entspricht. Der Schnittpunkt der Mittellinie, die die Mitte des
Kathodenbereichs C und den Anodenbereich A durchläuft, zeigt an,
daß eine Fläche 5h fünfmal so lang wie die Höhe h der
Halbleiterscheibe W (Chip CH) im Anodenbereich A (mit einer
Breite von 10h einschließlich der rechten und linken Seiten) ein
Paar mit dem Kathodenbereich C bildet. Die Fläche innerhalb
dieses Bereichs dient tatsächlich als Anodenbereich für den
Kathodenbereich C, und der Strom fließt vom Anodenbereich A zum
Kathodenbereich C, wie es in der Figur mittels der Pfeile
dargestellt ist.
Die tatsächlich als Anodenbereich A dienende Fläche wird
nachstehend als Funktionsbereich WT bezeichnet. Ferner wird auf
das Verhältnis der Flächen zwischen dem Emitterbereich E und dem
Funktionsbereich WT als ein Flächenbereich Ra (eine Fläche des
Kathodenbereichs C zu derjenigen des Funktionsbereichs WT) Bezug
genommen. Fig. 28 zeigt eine perspektivische Ansicht des
Kathodenbereichs C und des Funktionsbereichs WT.
Nachstehend wird nun beschrieben, wie die Fläche des
Kathodenbereichs C klein eingestellt wird, so daß die
Simultionsergebnisse in der vorstehend beschriebenen Weise
jeweils voneinander abweichen. Unter Bezugnahme auf Fig. 20
werden die rechts außen liegenden Daten mit der Länge L von etwa
3×103 µm erhalten, wenn das Verhältnis Ra gleich 1 ist. Gemäß
der Figur ist ein ausreichender Abstand aufrechterhalten zwischen
den jeweiligen Daten des Bereichs der Länge L unterhalb von 102 µm.
Da eine Fläche proportional dem Quadrat der Länge ist, ist es
ausreichend, den Emitterbereich E in der Weise auszubilden, daß
das Flächenverhältnis Ra in einem Bereich von etwa 1/1 750 000 bis
1/4500 liegt.
Die Verminderung im Flächenverhältnis ermöglicht es, auf einfache
Weise die Korrelation zwischen der tatsächlichen Messung und der
Simulation zu überwachen. Ferner wird die Genauigkeit der
Auswertung verbessert, wodurch ebenfalls eine Verbesserung der
Verläßlichkeit des Ergebnisses erzielt wird.
Somit betrifft die Erfindung Testelementgruppen zur Verbesserung
der Genauigkeit der Auswertung von Ladungsträger-
Lebensdauerwerten. Die Testelementgruppen umfassen einen
Basisbereich, der selektiv einen Kathodenbereich in einem
Oberflächenteil desselben aufweist, sowie einen Anodenbereich.
Der Schnittpunkt einer Mittellinie des Kathodenbereichs und des
Anodenbereichs bildet einen Funktionsbereich, der innerhalb einer
Spanne von 5h liegt, d. h. dem fünffachen der Höhe h einer
Halbleiterscheibe. Der Funktionsbereich bildet ein Paar mit dem
Kathodenbereich und dient als gegenwärtiger Anodenbereich für den
Kathodenbereich. Da ein Flächenverhältnis des Kathodenbereichs zu
dem Funktionsbereich kleiner ist, können EIN-Spannungswerte Vf
bezüglich jeweiliger Lebensdauerwerte voneinander isoliert
werden. Daher ist der Kathodenbereich in der Weise ausgebildet,
daß das Flächenverhältnis der Fläche des Kathodenbereichs zu
derjenigen des Funktionsbereichs etwa zwischen 1/1 750 000 und
1/4500 liegt.
Claims (9)
1. Testmusterbereich zur Lebensdauerauswertung, der auf
einem Halbleitersubstrat (W, CH) mit einer ersten und zweiten
Hauptoberfläche ausgebildet ist, zur Auswertung der
Ladungsträgerlebensdauer in dem Halbleitersubstrat,
wobei das Halbleitersubstrat umfaßt:
eine erste Leitungsschicht (Ba) einer ersten Leitungsart (N) mit einer relativ niedrigen Störstellenkonzentration, wobei die erste Leitungsschicht die erste Hauptoberfläche bildet,
eine zweite Leitungsschicht (Bu) des ersten Leitungstyps (N) mit einer relativ großen Störstellenkonzentration, und
eine dritte Leitungsschicht (A) einer zweiten Leitungsart (P), die unterschiedlich zur ersten Leitungsart (N) ist, und die zweite Hauptoberfläche bildet, wobei ein Elektrodenbereich mit relativ großer Störstellenkonzentration selektiv in einem Oberflächenbereich (C) der ersten Leitungsschicht auf einer Seite der ersten Hauptoberfläche ausgebildet ist.
eine erste Leitungsschicht (Ba) einer ersten Leitungsart (N) mit einer relativ niedrigen Störstellenkonzentration, wobei die erste Leitungsschicht die erste Hauptoberfläche bildet,
eine zweite Leitungsschicht (Bu) des ersten Leitungstyps (N) mit einer relativ großen Störstellenkonzentration, und
eine dritte Leitungsschicht (A) einer zweiten Leitungsart (P), die unterschiedlich zur ersten Leitungsart (N) ist, und die zweite Hauptoberfläche bildet, wobei ein Elektrodenbereich mit relativ großer Störstellenkonzentration selektiv in einem Oberflächenbereich (C) der ersten Leitungsschicht auf einer Seite der ersten Hauptoberfläche ausgebildet ist.
2. Auswertungsmusterbereich zur Lebensdauerauswertung, der
auf einem Halbleitersubstrat (W, CH) mit einer ersten und zweiten
Hauptoberfläche gebildet ist, zur Auswertung der
Ladungsträgerlebensdauer in dem Halbleitersubstrat,
wobei eine erste Leitungsschicht (Ba, C) eines ersten Leitungstyps und eine zweite Leitungsschicht (A) eines zweiten Leitungstyps, der unterschiedlich zum ersten Leitungstyp ist, jeweils die erste und zweite Hauptoberfläche bilden, und die erste Leitungsschicht umfaßt:
einen Elektrodenbereich (C) mit relativ großer Störstellenkonzentration, der in einem Oberflächenbereich auf einer Seite der ersten Hauptoberfläche ausgebildet ist,
und einen Verbindungsbereich (Ba) mit einer relativ niedrigen Störstellenkonzentration zur Verbindung des Elektrodenbereichs und der zweiten Leitungsschicht,
wobei ein Flächenverhältnis zwischen dem Elektrodenbereich auf der ersten Hauptoberfläche und einem Bereich auf der zweiten Hauptoberfläche, der als Elektrodenbereich dient, derart bestimmt wird, daß die Spannungswerte bei der Simulation der Auswertung der Ladungsträgerlebensdauer voneinander isoliert werden durch Erhalten von Spannungswerten (Vf) bei einem Bezugsstromwert (I0) für die jeweilige Vielzahl diskreter Werte zur Angabe der Ladungsträgerlebensdauer als Parameter.
wobei eine erste Leitungsschicht (Ba, C) eines ersten Leitungstyps und eine zweite Leitungsschicht (A) eines zweiten Leitungstyps, der unterschiedlich zum ersten Leitungstyp ist, jeweils die erste und zweite Hauptoberfläche bilden, und die erste Leitungsschicht umfaßt:
einen Elektrodenbereich (C) mit relativ großer Störstellenkonzentration, der in einem Oberflächenbereich auf einer Seite der ersten Hauptoberfläche ausgebildet ist,
und einen Verbindungsbereich (Ba) mit einer relativ niedrigen Störstellenkonzentration zur Verbindung des Elektrodenbereichs und der zweiten Leitungsschicht,
wobei ein Flächenverhältnis zwischen dem Elektrodenbereich auf der ersten Hauptoberfläche und einem Bereich auf der zweiten Hauptoberfläche, der als Elektrodenbereich dient, derart bestimmt wird, daß die Spannungswerte bei der Simulation der Auswertung der Ladungsträgerlebensdauer voneinander isoliert werden durch Erhalten von Spannungswerten (Vf) bei einem Bezugsstromwert (I0) für die jeweilige Vielzahl diskreter Werte zur Angabe der Ladungsträgerlebensdauer als Parameter.
3. Auswertungsmusterbereich zur Lebensdauerauswertung gemäß
Anspruch 2, wobei der Elektrodenbereich (C) eine Vielzahl von
Elektrodenbereichen mit unterschiedlichen Flächen aufweist.
4. Auswertungsmusterbereich zur Lebensdauerauswertung nach
Anspruch 1, wobei der Elektrodenbereich (C) entlang einer
geritzten Linie auf dem Halbleitersubstrat angeordnet ist.
5. Auswertungsmusterbereich zur Lebensdauerauswertung nach
Anspruch 3, wobei die Vielzahl der Elektrodenbereiche entlang
einer geritzten Linie auf dem Halbleitersubstrat angeordnet ist.
6. Auswertungsmusterbereich zur Lebensdauerauswertung nach
Anspruch 1, wobei der Elektrodenbereich (C) auf dem
Halbleitersubstrat in einem für die Auswertung vorgesehenen Chip
angeordnet ist.
7. Auswertungsmusterbereich zur Lebensdauerauswertung nach
Anspruch 3, wobei die Vielzahl der Elektrodenbereiche auf dem
Halbleitersubstrat in einem Chip angeordnet sind, der zur
Auswertung vorgesehen ist.
8. Auswertungsmusterbereich zur Lebensdauerauswertung nach
Anspruch 1, wobei der Elektrodenbereich (C) auf dem
Halbleitersubstrat in einem Chip angeordnet ist, der zur
Verwendung als Produkt vorgesehen ist.
9. Auswertungsmusterbereich zur Lebensdauerauswertung nach
Anspruch 3, wobei die Vielzahl der Elektrodenbereiche auf dem
Halbleitersubstrat in einem Chip angeordnet sind, der zur
Verwendung als Produkt vorgesehen ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33655896A JP3696352B2 (ja) | 1996-12-17 | 1996-12-17 | ライフタイム評価用teg |
JP8-336558 | 1996-12-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19731944A1 true DE19731944A1 (de) | 1998-06-18 |
DE19731944B4 DE19731944B4 (de) | 2005-09-29 |
Family
ID=18300391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19731944A Expired - Fee Related DE19731944B4 (de) | 1996-12-17 | 1997-07-24 | Testmusterbereich bzw. eine Testelementgruppe zur Lebensdauerauswertung von Ladungsträgern in einem Halbleitersubstrat |
Country Status (3)
Country | Link |
---|---|
US (1) | US5850088A (de) |
JP (1) | JP3696352B2 (de) |
DE (1) | DE19731944B4 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI114658B (fi) * | 2002-06-03 | 2004-11-30 | Metorex Internat Oy | Suprajohtava antennikytketty kuumapistemikrobolometri, menetelmät sellaisen valmistamiseksi ja käyttämiseksi sekä bolometrinen kuvantamisjärjestely |
WO2009007929A2 (en) | 2007-07-12 | 2009-01-15 | Nxp B.V. | Integrated circuits on a wafer and methods for manufacturing integrated circuits |
US8680653B2 (en) * | 2007-11-12 | 2014-03-25 | Infineon Technologies Ag | Wafer and a method of dicing a wafer |
JP5436299B2 (ja) * | 2010-03-29 | 2014-03-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
DE112018007456B4 (de) | 2018-04-11 | 2024-01-25 | Mitsubishi Electric Corporation | Halbleitervorrichtung, Halbleiterwafer und Verfahren zum Herstellen einer Halbleitervorrichtung |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1094875B (de) * | 1959-10-03 | 1960-12-15 | Wacker Chemie Gmbh | Verfahren zur Messung und registrierenden Erfassung der Traegerlebensdauer in Halbleitern |
GB1083526A (en) * | 1965-01-28 | 1967-09-13 | Vyzk Ustav Matemat Stroju | Apparatus for measuring the reverse recovery charge of fast semiconductor diodes |
US3697873A (en) * | 1969-05-28 | 1972-10-10 | Westinghouse Electric Corp | Method for determining excess carrier lifetime in semiconductor devices |
DE2037089C3 (de) * | 1970-07-27 | 1975-03-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Bestimmung der Trägerlebensdauer in Halbleiter-Bauelementscheiben mit mindestens drei Zonen abwechselnden Leitungstyps |
JPS5650561A (en) * | 1979-10-02 | 1981-05-07 | Mitsubishi Electric Corp | Semiconductor device |
US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
JPS5760849A (en) * | 1980-09-29 | 1982-04-13 | Nec Home Electronics Ltd | Semiconductor device |
JPS57157535A (en) * | 1981-03-24 | 1982-09-29 | Nec Home Electronics Ltd | Measuring method for characteristic of semiconductor wafer |
US4542340A (en) * | 1982-12-30 | 1985-09-17 | Ibm Corporation | Testing method and structure for leakage current characterization in the manufacture of dynamic RAM cells |
US4564807A (en) * | 1984-03-27 | 1986-01-14 | Ga Technologies Inc. | Method of judging carrier lifetime in semiconductor devices |
JPS6255964A (ja) * | 1985-09-05 | 1987-03-11 | Mitsubishi Electric Corp | 半導体装置 |
US5285082A (en) * | 1989-11-08 | 1994-02-08 | U.S. Philips Corporation | Integrated test circuits having pads provided along scribe lines |
JPH05114737A (ja) * | 1991-10-24 | 1993-05-07 | Fuji Electric Co Ltd | 伝導度変調型mosfet |
FR2700063B1 (fr) * | 1992-12-31 | 1995-02-10 | Sgs Thomson Microelectronics | Procédé de test de puces de circuit intégré et dispositif intégré correspondant. |
EP0670603B1 (de) * | 1994-02-18 | 1999-01-13 | Hitachi, Ltd. | Halbleiterbauelement mit mindestens einem IGBT und einer Diode |
-
1996
- 1996-12-17 JP JP33655896A patent/JP3696352B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-22 US US08/861,802 patent/US5850088A/en not_active Expired - Fee Related
- 1997-07-24 DE DE19731944A patent/DE19731944B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10178079A (ja) | 1998-06-30 |
JP3696352B2 (ja) | 2005-09-14 |
US5850088A (en) | 1998-12-15 |
DE19731944B4 (de) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2728052C2 (de) | Prüfstruktur für monolithisch integrierte Halbleiterschaltungen | |
DE2351761A1 (de) | Monolithisch integrierte, in chips aufgeteilte halbleiterschaltungsanordnung | |
DE2125456B2 (de) | Verfahren zur Ermittlung des Schichtwiderstandes oder einer hiermit zusammenhängenden Größe, insbesondere bei der Herstellung einer Halbleiteranordnung, Anwendung dieses Verfahrens sowie Meßvorrichtung zum Durchführen dieses Verfahrens | |
DE112012007246B4 (de) | Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung | |
DE10238265B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE2319011A1 (de) | Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat | |
DE112016002106T5 (de) | Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung | |
DE3008754C2 (de) | ||
DE1914933A1 (de) | Verfahren zur Herstellung integrierter Schaltungen | |
DE112015006984T5 (de) | Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist | |
DE2207657A1 (de) | Verfahren zum Prüfen integrierter Schaltkreise | |
DE1564221A1 (de) | Halbleiterbauelement vom Feldeffekttyp,insbesondere zur Realisierung von logischen Funktionen | |
DE4015459A1 (de) | Integrierter hochfrequenz-eingangsdaempfer | |
DE19731944A1 (de) | Testelementgruppe zur Lebensdauerauswertung von Ladungsträgern in einem Halbleitersubstrat | |
DE1901665C3 (de) | Verfahren zur Herstellung und Prüfung monolithisch integrierter Halbleiterschaltungen | |
DE10028145C2 (de) | Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung | |
EP0213409B1 (de) | Struktur zur Qualitätsprüfung einer Substratscheibe aus Halbleitermaterial | |
DE2007627A1 (de) | Verfahren zum Herstellen einer inte gnerten Festkörperschaltung | |
DE1539630B1 (de) | Steuerbare Halbleiteranordnung | |
DE2453578A1 (de) | Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht | |
DE102006044808A1 (de) | Halbleitervorrichtung | |
DE1920291A1 (de) | Verfahren zur Messung der Dotierungsdichte in einer Halbleiterplatte | |
DE2414222C3 (de) | MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung | |
EP0008043A1 (de) | Integrierter bipolarer Halbleiterschaltkreis | |
DE2527191A1 (de) | Thyristor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110201 |