JPH10135413A - 半導体装置及びその評価方法 - Google Patents
半導体装置及びその評価方法Info
- Publication number
- JPH10135413A JPH10135413A JP8289690A JP28969096A JPH10135413A JP H10135413 A JPH10135413 A JP H10135413A JP 8289690 A JP8289690 A JP 8289690A JP 28969096 A JP28969096 A JP 28969096A JP H10135413 A JPH10135413 A JP H10135413A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- diode
- diodes
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【課題】 半導体装置を破壊することなく、配線層の状
態の評価を行うことのできる半導体装置及びその評価方
法を提供する。 【解決手段】 半導体基板１の一主表面に、３つのダイ
オードＤ１〜Ｄ３が形成され、アルミニウム配線Ｒ２，
Ｒ３により直列に接続されている。ダイオードＤ１は、
アルミニウム配線Ｒ１を介して電極パッド６ａに接続さ
れ、ダイオードＤ３は，アルミニウム配線Ｒ４を介して
電極パッド６ｂに接続されている。また、ダイオードＤ
１及びアルミニウム配線Ｒ２に並列にアルミニウム配線
Ｒ７が接続され、ダイオードＤ２及びアルミニウム配線
Ｒ３に並列にアルミニウム配線Ｒ６が接続され、ダイオ
ードＤ３及びアルミニウム配線Ｒ４に並列にアルミニウ
ム配線Ｒ５が接続され、各アルミニウム配線Ｒ５〜Ｒ７
は直列に接続されている。そして、ダイオードＤ１〜Ｄ
３にレーザー光を照射して、そのＯＢＩＣ像を観察する
ことにより、アルミニウム配線Ｒ１〜Ｒ４の断線箇所の
特定を行う。
態の評価を行うことのできる半導体装置及びその評価方
法を提供する。 【解決手段】 半導体基板１の一主表面に、３つのダイ
オードＤ１〜Ｄ３が形成され、アルミニウム配線Ｒ２，
Ｒ３により直列に接続されている。ダイオードＤ１は、
アルミニウム配線Ｒ１を介して電極パッド６ａに接続さ
れ、ダイオードＤ３は，アルミニウム配線Ｒ４を介して
電極パッド６ｂに接続されている。また、ダイオードＤ
１及びアルミニウム配線Ｒ２に並列にアルミニウム配線
Ｒ７が接続され、ダイオードＤ２及びアルミニウム配線
Ｒ３に並列にアルミニウム配線Ｒ６が接続され、ダイオ
ードＤ３及びアルミニウム配線Ｒ４に並列にアルミニウ
ム配線Ｒ５が接続され、各アルミニウム配線Ｒ５〜Ｒ７
は直列に接続されている。そして、ダイオードＤ１〜Ｄ
３にレーザー光を照射して、そのＯＢＩＣ像を観察する
ことにより、アルミニウム配線Ｒ１〜Ｒ４の断線箇所の
特定を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体評価装置に
関するものであり、特に、酸化膜の段差等により、半導
体基板上に形成されるアルミニウム配線の断線が発生し
ている箇所やステップカバレッジが低下している箇所を
容易に特定できる半導体装置及びその評価方法に関す
る。
関するものであり、特に、酸化膜の段差等により、半導
体基板上に形成されるアルミニウム配線の断線が発生し
ている箇所やステップカバレッジが低下している箇所を
容易に特定できる半導体装置及びその評価方法に関す
る。
【０００２】
【従来の技術】従来より、半導体基板上に形成されるア
ルミニウム配線の断線の検査は、電気的に導通状態を調
べることにより行っていた。
ルミニウム配線の断線の検査は、電気的に導通状態を調
べることにより行っていた。
【０００３】しかし、アルミニウム配線の断線箇所の特
定やアルミニウム配線の断面形状を評価するには、光学
顕微鏡による観察では不可能で、ウェハを切り出した
り、集束イオンビーム（ＦＩＢ：Focused Ion Beam）
装置等により特定箇所の断面を切り出した後、アルミニ
ウム配線の断線形状を走査型電子顕微鏡（ＳＥＭ：Scan
ning Electron Microscope）等で観察を行うといった
直接的な方法が一般的にとられていた。
定やアルミニウム配線の断面形状を評価するには、光学
顕微鏡による観察では不可能で、ウェハを切り出した
り、集束イオンビーム（ＦＩＢ：Focused Ion Beam）
装置等により特定箇所の断面を切り出した後、アルミニ
ウム配線の断線形状を走査型電子顕微鏡（ＳＥＭ：Scan
ning Electron Microscope）等で観察を行うといった
直接的な方法が一般的にとられていた。
【０００４】
【発明が解決しようとする課題】ところが、上述のよう
な方法では、ウェハを切り出すといった方法がとられて
おり、必然的に破壊評価となっていた。
な方法では、ウェハを切り出すといった方法がとられて
おり、必然的に破壊評価となっていた。
【０００５】また、サブミクロンオーダーの配線幅しか
ない特定箇所の断面を切り出すには、ＦＩＢ装置により
断面を切り出すしか方法がなく、かなりの時間と手間を
要していた。
ない特定箇所の断面を切り出すには、ＦＩＢ装置により
断面を切り出すしか方法がなく、かなりの時間と手間を
要していた。
【０００６】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、半導体装置を破壊す
ることなく、配線層の状態の評価を行うことのできる半
導体装置及びその評価方法を提供することにある。
であり、その目的とするところは、半導体装置を破壊す
ることなく、配線層の状態の評価を行うことのできる半
導体装置及びその評価方法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
一主表面に複数の半導体素子が形成された半導体基板
と、該半導体基板の一主表面上に形成された酸化膜と、
該半導体素子の電極上の前記酸化膜に形成されたコンタ
クトホールと、該コンタクトホールを埋め込むように形
成された配線層とを有して成る半導体装置において、前
記半導体基板の一主表面に複数のダイオードを形成し
て、該各々のダイオードを前記配線層の所定箇所に介在
させ、前記酸化膜上に配線抵抗を形成し、該配線抵抗の
任意の箇所を、前記ダイオードを介在させた前記配線層
に接続して、前記ダイオードに並列に前記配線抵抗が配
置されるようにしたことを特徴とするものである。
一主表面に複数の半導体素子が形成された半導体基板
と、該半導体基板の一主表面上に形成された酸化膜と、
該半導体素子の電極上の前記酸化膜に形成されたコンタ
クトホールと、該コンタクトホールを埋め込むように形
成された配線層とを有して成る半導体装置において、前
記半導体基板の一主表面に複数のダイオードを形成し
て、該各々のダイオードを前記配線層の所定箇所に介在
させ、前記酸化膜上に配線抵抗を形成し、該配線抵抗の
任意の箇所を、前記ダイオードを介在させた前記配線層
に接続して、前記ダイオードに並列に前記配線抵抗が配
置されるようにしたことを特徴とするものである。
【０００８】請求項２記載の発明は、請求項１記載の半
導体装置の配線層の状態を評価する半導体装置の評価方
法であって、前記ダイオードに光を照射して得られるＯ
ＢＩＣ像に基づいて前記配線層の状態を評価するように
したことを特徴とするものである。
導体装置の配線層の状態を評価する半導体装置の評価方
法であって、前記ダイオードに光を照射して得られるＯ
ＢＩＣ像に基づいて前記配線層の状態を評価するように
したことを特徴とするものである。
【０００９】請求項３記載の発明は、請求項１記載の半
導体装置の配線層の状態を評価する半導体装置の評価方
法であって、前記ダイオードに並列に配置された配線抵
抗の抵抗値を互いに異なる値にし、前記配線層及び配線
抵抗全体の抵抗値の変化に基づいて前記配線層の状態を
評価するようにしたことを特徴とするものである。
導体装置の配線層の状態を評価する半導体装置の評価方
法であって、前記ダイオードに並列に配置された配線抵
抗の抵抗値を互いに異なる値にし、前記配線層及び配線
抵抗全体の抵抗値の変化に基づいて前記配線層の状態を
評価するようにしたことを特徴とするものである。
【００１０】請求項４記載の発明は、請求項３記載の半
導体装置の評価方法において、前記複数のダイオードの
内、所望のダイオードをオフさせるようにしたことを特
徴とするものである。
導体装置の評価方法において、前記複数のダイオードの
内、所望のダイオードをオフさせるようにしたことを特
徴とするものである。
【００１１】
【発明の実施の形態】以下、本発明の実施形態について
図面に基づき説明する。
図面に基づき説明する。
【００１２】＝実施形態１＝ 図１は、本発明の一実施形態に係る半導体装置を示す模
式図であり、（ａ）は上面から見た状態を示す略平面図
であり、（ｂ）は（ａ）における一点鎖線で示す箇所の
略断面図であり、図２は、本実施形態に係る半導体装置
を示す概略等価回路図である。なお、本実施形態におい
ては、説明の便宜上３つのダイオードＤ１〜Ｄ３を形成
する場合について説明する。
式図であり、（ａ）は上面から見た状態を示す略平面図
であり、（ｂ）は（ａ）における一点鎖線で示す箇所の
略断面図であり、図２は、本実施形態に係る半導体装置
を示す概略等価回路図である。なお、本実施形態におい
ては、説明の便宜上３つのダイオードＤ１〜Ｄ３を形成
する場合について説明する。
【００１３】本実施形態に係る半導体装置は、第一導電
型半導体基板１の一主表面に３つの第二導電型不純物拡
散領域２ａ〜２ｃが離間して形成され、不純物拡散領域
２ａ〜２ｃに内包されるように半導体基板１の一主表面
に半導体基板１よりも高濃度の第一導電型不純物拡散領
域３ａ〜３ｃが形成されて、ダイオードＤ１〜Ｄ３が構
成されている。
型半導体基板１の一主表面に３つの第二導電型不純物拡
散領域２ａ〜２ｃが離間して形成され、不純物拡散領域
２ａ〜２ｃに内包されるように半導体基板１の一主表面
に半導体基板１よりも高濃度の第一導電型不純物拡散領
域３ａ〜３ｃが形成されて、ダイオードＤ１〜Ｄ３が構
成されている。
【００１４】半導体基板１の一主表面上には酸化膜４が
形成され、不純物拡散領域２ａ〜２ｃ上の酸化膜４に
は、エッチングを行うことによりコンタクトホール５
ａ，５ｃ，５ｅが形成され、不純物拡散領域３ａ〜３ｃ
上の酸化膜４には、エッチングを行うことによりコンタ
クトホール５ｂ，５ｄ，５ｆが形成されている。
形成され、不純物拡散領域２ａ〜２ｃ上の酸化膜４に
は、エッチングを行うことによりコンタクトホール５
ａ，５ｃ，５ｅが形成され、不純物拡散領域３ａ〜３ｃ
上の酸化膜４には、エッチングを行うことによりコンタ
クトホール５ｂ，５ｄ，５ｆが形成されている。
【００１５】そして、不純物拡散領域２ａは、コンタク
トホール５ａを介して配線層としてのアルミニウム配線
Ｒ１により電極パッド６ａに接続され、不純物拡散領域
３ａと不純物拡散領域２ｂとは、コンタクトホール５
ｂ，５ｃを介して配線層としてのアルミニウム配線Ｒ２
により接続され、不純物拡散領域３ｂと不純物拡散領域
２ｃとは、コンタクトホール５ｄ，５ｅを介して配線層
としてのアルミニウム配線Ｒ３に接続され、不純物拡散
領域３は、コンタクトホール５ｆを介して配線層として
のアルミニウム配線Ｒ４により電極パッド６ｂに接続さ
れている。
トホール５ａを介して配線層としてのアルミニウム配線
Ｒ１により電極パッド６ａに接続され、不純物拡散領域
３ａと不純物拡散領域２ｂとは、コンタクトホール５
ｂ，５ｃを介して配線層としてのアルミニウム配線Ｒ２
により接続され、不純物拡散領域３ｂと不純物拡散領域
２ｃとは、コンタクトホール５ｄ，５ｅを介して配線層
としてのアルミニウム配線Ｒ３に接続され、不純物拡散
領域３は、コンタクトホール５ｆを介して配線層として
のアルミニウム配線Ｒ４により電極パッド６ｂに接続さ
れている。
【００１６】また、アルミニウム配線Ｒ３のダイオード
Ｄ３に接続されている側の端末部は、アルミニウム配線
Ｒ４の電極パッド６ｂに接続されている側の端末部に配
線抵抗としてのアルミニウム配線Ｒ５により接続され、
アルミニウム配線Ｒ２のダイオードＤ２に接続されてい
る側の端末部は、配線抵抗としてのアルミニウム配線Ｒ
６によりアルミニウム配線Ｒ５に接続され、アルミニウ
ム配線Ｒ１のダイオードＤ１に接続されている側の端末
部は、配線抵抗としてのアルミニウム配線Ｒ７によりア
ルミニウム配線Ｒ６に接続されている。これにより、ア
ルミニウム配線Ｒ７，Ｒ６，Ｒ５は、それぞれダイオー
ドＤ１〜Ｄ３に並列に接続されることになる。
Ｄ３に接続されている側の端末部は、アルミニウム配線
Ｒ４の電極パッド６ｂに接続されている側の端末部に配
線抵抗としてのアルミニウム配線Ｒ５により接続され、
アルミニウム配線Ｒ２のダイオードＤ２に接続されてい
る側の端末部は、配線抵抗としてのアルミニウム配線Ｒ
６によりアルミニウム配線Ｒ５に接続され、アルミニウ
ム配線Ｒ１のダイオードＤ１に接続されている側の端末
部は、配線抵抗としてのアルミニウム配線Ｒ７によりア
ルミニウム配線Ｒ６に接続されている。これにより、ア
ルミニウム配線Ｒ７，Ｒ６，Ｒ５は、それぞれダイオー
ドＤ１〜Ｄ３に並列に接続されることになる。
【００１７】本実施形態において、例えば、アルミニウ
ム配線Ｒ２が断線したとき、両端の電極パッド６ａ，６
ｂ間は、ダイオードＤ１とアルミニウム配線Ｒ２とは介
さず、アルミニウム配線Ｒ１とアルミニウム配線Ｒ７と
の直列回路と、ダイオードＤ２とアルミニウム配線Ｒ３
との直列回路とアルミニウム配線Ｒ６との並列回路と、
ダイオードＤ３とアルミニウム配線Ｒ４との直列回路と
アルミニウム配線Ｒ５との並列回路とが直列に接続され
た状態になる。このような状況下で電極パッド６ａ，６
ｂ間に電圧を印加し、ダイオードＤ１〜Ｄ３にレーザー
光を照射した場合、ダイオードＤ１内のＰＮ接合部には
電圧が加わらない状態であるため、電子及び正孔対が移
動せず、空乏層の伸びに変化が生じない。
ム配線Ｒ２が断線したとき、両端の電極パッド６ａ，６
ｂ間は、ダイオードＤ１とアルミニウム配線Ｒ２とは介
さず、アルミニウム配線Ｒ１とアルミニウム配線Ｒ７と
の直列回路と、ダイオードＤ２とアルミニウム配線Ｒ３
との直列回路とアルミニウム配線Ｒ６との並列回路と、
ダイオードＤ３とアルミニウム配線Ｒ４との直列回路と
アルミニウム配線Ｒ５との並列回路とが直列に接続され
た状態になる。このような状況下で電極パッド６ａ，６
ｂ間に電圧を印加し、ダイオードＤ１〜Ｄ３にレーザー
光を照射した場合、ダイオードＤ１内のＰＮ接合部には
電圧が加わらない状態であるため、電子及び正孔対が移
動せず、空乏層の伸びに変化が生じない。
【００１８】ここで、電子と正孔対の発生を画像化して
得られるＯＢＩＣ（Optical BeamInduced Current）
像を各ダイオードＤ１〜Ｄ３毎に観察し、異なるＯＢＩ
Ｃ像を示すダイオードＤ１〜Ｄ３が確認されれば、その
異なるＯＢＩＣ像が観察されたダイオードＤ１〜Ｄ３に
接続されているアルミニウム配線Ｒ１〜Ｒ４が断線して
いることが特定でき、本実施形態においては、ダイオー
ドＤ１のＯＢＩＣ像が、ダイオードＤ２，Ｄ３のＯＢＩ
Ｃ像とは異なることになり、断線箇所がアルミニウム配
線Ｒ２であると特定できる。
得られるＯＢＩＣ（Optical BeamInduced Current）
像を各ダイオードＤ１〜Ｄ３毎に観察し、異なるＯＢＩ
Ｃ像を示すダイオードＤ１〜Ｄ３が確認されれば、その
異なるＯＢＩＣ像が観察されたダイオードＤ１〜Ｄ３に
接続されているアルミニウム配線Ｒ１〜Ｒ４が断線して
いることが特定でき、本実施形態においては、ダイオー
ドＤ１のＯＢＩＣ像が、ダイオードＤ２，Ｄ３のＯＢＩ
Ｃ像とは異なることになり、断線箇所がアルミニウム配
線Ｒ２であると特定できる。
【００１９】また、段差部に形成されたアルミニウム配
線Ｒ１〜Ｒ４のステップカバレッジが低下し、電流通電
時に断線に至った場合においても、上記と同様の方法に
より断線箇所の特定を行うことができる。
線Ｒ１〜Ｒ４のステップカバレッジが低下し、電流通電
時に断線に至った場合においても、上記と同様の方法に
より断線箇所の特定を行うことができる。
【００２０】なお、アルミニウム配線Ｒ１〜Ｒ７の抵抗
値としては、同じ値のものでも、それぞれ異なる値のも
のでも上述と同様にしてアルミニウム配線Ｒ１〜Ｒ４の
断線箇所の特定をすることができる。
値としては、同じ値のものでも、それぞれ異なる値のも
のでも上述と同様にしてアルミニウム配線Ｒ１〜Ｒ４の
断線箇所の特定をすることができる。
【００２１】＝実施形態２＝ 本実施形態に係る半導体装置の全体構成は、図１に示す
半導体装置と同様であるので、ここでは説明を省略す
る。本実施形態に係る半導体装置は、図１，図２に示す
半導体装置において、アルミニウム配線Ｒ５〜Ｒ７の抵
抗値をそれぞれ異なる値にした構成である。
半導体装置と同様であるので、ここでは説明を省略す
る。本実施形態に係る半導体装置は、図１，図２に示す
半導体装置において、アルミニウム配線Ｒ５〜Ｒ７の抵
抗値をそれぞれ異なる値にした構成である。
【００２２】以下、本実施形態に係る半導体装置のアル
ミニウム配線Ｒ１〜Ｒ４の断線箇所の特定方法について
説明する。本実施形態においては、例えば、アルミニウ
ム配線Ｒ２が断線した場合には、電極パッド６ａ，６ｂ
間の抵抗値は、アルミニウム配線Ｒ１，Ｒ３〜Ｒ７によ
って決まり、アルミニウム配線Ｒ３が断線した場合に
は、電極パッド６ａ，６ｂ間の抵抗値は、アルミニウム
配線Ｒ１，Ｒ２，Ｒ４〜Ｒ７によって決まり、アルミニ
ウム配線Ｒ４が断線した場合には、電極パッド６ａ，６
ｂ間の抵抗値は、アルミニウム配線Ｒ１〜Ｒ３，Ｒ５〜
Ｒ７によって決まる。
ミニウム配線Ｒ１〜Ｒ４の断線箇所の特定方法について
説明する。本実施形態においては、例えば、アルミニウ
ム配線Ｒ２が断線した場合には、電極パッド６ａ，６ｂ
間の抵抗値は、アルミニウム配線Ｒ１，Ｒ３〜Ｒ７によ
って決まり、アルミニウム配線Ｒ３が断線した場合に
は、電極パッド６ａ，６ｂ間の抵抗値は、アルミニウム
配線Ｒ１，Ｒ２，Ｒ４〜Ｒ７によって決まり、アルミニ
ウム配線Ｒ４が断線した場合には、電極パッド６ａ，６
ｂ間の抵抗値は、アルミニウム配線Ｒ１〜Ｒ３，Ｒ５〜
Ｒ７によって決まる。
【００２３】従って、本実施形態においては、アルミニ
ウム配線Ｒ５〜Ｒ７の抵抗値をそれぞれ異なる値にして
いるので、電極パッド６ａ，６ｂ間の抵抗値の変化に基
づいてどのアルミニウム配線Ｒ１〜Ｒ４が断線している
かを特定することができる。なお、このときアルミニウ
ム配線Ｒ１〜Ｒ４が断線した場合に、電極パッド６ａ，
６ｂ間の抵抗値が、その他のアルミニウム配線Ｒ１〜Ｒ
４が断線した場合の電極パッド６ａ，６ｂ間の抵抗値と
同じにならないようにアルミニウム配線Ｒ１〜Ｒ４の抵
抗値が調整されている。
ウム配線Ｒ５〜Ｒ７の抵抗値をそれぞれ異なる値にして
いるので、電極パッド６ａ，６ｂ間の抵抗値の変化に基
づいてどのアルミニウム配線Ｒ１〜Ｒ４が断線している
かを特定することができる。なお、このときアルミニウ
ム配線Ｒ１〜Ｒ４が断線した場合に、電極パッド６ａ，
６ｂ間の抵抗値が、その他のアルミニウム配線Ｒ１〜Ｒ
４が断線した場合の電極パッド６ａ，６ｂ間の抵抗値と
同じにならないようにアルミニウム配線Ｒ１〜Ｒ４の抵
抗値が調整されている。
【００２４】また、一般にダイオードには電流をカット
する領域があり、ダイオードの両端に印加される電圧が
ある所定の値以上になったときに電流を流す。
する領域があり、ダイオードの両端に印加される電圧が
ある所定の値以上になったときに電流を流す。
【００２５】ここで、本実施形態においては、ダイオー
ドＤ１〜Ｄ３に並列にアルミニウム配線Ｒ７，Ｒ６，Ｒ
５が接続されているので、ダイオードＤ１〜Ｄ３の両端
に印加される電圧は、アルミニウム配線Ｒ７，Ｒ６，Ｒ
５の両端に発生する電圧に依存する。そこで、アルミニ
ウム配線Ｒ７，Ｒ６，Ｒ５の抵抗値を調整することによ
り、両電極パッド６ａ，６ｂ間に流す電流量によって任
意のダイオードＤ１〜Ｄ３をオン／オフさせて、容易に
アルミニウム配線Ｒ１〜Ｒ４の断線箇所を特定すること
ができる。
ドＤ１〜Ｄ３に並列にアルミニウム配線Ｒ７，Ｒ６，Ｒ
５が接続されているので、ダイオードＤ１〜Ｄ３の両端
に印加される電圧は、アルミニウム配線Ｒ７，Ｒ６，Ｒ
５の両端に発生する電圧に依存する。そこで、アルミニ
ウム配線Ｒ７，Ｒ６，Ｒ５の抵抗値を調整することによ
り、両電極パッド６ａ，６ｂ間に流す電流量によって任
意のダイオードＤ１〜Ｄ３をオン／オフさせて、容易に
アルミニウム配線Ｒ１〜Ｒ４の断線箇所を特定すること
ができる。
【００２６】例えば、アルミニウム配線Ｒ２が断線して
いた場合には、先ず、ダイオードＤ１は電流を流さない
が、ダイオードＤ２，Ｄ３は電流を流すような電流量を
両電極パッド６ａ，６ｂ間に流して、そのときの両電極
パッド６ａ，６ｂ間の抵抗値を測定する。次に、ダイオ
ードＤ１〜Ｄ３が電流を流すような電流量を両電極パッ
ド６ａ，６ｂ間に流して、そのときの両電極パッド６
ａ，６ｂ間の抵抗値を測定し、抵抗値が同じであれば、
アルミニウム配線Ｒ２が断線していると特定できる。
いた場合には、先ず、ダイオードＤ１は電流を流さない
が、ダイオードＤ２，Ｄ３は電流を流すような電流量を
両電極パッド６ａ，６ｂ間に流して、そのときの両電極
パッド６ａ，６ｂ間の抵抗値を測定する。次に、ダイオ
ードＤ１〜Ｄ３が電流を流すような電流量を両電極パッ
ド６ａ，６ｂ間に流して、そのときの両電極パッド６
ａ，６ｂ間の抵抗値を測定し、抵抗値が同じであれば、
アルミニウム配線Ｒ２が断線していると特定できる。
【００２７】また、アルミニウム配線Ｒ３が断線してい
る場合には、先ず、ダイオードＤ１，Ｄ２は電流を流さ
ないが、ダイオードＤ３は電流を流すような電流量を両
電極パッド６ａ，６ｂ間に流して、そのときの両電極パ
ッド６ａ，６ｂ間の抵抗値を測定する。次に、ダイオー
ドＤ１は電流を流さないで、ダイオードＤ２，Ｄ３は電
流を流すような電流量を両電極パッド６ａ，６ｂ間に流
して、そのときの両電極パッド６ａ，６ｂ間の抵抗値を
測定し、抵抗値が同じであれば、アルミニウム配線Ｒ３
が断線していると判断できる。
る場合には、先ず、ダイオードＤ１，Ｄ２は電流を流さ
ないが、ダイオードＤ３は電流を流すような電流量を両
電極パッド６ａ，６ｂ間に流して、そのときの両電極パ
ッド６ａ，６ｂ間の抵抗値を測定する。次に、ダイオー
ドＤ１は電流を流さないで、ダイオードＤ２，Ｄ３は電
流を流すような電流量を両電極パッド６ａ，６ｂ間に流
して、そのときの両電極パッド６ａ，６ｂ間の抵抗値を
測定し、抵抗値が同じであれば、アルミニウム配線Ｒ３
が断線していると判断できる。
【００２８】従って、特定のダイオードＤ１〜Ｄ３をオ
ン／オフさせて、その際の両電極パッド６ａ，６ｂ間の
抵抗値を比較することにより、どのアルミニウム配線Ｒ
１〜Ｒ４が断線しているかを特定することができる。
ン／オフさせて、その際の両電極パッド６ａ，６ｂ間の
抵抗値を比較することにより、どのアルミニウム配線Ｒ
１〜Ｒ４が断線しているかを特定することができる。
【００２９】なお、本実施形態においては、両電極パッ
ド６ａ，６ｂ間に流す電流量を減らすにしたがって、ダ
イオードＤ１，Ｄ２，Ｄ３の順で電流を流さないように
したが、これに限定される必要はない。
ド６ａ，６ｂ間に流す電流量を減らすにしたがって、ダ
イオードＤ１，Ｄ２，Ｄ３の順で電流を流さないように
したが、これに限定される必要はない。
【００３０】また、図１においては本発明に係る半導体
装置の主要構成部分についてのみ図示して半導体素子の
図示を省略しているが、実施形態１，２に係るダイオー
ドＤ１〜Ｄ３は、実際には半導体素子の配線を行う配線
層に介在させるように配置される。
装置の主要構成部分についてのみ図示して半導体素子の
図示を省略しているが、実施形態１，２に係るダイオー
ドＤ１〜Ｄ３は、実際には半導体素子の配線を行う配線
層に介在させるように配置される。
【００３１】
【発明の効果】請求項１乃至請求項３記載の発明は、一
主表面に複数の半導体素子が形成された半導体基板と、
半導体基板の一主表面上に形成された酸化膜と、半導体
素子の電極上の酸化膜に形成されたコンタクトホール
と、コンタクトホールを埋め込むように形成された配線
層とを有して成る半導体装置において、半導体基板の一
主表面に複数のダイオードを形成して、各々のダイオー
ドを配線層の所定箇所に介在させ、酸化膜上に配線抵抗
を形成し、配線抵抗の任意の箇所を、ダイオードを介在
させた配線層に接続して、ダイオードに並列に配線抵抗
が配置されるようにしたので、例えばダイオードに光を
照射してそのＯＢＩＣ像を観察したり、配線層及び配線
抵抗全体の抵抗値の変化に基づいて配線層の状態を評価
することができ、半導体装置を破壊することなく、ステ
ップカバレッジの評価を行うことのできる半導体装置及
びその評価方法を提供することができた。
主表面に複数の半導体素子が形成された半導体基板と、
半導体基板の一主表面上に形成された酸化膜と、半導体
素子の電極上の酸化膜に形成されたコンタクトホール
と、コンタクトホールを埋め込むように形成された配線
層とを有して成る半導体装置において、半導体基板の一
主表面に複数のダイオードを形成して、各々のダイオー
ドを配線層の所定箇所に介在させ、酸化膜上に配線抵抗
を形成し、配線抵抗の任意の箇所を、ダイオードを介在
させた配線層に接続して、ダイオードに並列に配線抵抗
が配置されるようにしたので、例えばダイオードに光を
照射してそのＯＢＩＣ像を観察したり、配線層及び配線
抵抗全体の抵抗値の変化に基づいて配線層の状態を評価
することができ、半導体装置を破壊することなく、ステ
ップカバレッジの評価を行うことのできる半導体装置及
びその評価方法を提供することができた。
【００３２】請求項４記載の発明は、請求項３記載の半
導体装置の評価方法において、複数のダイオードの内、
所望のダイオードをオフさせるようにしたので、配線層
の評価をさらに容易に行うことができる。
導体装置の評価方法において、複数のダイオードの内、
所望のダイオードをオフさせるようにしたので、配線層
の評価をさらに容易に行うことができる。
【図１】本発明の一実施形態に係る半導体評価装置を示
す模式図であり、（ａ）は上面から見た状態を示す略平
面図であり、（ｂ）は（ａ）における一点鎖線で示す箇
所の略断面図である。
す模式図であり、（ａ）は上面から見た状態を示す略平
面図であり、（ｂ）は（ａ）における一点鎖線で示す箇
所の略断面図である。
【図２】本実施形態に係る半導体評価装置を示す概略等
価回路図である。
価回路図である。
１ 半導体基板 ２ａ〜２ｃ，３ａ〜３ｃ 不純物拡散領域 ４ 酸化膜 ５ａ〜５ｆ コンタクトホール ６ａ，６ｂ 電極パッド Ｒ１〜Ｒ７ アルミニウム配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/66 Ｙ
Claims (4)
- 【請求項１】 一主表面に複数の半導体素子が形成され
た半導体基板と、該半導体基板の一主表面上に形成され
た酸化膜と、該半導体素子の電極上の前記酸化膜に形成
されたコンタクトホールと、該コンタクトホールを埋め
込むように形成された配線層とを有して成る半導体装置
において、前記半導体基板の一主表面に複数のダイオー
ドを形成して、該各々のダイオードを前記配線層の所定
箇所に介在させ、前記酸化膜上に配線抵抗を形成し、該
配線抵抗の任意の箇所を、前記ダイオードを介在させた
前記配線層に接続して、前記ダイオードに並列に前記配
線抵抗が配置されるようにしたことを特徴とする半導体
装置。 - 【請求項２】 請求項１記載の半導体装置の配線層の状
態を評価する半導体装置の評価方法であって、前記ダイ
オードに光を照射して得られるＯＢＩＣ像に基づいて前
記配線層の状態を評価するようにしたことを特徴とする
半導体装置の評価方法。 - 【請求項３】 請求項１記載の半導体装置の配線層の状
態を評価する半導体装置の評価方法であって、前記ダイ
オードに並列に配置された配線抵抗の抵抗値を互いに異
なる値にし、前記配線層及び配線抵抗全体の抵抗値の変
化に基づいて前記配線層の状態を評価するようにしたこ
とを特徴とする半導体装置の評価方法。 - 【請求項４】 前記複数のダイオードの内、所望のダイ
オードをオフさせるようにしたことを特徴とする請求項
３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8289690A JPH10135413A (ja) | 1996-10-31 | 1996-10-31 | 半導体装置及びその評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8289690A JPH10135413A (ja) | 1996-10-31 | 1996-10-31 | 半導体装置及びその評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135413A true JPH10135413A (ja) | 1998-05-22 |
Family
ID=17746494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8289690A Pending JPH10135413A (ja) | 1996-10-31 | 1996-10-31 | 半導体装置及びその評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135413A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1202069A2 (en) * | 2000-10-26 | 2002-05-02 | Nec Corporation | Non-destructive inspection method |
| JP2006024774A (ja) * | 2004-07-08 | 2006-01-26 | Institute Of Physical & Chemical Research | 半導体デバイスの故障診断方法と装置 |
-
1996
- 1996-10-31 JP JP8289690A patent/JPH10135413A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1202069A2 (en) * | 2000-10-26 | 2002-05-02 | Nec Corporation | Non-destructive inspection method |
| EP1202069A3 (en) * | 2000-10-26 | 2003-04-23 | Nec Corporation | Non-destructive inspection method |
| US6593156B2 (en) | 2000-10-26 | 2003-07-15 | Nec Corporation | Non-destructive inspection method |
| JP2006024774A (ja) * | 2004-07-08 | 2006-01-26 | Institute Of Physical & Chemical Research | 半導体デバイスの故障診断方法と装置 |
| US7173447B2 (en) | 2004-07-08 | 2007-02-06 | Riken | Method and apparatus for diagnosing fault in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320396B1 (en) | Parasitic MIM structural spot analysis method for semiconductor device and parasitic MIM structure spot analysis method for silicon semiconductor device | |
| US6770496B2 (en) | Method of testing electronic devices | |
| US5736863A (en) | Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures | |
| US6531709B1 (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| JPH07169807A (ja) | 半導体ウェハ | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| JP2002170784A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US4814283A (en) | Simple automated discretionary bonding of multiple parallel elements | |
| US6806107B1 (en) | Electrical fuse element test structure and method | |
| US4739388A (en) | Integrated circuit structure for a quality check of a semiconductor substrate wafer | |
| JPH10135413A (ja) | 半導体装置及びその評価方法 | |
| JP2000021945A (ja) | 半導体集積回路のコンタクト抵抗測定方法及び回路 | |
| US5976898A (en) | Localization of defects of a metallic layer of a semiconductor circuit | |
| US6265729B1 (en) | Method for detecting and characterizing plasma-etch induced damage in an integrated circuit | |
| JP2006047294A (ja) | 半導体素子解析方法 | |
| JP2006253363A (ja) | 半導体装置 | |
| Hess et al. | Passive multiplexer test structure for fast and accurate contact and via fail-rate evaluation | |
| JP2008016707A (ja) | 半導体装置及びその検査方法 | |
| EP0237406A2 (en) | Electron beam testing of semiconductor wafers | |
| JP3776068B2 (ja) | 半導体装置及びその検査方法 | |
| CN100388452C (zh) | 检测半导体装置过热的装置及方法 | |
| JP2001267386A (ja) | 半導体装置用テスト回路 | |
| CN111954926B (zh) | 半导体装置、半导体晶片及半导体装置的制造方法 | |
| JP2004335914A (ja) | 半導体素子 | |
| TW472337B (en) | Test device on a semiconductor chip and related failure detecting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |