JP2664158B2 - 半導体受光装置の製造方法 - Google Patents
半導体受光装置の製造方法Info
- Publication number
- JP2664158B2 JP2664158B2 JP62208118A JP20811887A JP2664158B2 JP 2664158 B2 JP2664158 B2 JP 2664158B2 JP 62208118 A JP62208118 A JP 62208118A JP 20811887 A JP20811887 A JP 20811887A JP 2664158 B2 JP2664158 B2 JP 2664158B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- semiconductor layer
- layer
- junction
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体受光装置に係り、特にエッジ降伏が防
止でき、暗電流を低くしたアバランシェ・ホトダイオー
ド（以下「APD」と称す）として用いて好適な半導体受
光装置に関する。 〔従来の技術〕 従来のAPDは電気通信学会技術研究報告、86−341（19
86年）第71頁から第78頁、および、同第79頁から第85頁
に論じられているものがある。すなわち、第２図に示す
様に、ガードリング接合26は主接合25よりも深くする
か、第７図に示す様に、キャリア濃度の高い結晶層77を
凸状にて残したうえにキャリア濃度の低い結晶層78で埋
めた結晶を用い、主接合75の中央部をキャリア濃度の高
い層77に達する様にしていた。 〔発明が解決しようとする問題点〕 APDで重要な増倍作用を得るには接合の端部で生ずる
エッジ降伏を防止し、接合の中央部でのみアバランシェ
降伏を生じさせる事が大切である。第６図に示す様に、
キャリア濃度の高い層61と低い層62があり、主接合63が
単独で形成されている場合、接合に逆方向電圧を印加し
て降伏を生じさせると主接合63の端部64でエッジ降伏を
生ずる。このエッジ降伏は、結晶表面から例えば不純物
拡散で接合を形成した場合、その深さに比例して生ずる
曲率半径と結晶のキャリア濃度等に依存するが、通常の
APDを作製する条件を包む、広い条件で生じてしまう。
このため、第６図の様な単純な構造では良好なAPDを作
製する事ができなかった。これを防止する方法として、
従来より第２図に示した様に、主接合25の周辺外部にか
けて、傾斜型と呼ばれる不純物濃度勾配がゆるやかな高
い逆方向耐圧を持つガードリング接合を形成するものが
ある。ここで、例えば21はInGaAs光吸収層、22はInGaAs
P障劈緩和層、23はInP増倍層、24はInP窓層であり、層2
3は、層24などに比べて高いキャリア濃度をもってい
る。図では主接合25およびガードリング接合26が増倍層
23に達しているが、窓層24内にとどまっていても良い。
本構造で重要な事は、エッジ降伏を完全に防止するに
は、主接合26のエッジ部がガードリング接合26で覆われ
る事であり、その効果は大である。しかし、この方法で
は、接合と光吸収層間の距離は、必然的に、主接合部25
よりもカードリング部26の方が小となり、光吸収層の電
界強度はガードリング接合の直下が大となる。InGaAs
等、光吸収層として用いる禁止帯巾の小さい物質は電界
強度が大きくなるとトンネル効果による大きな暗電流を
生じ、APDとして動作しなくなるおそれがある。特に、
増倍量22のキャリア濃度を高くし、厚さを薄くする必要
のある場合、上記のトンネル効果を防止するには主接合
25とガードリング接合26の位置制御は非常に高精度を必
要とするうえ、かつ、ガードリング効果を発揮するため
の傾斜型接合が形成困難となるため、歩留が著しく低下
するという可能性があった。この問題を解決する手段と
して、第７図の構造が知られている。図において、74は
光吸収層、77は増倍層、78は窓層であり、他の結晶層は
省略した。ここで、増倍層77は、一度、光吸収層74上に
結晶成長させた後、選択エッチングで島状に残したもの
であり、窓層78はその後に再度、結晶成長して形成され
る。75および76は主接合およびガードリング接合であ
る。本構造では、主接合75の中央部のみがキャリア濃度
の高い増倍層77に達しており、他の接合部分は低濃度の
窓層内にある。降伏電圧は高濃度層中の接合の方が低い
ので、主接合75の中央部のアバランシェ降伏をエッジ降
伏よりも低い電圧で生じさせる事が可能である。また、
ガードリング接合76の直下はキャリア濃度の高い増倍層
が向いため、降伏電圧における光吸収層74に印加される
電界強度は低くでき、トンネル効果による暗電流の発生
を防止できる。しかし、本構造は結晶成長が二回になる
事から、結晶界面における欠陥、非制御性不純物の導
入、平坦性や厚さの面内分布制御等に困難があり、素子
作製の歩留りが悪いという問題があった。 本発明の目的は、従来の欠点をなくし、エッジ降伏と
暗電流の発生を防止して、再現性の良い素子構造を有す
る半導体受光装置を提供する事にある。 〔問題点を解決するための手段〕 上記目的は、主接合の形状が中央部が周辺部に比較し
て深くなるように湾曲させ、主接合の中央部をキャリア
濃度の高い領域に接近または同領域に致達させる事によ
り達成される。これを第１図を用いて説明する。 第１図は本発明の原理を示すAPDの断面図である。そ
の構成は例えば、１は基板InP、２はバッファ層InP、３
は光吸収層InGaAs、４は増倍層InP、５は窓層InPであ
り、いずれも同一の伝導型（例えばｎ型）である。な
お、増倍層４と光吸収層３の間に障劈緩和のための層を
入れても良い。６および７は上記と反対の伝導型を持つ
領域であり、その境界部はpn接合となっている。中央部
分６′、周辺部分７′は各々、主接合、ガードリンク接
合である。８および９は各々、電極である。ここでキャ
リア濃度は層４よりも層５の方が低く、ガードリング接
合７′は層５内に形成される。ただし、層5,4との間で
キャリア濃度は不連続に変化していても、連続的であっ
ても良く、各種層自体のキャリア濃度分布が複数の領域
からなっていて良い。本発明で重要な事は、主接合６′
の形状が周辺部から中央部にかけて湾曲し、中央部でキ
ャリア濃度の高い増倍層に接近するか、増倍層４内に到
達する様に形成される事であり、その湾曲の曲率半径は
通常の拡散法で得られる曲率半径（拡散深さと同じ）よ
りも数倍大きい事が重要である。なお、本発明では主接
合６′のエッジはガードリング接合７′で覆われている
事が望ましいが、かならずしも、その必要はない。 本発明の構造における主接合の湾曲は、どの様な方法
で行なっても良い。例えば、主接合形成用の不純物をイ
オン打合法や通常の熱拡散法で導入した後、その表面の
１部、すなわち、湾曲を形成する近房にSiO2,SiNx,Al2O
3,PSGガラス等のマスク材を被着して熱処理し、選択的
に拡散速度を変化して行なう方法、下地結晶と拡散速度
の異なる物質の厚さを変化させて被着して行なう方法等
がある。 本発明は化合物半導体の他に、Si,Ge等、両者の組み
合せ等自由に適用できる。 〔作 用〕 本発明に依れば、主接合は周辺部から中央部にかけて
なだらかに湾曲し、その中央部でキャリア濃度の高い層
に接近するか、もしくはキャリア濃度の高い層に到達す
るため、主接合中央部に比較して主接合エッジ部および
ガードリング接合部に印加される電界強度を低くできる
ため、接合エッジでの降伏を防止できる。また、ガード
リング部の電界強度の低下によって、光吸収層の電界強
度も低くなるため、トンネル電流による暗電流の増加を
防止できる。その結果、主接合中央部で大きなアバラン
シェ降伏を発揮し、暗電流の少ないAPDを作製できる。
また本発明では、結晶成長が１回で良い事から作製工程
が容易で、歩留が良い。 〔実施例〕 以下、本発明の実施例を図面を用いて説明する。 実施例1. 第１図に示した構造のAPDを作製した。ｎ型InP基板
（１×1019cm-3）１上に、InPバッファ層（１×1016cm
-3,1μｍ）２、InGaAs光吸収層（１×1015cm-3,2μｍ）
３、InP増倍層（３×1016cm-3,0.5μｍ）４、InP窓層
（１×1015cm-3,3μｍ）５を連続的に成長した。次に第
３図（ａ），（ｂ），（ｃ）で示す方法により、pn接合
を形成した。図において、３′,4′,5′は各々、光吸収
層，増倍層，窓層であり、他の層は省略した。まず、第
３図（ａ）で示した様に、SiNx膜（厚さ2000Å）12を形
成し、内径60μm,外径80μｍのリング状の窓11からガー
ドリング接合形成用にCdを570℃で拡散し、深さ２μｍ
までｐ型の領域７″を形成した。次に第３図（ｂ）で示
した用に、SiNx膜13をつけなおし、直径70μｍの円形の
窓14を形成、主接合用にZnを550℃で拡散して深さ1.5μ
ｍまでｐ型領域15を形成した。次に第３図（ｃ）に示し
た様に、SiNx膜16′をつけなおし、内径50μm,外径75μ
ｍのリング状窓17を形成した。これを550℃で熱処理を
したところ、Cd拡散部７″は深さ2.1μｍまでｐ型領域
が広がり、Zn拡散部15はその中央部は深さ3.2μｍ、Cd
拡散部７″の直近では深さ1.7μｍにｐ型領域が広が
り、全体として極めてなだらかな湾曲を示す主接合とな
った。このため、Zn拡散部15の中央部は直径45μｍのほ
ぼ円形状に、増倍層６′に達していた。次に、通常の方
法により、電極形成等を行ない、第１図に示した様にAP
Dとした。同図においては、８はｐ型電極、９はｎ型電
極、16は保護膜である。電極８および９に電圧を印加
し、電圧電流特性を調べた。この結果、降伏電圧は70V,
63Vにおける暗電流は10nAであった。また、電極８のリ
ング内側面から波長1.5μｍの光を１μＷ照射したとこ
ろ、電圧69Vにおいて最大増倍率60,電圧60Vにおいて増
倍率20を得た。第３図（ｂ）の工程で主接合用ｐ型領域
15を深く行ない増倍層４′に達する用にした実験例で
は、すべてエッジ降伏を示し、APDとして重要な増倍作
用を示さなかった。この結果、本発明による方法はエッ
ジ降伏を防止し、暗電流の低い良好なAPDを形成できる
事がわかった。 実施例2. 実施例１と同様の方法でAPDを作製した。本例では主
接合の形成を以下の様に行なった。まず、実施例１と同
様、Cdによるガードリング用ｐ型領域（内径110μm,外
径130μｍ）を深さ２μｍまで形成、同じく、Znによる
主接合ｐ型領域（直径120μｍ）を深さ1.5μｍまで形成
した。この後、上気各領域と同芯円状に、SiNx膜を被着
し、直径20μｍの円形窓、内径60μｍ、外径120μｍの
リング状窓をつくって、熱処理を行なったところ、第４
図の様になった。図において、41,42は増倍層，窓層で
あり、他の層は省略した。また43,44はCdおよびZn拡散
によるｐ型領域、45はSiNx膜、46,47は円形窓およびリ
ング状窓である。主接合48の中央部は外周部にくらべて
なだらかに湾曲して深くなっており、深さ0.1μｍだけ
増倍層に入っていた。増倍層41に入っている主接合領域
は直径80μｍあった。円形窓46の無い場合、増倍層41に
入っている主接合の直径は60μｍと小さい事から、円形
窓を併用する方法は、主接合中央部の平坦性が増加し
た。電極工程等を通して作製した素子の特性は、円形窓
46の有無にかかわらず、エッジ降伏もなく、暗電流も10
nA低度と低かったが、増倍率の素子面内均一部は円形窓
46を併用しなかったものが50μｍφであるのに対し、円
形窓を併用したものは80μｍφであり、優れている事が
わかった。この様に、熱処理時の窓の形を変える事によ
り、主接合の形状を制御できる事が明らかとなった。な
お、主接合が増倍層に達していないものも作ったが、降
伏電圧が高い他には結果は同様に良好であった。 参考例 主接合の形成において、第５図に示す方法によって、
主接合の湾曲を実現した。第５図において、51,52は増
倍層，窓層であり、53および54はガードリング接合用お
よび主接合用ｐ型領域である。図において、主接合の湾
曲は、主接合用不純物導入用の窓55の結晶表面を凹状に
し、その凹みの形状によって主接合54′の湾曲を制御す
るものである。本例では窓55の直径を80μｍ、中心部の
深さを1.2μｍとなる球面状にし、Znを拡散したとこ
ろ、これと同芯円の主接合54′を形成できた。この例で
は主接合54′の中心と増倍層51の間隔が0.3μｍあった
が、作製した素子はエッジ降伏もなく、暗電流は5nAと
低い良好であった。なお、窓55の凹部形成にドライエッ
チング法，ウエットエッチング法を試みたが、両者とも
同様であり、これらの製造工程には依存しない事も明ら
かとなった。 実施例3. 実施例１と同様の方法でAPDを作製した。本例では第
８図（ａ），（ｂ），（ｃ）で示す方法により、pn接合
を形成した。図において、３′,4′,5′は各々、光吸収
層，増倍層，窓層であり、他の層は省略した。まず、第
３図（ａ）で示した様に、SiNx膜（厚さ2000Å）12を形
成し、内径60μm,外径80μｍのリング状の窓11から、ガ
ードリング接合形成用にCdを430℃で拡散し、深さ２μ
ｍまでｐ型の領域７″を形成した。次に第３図（ｂ）で
示した様に、SiNx膜の外側12′のみを残した上にPSG膜3
1をつけなおし、直径70μｍの円型の窓14を形成し、主
接合用にZnを550℃で拡散して深さ1.5μｍまでｐ型領域
15を形成した。次に第３図（ｃ）に示した様に、SiNx膜
の外側12′のみを残した上にPSG膜82をつけなおし、内
径50μm,外径80μｍ（外径はSiNx12′の大きさ）のリン
グ状窓17を形成した。これを430℃で熱処理したとこ
ろ、実施例１と同様のpn接合形状を得た。次に、通常の
方法により、電極形成等を行ない、第１図に示した様に
APDとし、実施例１と同等の電圧電流特性および光電流
増倍特性を得た。本例の特徴は、第３図（ａ）で形成し
たSiNx膜12の外側部分のみを、第３図（ｃ）に示すSiNx
膜12′の様に残して、熱処理マスクとして積極的に利用
した点にある。このことにより、実施例１において必要
であった第３図（ｃ）でのSiNx膜16′のパターンとCd拡
散領域７″との精密なパターン合わせが不必要になる利
点があり、生産性の点で多大な効果がある。尚、本実施
例の効果を得るための絶縁膜の組み合わせは、パターン
作製時のエッチレートが異なる２種の絶縁膜を最低１種
類ずつ含んでいれば良く、本例のSiNxとPSG以外にも、
例えばSiNxとSiO2,（SiNx/SiO2）とSiNx,（SiO2/SiNx）
と（PSG/SiO2）,Al2O3とSiO2,Al2O3とSiNx等々、種々の
組み合わせから、作製プロセスに適した材料を選べば良
い。 本発明の構造は上述の実施例で示したInP/InGaAs系の
他に、他のIII−Ｖ族化合物、例えばIn−Ga−Sb,Ga−Al
−As,In−Al−As,In−Ga−Ｐ系等の組合せや、III−Ｖ
族化合物とSi,Ge等との組み合せや、接合形成層や他の
領域に超格子層等が組み合わせられていても達成でき
る。また、ｐおよびｎ型領域を反対にしても良い事は言
うまでもない。また、上述の実施例では不純物としてC
d,Znのみの熱拡散で示したが、不純物としては、Be,Mg,
Ca,Sr,Ba,Li,Na,K,Cu,Ag,Au等、他の物質でも良く、熱
拡散以外にイオン打込み法を用いても良い。 〔発明の効果〕 本発明によれば、ガードリング接合を主接合中央部よ
りも残しくてエッジ降伏を防止できる。この結果、APD
では重要な低い暗電流と、高い増倍率を容易に得ること
ができる。また、結晶成長が１度で良い事から工程が簡
単であり、歩留も良い利点がある。
止でき、暗電流を低くしたアバランシェ・ホトダイオー
ド（以下「APD」と称す）として用いて好適な半導体受
光装置に関する。 〔従来の技術〕 従来のAPDは電気通信学会技術研究報告、86−341（19
86年）第71頁から第78頁、および、同第79頁から第85頁
に論じられているものがある。すなわち、第２図に示す
様に、ガードリング接合26は主接合25よりも深くする
か、第７図に示す様に、キャリア濃度の高い結晶層77を
凸状にて残したうえにキャリア濃度の低い結晶層78で埋
めた結晶を用い、主接合75の中央部をキャリア濃度の高
い層77に達する様にしていた。 〔発明が解決しようとする問題点〕 APDで重要な増倍作用を得るには接合の端部で生ずる
エッジ降伏を防止し、接合の中央部でのみアバランシェ
降伏を生じさせる事が大切である。第６図に示す様に、
キャリア濃度の高い層61と低い層62があり、主接合63が
単独で形成されている場合、接合に逆方向電圧を印加し
て降伏を生じさせると主接合63の端部64でエッジ降伏を
生ずる。このエッジ降伏は、結晶表面から例えば不純物
拡散で接合を形成した場合、その深さに比例して生ずる
曲率半径と結晶のキャリア濃度等に依存するが、通常の
APDを作製する条件を包む、広い条件で生じてしまう。
このため、第６図の様な単純な構造では良好なAPDを作
製する事ができなかった。これを防止する方法として、
従来より第２図に示した様に、主接合25の周辺外部にか
けて、傾斜型と呼ばれる不純物濃度勾配がゆるやかな高
い逆方向耐圧を持つガードリング接合を形成するものが
ある。ここで、例えば21はInGaAs光吸収層、22はInGaAs
P障劈緩和層、23はInP増倍層、24はInP窓層であり、層2
3は、層24などに比べて高いキャリア濃度をもってい
る。図では主接合25およびガードリング接合26が増倍層
23に達しているが、窓層24内にとどまっていても良い。
本構造で重要な事は、エッジ降伏を完全に防止するに
は、主接合26のエッジ部がガードリング接合26で覆われ
る事であり、その効果は大である。しかし、この方法で
は、接合と光吸収層間の距離は、必然的に、主接合部25
よりもカードリング部26の方が小となり、光吸収層の電
界強度はガードリング接合の直下が大となる。InGaAs
等、光吸収層として用いる禁止帯巾の小さい物質は電界
強度が大きくなるとトンネル効果による大きな暗電流を
生じ、APDとして動作しなくなるおそれがある。特に、
増倍量22のキャリア濃度を高くし、厚さを薄くする必要
のある場合、上記のトンネル効果を防止するには主接合
25とガードリング接合26の位置制御は非常に高精度を必
要とするうえ、かつ、ガードリング効果を発揮するため
の傾斜型接合が形成困難となるため、歩留が著しく低下
するという可能性があった。この問題を解決する手段と
して、第７図の構造が知られている。図において、74は
光吸収層、77は増倍層、78は窓層であり、他の結晶層は
省略した。ここで、増倍層77は、一度、光吸収層74上に
結晶成長させた後、選択エッチングで島状に残したもの
であり、窓層78はその後に再度、結晶成長して形成され
る。75および76は主接合およびガードリング接合であ
る。本構造では、主接合75の中央部のみがキャリア濃度
の高い増倍層77に達しており、他の接合部分は低濃度の
窓層内にある。降伏電圧は高濃度層中の接合の方が低い
ので、主接合75の中央部のアバランシェ降伏をエッジ降
伏よりも低い電圧で生じさせる事が可能である。また、
ガードリング接合76の直下はキャリア濃度の高い増倍層
が向いため、降伏電圧における光吸収層74に印加される
電界強度は低くでき、トンネル効果による暗電流の発生
を防止できる。しかし、本構造は結晶成長が二回になる
事から、結晶界面における欠陥、非制御性不純物の導
入、平坦性や厚さの面内分布制御等に困難があり、素子
作製の歩留りが悪いという問題があった。 本発明の目的は、従来の欠点をなくし、エッジ降伏と
暗電流の発生を防止して、再現性の良い素子構造を有す
る半導体受光装置を提供する事にある。 〔問題点を解決するための手段〕 上記目的は、主接合の形状が中央部が周辺部に比較し
て深くなるように湾曲させ、主接合の中央部をキャリア
濃度の高い領域に接近または同領域に致達させる事によ
り達成される。これを第１図を用いて説明する。 第１図は本発明の原理を示すAPDの断面図である。そ
の構成は例えば、１は基板InP、２はバッファ層InP、３
は光吸収層InGaAs、４は増倍層InP、５は窓層InPであ
り、いずれも同一の伝導型（例えばｎ型）である。な
お、増倍層４と光吸収層３の間に障劈緩和のための層を
入れても良い。６および７は上記と反対の伝導型を持つ
領域であり、その境界部はpn接合となっている。中央部
分６′、周辺部分７′は各々、主接合、ガードリンク接
合である。８および９は各々、電極である。ここでキャ
リア濃度は層４よりも層５の方が低く、ガードリング接
合７′は層５内に形成される。ただし、層5,4との間で
キャリア濃度は不連続に変化していても、連続的であっ
ても良く、各種層自体のキャリア濃度分布が複数の領域
からなっていて良い。本発明で重要な事は、主接合６′
の形状が周辺部から中央部にかけて湾曲し、中央部でキ
ャリア濃度の高い増倍層に接近するか、増倍層４内に到
達する様に形成される事であり、その湾曲の曲率半径は
通常の拡散法で得られる曲率半径（拡散深さと同じ）よ
りも数倍大きい事が重要である。なお、本発明では主接
合６′のエッジはガードリング接合７′で覆われている
事が望ましいが、かならずしも、その必要はない。 本発明の構造における主接合の湾曲は、どの様な方法
で行なっても良い。例えば、主接合形成用の不純物をイ
オン打合法や通常の熱拡散法で導入した後、その表面の
１部、すなわち、湾曲を形成する近房にSiO2,SiNx,Al2O
3,PSGガラス等のマスク材を被着して熱処理し、選択的
に拡散速度を変化して行なう方法、下地結晶と拡散速度
の異なる物質の厚さを変化させて被着して行なう方法等
がある。 本発明は化合物半導体の他に、Si,Ge等、両者の組み
合せ等自由に適用できる。 〔作 用〕 本発明に依れば、主接合は周辺部から中央部にかけて
なだらかに湾曲し、その中央部でキャリア濃度の高い層
に接近するか、もしくはキャリア濃度の高い層に到達す
るため、主接合中央部に比較して主接合エッジ部および
ガードリング接合部に印加される電界強度を低くできる
ため、接合エッジでの降伏を防止できる。また、ガード
リング部の電界強度の低下によって、光吸収層の電界強
度も低くなるため、トンネル電流による暗電流の増加を
防止できる。その結果、主接合中央部で大きなアバラン
シェ降伏を発揮し、暗電流の少ないAPDを作製できる。
また本発明では、結晶成長が１回で良い事から作製工程
が容易で、歩留が良い。 〔実施例〕 以下、本発明の実施例を図面を用いて説明する。 実施例1. 第１図に示した構造のAPDを作製した。ｎ型InP基板
（１×1019cm-3）１上に、InPバッファ層（１×1016cm
-3,1μｍ）２、InGaAs光吸収層（１×1015cm-3,2μｍ）
３、InP増倍層（３×1016cm-3,0.5μｍ）４、InP窓層
（１×1015cm-3,3μｍ）５を連続的に成長した。次に第
３図（ａ），（ｂ），（ｃ）で示す方法により、pn接合
を形成した。図において、３′,4′,5′は各々、光吸収
層，増倍層，窓層であり、他の層は省略した。まず、第
３図（ａ）で示した様に、SiNx膜（厚さ2000Å）12を形
成し、内径60μm,外径80μｍのリング状の窓11からガー
ドリング接合形成用にCdを570℃で拡散し、深さ２μｍ
までｐ型の領域７″を形成した。次に第３図（ｂ）で示
した用に、SiNx膜13をつけなおし、直径70μｍの円形の
窓14を形成、主接合用にZnを550℃で拡散して深さ1.5μ
ｍまでｐ型領域15を形成した。次に第３図（ｃ）に示し
た様に、SiNx膜16′をつけなおし、内径50μm,外径75μ
ｍのリング状窓17を形成した。これを550℃で熱処理を
したところ、Cd拡散部７″は深さ2.1μｍまでｐ型領域
が広がり、Zn拡散部15はその中央部は深さ3.2μｍ、Cd
拡散部７″の直近では深さ1.7μｍにｐ型領域が広が
り、全体として極めてなだらかな湾曲を示す主接合とな
った。このため、Zn拡散部15の中央部は直径45μｍのほ
ぼ円形状に、増倍層６′に達していた。次に、通常の方
法により、電極形成等を行ない、第１図に示した様にAP
Dとした。同図においては、８はｐ型電極、９はｎ型電
極、16は保護膜である。電極８および９に電圧を印加
し、電圧電流特性を調べた。この結果、降伏電圧は70V,
63Vにおける暗電流は10nAであった。また、電極８のリ
ング内側面から波長1.5μｍの光を１μＷ照射したとこ
ろ、電圧69Vにおいて最大増倍率60,電圧60Vにおいて増
倍率20を得た。第３図（ｂ）の工程で主接合用ｐ型領域
15を深く行ない増倍層４′に達する用にした実験例で
は、すべてエッジ降伏を示し、APDとして重要な増倍作
用を示さなかった。この結果、本発明による方法はエッ
ジ降伏を防止し、暗電流の低い良好なAPDを形成できる
事がわかった。 実施例2. 実施例１と同様の方法でAPDを作製した。本例では主
接合の形成を以下の様に行なった。まず、実施例１と同
様、Cdによるガードリング用ｐ型領域（内径110μm,外
径130μｍ）を深さ２μｍまで形成、同じく、Znによる
主接合ｐ型領域（直径120μｍ）を深さ1.5μｍまで形成
した。この後、上気各領域と同芯円状に、SiNx膜を被着
し、直径20μｍの円形窓、内径60μｍ、外径120μｍの
リング状窓をつくって、熱処理を行なったところ、第４
図の様になった。図において、41,42は増倍層，窓層で
あり、他の層は省略した。また43,44はCdおよびZn拡散
によるｐ型領域、45はSiNx膜、46,47は円形窓およびリ
ング状窓である。主接合48の中央部は外周部にくらべて
なだらかに湾曲して深くなっており、深さ0.1μｍだけ
増倍層に入っていた。増倍層41に入っている主接合領域
は直径80μｍあった。円形窓46の無い場合、増倍層41に
入っている主接合の直径は60μｍと小さい事から、円形
窓を併用する方法は、主接合中央部の平坦性が増加し
た。電極工程等を通して作製した素子の特性は、円形窓
46の有無にかかわらず、エッジ降伏もなく、暗電流も10
nA低度と低かったが、増倍率の素子面内均一部は円形窓
46を併用しなかったものが50μｍφであるのに対し、円
形窓を併用したものは80μｍφであり、優れている事が
わかった。この様に、熱処理時の窓の形を変える事によ
り、主接合の形状を制御できる事が明らかとなった。な
お、主接合が増倍層に達していないものも作ったが、降
伏電圧が高い他には結果は同様に良好であった。 参考例 主接合の形成において、第５図に示す方法によって、
主接合の湾曲を実現した。第５図において、51,52は増
倍層，窓層であり、53および54はガードリング接合用お
よび主接合用ｐ型領域である。図において、主接合の湾
曲は、主接合用不純物導入用の窓55の結晶表面を凹状に
し、その凹みの形状によって主接合54′の湾曲を制御す
るものである。本例では窓55の直径を80μｍ、中心部の
深さを1.2μｍとなる球面状にし、Znを拡散したとこ
ろ、これと同芯円の主接合54′を形成できた。この例で
は主接合54′の中心と増倍層51の間隔が0.3μｍあった
が、作製した素子はエッジ降伏もなく、暗電流は5nAと
低い良好であった。なお、窓55の凹部形成にドライエッ
チング法，ウエットエッチング法を試みたが、両者とも
同様であり、これらの製造工程には依存しない事も明ら
かとなった。 実施例3. 実施例１と同様の方法でAPDを作製した。本例では第
８図（ａ），（ｂ），（ｃ）で示す方法により、pn接合
を形成した。図において、３′,4′,5′は各々、光吸収
層，増倍層，窓層であり、他の層は省略した。まず、第
３図（ａ）で示した様に、SiNx膜（厚さ2000Å）12を形
成し、内径60μm,外径80μｍのリング状の窓11から、ガ
ードリング接合形成用にCdを430℃で拡散し、深さ２μ
ｍまでｐ型の領域７″を形成した。次に第３図（ｂ）で
示した様に、SiNx膜の外側12′のみを残した上にPSG膜3
1をつけなおし、直径70μｍの円型の窓14を形成し、主
接合用にZnを550℃で拡散して深さ1.5μｍまでｐ型領域
15を形成した。次に第３図（ｃ）に示した様に、SiNx膜
の外側12′のみを残した上にPSG膜82をつけなおし、内
径50μm,外径80μｍ（外径はSiNx12′の大きさ）のリン
グ状窓17を形成した。これを430℃で熱処理したとこ
ろ、実施例１と同様のpn接合形状を得た。次に、通常の
方法により、電極形成等を行ない、第１図に示した様に
APDとし、実施例１と同等の電圧電流特性および光電流
増倍特性を得た。本例の特徴は、第３図（ａ）で形成し
たSiNx膜12の外側部分のみを、第３図（ｃ）に示すSiNx
膜12′の様に残して、熱処理マスクとして積極的に利用
した点にある。このことにより、実施例１において必要
であった第３図（ｃ）でのSiNx膜16′のパターンとCd拡
散領域７″との精密なパターン合わせが不必要になる利
点があり、生産性の点で多大な効果がある。尚、本実施
例の効果を得るための絶縁膜の組み合わせは、パターン
作製時のエッチレートが異なる２種の絶縁膜を最低１種
類ずつ含んでいれば良く、本例のSiNxとPSG以外にも、
例えばSiNxとSiO2,（SiNx/SiO2）とSiNx,（SiO2/SiNx）
と（PSG/SiO2）,Al2O3とSiO2,Al2O3とSiNx等々、種々の
組み合わせから、作製プロセスに適した材料を選べば良
い。 本発明の構造は上述の実施例で示したInP/InGaAs系の
他に、他のIII−Ｖ族化合物、例えばIn−Ga−Sb,Ga−Al
−As,In−Al−As,In−Ga−Ｐ系等の組合せや、III−Ｖ
族化合物とSi,Ge等との組み合せや、接合形成層や他の
領域に超格子層等が組み合わせられていても達成でき
る。また、ｐおよびｎ型領域を反対にしても良い事は言
うまでもない。また、上述の実施例では不純物としてC
d,Znのみの熱拡散で示したが、不純物としては、Be,Mg,
Ca,Sr,Ba,Li,Na,K,Cu,Ag,Au等、他の物質でも良く、熱
拡散以外にイオン打込み法を用いても良い。 〔発明の効果〕 本発明によれば、ガードリング接合を主接合中央部よ
りも残しくてエッジ降伏を防止できる。この結果、APD
では重要な低い暗電流と、高い増倍率を容易に得ること
ができる。また、結晶成長が１度で良い事から工程が簡
単であり、歩留も良い利点がある。
【図面の簡単な説明】
第１図は本発明の一実施例におけるAPDの縦断面図、第
２図および第７図は従来のAPDの縦断面図、第３図
（ａ），（ｂ），（ｃ）は本発明の一実施例における接
合形成工程を説明する縦断面図、第４図は本発明の他の
実施例における接合形成手段を説明する縦断面図、第５
図は参考例を説明する為の縦断面図、第６図はエッジ降
伏を説明するための縦断面図、第８図は、本発明の一実
施例における半導体装置を製造する方法の１例を説明す
るための図である。 3,31,3′,74……光吸収層、 4,23,4′,41,51,61,77……増倍層、 5,24,5,42,52,62,78……窓層、 6,15,44,54……主接合用不純物導入領域、 ６′,25,63,48,54′……主接合、 7,7″,43,53……カードング接合用不純物導入領域、 ７″,26,76……ガードリング接合。
２図および第７図は従来のAPDの縦断面図、第３図
（ａ），（ｂ），（ｃ）は本発明の一実施例における接
合形成工程を説明する縦断面図、第４図は本発明の他の
実施例における接合形成手段を説明する縦断面図、第５
図は参考例を説明する為の縦断面図、第６図はエッジ降
伏を説明するための縦断面図、第８図は、本発明の一実
施例における半導体装置を製造する方法の１例を説明す
るための図である。 3,31,3′,74……光吸収層、 4,23,4′,41,51,61,77……増倍層、 5,24,5,42,52,62,78……窓層、 6,15,44,54……主接合用不純物導入領域、 ６′,25,63,48,54′……主接合、 7,7″,43,53……カードング接合用不純物導入領域、 ７″,26,76……ガードリング接合。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 長妻 一之
東京都国分寺市東恋ヶ窪１丁目280番地
株式会社日立製作所中央研究所内
(56)参考文献 特開 昭58−30164（ＪＰ，Ａ)
特開 昭57−93585（ＪＰ，Ａ)
特開 昭61−56470（ＪＰ，Ａ)
特開 昭54−19370（ＪＰ，Ａ)
特開 昭53−112057（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．基板上に少なくともキャリア濃度の高い第１の半導
体層およびキャリア濃度の低い第２の半導体層が層状に
配された半導体受光装置の製造方法において、 （１）前記第２の半導体層の上部に形成した第１のマス
クを開孔部を介して前記第２の半導体層に、前記第２の
半導体層と反対導電型の不純物を導入する工程、 （２）前記第２の半導体層の前記第１のマスクの開孔部
内領域に第２のマスクを形成する工程、 （３）熱処理により、前記第２のマスクの下部にある前
記（１）の工程で導入した前記第２の半導体層と反対導
電型の不純物を、前記第１の半導体層に接近しているか
もしくは前記第１の半導体層まで達するように拡散させ
る工程 を有し、前記第２の半導体層に形成された反対導電型の
不純物領域の中央部がその周辺部よりも前記第１の半導
体層に接近しているかもしくは前記第１の半導体層まで
達するように凸状にしたことを特徴とする半導体受光装
置の製造方法。 ２．前記第２のマスクは前記不純物に対して拡散速度の
小さな物質であることを特徴とする特許請求の範囲第１
項記載の半導体受光装置の製造方法。 ３．前記第１のマスクの開孔部は円形であり、前記第２
のマスクは第１のマスクより直径の小さな円形であるこ
とを特徴とする特許請求の範囲第１項または第２項記載
の半導体受光装置の製造方法。 ４．前記第１のマスクの開孔部は円形であり、前記第２
のマスクは第１のマスクより直径の小さなリング状であ
ることを特徴とする特許請求の範囲第１項または第２項
記載の半導体受光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62208118A JP2664158B2 (ja) | 1987-08-24 | 1987-08-24 | 半導体受光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62208118A JP2664158B2 (ja) | 1987-08-24 | 1987-08-24 | 半導体受光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6451674A JPS6451674A (en) | 1989-02-27 |
| JP2664158B2 true JP2664158B2 (ja) | 1997-10-15 |
Family
ID=16550932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62208118A Expired - Lifetime JP2664158B2 (ja) | 1987-08-24 | 1987-08-24 | 半導体受光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664158B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159775A (ja) * | 1988-12-14 | 1990-06-19 | Toshiba Corp | 半導体受光素子及びその製造方法 |
| US5114866A (en) * | 1989-02-10 | 1992-05-19 | Hitachi, Ltd. | Fabricating an avalanche photo diode having a step-like distribution |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53112057A (en) * | 1977-03-11 | 1978-09-30 | Hitachi Ltd | Production of semiconductor device |
| JPS5419370A (en) * | 1977-07-13 | 1979-02-14 | Fujitsu Ltd | Production of semiconductor devices |
| JPS5793585A (en) * | 1980-12-02 | 1982-06-10 | Fujitsu Ltd | Semiconductor photoreceiving element |
| JPS5830164A (ja) * | 1981-08-17 | 1983-02-22 | Nippon Telegr & Teleph Corp <Ntt> | アバランシフオトダイオ−ド及びその製法 |
| JPS6156470A (ja) * | 1984-08-28 | 1986-03-22 | Fujitsu Ltd | 半導体受光装置の製造方法 |
-
1987
- 1987-08-24 JP JP62208118A patent/JP2664158B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6451674A (en) | 1989-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4651187A (en) | Avalanche photodiode | |
| US4442444A (en) | Avalanche photodiodes | |
| JPH02159775A (ja) | 半導体受光素子及びその製造方法 | |
| CN112038441A (zh) | 一种波导耦合的硅基光电探测器及其制备方法 | |
| US5057891A (en) | Planar heterojunction avalanche photodiode | |
| JPS63116474A (ja) | アバランシエ光検知器 | |
| JP2664158B2 (ja) | 半導体受光装置の製造方法 | |
| US5098851A (en) | Fabricating a semiconductor photodetector by annealing to smooth the PN junction | |
| US4415370A (en) | Method of beryllium implantation in germanium substrate | |
| JPH01164075A (ja) | アバランシエ光検出器 | |
| JPH0542837B2 (ja) | ||
| JP4401036B2 (ja) | フォトダイオードの製造方法 | |
| JPS5914180B2 (ja) | 光検出器セル | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| JPH04179170A (ja) | 半導体受光装置およびその製造方法 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JPH04246867A (ja) | 半導体光検出器 | |
| JPS62186574A (ja) | 半導体受光装置 | |
| JP2991555B2 (ja) | 半導体受光素子 | |
| JPS61204988A (ja) | 半導体受光素子 | |
| JPH0382085A (ja) | 半導体受光素子及びその製造方法 | |
| JPS62291075A (ja) | 光半導体装置 | |
| JPH02253666A (ja) | 半導体受光素子 | |
| JPS616876A (ja) | 半導体装置 | |
| JPS5821435B2 (ja) | モノリシック発光ダイオ−ド及びモジュレ−タ構造体 |