JPS5821435B2 - モノリシック発光ダイオ−ド及びモジュレ−タ構造体 - Google Patents

モノリシック発光ダイオ−ド及びモジュレ−タ構造体

Info

Publication number
JPS5821435B2
JPS5821435B2 JP50106592A JP10659275A JPS5821435B2 JP S5821435 B2 JPS5821435 B2 JP S5821435B2 JP 50106592 A JP50106592 A JP 50106592A JP 10659275 A JP10659275 A JP 10659275A JP S5821435 B2 JPS5821435 B2 JP S5821435B2
Authority
JP
Japan
Prior art keywords
layer
confining
modulator
emitter
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50106592A
Other languages
English (en)
Other versions
JPS5154382A (ja
Inventor
アンソニー・ジヨン・スプリングソープ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Northern Telecom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Telecom Ltd filed Critical Northern Telecom Ltd
Publication of JPS5154382A publication Critical patent/JPS5154382A/ja
Publication of JPS5821435B2 publication Critical patent/JPS5821435B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F3/00—Optical logic elements; Optical bistable devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Description

【発明の詳細な説明】 本発明はモノリシック発光ダイオード及びモジツユレー
タに関する。
逆バイアスがかけられた二重へテロ構造体ダイオード、
特に例えば１９７３年４月１５日付のＡｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ 、 Ｖｏｌ、 ２２
の中にＦ、 Ｋ、 Ｒｅ１ｎｈａｒｔによって記述さ
れているよう；なＧａＡｓダイオードには、電気吸収が
生ずることが知られている。
９０００Å近くの赤外波長の有効な変調は、比較的低い
バイアス電圧を印加することによって達成される。
丑だ同様の構造体ダイオードに順バイアスをかけて発光
させることも可ン能であり、かかる発光はＧａＡｓ に
関するバンド境界（２８６００Ｘ）に近いピークにて生
ずる。
しかし、ＧａＡｓに関してはバンド境界に近い波長にて
吸収；プ（大きく、モノリシック構造体は高贋変調効率
を有するけれども、ゼロバイアスの状態・でモジュレー
タを通る光の透過は低くなるであろう。
本発明は、ダイオードの発光がバンド境界に相当する波
長よりも長い波長にて生ずるように調整されるモノリシ
ック発光ダイオード及びモジュレ・−夕を提供する。
このような調整では高い変調効率を得ることができ、オ
ンオフ比はバンド境界にて発光する場合のオンオフ比よ
り大きくなろう。
この効果を達成するだめにエミッタはモジュレータとは
異なってドープされるので、エミッタは基本的なエネル
ギギャップでの波長より大きい波長にて発光する。
本発明は、添付図面とともに具体例によって以下の説明
から容易に理解されよう。
第１図１ｒ！、、ＧａＡｓの二重へテロ構造体の吸収特
性を示す。
吸収は印加されたバイアスに対して示されている６逆バ
イアスが増大すると急速に透過が減少する（即ち吸収が
増加する）。
第１図の曲線はアクティブ層を透過する種々の波長の表
現である。
考慮される具体例ではＧａＡｓ のアクティブ層は低度
にドープされたｎ形の材料（電子密度が約１０１６個／
−ｒある。
ＣａＡｓのアクティブ層を有するダイオードでは、バン
ド境界の近傍下約８６００′Ａにてピーク発光が生ずる
。
この波長にてＧａＡｓ層による吸収が大キイ。
従ってモノリシックエミッターモジュレータ対は役立た
ないであろう。
しかし、モジュレータとは別にエミッタをドープするこ
とによって、エミッタをして基本エネルギギャップでの
波長より大きい波長にて発光せしめ、有効なモジュレー
タを得ることができる。
好適な構造体は、ドープされないｎ形のコンファインド
（ｃｏｎｆｉｎｅｄ ）アクティブ層（電子密度が約１
０１６個／ｃＴＡ） を有する通常の二重へテロ構造
体から製造される。
このペテロ構造体は４層構造体であり、標準的なソース
シード（５ｏｕｒｃｅ ’’＜ ５ｅｅｄ）液相エ
ピタキシャル技術によって生成される。
かかる技術は、ｐａｐｅｒ ２４１９７２ｅｙｍｐｏ
ｓｉｕｍ ｏｎ ＧａＡｓのＢ 、 Ｉ 、 Ｍｉｌｌ
ｅｒ及びＨ，Ｃ，Ｃａ５ｅｙ Ｊｒ、による論文” Ｐ
ｒｅｐａｒａｔ １ｏｎｏｆ ＧａＡｓ ｐ −ｎ
Ｊｕｎｃｔｉｏｎｓ ｂｙ Ｍｕｌｔｉｐｌｅ −Ｌａ
ｙｅｒ Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ
ｎ の中に特記されている。
多層構造体のだめの装置の典型的な一形態は、１９７２
年６月１３日発行のカナダ国特許第９０２８０３号に記
載されている。
第２図を参照して概説すると、４層構造体を成長せしめ
る方法は次の通りである。
第２図に示されているように、炭素スライダ１０は炭素
ホルダー１１内を矢印で示されているように横方向にス
ライドする。
ホルダー１１は一連の井戸（ｖＪｅｌｌ）１２．１３．
１４．１５及び１６を有している。
スライダ１０内には、２つのウェファ１９及び２０が配
置された２つの四部１１及び１８がある。
この例では、ウェファ１９がその上に４つの別の層を成
長せしめるべきサブストレートである。
井戸１２，１３．１４及び１５は、次のような液相エピ
タキシャル溶液（ＧａＡｓが過剰にある）を含んでいる
。
カリウム（６Ｎグレード）とＧａＡｓ（ドープされてい
ない多結晶質）は、炭素ホルダー内の井戸１２．１３．
１４及び１５の全部に入っており、そしてシリカ炉管内
に配置される。
スライダ１０は井戸の底に接近して所定の位置にある。
管は排気され、ｐｄが拡散された高純度のＮ２で再び満
たされる（これは数回繰り返される）。
その後約。１リットル／分のＮ２の流れが管を通って維
持され、そして管は９５０°Ｃにて炉内に挿入されて約
２時間そこに置かれる。
このベーキングは不要な不純物を抜き出すのに役立ち、
成長した層内のバックグラウンドの不純物濃度を５Ｘ１
０”’キャリ４ア／ｃｍ以下に減少せしめる。
その後管は炉から取り出され、室温まで（空気中で）急
冷される。
冷えると、ガスの流れは約１５分間でＮ２に変えられ、
そして炭素ホルダー１１及びスライダ１０が取り出され
て層流領域内に保持される。
次にサブストレートウェファ１９及びソースウェファ２
０がエツチングされて磨かれた後に残っている機械的損
傷を除去する。
典型的なエツチングは、３ ： ３ ： １ （Ｎ２０
：ＨＮＯ３：ＨＦ ）によって０℃にて１分間行われ
る。
エツチング後それらはＤＩ水で十分にすすがれ、乾燥し
たＮ２の流れを吹きつけて乾燥される。
それからウェファは炭素スライダ１０内のサブストレー
トとソース凹部１７及び１８の中に挿入され、そして４
つの井戸１２．’１３．１４及び１５内の溶液にドープ
剤（ｄｏｐａｎｔ 亦加えられる。
形成された炭素−ウェアはシリカ炉管内に再配置され、
ガスは前のようにＮ２に変えられる。
炉は８３０℃にリセットされ、管が再挿入されて炭素−
ウエアがフラットゾーン（ｆｌａｔ −ｚｏｎｅ ）領
域内に付置するので、ポートの長手方向の温度差は１℃
以下になる。
約２時間の平衡と飽和の後、スライダ１０はソースウェ
ア２０が押されて井戸１２内の溶液の下に来る。
井戸１２では、スライダ１０が３０分間そのままに置か
れて井戸１２内の溶液を平衡状態にする。
そして温度冷却プログラムが最初約０．１℃／分（他の
比率も可能である）から開始され、スライダ１０が押さ
れてサブストレートウェファ１９が井戸１２内の第１溶
液の下に来る１それからソースウェファは井戸１３の下
に位置して溶液を２つに平衡させる。
スライスが８３０℃から８２０℃に冷却するとエピタキ
シャル結晶成長が生じ、第１層（厚さが約４μｍで約１
０１８キヤリア／Ｃｍｌの濃度を有するｎ形のドープさ
れたＧａ Ｏ，６５ＡＩ ０．３５ Ａｓから成る）が
成長せしめられる。
８２０°Ｃにてスライダが再び押されてサブストレート
ウェファ１９が井戸１３内の第２溶液の下に位置せしめ
られ、そこでサブストレートウェファ１９は約１℃に冷
却されて第２層即ち厚さが約Ｉ Ａｍ ｆＧａＡｓ
から成るｎ形（約１０１６／ｃｙＡ ）の層を成長せし
める。
ソースウェファ２０は、井戸１４内の第３溶液下に位置
してこの溶液を平衡にする。
８１９８Ｃ〜８１７℃にてスライダ１０が押されてウェ
ファ１９を移動せしめ、濃度が約１０１８／ｃＴＡで厚
さが約１μｍの第３層が成長せしめられる。
８１７°Ｃ〜８１６℃にてスライダが移動してウェファ
１９を井戸１５の下に位置せしめ、厚さが約１μｍで約
１０１８／ｃｄにドープされたｐ形のＧ ａ Ａ ｓ
から成る最後の層が成長せしめられる。
その後スライダが押されて成長が終了し、そして炉管を
引き出し空冷することができる。
冷却した炭素ウェアからサブストレートを取］出した後
、サブストレートがＨＣＩ の中で煮沸されて次の工程
の妨げとなる端に付着したＧａの痕跡をすべて除去する
。
かくして第３図に示されているような構造体が形成され
サブストレートは３０で、ｎ形ＧａＡｌＡｓの第１層
は３１で、ｎ形ＧａＡｓの第２層は３２で、ｐ形ＧａＡ
ｌＡｓの第３層は３３で、そしてｐ形ＧａＡｓの最終層
は３４で各々示されている。
層３４はキャツピング層として、層３３はコンファイニ
ング層として、層３２はアクティブ層として、そして層
３１は別のコンファイニング層として各々言い表わすこ
とができる。
清浄の後、スライスは成長した表面上をフォトレジスト
層３５で被覆され、適当なマスクを使用してエミッタパ
ッド領域３６が形成される。
該パッド領域内の露出したフォトレジストはエツチング
処理され、成長した表面を露出する。
これは第４図に示されている。
それから、Ｔｈｅ Ｉｎ５ｔｉｔｕｔｅ） ｏｆ Ｐｈ
ｙｓｉｃｓ （Ｌｏｎｄｏｎ ）によって発行された１
９７２年のＧａＡｓ Ｓｙｍｐｏｓｉｕｍの１８７〜１
９６頁にＢ、 Ｓｃｈｍａｒｔｚ 、 Ｊ、 ＣｌＤ
ｙｍｅｎｔ及びＳ、 Ｅ、 Ｈａｓｚｋｏ によって
記載されているような、ＮＨ４ＯＨで中和された３０％
のＨ２Ｏ２溶液を用いて、ｐ形ＧａＡｓの上層３４が（
それを露出する場所で）エツチング処理される。
これを超音波槽内で約６μｍ／時のエツチングの割合で
行うことができ、エツチングはＧａＡｓ０下のｐ形Ｇａ
ＡｌＡｓの層３３にて自動的に停止する（第５図）。
それからフォトレジスト層３５がストリップオフされ、
そして露出したＧａＡｌＡｓの表面３３上の酸化薄膜を
除去するためにスライスが緩衝液にされだ■゛の中に約
６０秒間浸さへゆすがれそして乾燥される。
それからすぐにスライスは炉内に配置されて亜鉛が拡散
される。
種々の亜鉛拡散源と熱サイクルが可能であり、例えば半
密封されたカプセル内でＺｎＡｓ２源を７００℃にて約
４５分間使用する。
拡散時間はＧａＡｌＡｓ層３３の成分とその厚さに依存
する。
亜鉛はＧａＡｌＡｓ層３３を通してｎ形ＧａＡｓのアク
ティブ層３２内にその約５０係捷で拡散されてアクティ
ブ層３２内にｐ−ｎ接合部を生成する。
拡散は第６図に３７で示されている。
拡散後、２００℃に保ちながらスライス上に厚さ２００
ＯＡの全の層３８が蒸着される（第７図）それからスラ
イスはフォトレジスト層３９で再被覆され、初めのエミ
ッタマスクとは異なったマスクを使用してエミッターモ
ジュレータ領域が露出される。
露出後、フォトレジストは展開されてエミッタとモジュ
レータの領域内にのみスライス上の保護被覆を残し、そ
の間には約２ミルの露出した金被覆スライスが存在する
。
これは第８図に４０で示されている。
露出された金は暖い（約５０°ｃｃｒ）ＫＩ Ｉ２溶
液でストリップされてＧａＡｓ表面３４を露出しく第９
図）、その後表所３４は前述しだのと同じ方法でＧａＡ
ｌＡｓ層３３までエツチングされる。
それからフォトレジスト層３９がストリップオフされ、
そして最後のエツチング段階が実行されてエミッタ領域
３６をモジュレータ領域４１から電気的に絶縁する。
これはＧａＡｌＡｓ層３３がエミッタ領域３６及びモジ
ュレータ領域４１から完全に除去されるまで、濃紺した
ＨＦの中でエツチングすることから成る。
その時の構造体は第１０図に示されているようなもので
ある。
除去をチェックするためにエミッタパットトモシュレー
タパッドの間の電気的絶縁全監視することができ、絶縁
が完全な時には電流−電圧特性が２つの背合せ（ｂａｃ
ｋ−ｔｏ −ｂａｃｋ）ダイオードのようになるであろ
う。
次にスライスの反対側に、４０００ＸのＡｕ／１２％Ｇ
ｅが蒸着されそして不活性気体中で３分間４５０℃にて
合金されることによってｎ側のコンタクト層４２が付加
される。
それからスライスを分割して個々のエミッターモジュレ
ータ対を絶縁し、そして通常の技術を使用してエミッタ
ーモジュレータ対を適当なパッケージに接着することが
できる。
第１２図は、４方向モジユレータデバイスを形成する中
央エミッタ３６と４個のモジュレータ４１とから成るエ
ミッタ／モジュレータパッケージを示す。
各モジュレータを他のモジュレータから独立に作用させ
ることができる。
亜鉛拡散によりアクティブ層において異々つてエミッタ
をドープすることにより、上述したように発光波長が増
加せしめられる。
この場合発光は、モジュレータ構造体に対して有効な吸
収波長にて生ずる。
従って例えば、エミッタ３６に順バイアスを印加するこ
とによって約９０００Ａの波長の光が放出されるであろ
う。
そして逆バイアスを印加することによりモジュレータ４
１にてコンファインドアクティブ層３２によって発光強
度を有効に調整することができる。
キャツピング層３４とコンファイニング層３３とを備え
た３つの層を使用して同様の構造体を製造することは可
能である。
かかる配置では、第４図及び第５図においてキャツピン
グ層３４がエツチングされてエミッタを形成するのと同
様の方法で、この層内で段をエツチングして初めにエミ
ッタ領域を形成することが必要であろう。
或はその表面上に燐がドープされだ５ｉ０２ガラス（又
は５ｉ３Ｎ４）から成るパッシベーティング層を利用す
ることによって同様の構造体を製造することが可能であ
る。
かかる層は亜鉛拡散を通さない。かくして、もし５ｉ０
２ガラス層がエミッタ領域内で除去されるならば、選択
された領域内の拡散を調整することが可能である。
上述したようにマスクを使用する確立したフォトレジス
ト技術を使用し；てこれらの領域を形成することができ
る。
また、例えばＡＮＤゲートのようなモノリシツクオプト
エレクトロ二ツク論理素子を製造するだめに本発明を使
用することもできる。
これは第１３図に簡略に示されている。
共通のサブストレート３０上にはエミッタ４５、第１モ
ジユレータ４６、第２モジユレータ４７及び光検出器４
８が生成されている。
エミッタの形は上述したもの、例えば第３図から第１０
図までのエミッタ３６と同じであり、モジュレータ４６
及び４７も第３図から第１０図までのモジュレータ４６
と同じである。
光検出器は第３図から第１０図までの３６のようなエミ
ッタ構造体と類似したものでよいが、検出器として使用
される。
モジュレータ４６及び４７は通常オフ状態に、例えば１
０ｖにバイアスされている。
バイアスが約Ｏｖに変化して同時に２つの信号がモジュ
レータ４６及び４７に加えられさえすれば、光は完全な
光検出器によって検出されるであろう。
同、本発明の実施態様は次の通りである。
（１）特許請求の範囲第１項記載の構造体に於て、該サ
ブストレート３０上のコンファニング層３１と、該コン
ファイニング層３１上のアクティブ層３２と、該アクテ
ィブ層３２上のもう一つのコンファイニング層３３と、
該もう一つのコン７アイニング層３３上のキャツピング
層３４とから成る二重へテロ構造体３１，３２゜３３３
４を具備することを特徴とする構造体。
（２） 実施態様１）記載の構造体に於て、該アクテ
ィブ層３２が該モジュレータ４１．４６．４７にてドー
プされていないｎ形であることを特徴とする構造体。
（３） 実施態様１）又は（２）記載の構造体に於て
、該サブストレート３０上のエミッタ３６と、該エミッ
タ３６の両側に１つずつ配置されたモジュレ−タ４１と
を具備することを特徴とする構造体。
（４） 実施態様（１）又は（２）記載の構造体に於
て、該サブストレート３０上のエミッタ４５と、順次に
該エミッタ４５と一列に並べられた、該サブストレート
３０上の第１及び第２のモジュレータ４６４７払該エミ
ツタ４５及び該モジュレ、−タ４６４７と一列に並べら
れ且つ該エミッタ４５から離れて該モジュレータ４６．
４７の横側に配置された光検出器４８とを具備すること
を特徴とする構造体。
（５） 実施態様１）記載の構造体に於て；該発光ダ
イオード３６が該サブストレート３０上の第１コンファ
イニング層３１と、拡散されてその中にｐ −ｎ接合部
３７を形成する、該第１コンファイニング層３１上のア
クティブ層３２と、該アクティブ層３２」二のもう一つ
のコンファイニング層３３と、コンタクト層３８とから
成り；該。
モジュレータ４１が該発光ダイオード３６の該第１コン
ファイニング層３１及び該アクティブ層３２と共通で且
つ連続している、該サブストレート３０上の第１コンフ
ァイニング層３１及び該第１コンファイニング層３１上
のアクティブ層３２と、該発光ダイオード３６の該もう
一つのコンファイニング層３３から電気的に絶縁された
、該アクティブ層３２上のもう一つのコンファイニング
層３３と、該別のコンファイニング層３３上のキャツピ
ング層３４と、該キャツピング層３４上のコンタクト層
３８とから成ることを特徴とする構造体。
【図面の簡単な説明】
第１図は、印加された逆バイアス電圧の関数として二重
へテロ構造体のｐ −ｎ接合部の光吸収特性曲線を示す
図である。 第２図は、４層構造体を形成するだめの装置の断面図で
ある。 第３図から第１０図までは、本発明に従って二重へテロ
構造体を製造する際の種々の段階を示す図である。 第１１図は、１つの発光体及び２つのモジュレータの断
面図である。 第１２図は、４方向モジユレータデバイスの平面図であ
る。 第１３図は、本発明の論理素子への応用例を示す図であ
る。 ３０・・・・・・サブストレート、３１．３３・・・・
・・コンファイニング層、３２・・・・・・アクティブ
層、３４・・・キャツピング層、３６．４５・・・・・
・発光ダイオード、３７・・・・・・ｐ−ｎ接合部、４
１，４６．４７・・・・・・モジュレータ。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体サブストレート上の共通の底部コンタクト、
    該サブストレート上に成長せしめられた共通の第１コン
    ファイニング層、該第１コンファイニング層上に成長せ
    しめられた共通のアクティブ層、該アクティブ層上に成
    長せしめられた第２コンファイニング層及び該第２コン
    ファイニング層上の上部コンタクトを具備する発光装置
    及び光モシュレート装置の結合構造体において、該第２
    コンファイニング層及び上部コンタクト層は第１及び第
    ２の電気的に絶縁された領域に分けられており、該アク
    ティブ層は第２コンファイニング層の該２つの絶縁され
    た領域と共Ｋｐ−ｎ接合を形成し、該２つの絶縁された
    領域はｐ−ｎ接合の一方に順バイアスを印加して発光を
    可能にしかつｐ−ｎ接合の他方に逆バイアスを印加して
    光吸収を可能にし、そして発光領域中の第２コンファイ
    ニング層及びアクティブ層はモジュレート領域内の第１
    ２コンフアイニング層及びアクティブ層とは異なっだド
    ープレベルを有することを特徴とする結合構造体。
JP50106592A 1974-09-17 1975-09-04 モノリシック発光ダイオ−ド及びモジュレ−タ構造体 Expired JPS5821435B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CA209,398A CA1005556A (en) 1974-09-17 1974-09-17 Monolithic light-emitting diode and modulator

Publications (2)

Publication Number Publication Date
JPS5154382A JPS5154382A (ja) 1976-05-13
JPS5821435B2 true JPS5821435B2 (ja) 1983-04-30

Family

ID=4101162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50106592A Expired JPS5821435B2 (ja) 1974-09-17 1975-09-04 モノリシック発光ダイオ−ド及びモジュレ−タ構造体

Country Status (7)

Country Link
JP (1) JPS5821435B2 (ja)
CA (1) CA1005556A (ja)
DE (1) DE2541227A1 (ja)
FR (1) FR2285723A1 (ja)
GB (1) GB1517013A (ja)
NL (1) NL7510749A (ja)
SE (1) SE7510415L (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184191A (ja) * 1986-02-07 1987-08-12 関東レザ−株式会社 凹凸模様を有する結露防止壁紙の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710992A (en) * 1980-06-24 1982-01-20 Sumitomo Electric Ind Ltd Semiconductor device and manufacture therefor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3295911A (en) * 1963-03-15 1967-01-03 Bell Telephone Labor Inc Semiconductor light modulators
GB1102749A (en) * 1964-07-29 1968-02-07 Hitachi Ltd A light modulator arrangement
FR1452258A (fr) * 1964-07-31 1966-02-25 Battelle Development Corp Dispositif semi-conducteurs
US3768037A (en) * 1965-11-26 1973-10-23 Hitachi Ltd Semiconductor diode laser device
BE790590A (fr) * 1971-10-28 1973-02-15 Western Electric Co Modulateur optique

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184191A (ja) * 1986-02-07 1987-08-12 関東レザ−株式会社 凹凸模様を有する結露防止壁紙の製造方法

Also Published As

Publication number Publication date
SE7510415L (sv) 1976-03-18
FR2285723A1 (fr) 1976-04-16
DE2541227A1 (de) 1976-03-25
JPS5154382A (ja) 1976-05-13
CA1005556A (en) 1977-02-15
NL7510749A (nl) 1976-03-19
GB1517013A (en) 1978-07-05

Similar Documents

Publication Publication Date Title
US3981023A (en) Integral lens light emitting diode
US3537029A (en) Semiconductor laser producing light at two wavelengths simultaneously
US3604991A (en) Injection-type semiconductor laser element
US3998672A (en) Method of producing infrared luminescent diodes
US3975751A (en) Monolithic light-emitting diode and modulator
JPS5821435B2 (ja) モノリシック発光ダイオ−ド及びモジュレ−タ構造体
US4280131A (en) Pleochroic light emitting diode and method of fabricating the same
JPH0616501B2 (ja) デバイスの製造方法
JPH06140669A (ja) 発光素子及びその製造方法
JPH0645646A (ja) ｐ−ｎヘテロ接合を有する赤外発光ダイオード及びその製造方法
JP2664158B2 (ja) 半導体受光装置の製造方法
JPS6244433B2 (ja)
JPS61204988A (ja) 半導体受光素子
JPH0770758B2 (ja) 発光半導体装置
JPS592382A (ja) 半導体発光装置
US3746943A (en) Semiconductor electronic device
JP2503263B2 (ja) 半導体発光装置の製造方法
JP2692971B2 (ja) 半導体光放出素子
JPS62217690A (ja) 半導体発光装置及びその製造方法
JPS616820A (ja) 化合物半導体装置の製造方法
JP2792249B2 (ja) 発光素子およびその作製方法
JPS5821830B2 (ja) コタイハツコウソウチノ セイゾウホウホウ
JPS5987881A (ja) 光半導体装置の製造方法
JPS63120479A (ja) フオトダイオ−ド
JPS6222474B2 (ja)