JP3074574B2 - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JP3074574B2 JP3074574B2 JP03205827A JP20582791A JP3074574B2 JP 3074574 B2 JP3074574 B2 JP 3074574B2 JP 03205827 A JP03205827 A JP 03205827A JP 20582791 A JP20582791 A JP 20582791A JP 3074574 B2 JP3074574 B2 JP 3074574B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electric field
- semiconductor
- guard ring
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体受光素子の製造
方法に関し、特にアバランシェ・フォトダイオード（Ａ
ＰＤ）のガードリング形成方法の改良に関する。光ファ
イバを用いる光通信の受光素子として、ＡＰＤは益々多
用されているが、伝送速度の高速化など、通信技術の高
度化に伴って高速動作可能なＡＰＤが求められている。
方法に関し、特にアバランシェ・フォトダイオード（Ａ
ＰＤ）のガードリング形成方法の改良に関する。光ファ
イバを用いる光通信の受光素子として、ＡＰＤは益々多
用されているが、伝送速度の高速化など、通信技術の高
度化に伴って高速動作可能なＡＰＤが求められている。
【０００２】通常、光通信に使用されるＡＰＤでは、選
択拡散によるプレーナ構造が用いられる。しかし、プレ
ーナ構造の場合、ブレークダウンが拡散領域中央部より
も先に拡散領域周辺部でおきる「エッジ・ブレークダウ
ン」が生ずる。エッジ・ブレークダウンは、拡散領域周
辺部の曲率半径が小さい程、また不純物濃度勾配が大き
い程生じやすい。エッジ・ブレークダウンが生ずると、
電圧を増加させても電流が流れるだけで、拡散領域中央
部にある受光部ｐｎ接合の逆方向電圧はほとんど増加し
ないため、ＡＰＤとしての機能を発揮することができな
い。そこで、拡散領域周辺部のブレークダウン電圧を拡
散領域中央の平坦部（受光部）のブレークダウン電圧よ
り高くするために、拡散領域周辺部にガードリングが設
けられる。拡散領域周辺部と中央部のブレークダウン電
圧の差が、その素子の信頼性を直接左右するため、良好
なガードリングを形成できる製造方法が必要になる。
択拡散によるプレーナ構造が用いられる。しかし、プレ
ーナ構造の場合、ブレークダウンが拡散領域中央部より
も先に拡散領域周辺部でおきる「エッジ・ブレークダウ
ン」が生ずる。エッジ・ブレークダウンは、拡散領域周
辺部の曲率半径が小さい程、また不純物濃度勾配が大き
い程生じやすい。エッジ・ブレークダウンが生ずると、
電圧を増加させても電流が流れるだけで、拡散領域中央
部にある受光部ｐｎ接合の逆方向電圧はほとんど増加し
ないため、ＡＰＤとしての機能を発揮することができな
い。そこで、拡散領域周辺部のブレークダウン電圧を拡
散領域中央の平坦部（受光部）のブレークダウン電圧よ
り高くするために、拡散領域周辺部にガードリングが設
けられる。拡散領域周辺部と中央部のブレークダウン電
圧の差が、その素子の信頼性を直接左右するため、良好
なガードリングを形成できる製造方法が必要になる。
【０００３】
【従来の技術】図３を参照して、従来行われているＩｎ
Ｐ／ＩｎＧａＡｓ−ＡＰＤの製造方法を説明する。同図
（ａ）は、基板上にＡＰＤを形成するための各種の半導
体層が積層形成された状態を示すもので、面方位（１０
０）のｎ+ＩｎＰ基板３０１上に、ｎ+ ＩｎＰバッファ
層３０２、ｎ- ＩｎＧａＡｓ光吸収層３０３、ｎ- Ｉｎ
ＧａＡｓＰヘテロ緩和層３０４、ｎ+ ＩｎＰ電界降下層
３０５、ｎ- ＩｎＰ窓層３０６、ＩｎＧａＡｓキャップ
層３０７をこの順にエピタキシャル成長したものであ
る。通常、成長方法としては、各層の厚さおよび濃度の
制御の高度化のため、また薄膜化のためＭＯＶＰＥのよ
うな気相成長法が用いられる。
Ｐ／ＩｎＧａＡｓ−ＡＰＤの製造方法を説明する。同図
（ａ）は、基板上にＡＰＤを形成するための各種の半導
体層が積層形成された状態を示すもので、面方位（１０
０）のｎ+ＩｎＰ基板３０１上に、ｎ+ ＩｎＰバッファ
層３０２、ｎ- ＩｎＧａＡｓ光吸収層３０３、ｎ- Ｉｎ
ＧａＡｓＰヘテロ緩和層３０４、ｎ+ ＩｎＰ電界降下層
３０５、ｎ- ＩｎＰ窓層３０６、ＩｎＧａＡｓキャップ
層３０７をこの順にエピタキシャル成長したものであ
る。通常、成長方法としては、各層の厚さおよび濃度の
制御の高度化のため、また薄膜化のためＭＯＶＰＥのよ
うな気相成長法が用いられる。
【０００４】上記積層構造の上に、フォトレジスト３０
８を塗布し、必要なパターンを残す（同図（ｂ））。レ
ジスト・パターン３０８をマスクとし、イオン注入によ
りＢｅ等のｐ型不純物を注入する（領域３０９）（同図
（ｃ））。レジスト３０８を除去し、７００℃以上の温
度で熱処理し拡散によりｎ+ ＩｎＰ電界降下層３０５ま
で押し込みｐ- のガードリング３１０を形成する（同図
（ｄ））。
８を塗布し、必要なパターンを残す（同図（ｂ））。レ
ジスト・パターン３０８をマスクとし、イオン注入によ
りＢｅ等のｐ型不純物を注入する（領域３０９）（同図
（ｃ））。レジスト３０８を除去し、７００℃以上の温
度で熱処理し拡散によりｎ+ ＩｎＰ電界降下層３０５ま
で押し込みｐ- のガードリング３１０を形成する（同図
（ｄ））。
【０００５】ＩｎＧａＡｓキャップ層３０８を選択エッ
チングにより除去し、ＳｉＮ膜３１１をマスクとしてｎ
- ＩｎＰ窓層３０６にＣｄ等のｐ型不純物を選択拡散し
ｐ+ 領域３１２を形成する。この拡散により生じたｐｎ
接合部３１３と、ｎ+ ＩｎＰ電界降下層３０５との間の
ｎ- ＩｎＰ層３０６がキャリア増倍層３１４となる。更
に、無反射膜であるＳｉＮ膜３１５と環状の電極（Ａｕ
／Ｚｎ）３１６を形成し、基板裏面にも電極（ＡｕＧ
ｅ）３１７を形成し、ＡＰＤが完成する（同図
（ｅ））。
チングにより除去し、ＳｉＮ膜３１１をマスクとしてｎ
- ＩｎＰ窓層３０６にＣｄ等のｐ型不純物を選択拡散し
ｐ+ 領域３１２を形成する。この拡散により生じたｐｎ
接合部３１３と、ｎ+ ＩｎＰ電界降下層３０５との間の
ｎ- ＩｎＰ層３０６がキャリア増倍層３１４となる。更
に、無反射膜であるＳｉＮ膜３１５と環状の電極（Ａｕ
／Ｚｎ）３１６を形成し、基板裏面にも電極（ＡｕＧ
ｅ）３１７を形成し、ＡＰＤが完成する（同図
（ｅ））。
【０００６】この構造の場合、ｎ+ ＩｎＰ電界降下層３
０５の濃度をｐ型不純物であるＢｅによってどれだけ低
減できるかによってガードリング３１０のブレークダウ
ン電圧が決定される。もう一つの従来のＡＰＤの製造方
法を、図４を参照して説明する。同図（ａ）は、基板上
にＡＰＤを形成するための各種の半導体層が積層形成さ
れた状態を示すもので、面方位（１００）のｎ+ ＩｎＰ
基板４０１上に、ｎ+ ＩｎＰバッファ層４０２、ｎ- Ｉ
ｎＧａＡｓ光吸収層４０３、ｎ- ＩｎＧａＡｓＰヘテロ
緩和層４０４、ｎ+ ＩｎＰ電界降下層４０５、ＩｎＧａ
Ａｓキャップ層４０６をこの順にエピタキシャル成長し
たものである。
０５の濃度をｐ型不純物であるＢｅによってどれだけ低
減できるかによってガードリング３１０のブレークダウ
ン電圧が決定される。もう一つの従来のＡＰＤの製造方
法を、図４を参照して説明する。同図（ａ）は、基板上
にＡＰＤを形成するための各種の半導体層が積層形成さ
れた状態を示すもので、面方位（１００）のｎ+ ＩｎＰ
基板４０１上に、ｎ+ ＩｎＰバッファ層４０２、ｎ- Ｉ
ｎＧａＡｓ光吸収層４０３、ｎ- ＩｎＧａＡｓＰヘテロ
緩和層４０４、ｎ+ ＩｎＰ電界降下層４０５、ＩｎＧａ
Ａｓキャップ層４０６をこの順にエピタキシャル成長し
たものである。
【０００７】上記積層構造の上に、フォトレジスト４０
７を塗布し、必要なパターンを残し、このレジスト・パ
ターン４０７をマスクとしてＩｎＧａＡｓキャップ層４
０６を選択エッチングする。（同図（ｂ））。レジスト
４０７を除去し、その下のＩｎＧａＡｓキャップ層４０
６をマスクとしてｎ+ ＩｎＰ電界降下層４０５をメサエ
ッチングし、ＩｎＧａＡｓキャップ層４０６を選択エッ
チングにより除去する（同図（ｃ））。
７を塗布し、必要なパターンを残し、このレジスト・パ
ターン４０７をマスクとしてＩｎＧａＡｓキャップ層４
０６を選択エッチングする。（同図（ｂ））。レジスト
４０７を除去し、その下のＩｎＧａＡｓキャップ層４０
６をマスクとしてｎ+ ＩｎＰ電界降下層４０５をメサエ
ッチングし、ＩｎＧａＡｓキャップ層４０６を選択エッ
チングにより除去する（同図（ｃ））。
【０００８】この上から、ｎ+ ＩｎＰ電界降下層のメサ
４０５を埋め込むようにｎ- ＩｎＰ窓層４０８を成長さ
せ、その上にＩｎＧａＡｓキャップ層４０９を形成する
（同図（ｄ））。以下、図３の場合と同様に、ＳｉＮ膜
４１０をマスクとしてＣｄを拡散し（領域４１１）、Ｓ
ｉＮ無反射膜４１２、電極（Ａｕ／Ｚｎ）４１３および
（ＡｕＧｅ）４１４を形成して、埋め込み型のＡＰＤを
完成する（同図（ｅ））。
４０５を埋め込むようにｎ- ＩｎＰ窓層４０８を成長さ
せ、その上にＩｎＧａＡｓキャップ層４０９を形成する
（同図（ｄ））。以下、図３の場合と同様に、ＳｉＮ膜
４１０をマスクとしてＣｄを拡散し（領域４１１）、Ｓ
ｉＮ無反射膜４１２、電極（Ａｕ／Ｚｎ）４１３および
（ＡｕＧｅ）４１４を形成して、埋め込み型のＡＰＤを
完成する（同図（ｅ））。
【０００９】この埋め込み型構造のＡＰＤの場合、Ｃｄ
拡散領域４１１の周辺部下方の高濃度層が無くなるた
め、周辺部のブレークダウン電圧は高くなり、ガードリ
ング３１０を形成した図３の場合と同様な効果が得られ
る。
拡散領域４１１の周辺部下方の高濃度層が無くなるた
め、周辺部のブレークダウン電圧は高くなり、ガードリ
ング３１０を形成した図３の場合と同様な効果が得られ
る。
【００１０】
【発明が解決しようとする課題】ＡＰＤを高速動作させ
るためには、キャリア増倍層にはできるだけ高電界を、
また光吸収層には低電界をかけることが必要である。そ
のためにはｎ+ ＩｎＰ層の濃度を高くし、この層中での
電界降下量をできるだけ大きくしなければならない。各
層の濃度および厚さを最適化した場合、例えばＧＢ積１
００ＧＨｚを得ようとすると、厚さ数百Åのｎ+ ＩｎＰ
で６×１０5 Ｖ／ｃｍ以上の電界降下量が必要である
（図５を参照）。
るためには、キャリア増倍層にはできるだけ高電界を、
また光吸収層には低電界をかけることが必要である。そ
のためにはｎ+ ＩｎＰ層の濃度を高くし、この層中での
電界降下量をできるだけ大きくしなければならない。各
層の濃度および厚さを最適化した場合、例えばＧＢ積１
００ＧＨｚを得ようとすると、厚さ数百Åのｎ+ ＩｎＰ
で６×１０5 Ｖ／ｃｍ以上の電界降下量が必要である
（図５を参照）。
【００１１】図５は、ｎ+ −ＩｎＰ層での電界降下量パ
ラメータとしたときのＧＢ積と受光部のブレークダウン
電圧（ＶB ) およびガードリング部のブレークダウン電
圧（ＶBG) とを計算により求めた結果を示す。例えば、
電界降下量を５×１０5 Ｖ／ｃｍとした場合、受光部の
ブレークダウンは３３Ｖ（図中Ａ）である。この時、ガ
ードリング部の電界降下量を７．５×１０4 Ｖ／ｃｍ低
くして４．２５×１０ 5 Ｖ／ｃｍとすれば、ガードリン
グ部のブレークダウン電圧は受光部より１０Ｖ高い４３
Ｖとなり（図中Ａ’）、充分なガードリング効果が得ら
れる。同様に、受光部、ガードリング部の電界降下量を
それぞれ６×１０5 Ｖ／ｃｍ、５．２５×１０5 Ｖ／ｃ
ｍとすると、ブレークダウン電圧はそれぞれ２６Ｖ（図
中Ｂ）、２８Ｖ（図中Ｂ’）となって電位差は２Ｖと小
さくなり、更に受光部の電界降下量を６．２×１０5 Ｖ
／ｃｍとすると受光部とガードリング部のブレークダウ
ン電圧間に電位差はなくなり、ガードリング効果は得ら
れないことがわかる。
ラメータとしたときのＧＢ積と受光部のブレークダウン
電圧（ＶB ) およびガードリング部のブレークダウン電
圧（ＶBG) とを計算により求めた結果を示す。例えば、
電界降下量を５×１０5 Ｖ／ｃｍとした場合、受光部の
ブレークダウンは３３Ｖ（図中Ａ）である。この時、ガ
ードリング部の電界降下量を７．５×１０4 Ｖ／ｃｍ低
くして４．２５×１０ 5 Ｖ／ｃｍとすれば、ガードリン
グ部のブレークダウン電圧は受光部より１０Ｖ高い４３
Ｖとなり（図中Ａ’）、充分なガードリング効果が得ら
れる。同様に、受光部、ガードリング部の電界降下量を
それぞれ６×１０5 Ｖ／ｃｍ、５．２５×１０5 Ｖ／ｃ
ｍとすると、ブレークダウン電圧はそれぞれ２６Ｖ（図
中Ｂ）、２８Ｖ（図中Ｂ’）となって電位差は２Ｖと小
さくなり、更に受光部の電界降下量を６．２×１０5 Ｖ
／ｃｍとすると受光部とガードリング部のブレークダウ
ン電圧間に電位差はなくなり、ガードリング効果は得ら
れないことがわかる。
【００１２】このように、ｎ+ −ＩｎＰ層を高濃度にし
た場合、ガードリングの形成が困難になる。すなわち図
３の場合は、ｐ型不純物のＢｅでｎ+ 層の濃度を下げて
ガードリング効果を得る構造となっており、注入後アニ
ールによる拡散でＢｅを内部まで押し込んでいるため、
ｎ+ 層付近のＢｅ濃度は低くなってしまう。そのためｎ
+ 層濃度を高くするとＢｅによるｎ+ 層濃度の低減は期
待できず、良好なガードリングは得られない。ｎ+ 層濃
度を大きく低減するために注入量を増しＢｅ濃度を高く
した場合、ｎ- ＩｎＰ層中のガードリング部がｐ+ とな
りガードリングの役割を果たさなくなってしまう。現状
では電界降下量６．２×１０5 Ｖ／ｃｍが、ガードリン
グ効果の得られる限界である。
た場合、ガードリングの形成が困難になる。すなわち図
３の場合は、ｐ型不純物のＢｅでｎ+ 層の濃度を下げて
ガードリング効果を得る構造となっており、注入後アニ
ールによる拡散でＢｅを内部まで押し込んでいるため、
ｎ+ 層付近のＢｅ濃度は低くなってしまう。そのためｎ
+ 層濃度を高くするとＢｅによるｎ+ 層濃度の低減は期
待できず、良好なガードリングは得られない。ｎ+ 層濃
度を大きく低減するために注入量を増しＢｅ濃度を高く
した場合、ｎ- ＩｎＰ層中のガードリング部がｐ+ とな
りガードリングの役割を果たさなくなってしまう。現状
では電界降下量６．２×１０5 Ｖ／ｃｍが、ガードリン
グ効果の得られる限界である。
【００１３】図４の例の場合は２回成長によるメサ埋め
込み型ＡＰＤであるが、この構造はＬＰＥ（Liquid Pha
se Epitaxy：液相エピタキシャル成長法）では実績があ
るが、ＭＯＶＰＥでは成功していない。メサ形状が円形
であるため種々の面方位が露出しており、成長界面で異
常成長が生じてしまう。そのため、素子に逆方向電圧を
加えていくと、空乏層が成長界面に達した時点で暗電流
が急激に増大してしまう（図６を参照）。
込み型ＡＰＤであるが、この構造はＬＰＥ（Liquid Pha
se Epitaxy：液相エピタキシャル成長法）では実績があ
るが、ＭＯＶＰＥでは成功していない。メサ形状が円形
であるため種々の面方位が露出しており、成長界面で異
常成長が生じてしまう。そのため、素子に逆方向電圧を
加えていくと、空乏層が成長界面に達した時点で暗電流
が急激に増大してしまう（図６を参照）。
【００１４】図６は、素子の暗電流−電圧特性の一例を
示すグラフである。図中（ａ）はメサ形状上に２回成長
を行ったもの、（ｂ）は平面上に２回成長を行ったもの
である。メサ形状上に２回目を成長した（ａ）では、空
乏層が成長界面に到達した約３０Ｖ付近より暗電流は急
激に増大しているのに対し、平面上に２回目を成長した
（ｂ）では、暗電流の界面での増大は観察されていな
い。このことより、メサ形状上への成長は、素子の低暗
電流化に不向きであることが分かる。
示すグラフである。図中（ａ）はメサ形状上に２回成長
を行ったもの、（ｂ）は平面上に２回成長を行ったもの
である。メサ形状上に２回目を成長した（ａ）では、空
乏層が成長界面に到達した約３０Ｖ付近より暗電流は急
激に増大しているのに対し、平面上に２回目を成長した
（ｂ）では、暗電流の界面での増大は観察されていな
い。このことより、メサ形状上への成長は、素子の低暗
電流化に不向きであることが分かる。
【００１５】このように、超高速ＡＰＤを作製しようと
した場合、ガードリングの形成が非常に困難であるとい
う問題があった。本発明は、超高速のＡＰＤでも良好な
ガードリングを形成することができる半導体受光素子の
製造方法を提供することを目的とする。
した場合、ガードリングの形成が非常に困難であるとい
う問題があった。本発明は、超高速のＡＰＤでも良好な
ガードリングを形成することができる半導体受光素子の
製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体受光素子の製造方法は、基板上
に、光吸収層、電界降下層、および窓層が下からこの順
に配置され、該窓層内に形成された受光部の周囲をガー
ドリングが取り囲んだ構造を有する半導体受光素子を製
造する方法において、半導体基板上に、バンドギャップ
の狭い一導電型低濃度の光吸収層用半導体層を形成する
工程、該光吸収層用半導体層上にこれよりもバンドギャ
ップが広く且つ一導電型低濃度のヘテロ緩和層用半導体
層を形成する工程、該ヘテロ緩和層用半導体層上に、こ
れよりもバンドギャップが広く且つ一導電型高濃度の電
界降下層用半導体層を形成する工程、該電界降下層用半
導体層の、該ガードリングに対応する位置に逆導電型の
不純物を導入する工程、および該逆導電型不純物の導入
後、該電界降下層用半導体層上に、これと同じバンドギ
ャップで且つ該低濃度である一導電型の窓層用半導体層
を形成する工程を含むことを特徴とする。
めに、本発明の半導体受光素子の製造方法は、基板上
に、光吸収層、電界降下層、および窓層が下からこの順
に配置され、該窓層内に形成された受光部の周囲をガー
ドリングが取り囲んだ構造を有する半導体受光素子を製
造する方法において、半導体基板上に、バンドギャップ
の狭い一導電型低濃度の光吸収層用半導体層を形成する
工程、該光吸収層用半導体層上にこれよりもバンドギャ
ップが広く且つ一導電型低濃度のヘテロ緩和層用半導体
層を形成する工程、該ヘテロ緩和層用半導体層上に、こ
れよりもバンドギャップが広く且つ一導電型高濃度の電
界降下層用半導体層を形成する工程、該電界降下層用半
導体層の、該ガードリングに対応する位置に逆導電型の
不純物を導入する工程、および該逆導電型不純物の導入
後、該電界降下層用半導体層上に、これと同じバンドギ
ャップで且つ該低濃度である一導電型の窓層用半導体層
を形成する工程を含むことを特徴とする。
【００１７】
【作用】本発明の半導体受光素子の製造方法によれば、
電界降下層に直接不純物を注入できるので、この部分の
不純物濃度を高くすることによって電界降下層の濃度を
大きく低減でき、従来の埋め込み型ＡＰＤと同様なガー
ドリング効果が得られる。
電界降下層に直接不純物を注入できるので、この部分の
不純物濃度を高くすることによって電界降下層の濃度を
大きく低減でき、従来の埋め込み型ＡＰＤと同様なガー
ドリング効果が得られる。
【００１８】更に、２回目の成長を平面のウェハ上に行
うことができるので、成長界面の暗電流の増加を防止す
ることができる。以下に、実施例によって本発明を更に
詳細に説明する。
うことができるので、成長界面の暗電流の増加を防止す
ることができる。以下に、実施例によって本発明を更に
詳細に説明する。
【００１９】
【実施例】〔実施例１〕図１を参照して、本発明に従っ
た半導体受光素子の製造方法の工程の一例を説明する。
同図（ａ）は、基板上にＡＰＤを形成するための各種の
半導体層が積層形成された状態を示すもので、面方位
（１００）のｎ+ ＩｎＰ基板１０１上に、ｎ+ ＩｎＰバ
ッファ層１０２、ｎ- ＩｎＧａＡｓ光吸収層１０３、ｎ
- ＩｎＧａＡｓＰヘテロ緩和層１０４、ｎ+ ＩｎＰ電界
降下層１０５、ＩｎＧａＡｓキャップ層１０６をこの順
にエピタキシャル成長したものである。通常、成長方法
としては、各層の厚さおよび濃度の制御の高度化のた
め、また薄膜化のためＭＯＶＰＥのような気相成長法が
用いられる。
た半導体受光素子の製造方法の工程の一例を説明する。
同図（ａ）は、基板上にＡＰＤを形成するための各種の
半導体層が積層形成された状態を示すもので、面方位
（１００）のｎ+ ＩｎＰ基板１０１上に、ｎ+ ＩｎＰバ
ッファ層１０２、ｎ- ＩｎＧａＡｓ光吸収層１０３、ｎ
- ＩｎＧａＡｓＰヘテロ緩和層１０４、ｎ+ ＩｎＰ電界
降下層１０５、ＩｎＧａＡｓキャップ層１０６をこの順
にエピタキシャル成長したものである。通常、成長方法
としては、各層の厚さおよび濃度の制御の高度化のた
め、また薄膜化のためＭＯＶＰＥのような気相成長法が
用いられる。
【００２０】上記積層構造の上に、フォトレジスト１０
７を塗布し、必要なパターンを残す（同図（ｂ））。レ
ジスト・パターン１０７をマスクとし、イオン注入によ
りＢｅ等のｐ型不純物を注入する（領域１０８）（同図
（ｃ））。レジスト１０７を除去し、７００℃以上の温
度で熱処理する。この場合、Ｂｅを過度に拡散させず、
拡散後のＢｅ濃度ピークがｎ+ ＩｎＰ電界降下層１０５
中にくるようにするのが好ましい。（同図（ｄ））。
７を塗布し、必要なパターンを残す（同図（ｂ））。レ
ジスト・パターン１０７をマスクとし、イオン注入によ
りＢｅ等のｐ型不純物を注入する（領域１０８）（同図
（ｃ））。レジスト１０７を除去し、７００℃以上の温
度で熱処理する。この場合、Ｂｅを過度に拡散させず、
拡散後のＢｅ濃度ピークがｎ+ ＩｎＰ電界降下層１０５
中にくるようにするのが好ましい。（同図（ｄ））。
【００２１】ＩｎＧａＡｓキャップ層１０６を選択エッ
チングにより除去し、ＭＯＶＰＥによりｎ- ＩｎＰ窓層
１０９およびＩｎＧａＡｓキャップ層１１０を成長する
（同図（ｅ））。ＩｎＧａＡｓキャップ層１１０を選択
エッチングにより除去し、ＳｉＮ膜１１１をマスクとし
てｎ- ＩｎＰ窓層１０９にＣｄ等のｐ型不純物を選択拡
散しｐ+ 領域１１２を形成する。更に、無反射膜である
ＳｉＮ膜１１３と環状の電極（Ａｕ／Ｚｎ）１１４を形
成し、基板裏面にも電極（ＡｕＧｅ）１１５を形成し
て、ＡＰＤを完成する（同図（ｆ））。 〔実施例２〕実施例１と工程（ｅ）までは同様に行う。
チングにより除去し、ＭＯＶＰＥによりｎ- ＩｎＰ窓層
１０９およびＩｎＧａＡｓキャップ層１１０を成長する
（同図（ｅ））。ＩｎＧａＡｓキャップ層１１０を選択
エッチングにより除去し、ＳｉＮ膜１１１をマスクとし
てｎ- ＩｎＰ窓層１０９にＣｄ等のｐ型不純物を選択拡
散しｐ+ 領域１１２を形成する。更に、無反射膜である
ＳｉＮ膜１１３と環状の電極（Ａｕ／Ｚｎ）１１４を形
成し、基板裏面にも電極（ＡｕＧｅ）１１５を形成し
て、ＡＰＤを完成する（同図（ｆ））。 〔実施例２〕実施例１と工程（ｅ）までは同様に行う。
【００２２】この構造上に、フォトレジスト２０１でパ
ターンを形成し、このレジスト・パターン２０１をマス
クとして再度Ｂｅ等のｐ型不純物イオン注入を行い（領
域２０２）、その後レジスト２０１を除去し、熱処理を
行ってガードリング２０２を形成する（同図（ｆ））。
以下は実施例１と同様の手順により、ＩｎＧａＡｓキャ
ップ層１１０を除去し、ＳｉＮ膜２０３をマスクとして
ｎ-ＩｎＰ層１０３にＣｄを選択拡散してｐ+ 領域２０
４を形成する。更に、無反射膜であるＳｉＮ膜２０５と
環状の電極（Ａｕ／Ｚｎ）２０６を形成し、基板裏面に
も電極（ＡｕＧｅ）２０７を形成して、ＡＰＤを完成す
る（同図（ｇ））。
ターンを形成し、このレジスト・パターン２０１をマス
クとして再度Ｂｅ等のｐ型不純物イオン注入を行い（領
域２０２）、その後レジスト２０１を除去し、熱処理を
行ってガードリング２０２を形成する（同図（ｆ））。
以下は実施例１と同様の手順により、ＩｎＧａＡｓキャ
ップ層１１０を除去し、ＳｉＮ膜２０３をマスクとして
ｎ-ＩｎＰ層１０３にＣｄを選択拡散してｐ+ 領域２０
４を形成する。更に、無反射膜であるＳｉＮ膜２０５と
環状の電極（Ａｕ／Ｚｎ）２０６を形成し、基板裏面に
も電極（ＡｕＧｅ）２０７を形成して、ＡＰＤを完成す
る（同図（ｇ））。
【００２３】本実施例では、拡散領域２０４の周辺部の
濃度勾配を小さくできるので、ガードリング効果を更に
高めることができる。
濃度勾配を小さくできるので、ガードリング効果を更に
高めることができる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
超高速光通信用ＡＰＤのガードリングでも容易に形成す
ることが可能となり、ＡＰＤの性能を著しく向上させる
ことができる。
超高速光通信用ＡＰＤのガードリングでも容易に形成す
ることが可能となり、ＡＰＤの性能を著しく向上させる
ことができる。
【図１】本発明に従ってＡＰＤを製造する手順の一例を
示す断面図である。
示す断面図である。
【図２】本発明に従ってＡＰＤを製造する手順の他の例
を示す断面図である。
を示す断面図である。
【図３】従来のＡＰＤ製造工程の一つの典型例を示す断
面図である。
面図である。
【図４】従来のＡＰＤ製造工程の他の典型例を示す断面
図である。
図である。
【図５】ＧＢ積と、受光部およびガードリング部のブレ
ークダウン電圧とを、それぞれ電界降下量の関数として
示すグラフである。
ークダウン電圧とを、それぞれ電界降下量の関数として
示すグラフである。
【図６】暗電流と逆バイアス電圧との関係を示すグラフ
である。
である。
１０１…面方位（１００）のｎ+ ＩｎＰ基板 １０２…ｎ+ ＩｎＰバッファ層 １０３…ｎ- ＩｎＧａＡｓ光吸収層 １０４…ｎ- ＩｎＧａＡｓＰヘテロ緩和層 １０５…ｎ+ ＩｎＰ電界降下層 １０６…ＩｎＧａＡｓキャップ層 １０７…フォトレジスト（レジスト・パターン） １０８…イオン注入によりＢｅ等のｐ型不純物を注入し
た領域 １０９…ｎ- ＩｎＰ窓層 １１０…ＩｎＧａＡｓキャップ層 １１１…ＳｉＮ膜 １１２…Ｃｄ等のｐ型不純物を選択拡散して形成したｐ
+ 領域 １１３…ＳｉＮ無反射膜 １１４…環状電極（Ａｕ／Ｚｎ） １１５…基板裏面電極（ＡｕＧｅ） ２０１…フォトレジスト（レジスト・パターン） ２０２…再度Ｂｅ等のｐ型不純物イオン注入を行った領
域（ガードリング） ２０３…ＳｉＮ膜（マスク） ２０４…Ｃｄ等のｐ型不純物を選択拡散して形成したｐ
+ 領域 ２０５…ＳｉＮ無反射膜 ２０６…環状電極（Ａｕ／Ｚｎ） ２０７…基板裏面電極（ＡｕＧｅ） ３０１…面方位（１００）のｎ+ ＩｎＰ基板 ３０２…ｎ+ ＩｎＰバッファ層 ３０３…ｎ- ＩｎＧａＡｓ光吸収層 ３０４…ｎ- ＩｎＧａＡｓＰヘテロ緩和層 ３０５…ｎ+ ＩｎＰ電界降下層 ３０６…ｎ- ＩｎＰ窓層 ３０７…ＩｎＧａＡｓキャップ層 ３０８…フォトレジスト（レジスト・パターン） ３０９…イオン注入によりＢｅ等のｐ型不純物を注入し
た領域 ３１０…ガードリング ３１１…ＳｉＮ膜（マスク） ３１２…Ｃｄ等のｐ型不純物を選択拡散して形成したｐ
+ 領域 ３１３…ｐｎ接合部 ３１４…キャリア増倍層 ３１５…ＳｉＮ無反射膜 ３１６…環状電極（Ａｕ／Ｚｎ） ３１７…基板裏面電極（ＡｕＧｅ） ４０１…面方位（１００）のｎ+ ＩｎＰ基板 ４０２…ｎ+ ＩｎＰバッファ層 ４０３…ｎ- ＩｎＧａＡｓ光吸収層 ４０４…ｎ- ＩｎＧａＡｓＰヘテロ緩和層 ４０５…ｎ+ ＩｎＰ電界降下層 ４０６…ＩｎＧａＡｓキャップ層 ４０７…フォトレジスト（レジスト・パターン） ４０８…ｎ- ＩｎＰ窓層 ４０９…ＩｎＧａＡｓキャップ層 ４１０…ＳｉＮ膜（マスク） ４１１…Ｃｄ等のｐ型不純物を拡散した領域 ４１２…ＳｉＮ無反射膜 ４１３…環状電極（Ａｕ／Ｚｎ） ４１４…基板裏面電極（ＡｕＧｅ）
た領域 １０９…ｎ- ＩｎＰ窓層 １１０…ＩｎＧａＡｓキャップ層 １１１…ＳｉＮ膜 １１２…Ｃｄ等のｐ型不純物を選択拡散して形成したｐ
+ 領域 １１３…ＳｉＮ無反射膜 １１４…環状電極（Ａｕ／Ｚｎ） １１５…基板裏面電極（ＡｕＧｅ） ２０１…フォトレジスト（レジスト・パターン） ２０２…再度Ｂｅ等のｐ型不純物イオン注入を行った領
域（ガードリング） ２０３…ＳｉＮ膜（マスク） ２０４…Ｃｄ等のｐ型不純物を選択拡散して形成したｐ
+ 領域 ２０５…ＳｉＮ無反射膜 ２０６…環状電極（Ａｕ／Ｚｎ） ２０７…基板裏面電極（ＡｕＧｅ） ３０１…面方位（１００）のｎ+ ＩｎＰ基板 ３０２…ｎ+ ＩｎＰバッファ層 ３０３…ｎ- ＩｎＧａＡｓ光吸収層 ３０４…ｎ- ＩｎＧａＡｓＰヘテロ緩和層 ３０５…ｎ+ ＩｎＰ電界降下層 ３０６…ｎ- ＩｎＰ窓層 ３０７…ＩｎＧａＡｓキャップ層 ３０８…フォトレジスト（レジスト・パターン） ３０９…イオン注入によりＢｅ等のｐ型不純物を注入し
た領域 ３１０…ガードリング ３１１…ＳｉＮ膜（マスク） ３１２…Ｃｄ等のｐ型不純物を選択拡散して形成したｐ
+ 領域 ３１３…ｐｎ接合部 ３１４…キャリア増倍層 ３１５…ＳｉＮ無反射膜 ３１６…環状電極（Ａｕ／Ｚｎ） ３１７…基板裏面電極（ＡｕＧｅ） ４０１…面方位（１００）のｎ+ ＩｎＰ基板 ４０２…ｎ+ ＩｎＰバッファ層 ４０３…ｎ- ＩｎＧａＡｓ光吸収層 ４０４…ｎ- ＩｎＧａＡｓＰヘテロ緩和層 ４０５…ｎ+ ＩｎＰ電界降下層 ４０６…ＩｎＧａＡｓキャップ層 ４０７…フォトレジスト（レジスト・パターン） ４０８…ｎ- ＩｎＰ窓層 ４０９…ＩｎＧａＡｓキャップ層 ４１０…ＳｉＮ膜（マスク） ４１１…Ｃｄ等のｐ型不純物を拡散した領域 ４１２…ＳｉＮ無反射膜 ４１３…環状電極（Ａｕ／Ｚｎ） ４１４…基板裏面電極（ＡｕＧｅ）
フロントページの続き (56)参考文献 特開 平２−202071（ＪＰ，Ａ) 特開 平１−292870（ＪＰ，Ａ) 特開 平３−126268（ＪＰ，Ａ) 特開 昭58−108778（ＪＰ，Ａ) 特開 平３−108775（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/119
Claims (2)
- 【請求項１】 基板上に、光吸収層、電界降下層、およ
び窓層が下からこの順に配置され、該窓層内に形成され
た受光部の周囲をガードリングが取り囲んだ構造を有す
る半導体受光素子を製造する方法において、 半導体基板上に、バンドギャップの狭い一導電型低濃度
の光吸収層用半導体層を形成する工程、 該光吸収層用半導体層上にこれよりもバンドギャップが
広く且つ一導電型低濃度のヘテロ緩和層用半導体層を形
成する工程、 該ヘテロ緩和層用半導体層上に、これよりもバンドギャ
ップが広く且つ一導電型高濃度の電界降下層用半導体層
を形成する工程、 該電界降下層用半導体層の、該ガードリングに対応する
位置に逆導電型の不純物を導入する工程、および該逆導
電型不純物の導入後、該電界降下層用半導体層上に、こ
れと同じバンドギャップで且つ該低濃度である一導電型
の窓層用半導体層を形成する工程を含むことを特徴とす
る半導体受光素子の製造方法。 - 【請求項２】 前記窓層用半導体層の、該ガードリング
に対応する位置に、前記逆導電型の不純物を導入する工
程を更に含むことを特徴とする請求項１記載の半導体受
光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03205827A JP3074574B2 (ja) | 1991-08-16 | 1991-08-16 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03205827A JP3074574B2 (ja) | 1991-08-16 | 1991-08-16 | 半導体受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548143A JPH0548143A (ja) | 1993-02-26 |
| JP3074574B2 true JP3074574B2 (ja) | 2000-08-07 |
Family
ID=16513370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03205827A Expired - Fee Related JP3074574B2 (ja) | 1991-08-16 | 1991-08-16 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074574B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2732694C1 (ru) * | 2019-03-12 | 2020-09-21 | Общество С Ограниченной Ответственностью "Детектор Фотонный Аналоговый" (Ооо "Дефан") | Лавинный фотодетектор (варианты) и способ его изготовления (варианты) |
| CN114093981B (zh) * | 2021-10-15 | 2025-03-28 | 北京英孚瑞半导体科技有限公司 | 一种基于二次外延的InAlAs雪崩光电探测器的制备方法 |
-
1991
- 1991-08-16 JP JP03205827A patent/JP3074574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548143A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0053513B1 (en) | Avalanche photodiodes | |
| US5144381A (en) | Semiconductor light detector utilizing an avalanche effect and having an improved guard ring structure | |
| US5157473A (en) | Avalanche photodiode having guard ring | |
| EP0216572B1 (en) | Semiconductor photo-detector having a two-stepped impurity profile | |
| US4651187A (en) | Avalanche photodiode | |
| US4442444A (en) | Avalanche photodiodes | |
| US5866936A (en) | Mesa-structure avalanche photodiode having a buried epitaxial junction | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| US5001335A (en) | Semiconductor photodetector device and method of manufacturing the same | |
| KR980012624A (ko) | 반도체소자 및 반도체소자의 제조방법 | |
| KR100303471B1 (ko) | 애벌란치형 광검출기 및 제작 방법 | |
| KR100509355B1 (ko) | 포토 다이오드의 구조 및 제조 방법 | |
| EP0001139A1 (en) | Radiation-sensitive avalanche diode and method of manufacturing same | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| Shirai et al. | A planar InP/InGaAsP heterostructure avalanche photodiode | |
| KR0175440B1 (ko) | 초고속 애벌랜치 포토다이오드 및 제조방법 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| JP3055030B2 (ja) | アバランシェ・フォトダイオードの製造方法 | |
| JPS6244433B2 (ja) | ||
| KR0164094B1 (ko) | 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법 | |
| JPH02253666A (ja) | 半導体受光素子 | |
| JPS61144076A (ja) | 半導体受光素子 | |
| JP2722699B2 (ja) | ｐｉｎフォトダイオード | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |