JPH0621503A - 半導体光検出装置とその製造方法 - Google Patents
半導体光検出装置とその製造方法Info
- Publication number
- JPH0621503A JPH0621503A JP4178067A JP17806792A JPH0621503A JP H0621503 A JPH0621503 A JP H0621503A JP 4178067 A JP4178067 A JP 4178067A JP 17806792 A JP17806792 A JP 17806792A JP H0621503 A JPH0621503 A JP H0621503A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- light receiving
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 半導体光検出装置のエッジブレイクダウンの
防止、ブレイクダウン特性の均一化、サージ特性の向
上、並びに製作工程の簡略化、大面積結晶の使用可能
化。 【構成】 ｎ+ 形ＩｎＰ基板１１上にＩｎＧａＡｓ１２
と、ＩｎＰ１３と、ＩｎＧａＡｓＰ１４の積層構造を形
成し、ダイオード形成部分に選択的にＢｅのイオン注入
を行い、更に受光部分に選択的にＰまたはＦのイオン注
入を行い、受光部分以外のＩｎＧａＡｓＰ１４を除去
し、注入イオンの熱処理を行うことにより受光部１７Ａ
を形成し、受光部１７Ａ以外で且つイオン注入の境界部
以外のＩｎＰ１３を除去してガードリング部１６Ａを形
成し、ついでオーミック電極２１，２２を形成する。
防止、ブレイクダウン特性の均一化、サージ特性の向
上、並びに製作工程の簡略化、大面積結晶の使用可能
化。 【構成】 ｎ+ 形ＩｎＰ基板１１上にＩｎＧａＡｓ１２
と、ＩｎＰ１３と、ＩｎＧａＡｓＰ１４の積層構造を形
成し、ダイオード形成部分に選択的にＢｅのイオン注入
を行い、更に受光部分に選択的にＰまたはＦのイオン注
入を行い、受光部分以外のＩｎＧａＡｓＰ１４を除去
し、注入イオンの熱処理を行うことにより受光部１７Ａ
を形成し、受光部１７Ａ以外で且つイオン注入の境界部
以外のＩｎＰ１３を除去してガードリング部１６Ａを形
成し、ついでオーミック電極２１，２２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体光検出装置とその
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】現在、１．１〜１．６μｍ波長帯の受光
素子として、ＩｎＰ基板と格子整合するＩｎＧａＡｓ，
ＩｎＧａＡｓＰ等のIII −Ｖ族化合物半導体結晶が用い
られて、製作されている。
素子として、ＩｎＰ基板と格子整合するＩｎＧａＡｓ，
ＩｎＧａＡｓＰ等のIII −Ｖ族化合物半導体結晶が用い
られて、製作されている。
【０００３】即ち、例えば、ｎ+ 形ＩｎＰ基板上に格子
整合したＩｎＧａＡｓあるいはＩｎＧａＡｓＰ層をエピ
タキシャル成長した結晶を用いた受光素子がある。これ
らの受光素子としては、ＺｎあるいはＣｄ等のｐ形不純
物を熱拡散し、ｐｎ接合後、メサエッチングによりダイ
オードを製作するもの、あるいは、ＳｉＯ2 又はＳｉＮ
等の絶縁膜をマスクとして、ｐ形不純物の選択拡散によ
りｐｎ接合を形成して、プレーナ形ダイオードとするも
の、更には、エピタキシャル成長中にｐ形不純物をドー
プしてｐｎ接合を形成するものが一般的に知られてい
る。
整合したＩｎＧａＡｓあるいはＩｎＧａＡｓＰ層をエピ
タキシャル成長した結晶を用いた受光素子がある。これ
らの受光素子としては、ＺｎあるいはＣｄ等のｐ形不純
物を熱拡散し、ｐｎ接合後、メサエッチングによりダイ
オードを製作するもの、あるいは、ＳｉＯ2 又はＳｉＮ
等の絶縁膜をマスクとして、ｐ形不純物の選択拡散によ
りｐｎ接合を形成して、プレーナ形ダイオードとするも
の、更には、エピタキシャル成長中にｐ形不純物をドー
プしてｐｎ接合を形成するものが一般的に知られてい
る。
【０００４】しかし、逆バイアス動作下で使用するフォ
トダイオード、あるいはアバランシェ・フォトダイオー
ドといった受光素子においては、単にｐｎ接合を形成し
たのみでは、接合端部に電界集中が起り、いわゆるエッ
ジ・ブレイクダウンが生じるため、素子性能に悪影響を
与える。更に、サージ電圧が受光素子に加わった場合に
は、エッジ部分での素子の劣化が生じる。
トダイオード、あるいはアバランシェ・フォトダイオー
ドといった受光素子においては、単にｐｎ接合を形成し
たのみでは、接合端部に電界集中が起り、いわゆるエッ
ジ・ブレイクダウンが生じるため、素子性能に悪影響を
与える。更に、サージ電圧が受光素子に加わった場合に
は、エッジ部分での素子の劣化が生じる。
【０００５】このため、上記受光素子では、受光部での
電界集中を防ぐ目的で、何らかのガードリングを形成す
る必要がある。ガードリングの効果については、例えば
文献「米津、光通信素子工学、工学図書株式会社」に記
されている。
電界集中を防ぐ目的で、何らかのガードリングを形成す
る必要がある。ガードリングの効果については、例えば
文献「米津、光通信素子工学、工学図書株式会社」に記
されている。
【０００６】一般的なガードリングの形成方法として
は、第１にＺｎ，Ｃｄ等を４３０度程度の低温雰囲気に
より、閉管中でｐ形不純物としてＩｎＰ，ＩｎＧａＡｓ
あるいはＩｎＧａＡｓＰに熱拡散し、比較的濃度勾配の
緩やかなｐ形不純物濃度プロファイルを得る方法、ある
いは、第２にイオン注入技術を用いてＢｅ（ベリリウ
ム）を注入し熱処理することにより、低濃度のｐ形不純
物層を形成する方法がある。
は、第１にＺｎ，Ｃｄ等を４３０度程度の低温雰囲気に
より、閉管中でｐ形不純物としてＩｎＰ，ＩｎＧａＡｓ
あるいはＩｎＧａＡｓＰに熱拡散し、比較的濃度勾配の
緩やかなｐ形不純物濃度プロファイルを得る方法、ある
いは、第２にイオン注入技術を用いてＢｅ（ベリリウ
ム）を注入し熱処理することにより、低濃度のｐ形不純
物層を形成する方法がある。
【０００７】
【発明が解決しようとする課題】しかし、これら上述し
た方法によって受光素子を作成する場合は、受光部とガ
ードリング部を別々に形成することになり、製作に長時
間を要するという問題があった。更に、ここで用いるII
I −Ｖ族化合物半導体結晶への熱拡散は、温度によって
結晶からのＶ族元素の解離が起るため、石英アンプル等
での閉管法により熱拡散をしなければならず、大面積の
結晶を用いることが困難であり、製作した受光素子の特
性の均一性及び製作歩留りに問題があった。
た方法によって受光素子を作成する場合は、受光部とガ
ードリング部を別々に形成することになり、製作に長時
間を要するという問題があった。更に、ここで用いるII
I −Ｖ族化合物半導体結晶への熱拡散は、温度によって
結晶からのＶ族元素の解離が起るため、石英アンプル等
での閉管法により熱拡散をしなければならず、大面積の
結晶を用いることが困難であり、製作した受光素子の特
性の均一性及び製作歩留りに問題があった。
【０００８】本発明は上述した従来技術の問題点を根本
的に排除する半導体光検出装置とその製造方法の提供を
目的とするものである。
的に排除する半導体光検出装置とその製造方法の提供を
目的とするものである。
【０００９】
【課題を解決するための手段】本発明の半導体光検出装
置は、半導体基板上に構成されたｐｉｎ構造を有する半
導体光検出装置において、（１）第１の半導体層からな
る光吸収層、第１の半導体層よりも大きなバンドギャッ
プエネルギーを有する第２の半導体層及び第１の半導体
層と第２の半導体層の間のバンドギャップエネルギーを
有する第３の半導体層が順次積層された積層構造を有
し、且つ、第１の半導体層内に設けられたｐｎ接合とで
構成される受光部と、（２）前記受光部の周囲に接続し
て設けられたｐｎ接合を有し、このｐｎ接合の表面露出
部のみに第２の半導体層を有するガードリング部と、
（３）前記受光部の一部分で且つ周囲の第３の半導体層
上と、前記ガードリング部の第１及び第２の半導体層上
に形成されたオーミック電極がそれぞれ設けられている
ことを特徴とするものである。
置は、半導体基板上に構成されたｐｉｎ構造を有する半
導体光検出装置において、（１）第１の半導体層からな
る光吸収層、第１の半導体層よりも大きなバンドギャッ
プエネルギーを有する第２の半導体層及び第１の半導体
層と第２の半導体層の間のバンドギャップエネルギーを
有する第３の半導体層が順次積層された積層構造を有
し、且つ、第１の半導体層内に設けられたｐｎ接合とで
構成される受光部と、（２）前記受光部の周囲に接続し
て設けられたｐｎ接合を有し、このｐｎ接合の表面露出
部のみに第２の半導体層を有するガードリング部と、
（３）前記受光部の一部分で且つ周囲の第３の半導体層
上と、前記ガードリング部の第１及び第２の半導体層上
に形成されたオーミック電極がそれぞれ設けられている
ことを特徴とするものである。
【００１０】また、本発明の半導体光検出装置の製造方
法は、（１）半導体基板上に、光吸収層となる第１の半
導体層、第１の半導体層よりも大きなバンドギャップエ
ネルギーを有する第２の半導体層及び第１の半導体層と
第２の半導体層の間のバンドギャップエネルギーを有す
る第３の半導体層からなる積層構造を形成する工程と、
（２）ダイオード形成部分に選択的にベリリウムのイオ
ン注入を行う工程と、（３）受光部に選択的に燐あるい
はフッ素のイオン注入を行う工程と、（４）受光部以外
の第３の半導体層を除去する工程と、（５）注入イオン
の熱処理を行う工程と、（６）受光部以外で且つイオン
注入の境界部以外の第２の半導体層を除去する工程と、
（７）受光部の周囲にｐ型オーミック電極を、半導体基
板の裏面にｎ型オーミック電極を形成する工程を含むこ
とを特徴とするものである。
法は、（１）半導体基板上に、光吸収層となる第１の半
導体層、第１の半導体層よりも大きなバンドギャップエ
ネルギーを有する第２の半導体層及び第１の半導体層と
第２の半導体層の間のバンドギャップエネルギーを有す
る第３の半導体層からなる積層構造を形成する工程と、
（２）ダイオード形成部分に選択的にベリリウムのイオ
ン注入を行う工程と、（３）受光部に選択的に燐あるい
はフッ素のイオン注入を行う工程と、（４）受光部以外
の第３の半導体層を除去する工程と、（５）注入イオン
の熱処理を行う工程と、（６）受光部以外で且つイオン
注入の境界部以外の第２の半導体層を除去する工程と、
（７）受光部の周囲にｐ型オーミック電極を、半導体基
板の裏面にｎ型オーミック電極を形成する工程を含むこ
とを特徴とするものである。
【００１１】
【作用】半導体光検出装置では、受光部の周囲にガード
リング部があり、これが受光部での電界集中を防いで、
エッジブレイクダウンを防止し、ブレイクダウン特性を
均一化し、サージ特性を良好にする。
リング部があり、これが受光部での電界集中を防いで、
エッジブレイクダウンを防止し、ブレイクダウン特性を
均一化し、サージ特性を良好にする。
【００１２】半導体光検出装置の製造方法では、イオン
注入法を用いてベリリウムイオンと燐またはフッ素イオ
ンの選択的な共注入と、半導体層の選択加工と、１回の
短時間熱処理により、ガードリング部と受光部を同時に
形成する。これによって、製作時間が短縮し、また大面
積結晶による受光素子の製作が可能になる。更に、受光
部のｐｎ接合が急峻な濃度勾配を持ち、ガードリング部
のｐｎ接合が受光部のｐｎ接合に比べて深い位置で且つ
なだらかな濃度勾配を持つことができる。
注入法を用いてベリリウムイオンと燐またはフッ素イオ
ンの選択的な共注入と、半導体層の選択加工と、１回の
短時間熱処理により、ガードリング部と受光部を同時に
形成する。これによって、製作時間が短縮し、また大面
積結晶による受光素子の製作が可能になる。更に、受光
部のｐｎ接合が急峻な濃度勾配を持ち、ガードリング部
のｐｎ接合が受光部のｐｎ接合に比べて深い位置で且つ
なだらかな濃度勾配を持つことができる。
【００１３】
【実施例】以下、実施例を示す図面を参照して本発明を
詳細に説明する。まず最初に、図１〜図３により、本発
明の効果を生ずる状況を説明する。
詳細に説明する。まず最初に、図１〜図３により、本発
明の効果を生ずる状況を説明する。
【００１４】図１には、便宜上ガードリング部と受光部
の製造工程を分けて示してあり、（Ａ）はダイオードの
ガードリング部の製造工程を示し、（Ｂ）は同ダイオー
ドの受光部の製造工程を示す。
の製造工程を分けて示してあり、（Ａ）はダイオードの
ガードリング部の製造工程を示し、（Ｂ）は同ダイオー
ドの受光部の製造工程を示す。
【００１５】図１（Ａ）において、 （１）まず、ｎ+ 形Ｉｎｐ基板１１上に、ＩｎＧａＡｓ
（インジウム、ガリウム、アセナイト：第１の半導体
層）１２、ＩｎＰ（インジウム、燐：第２の半導体層）
１３、ＩｎＧａＡｓＰ（インジウム、ガリウム、アセナ
イト、燐：第３の半導体層）１４を順次成長させて積層
構造の試料とし、この試料にイオン注入法によってＩｎ
ＧａＡｓＰ１４表面よりＩｎＧａＡｓ１２までＢｅ（ベ
リリウム）を注入して試料１とする。ここでのＢｅのイ
オン注入は加速電圧３０〜５０KeV 、ドーズ量３〜５×
１０13cm-2等の条件で行った。 （２）次に、試料１のＩｎＧａＡｓＰ１４，ＩｎＰ１３
を順次、選択エッチングにより除去し試料２とする。更
に、この試料２にＳｉＮ（窒化シリコン）膜２０をプラ
ズマＣＶＤ法により付着して形成する。ここでのＳｉＮ
膜２０はＢｅの活性化アニール時での半導体表面の保護
膜である。また、Ｂｅの活性化アニール時にＳｉＮ膜２
０を用いない場合もあり、この場合にはＢｅ注入した試
料面に、ＩｎＰ基板を重ね合わせてアニールすることに
より半導体表面を保護した。 （３）そして、試料２にＢｅの活性化アニールを行い、
ｐ形不純物層（Ｂｅの注入層）１６を形成し試料３とす
る。ここでの活性化アニールは、窒素雰囲気中で赤外線
ランプによる６５０度、１５秒の短時間アニール条件を
採用している。 （４）次いで、試料３を保護しているＳｉＮ膜を除去し
て試料４とし、ガードリング層としてのｐ層形成を完成
する。
（インジウム、ガリウム、アセナイト：第１の半導体
層）１２、ＩｎＰ（インジウム、燐：第２の半導体層）
１３、ＩｎＧａＡｓＰ（インジウム、ガリウム、アセナ
イト、燐：第３の半導体層）１４を順次成長させて積層
構造の試料とし、この試料にイオン注入法によってＩｎ
ＧａＡｓＰ１４表面よりＩｎＧａＡｓ１２までＢｅ（ベ
リリウム）を注入して試料１とする。ここでのＢｅのイ
オン注入は加速電圧３０〜５０KeV 、ドーズ量３〜５×
１０13cm-2等の条件で行った。 （２）次に、試料１のＩｎＧａＡｓＰ１４，ＩｎＰ１３
を順次、選択エッチングにより除去し試料２とする。更
に、この試料２にＳｉＮ（窒化シリコン）膜２０をプラ
ズマＣＶＤ法により付着して形成する。ここでのＳｉＮ
膜２０はＢｅの活性化アニール時での半導体表面の保護
膜である。また、Ｂｅの活性化アニール時にＳｉＮ膜２
０を用いない場合もあり、この場合にはＢｅ注入した試
料面に、ＩｎＰ基板を重ね合わせてアニールすることに
より半導体表面を保護した。 （３）そして、試料２にＢｅの活性化アニールを行い、
ｐ形不純物層（Ｂｅの注入層）１６を形成し試料３とす
る。ここでの活性化アニールは、窒素雰囲気中で赤外線
ランプによる６５０度、１５秒の短時間アニール条件を
採用している。 （４）次いで、試料３を保護しているＳｉＮ膜を除去し
て試料４とし、ガードリング層としてのｐ層形成を完成
する。
【００１６】一方、図１（Ｂ）においては、 （１）まず、図１（Ａ）と同じ積層構造の試料に、イオ
ン注入法によって、ＩｎＧａＡｓＰ１４表面よりＩｎＧ
ａＡｓ１２までＢｅを注入し、更に、ＩｎＧａＡｓＰ１
４表面よりＢｅ注入深さと同程度の深さになる条件で、
燐（Ｐ）をイオン注入し、試料１とする。ここでのＢｅ
の注入条件は加速電圧３０〜５０KeV 、ドーズ量３〜５
×１０13cm-2等であり、Ｐの注入条件は加速電圧９０〜
１５０KeV、ドーズ量３〜５×１０13cm-2等である。な
お、ここでは注入元素としてＰを用いているが、フッ素
（Ｆ）を用いても同様の効果が得られる。 （２）次に、試料１のＩｎＧａＡｓＰ１４表面にプラズ
マＣＶＤ法によりＳｉＮ膜２０を形成し、試料２とす
る。ＳｉＮ膜２０は図１（Ａ）と同様、アニール時での
半導体表面の保護膜である。 （３）そして、試料２にＢｅの活性化アニールを行い、
ｐ形不純物層（ＢｅとＰの注入層）１７を形成し試料３
とする。ここでの活性化アニールは図１（Ａ）でのアニ
ール条件と同様に、赤外線ランプにより窒素雰囲気中に
おいて６５０度、１５秒の短時間アニールを行った。 （４）次いで、試料３のＳｉＮ膜を除去して試料４と
し、受光部のｐ層を形成する。
ン注入法によって、ＩｎＧａＡｓＰ１４表面よりＩｎＧ
ａＡｓ１２までＢｅを注入し、更に、ＩｎＧａＡｓＰ１
４表面よりＢｅ注入深さと同程度の深さになる条件で、
燐（Ｐ）をイオン注入し、試料１とする。ここでのＢｅ
の注入条件は加速電圧３０〜５０KeV 、ドーズ量３〜５
×１０13cm-2等であり、Ｐの注入条件は加速電圧９０〜
１５０KeV、ドーズ量３〜５×１０13cm-2等である。な
お、ここでは注入元素としてＰを用いているが、フッ素
（Ｆ）を用いても同様の効果が得られる。 （２）次に、試料１のＩｎＧａＡｓＰ１４表面にプラズ
マＣＶＤ法によりＳｉＮ膜２０を形成し、試料２とす
る。ＳｉＮ膜２０は図１（Ａ）と同様、アニール時での
半導体表面の保護膜である。 （３）そして、試料２にＢｅの活性化アニールを行い、
ｐ形不純物層（ＢｅとＰの注入層）１７を形成し試料３
とする。ここでの活性化アニールは図１（Ａ）でのアニ
ール条件と同様に、赤外線ランプにより窒素雰囲気中に
おいて６５０度、１５秒の短時間アニールを行った。 （４）次いで、試料３のＳｉＮ膜を除去して試料４と
し、受光部のｐ層を形成する。
【００１７】図２は、まず図２中（Ａ）で示す如くＩｎ
ＧａＡｓ中に、加速電圧２０KeV 、ドーズ量３×１０13
cm-2の条件でＢｅをイオン注入した場合での、注入後の
Ｂｅのプロファイルａ（実線）と、６５０度で１５秒間
アニール後のプロファイルｂ（破線）を示している。こ
こで、注入するＢｅの表面からの深さは、注入時での加
速電圧にほぼ比例し、これにより制御することができ
る。
ＧａＡｓ中に、加速電圧２０KeV 、ドーズ量３×１０13
cm-2の条件でＢｅをイオン注入した場合での、注入後の
Ｂｅのプロファイルａ（実線）と、６５０度で１５秒間
アニール後のプロファイルｂ（破線）を示している。こ
こで、注入するＢｅの表面からの深さは、注入時での加
速電圧にほぼ比例し、これにより制御することができ
る。
【００１８】更に図２は、図２中（Ｂ）で示す如くＩｎ
ＧａＡｓ中に、加速電圧２０KeV 、ドーズ量３×１０13
cm-2の条件でＢｅをイオン注入し、また、加速電圧６０
KeV、ドーズ量３×１０13cm-2でＰをイオン注入した場
合での、注入後のＢｅのプロファイルｃ（一点鎖線）
と、６５０度で１５秒間アニール後のプロファイルｄ
（二点鎖線）をも示している。
ＧａＡｓ中に、加速電圧２０KeV 、ドーズ量３×１０13
cm-2の条件でＢｅをイオン注入し、また、加速電圧６０
KeV、ドーズ量３×１０13cm-2でＰをイオン注入した場
合での、注入後のＢｅのプロファイルｃ（一点鎖線）
と、６５０度で１５秒間アニール後のプロファイルｄ
（二点鎖線）をも示している。
【００１９】図２中のアニール後の２つのプロファイル
ｂとｄを比較すると明かな通り、ＩｎＧａＡｓにＢｅの
みを注入しアニールした際のＢｅのプロファイルｂは、
１０ 15〜１０16cm-3台において濃度勾配が非常に緩やか
になっており、且つ、ＩｎＧａＡｓ中に深く入っている
（約１．０μｍ）。これに対し、ＢｅとＰを共に注入し
た際には、注入後のプロファイルｃがアニール後もほぼ
保たれてｄとなっており、１０15〜１０16cm-3台におけ
る濃度勾配はプロファイルｂに比較して急峻であり、且
つ、ＩｎＧａＡｓ中へのＢｅの拡散も浅い（約０．５μ
ｍ）。更に、図３に示すように、Ｂｅの注入深さは、注
入時のＢｅの加速電圧により制御できる。また、ドーズ
量を変化することにより、Ｂｅ濃度も容易に制御可能で
ある。
ｂとｄを比較すると明かな通り、ＩｎＧａＡｓにＢｅの
みを注入しアニールした際のＢｅのプロファイルｂは、
１０ 15〜１０16cm-3台において濃度勾配が非常に緩やか
になっており、且つ、ＩｎＧａＡｓ中に深く入っている
（約１．０μｍ）。これに対し、ＢｅとＰを共に注入し
た際には、注入後のプロファイルｃがアニール後もほぼ
保たれてｄとなっており、１０15〜１０16cm-3台におけ
る濃度勾配はプロファイルｂに比較して急峻であり、且
つ、ＩｎＧａＡｓ中へのＢｅの拡散も浅い（約０．５μ
ｍ）。更に、図３に示すように、Ｂｅの注入深さは、注
入時のＢｅの加速電圧により制御できる。また、ドーズ
量を変化することにより、Ｂｅ濃度も容易に制御可能で
ある。
【００２０】従って、図１（Ａ）にて説明したように、
Ｂｅを注入してアニール前にＢｅの高濃度ＩｎＧａＡｓ
Ｐ層を除去した後にアニールすれば、図２のプロファイ
ルａよりも更に低ドーズ量で注入したことと等価にな
り、ｐ形不純物濃度が低濃度で且つ勾配が緩やかなガー
ドリングに最適な傾斜接合を形成することができる。
Ｂｅを注入してアニール前にＢｅの高濃度ＩｎＧａＡｓ
Ｐ層を除去した後にアニールすれば、図２のプロファイ
ルａよりも更に低ドーズ量で注入したことと等価にな
り、ｐ形不純物濃度が低濃度で且つ勾配が緩やかなガー
ドリングに最適な傾斜接合を形成することができる。
【００２１】一方、図１（Ｂ）で形成したＢｅのプロフ
ァイルは図２のプロファイルｃと同様であり、ｐ形不純
物濃度が高濃度で且つ勾配が急峻な受光部に最適な接合
を形成することができる。
ァイルは図２のプロファイルｃと同様であり、ｐ形不純
物濃度が高濃度で且つ勾配が急峻な受光部に最適な接合
を形成することができる。
【００２２】以上のことから、図１（Ａ）の方法を半導
体光検出装置におけるガードリング部形成に適用し、図
１（Ｂ）の方法を半導体光検出装置の受光部形成に適用
することにより、エッジブレイクダウンを防止し、且
つ、均一なブレイクダウンを生ずる半導体光検出装置の
製作が可能である。
体光検出装置におけるガードリング部形成に適用し、図
１（Ｂ）の方法を半導体光検出装置の受光部形成に適用
することにより、エッジブレイクダウンを防止し、且
つ、均一なブレイクダウンを生ずる半導体光検出装置の
製作が可能である。
【００２３】図４に、本発明の一実施例の半導体光検出
装置の断面構造を示す。図４において、ｎ+ 形ＩｎＰ基
板１１上に、光吸収層をなすＩｎＧａＡｓ層（第１の半
導体）１２と、これよりもバンドギャップエネルギの大
きいＩｎＰ層（第２の半導体層）１３と、ＩｎＧａＡｓ
層とＩｎＰ層１３の間のバンドギャップエネルギをもつ
ＩｎＧａＡｓＰ層（第３の半導体層）１４との積層構造
が形成され、この積層構造にＢｅとＰの選択的なイオン
注入により、ｐｎ接合１５が設けられている。ここで、
符号１６Ａはガードリング部を示し、Ｂｅのみがイオン
注入されている。符号１７Ａは受光部であり、ＢｅとＰ
が注入されている。また、２０はＳｉＮ膜、２１はｐ形
オーミック電極、２２はｎ形オーミック電極である。
装置の断面構造を示す。図４において、ｎ+ 形ＩｎＰ基
板１１上に、光吸収層をなすＩｎＧａＡｓ層（第１の半
導体）１２と、これよりもバンドギャップエネルギの大
きいＩｎＰ層（第２の半導体層）１３と、ＩｎＧａＡｓ
層とＩｎＰ層１３の間のバンドギャップエネルギをもつ
ＩｎＧａＡｓＰ層（第３の半導体層）１４との積層構造
が形成され、この積層構造にＢｅとＰの選択的なイオン
注入により、ｐｎ接合１５が設けられている。ここで、
符号１６Ａはガードリング部を示し、Ｂｅのみがイオン
注入されている。符号１７Ａは受光部であり、ＢｅとＰ
が注入されている。また、２０はＳｉＮ膜、２１はｐ形
オーミック電極、２２はｎ形オーミック電極である。
【００２４】受光部１７ＡはＩｎＧａＡｓ層１２と、Ｉ
ｎＰ層１３と、ＩｎＧａＡｓＰ層１４からなるｐｉｎ積
層構造を有し、且つ、ＩｎＧａＡｓ層１２内に形成され
た濃度勾配が急峻なｐｎ接合１５で構成されている。
ｎＰ層１３と、ＩｎＧａＡｓＰ層１４からなるｐｉｎ積
層構造を有し、且つ、ＩｎＧａＡｓ層１２内に形成され
た濃度勾配が急峻なｐｎ接合１５で構成されている。
【００２５】ガードリング部１６Ａは受光部１７Ａの周
囲に接続して形成された深く、濃度勾配が緩いｐｎ接合
を有し、このｐｎ接合の表面露出部のみにＩｎＰ層１３
を有している。
囲に接続して形成された深く、濃度勾配が緩いｐｎ接合
を有し、このｐｎ接合の表面露出部のみにＩｎＰ層１３
を有している。
【００２６】ｐ形オーミック電極２１は受光部１７Ａの
一部分で且つ周囲のＩｎＧａＡｓＰ層１４上と、ガード
リング部１６ＡのＩｎＧａＡｓ層１２及びＩｎＰ層１３
上にかけて形成したオーミック電極である。ｎ形オーミ
ック電極２２はｎ+ 形ＩｎＰ基板１１裏面上に形成した
オーミック電極である。
一部分で且つ周囲のＩｎＧａＡｓＰ層１４上と、ガード
リング部１６ＡのＩｎＧａＡｓ層１２及びＩｎＰ層１３
上にかけて形成したオーミック電極である。ｎ形オーミ
ック電極２２はｎ+ 形ＩｎＰ基板１１裏面上に形成した
オーミック電極である。
【００２７】ここで、ＩｎＰ層１３は素子性能面から見
ると、ｐｎ接合１５の表面露出部での安定性に効果があ
り、また製作面から見ると、ＩｎＧａＡｓ層１２及びＩ
ｎＧａＡｓＰ層１４に対するエッチングの選択性の確保
に効果がある。
ると、ｐｎ接合１５の表面露出部での安定性に効果があ
り、また製作面から見ると、ＩｎＧａＡｓ層１２及びＩ
ｎＧａＡｓＰ層１４に対するエッチングの選択性の確保
に効果がある。
【００２８】図５に、本発明の一実施例にかかる半導体
光検出装置の製造工程例を示す。図示の順序（１）〜
（８）に従って、工程を説明する。 （１）（１００）面を有するｎ+ 形ＩｎＰ基板１１面上
に、ｎ−ＩｎＧａＡｓ層１２（例えばキャリア濃度５×
１０15cm-3、厚さ３μｍ）、ｎ−ＩｎＰ層１３（例えば
キャリア濃度５×１０15cm-3、厚さ０．１μｍ）及びｎ
−ＩｎＧａＡｓＰ層１４（例えばキャリア濃度５×１０
15cm-3、厚さ０．２μｍ）をこの順に成長させる。これ
らの結晶成長の手段としては、例えば、ＬＰＥ法（Liqu
id Phase Epitaxy: 液相成長法）、ＭＢＥ法（Molecula
r Beam Epitaxy: 分子線エピタキシ法）、ＭＯＣＶＤ
（Metalorganic Chemical Vapor Deposition: 金属有機
物法）等の成長方法を用いることができる。 （２）通常のホトリソグラフィ工程によりｐｎ接合（ダ
イオード）形成部に開口部を設けたレジストマスク１８
を用いて、選択的にＢｅのイオン注入を行う。１６がＢ
ｅの注入層である。 （３）レジストマスク１８を除去した後、受光部形成部
のみに開口部を有するレジストマスク１９を通常のホト
リソグラフィ工程により形成後、Ｐを選択的にイオン注
入する。１７がＢｅとＰの注入層である。 （４）次に、レジストマスク１９を除去した後、Ｐ注入
領域に対応した部分にレジストマスク２４を形成し、こ
のマスク２４をエッチングマスクとして、受光部以外の
ＩｎＧａＡｓＰ層１４を選択的に除去する。 （５）レジストマスク２４を除去した後、ウェハ全面に
ＳｉＮ膜２０をプラズマＣＶＤ法により形成して保護膜
とし、６５０度、１５秒間の短時間熱処理（活性化アニ
ール）を行う。これにより注入イオンを活性化してｐｎ
接合１５を形成する。受光部よりもガードリング部のｐ
ｎ接合の方が深く、また、濃度勾配が緩やかである。 （６）次に、ＩｎＰ層１３及びＩｎＧａＡｓＰ層１４上
のＳｉＮ膜２０を、ＩｎＰ層１３上の一部を除いて除去
し、受光部以外で且つイオン注入の境界部以外のＩｎＰ
層１３を除去する。 （７）次に、受光部の周囲にｐ形オーミック電極２１
を、また、ｎ+ 形ＩｎＰ基板１１の裏面にｎ形オーミッ
ク電極２２を形成する。 （８）なお、最後に、受光部上に例えばＳｉＮで反射防
止膜２３を形成する。
光検出装置の製造工程例を示す。図示の順序（１）〜
（８）に従って、工程を説明する。 （１）（１００）面を有するｎ+ 形ＩｎＰ基板１１面上
に、ｎ−ＩｎＧａＡｓ層１２（例えばキャリア濃度５×
１０15cm-3、厚さ３μｍ）、ｎ−ＩｎＰ層１３（例えば
キャリア濃度５×１０15cm-3、厚さ０．１μｍ）及びｎ
−ＩｎＧａＡｓＰ層１４（例えばキャリア濃度５×１０
15cm-3、厚さ０．２μｍ）をこの順に成長させる。これ
らの結晶成長の手段としては、例えば、ＬＰＥ法（Liqu
id Phase Epitaxy: 液相成長法）、ＭＢＥ法（Molecula
r Beam Epitaxy: 分子線エピタキシ法）、ＭＯＣＶＤ
（Metalorganic Chemical Vapor Deposition: 金属有機
物法）等の成長方法を用いることができる。 （２）通常のホトリソグラフィ工程によりｐｎ接合（ダ
イオード）形成部に開口部を設けたレジストマスク１８
を用いて、選択的にＢｅのイオン注入を行う。１６がＢ
ｅの注入層である。 （３）レジストマスク１８を除去した後、受光部形成部
のみに開口部を有するレジストマスク１９を通常のホト
リソグラフィ工程により形成後、Ｐを選択的にイオン注
入する。１７がＢｅとＰの注入層である。 （４）次に、レジストマスク１９を除去した後、Ｐ注入
領域に対応した部分にレジストマスク２４を形成し、こ
のマスク２４をエッチングマスクとして、受光部以外の
ＩｎＧａＡｓＰ層１４を選択的に除去する。 （５）レジストマスク２４を除去した後、ウェハ全面に
ＳｉＮ膜２０をプラズマＣＶＤ法により形成して保護膜
とし、６５０度、１５秒間の短時間熱処理（活性化アニ
ール）を行う。これにより注入イオンを活性化してｐｎ
接合１５を形成する。受光部よりもガードリング部のｐ
ｎ接合の方が深く、また、濃度勾配が緩やかである。 （６）次に、ＩｎＰ層１３及びＩｎＧａＡｓＰ層１４上
のＳｉＮ膜２０を、ＩｎＰ層１３上の一部を除いて除去
し、受光部以外で且つイオン注入の境界部以外のＩｎＰ
層１３を除去する。 （７）次に、受光部の周囲にｐ形オーミック電極２１
を、また、ｎ+ 形ＩｎＰ基板１１の裏面にｎ形オーミッ
ク電極２２を形成する。 （８）なお、最後に、受光部上に例えばＳｉＮで反射防
止膜２３を形成する。
【００２９】以上の実施例ではｎ+ 形ＩｎＰ基板１１を
用いた装置及び方法について詳述したが、その代りに半
絶縁性基板を用いても同様に本発明装置及び方法を構成
することができる。その際には、半絶縁性基板と第１の
半導体層１２との間にｎ形ＩｎＰ層を形成すれば良い。
用いた装置及び方法について詳述したが、その代りに半
絶縁性基板を用いても同様に本発明装置及び方法を構成
することができる。その際には、半絶縁性基板と第１の
半導体層１２との間にｎ形ＩｎＰ層を形成すれば良い。
【００３０】また、以上の実施例では、ＢｅイオンとＰ
イオンの共注入を行ったが、Ｐイオンの代りにＦイオン
をＢｅイオンと共注入しても良い。例えば図５の工程
（３）において、Ｐの代りにＦを用いる。
イオンの共注入を行ったが、Ｐイオンの代りにＦイオン
をＢｅイオンと共注入しても良い。例えば図５の工程
（３）において、Ｐの代りにＦを用いる。
【００３１】
【発明の効果】以上の説明から明らかなように、本発明
の方法によれば、ベリリウム（Ｂｅ）イオンと燐（Ｐ）
又はフッ素（Ｆ）イオンとの共注入工程と、半導体層の
選択加工工程と、一回の短時間熱処理工程を行うことに
より、半導体光検出装置のガードリング部と受光部とを
同時に形成することができるため、従来に比べ製作工程
を大幅に簡略化でき、また大面積結晶を使用できる。更
に、本発明の半導体光検出装置の性能面においては、エ
ッジブレイクダウンの防止、均一なブレイクダウン特
性、良好なサージ特性など、各種用途の半導体受光素子
における顕著な効果が得られる。
の方法によれば、ベリリウム（Ｂｅ）イオンと燐（Ｐ）
又はフッ素（Ｆ）イオンとの共注入工程と、半導体層の
選択加工工程と、一回の短時間熱処理工程を行うことに
より、半導体光検出装置のガードリング部と受光部とを
同時に形成することができるため、従来に比べ製作工程
を大幅に簡略化でき、また大面積結晶を使用できる。更
に、本発明の半導体光検出装置の性能面においては、エ
ッジブレイクダウンの防止、均一なブレイクダウン特
性、良好なサージ特性など、各種用途の半導体受光素子
における顕著な効果が得られる。
【図面の簡単な説明】
【図１】本発明の半導体光検出装置の製作に用いる、ガ
ードリング部と受光部のイオン注入法による製作工程
図。
ードリング部と受光部のイオン注入法による製作工程
図。
【図２】ＩｎＧａＡｓ中へＢｅをイオン注入した場合
（Ａ）の注入直後のＢｅのプロファイルａ、活性化アニ
ール後のＢｅのプロファイルｂ、及び、ＢｅとＰを共注
入した場合（Ｂ）の注入直後のＢｅのプロファイルｃ、
活性化アニール後のＢｅのプロファイルｄを示す図。
（Ａ）の注入直後のＢｅのプロファイルａ、活性化アニ
ール後のＢｅのプロファイルｂ、及び、ＢｅとＰを共注
入した場合（Ｂ）の注入直後のＢｅのプロファイルｃ、
活性化アニール後のＢｅのプロファイルｄを示す図。
【図３】ＩｎＧａＡｓ中へＢｅをイオン注入した場合の
Ｂｅの注入加速電圧依存性を示す図。
Ｂｅの注入加速電圧依存性を示す図。
【図４】本発明の一実施例の半導体光検出装置の構造を
示す断面図。
示す断面図。
【図５】本発明の一実施例の半導体光検出装置の製造方
法を示す製作工程図。
法を示す製作工程図。
１１ ｎ+ 形ＩｎＰ基板 １２ ＩｎＧａＡｓ光吸収層（第１の半導体層） １３ ＩｎＰ層（第２の半導体層） １４ ＩｎＧａＡｓＰ層（第３の半導体体層） １５ ｐｎ接合 １６ ｐ形不純物層（Ｂｅの注入層） １６Ａ ガードリング部 １７ ｐ形不純物層（ＢｅとＰの注入層） １７Ａ 受光部 １８，１９，２４ レジストマスク ２０ ＳｉＮ膜 ２１ ｐ形オーミック電極 ２２ ｎ形オーミック電極 ２３ 反射防止膜
フロントページの続き (72)発明者 湯田 正宏 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (2)
- 【請求項１】 半導体基板上に構成されたｐｉｎ構造を
有する半導体光検出装置において、 （１）第１の半導体層からなる光吸収層、第１の半導体
層よりも大きなバンドギャップエネルギーを有する第２
の半導体層及び第１の半導体層と第２の半導体層の間の
バンドギャップエネルギーを有する第３の半導体層が順
次積層された積層構造を有し、且つ、第１の半導体層内
に設けられたｐｎ接合とで構成される受光部と、 （２）前記受光部の周囲に接続して設けられたｐｎ接合
を有し、このｐｎ接合の表面露出部のみに第２の半導体
層を有するガードリング部と、 （３）前記受光部の一部分で且つ周囲の第３の半導体層
上と、前記ガードリング部の第１及び第２の半導体層上
に形成されたオーミック電極がそれぞれ設けられている
ことを特徴とする半導体光検出装置。 - 【請求項２】 （１）半導体基板上に、光吸収層となる
第１の半導体層、第１の半導体層よりも大きなバンドギ
ャップエネルギーを有する第２の半導体層及び第１の半
導体層と第２の半導体層の間のバンドギャップエネルギ
ーを有する第３の半導体層からなる積層構造を形成する
工程と、 （２）ダイオード形成部分に選択的にベリリウムのイオ
ン注入を行う工程と、 （３）受光部に選択的に燐あるいはフッ素のイオン注入
を行う工程と、 （４）受光部以外の第３の半導体層を除去する工程と、 （５）注入イオンの熱処理を行う工程と、 （６）受光部以外で且つイオン注入の境界部以外の第２
の半導体層を除去する工程と、 （７）受光部の周囲にｐ型オーミック電極を、半導体基
板の裏面にｎ型オーミック電極を形成する工程を含むこ
とを特徴とする半導体光検出装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4178067A JPH0621503A (ja) | 1992-07-06 | 1992-07-06 | 半導体光検出装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4178067A JPH0621503A (ja) | 1992-07-06 | 1992-07-06 | 半導体光検出装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621503A true JPH0621503A (ja) | 1994-01-28 |
Family
ID=16042039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4178067A Withdrawn JPH0621503A (ja) | 1992-07-06 | 1992-07-06 | 半導体光検出装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621503A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464367B1 (ko) * | 2002-01-08 | 2005-01-03 | 삼성전자주식회사 | 포토다이오드 디텍터 및 그 제조방법 |
| KR100516594B1 (ko) * | 2002-07-27 | 2005-09-22 | 삼성전자주식회사 | 포토다이오드 및 그 제조방법 |
| US20100079631A1 (en) * | 2008-09-30 | 2010-04-01 | Drs Sensors & Targeting Systems, Inc. | Very Small Pixel Pitch Focal Plane Array And Method For Manufacturng Thereof |
| JP2010212523A (ja) * | 2009-03-11 | 2010-09-24 | Mitsubishi Electric Corp | 半導体装置並びにその製造方法及び光半導体装置 |
-
1992
- 1992-07-06 JP JP4178067A patent/JPH0621503A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464367B1 (ko) * | 2002-01-08 | 2005-01-03 | 삼성전자주식회사 | 포토다이오드 디텍터 및 그 제조방법 |
| KR100516594B1 (ko) * | 2002-07-27 | 2005-09-22 | 삼성전자주식회사 | 포토다이오드 및 그 제조방법 |
| US20100079631A1 (en) * | 2008-09-30 | 2010-04-01 | Drs Sensors & Targeting Systems, Inc. | Very Small Pixel Pitch Focal Plane Array And Method For Manufacturng Thereof |
| US8634005B2 (en) * | 2008-09-30 | 2014-01-21 | Drs Rsta, Inc. | Very small pixel pitch focal plane array and method for manufacturing thereof |
| JP2010212523A (ja) * | 2009-03-11 | 2010-09-24 | Mitsubishi Electric Corp | 半導体装置並びにその製造方法及び光半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4651187A (en) | Avalanche photodiode | |
| US5157473A (en) | Avalanche photodiode having guard ring | |
| US4949144A (en) | Semiconductor photo-detector having a two-stepped impurity profile | |
| JP3996699B2 (ja) | 半導体光検出器 | |
| US4656494A (en) | Avalanche multiplication photodiode having a buried structure | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| JPH01231317A (ja) | 光半導体素子の製造方法 | |
| US5001335A (en) | Semiconductor photodetector device and method of manufacturing the same | |
| JPS63955B2 (ja) | ||
| KR100509355B1 (ko) | 포토 다이오드의 구조 및 제조 방법 | |
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| JP2793238B2 (ja) | 半導体受光装置及びその製造方法 | |
| JP4401036B2 (ja) | フォトダイオードの製造方法 | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| JPS6244433B2 (ja) | ||
| JPS60173882A (ja) | 半導体装置 | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| JPS6180875A (ja) | 半導体装置 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JP3055030B2 (ja) | アバランシェ・フォトダイオードの製造方法 | |
| JPS6222475B2 (ja) | ||
| KR970006610B1 (ko) | 매립 메사 애벌런치 포토다이오드(Buried Mesa Avalanche Photodiode)구조 및 제조방법 | |
| JP2722699B2 (ja) | ｐｉｎフォトダイオード | |
| JPH02253666A (ja) | 半導体受光素子 | |
| JPH02170580A (ja) | Ｐｉｎフォトダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |