JP2793238B2 - 半導体受光装置及びその製造方法 - Google Patents
半導体受光装置及びその製造方法Info
- Publication number
- JP2793238B2 JP2793238B2 JP1083556A JP8355689A JP2793238B2 JP 2793238 B2 JP2793238 B2 JP 2793238B2 JP 1083556 A JP1083556 A JP 1083556A JP 8355689 A JP8355689 A JP 8355689A JP 2793238 B2 JP2793238 B2 JP 2793238B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- region
- guard ring
- conductivity type
- receiving region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体受光装置及びその製造方法に係わ
り、特にガードリング構造を有するプレーナ型ヘテロ接
合アバランシェフォトダイオード（Avalanche Photo Di
ode、以下APDと略す）等の半導体受光装置及びその製造
方法に関する。
り、特にガードリング構造を有するプレーナ型ヘテロ接
合アバランシェフォトダイオード（Avalanche Photo Di
ode、以下APDと略す）等の半導体受光装置及びその製造
方法に関する。
（従来の技術） 従来、光通信用の検出器としては、一般にフォトダイ
オードが使用されているが、その中でも受信側マージン
の点で内部増幅機能を有するAPDが有用である。特に、I
nGaAs又はInGaAsPを光吸収層に用い、InPを増倍層に用
いたAPDは、格子整合したヘテロ接合が可能であり、且
つ石英系光ファイバーの低損失域である1.1〜1.6μｍ帯
に受信感度を持つ。このため、長距離大容量光通信の検
出器として有望であり、その研究開発が盛んに進められ
ている。
オードが使用されているが、その中でも受信側マージン
の点で内部増幅機能を有するAPDが有用である。特に、I
nGaAs又はInGaAsPを光吸収層に用い、InPを増倍層に用
いたAPDは、格子整合したヘテロ接合が可能であり、且
つ石英系光ファイバーの低損失域である1.1〜1.6μｍ帯
に受信感度を持つ。このため、長距離大容量光通信の検
出器として有望であり、その研究開発が盛んに進められ
ている。
従来のAPD構造の一例（特開昭60−198786号）を第８
図に示す。n+−InP基板81の上にｎ−InPバッファ層82,n
-−InGaAs光吸収層83,n−InGaAsP中間層84,n−InPアバ
ランシェ増倍層85及びn-−InP層86を順次形成した半導
体多層膜に、熱拡散或いはイオン注入により、階段型pn
接合を有するp+型導電領域の受光領域87が形成され、こ
の受光領域87の周囲に傾斜型pn接合を有するｐ型導電領
域の第１のガードリング領域88が一部重なるように形成
されている。さらに、第１のガードリング領域88の周囲
に、第１のガードリング領域88より接合深さが浅い第２
のガードリング領域89が一部重なるように形成されてい
る。第１のガードリング領域88は階段型pn接合のエッジ
ブレイクを防ぐため、第２のガードリング領域89は第１
のガードリング領域88のエッジブレイクを防ぐためのも
のである。なお、91は透明絶縁膜、92は絶縁膜、93,94
は電極を示している。
図に示す。n+−InP基板81の上にｎ−InPバッファ層82,n
-−InGaAs光吸収層83,n−InGaAsP中間層84,n−InPアバ
ランシェ増倍層85及びn-−InP層86を順次形成した半導
体多層膜に、熱拡散或いはイオン注入により、階段型pn
接合を有するp+型導電領域の受光領域87が形成され、こ
の受光領域87の周囲に傾斜型pn接合を有するｐ型導電領
域の第１のガードリング領域88が一部重なるように形成
されている。さらに、第１のガードリング領域88の周囲
に、第１のガードリング領域88より接合深さが浅い第２
のガードリング領域89が一部重なるように形成されてい
る。第１のガードリング領域88は階段型pn接合のエッジ
ブレイクを防ぐため、第２のガードリング領域89は第１
のガードリング領域88のエッジブレイクを防ぐためのも
のである。なお、91は透明絶縁膜、92は絶縁膜、93,94
は電極を示している。
しかしながら、この種のAPDにあっては次のような問
題があった。即ち、２つのガードリングは形成条件が異
なるため２回のイオン注入工程を必要とし、その活性化
と拡散のために高温（例えば750℃）の熱処理工程を必
要とする。また、受光部，第１及び第２のガードリング
部に対し、それぞれのpn接合位置合わせマージンをとる
ため、受光部径に比べてpn接合面積が大きくなり、接合
容量や暗電流の増加を招いていた。
題があった。即ち、２つのガードリングは形成条件が異
なるため２回のイオン注入工程を必要とし、その活性化
と拡散のために高温（例えば750℃）の熱処理工程を必
要とする。また、受光部，第１及び第２のガードリング
部に対し、それぞれのpn接合位置合わせマージンをとる
ため、受光部径に比べてpn接合面積が大きくなり、接合
容量や暗電流の増加を招いていた。
（発明が解決しようとする課題） このように従来技術によるガードリング形成は、製造
工程が複雑であるばかりか、注入イオンの活性化のため
にエピタキシャル成長温度よりも高温にさらす必要があ
り半導体基板の品質劣化の原因になる。また、ガードリ
ング部に起因する暗電流が受光部に起因する暗電流と共
に同じ電極を通じて流れるため、暗電流の増大の原因に
なる。
工程が複雑であるばかりか、注入イオンの活性化のため
にエピタキシャル成長温度よりも高温にさらす必要があ
り半導体基板の品質劣化の原因になる。また、ガードリ
ング部に起因する暗電流が受光部に起因する暗電流と共
に同じ電極を通じて流れるため、暗電流の増大の原因に
なる。
本発明は、上記事情を考慮してなされたもので、その
目的とするところは、受光部の暗電流を最小限に抑える
ことができ、且つ製造工程の簡略化をはかり得る半導体
受光装置及びその製造方法を提供することにある。
目的とするところは、受光部の暗電流を最小限に抑える
ことができ、且つ製造工程の簡略化をはかり得る半導体
受光装置及びその製造方法を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明の骨子は、ガードリング部を受光部のpn接合の
外周部分に重ねて形成するのではなく、受光部の外周部
と重ならない領域に受光部のpn接合形成と同時に形成
し、受光部及びガードリング部をそれぞれ異なる電極に
接続することにある。
外周部分に重ねて形成するのではなく、受光部の外周部
と重ならない領域に受光部のpn接合形成と同時に形成
し、受光部及びガードリング部をそれぞれ異なる電極に
接続することにある。
前述したように、APDは高電圧を加えて用いるためpn
接合近傍で局所ブレイクが起こり易く、それを抑えるた
めにイオン注入等で緩やかなpn接合であるガードリング
を形成する必要があった。ところが、本発明者等の研究
及び実験によれば、受光部の外周部の重ならない領域に
ガードリングを形成したAPDに高電圧を加えても局所ブ
レイクが起こらないことが確認された。
接合近傍で局所ブレイクが起こり易く、それを抑えるた
めにイオン注入等で緩やかなpn接合であるガードリング
を形成する必要があった。ところが、本発明者等の研究
及び実験によれば、受光部の外周部の重ならない領域に
ガードリングを形成したAPDに高電圧を加えても局所ブ
レイクが起こらないことが確認された。
本発明はこのような点に着目し、第１導電型の半導体
基体と、この半導体基体の表面層に形成された第２導電
型の受光領域と、前記半導体基体の表面層に前記受光領
域を囲み該受光領域とは重ならないように形成されたガ
ードリング領域とを具備し、前記受光領域の全体及びガ
ードリング領域における各々の不純物濃度と各々の深さ
を同じとし、前記受光領域及びガードリング領域をそれ
ぞれ異なる電極に接続した３端子構造半導体受光装置を
提案するものである。
基体と、この半導体基体の表面層に形成された第２導電
型の受光領域と、前記半導体基体の表面層に前記受光領
域を囲み該受光領域とは重ならないように形成されたガ
ードリング領域とを具備し、前記受光領域の全体及びガ
ードリング領域における各々の不純物濃度と各々の深さ
を同じとし、前記受光領域及びガードリング領域をそれ
ぞれ異なる電極に接続した３端子構造半導体受光装置を
提案するものである。
また本発明は、上記半導体受光装置の製造方法におい
て、第１導電型の半導体基体の表面層に第２導電型不純
物を導入し、第２導電型の受光領域及び該受光領域を囲
む第２導電型のガードリング領域を１回の不純物導入に
より同時に形成し、次いで前記受光領域及びガードリン
グ領域にそれぞれ異なる電極を接続するようにした方法
である。
て、第１導電型の半導体基体の表面層に第２導電型不純
物を導入し、第２導電型の受光領域及び該受光領域を囲
む第２導電型のガードリング領域を１回の不純物導入に
より同時に形成し、次いで前記受光領域及びガードリン
グ領域にそれぞれ異なる電極を接続するようにした方法
である。
（作用） 本発明によれば、高電界がかかるpn接合近傍で起こる
局所ブレイクを防ぐために形成するガードリングを、従
来のように受光部外周に一部を重ねて設けるのではな
く、受光部外周側の重ならない領域に設け、受光部とガ
ードリング部は異なる電極に接続して独立に電圧を印加
している。このため、ガードリング部に起因する暗電流
が受光部に流れることはなく、第７図に示すように受光
部に流れる暗電流を低減することができる。なお、動作
状態においては、独立したガードリング部の電界によっ
て受光部エッジでの横方向にのびる高電界の発生を抑え
ることができ、これにより受光部の階段型pn接合のエッ
ジブレイクを防ぐことが可能である。
局所ブレイクを防ぐために形成するガードリングを、従
来のように受光部外周に一部を重ねて設けるのではな
く、受光部外周側の重ならない領域に設け、受光部とガ
ードリング部は異なる電極に接続して独立に電圧を印加
している。このため、ガードリング部に起因する暗電流
が受光部に流れることはなく、第７図に示すように受光
部に流れる暗電流を低減することができる。なお、動作
状態においては、独立したガードリング部の電界によっ
て受光部エッジでの横方向にのびる高電界の発生を抑え
ることができ、これにより受光部の階段型pn接合のエッ
ジブレイクを防ぐことが可能である。
また、従来のようなpn接合の位置合わせを行わなくて
も、例えば１回の熱拡散により受光部及びガードリング
部の形成が行え、さらにイオン注入後の熱処理のような
高温プロセスを必ずしも必要としない。また、半導体結
晶成長時に反対導電型半導体層を形成しイオン注入によ
って受光部とガードリング部を分離すれば、熱拡散プロ
セスさえ必ずしも必要としない。従って、製造工程が簡
略で、プロセスの低温化により結晶の熱変動を最小限に
抑えることが可能で、しかも低暗電流化が可能な半導体
受光装置が得られる。
も、例えば１回の熱拡散により受光部及びガードリング
部の形成が行え、さらにイオン注入後の熱処理のような
高温プロセスを必ずしも必要としない。また、半導体結
晶成長時に反対導電型半導体層を形成しイオン注入によ
って受光部とガードリング部を分離すれば、熱拡散プロ
セスさえ必ずしも必要としない。従って、製造工程が簡
略で、プロセスの低温化により結晶の熱変動を最小限に
抑えることが可能で、しかも低暗電流化が可能な半導体
受光装置が得られる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。なお、以下の実施例では、InP/InGaAsヘテロ接合AP
Dについて説明するが、他のヘテロ接合APD及びホモ接合
APD等についても全く同様であることは容易に理解され
る。
る。なお、以下の実施例では、InP/InGaAsヘテロ接合AP
Dについて説明するが、他のヘテロ接合APD及びホモ接合
APD等についても全く同様であることは容易に理解され
る。
第１図は本発明の第１の実施例に係わるAPDの概略構
造を示す断面図である。n+−InP基板11上に、ｎ−InPバ
ッファ層12を２μｍ厚に、キャリア濃度が１〜２×1015
cm-3のｎ−InGaAs光吸収層13を２μｍ厚に、キャリア濃
度が２×1016cm-3のｎ−InGaAsP中間層14を0.4μｍ厚
に、キャリア濃度が２〜３×1016cm-3のｎ−InPアバラ
ンシェ増倍層15を１μｍ厚に、キャリア濃度が１〜２×
1015cm-3のn-−InP層16を0.8μｍ層に、順次エピタキシ
ャル成長により形成した後、SiO2膜21を絶縁マスクとし
て、Cdを560℃の温度で15分間拡散し、所望の深さにpn
接合が位置するようにp+型の受光領域17及びガードリン
グ領域18を形成した。また、受光領域17表面の一部及び
ガードリング領域18の表面に、それぞれが別電極として
とれるようにオーミック電極22,23を形成し、さらに基
板11の裏面側にオーミック電極24を形成した。
造を示す断面図である。n+−InP基板11上に、ｎ−InPバ
ッファ層12を２μｍ厚に、キャリア濃度が１〜２×1015
cm-3のｎ−InGaAs光吸収層13を２μｍ厚に、キャリア濃
度が２×1016cm-3のｎ−InGaAsP中間層14を0.4μｍ厚
に、キャリア濃度が２〜３×1016cm-3のｎ−InPアバラ
ンシェ増倍層15を１μｍ厚に、キャリア濃度が１〜２×
1015cm-3のn-−InP層16を0.8μｍ層に、順次エピタキシ
ャル成長により形成した後、SiO2膜21を絶縁マスクとし
て、Cdを560℃の温度で15分間拡散し、所望の深さにpn
接合が位置するようにp+型の受光領域17及びガードリン
グ領域18を形成した。また、受光領域17表面の一部及び
ガードリング領域18の表面に、それぞれが別電極として
とれるようにオーミック電極22,23を形成し、さらに基
板11の裏面側にオーミック電極24を形成した。
この実施例においては、イオン注入を行わないので活
性化のための高温熱処理を必要としない。第２図にこの
実施例によるAPDに高電圧を印加した場合の空乏層内の
電気力線を示す。第２図において基板との間に印加する
電圧の絶対値は受光領域17よりガードリング領域18の方
を小さくしている。この場合、ガードリング領域17に起
因する電流はガードリング領域17上に形成された電極23
に流れるので、受光領域17の暗電流は低く抑えることが
できる。また、ガードリング領域18によって形成される
電界によって、受光領域17のエッジで横方向に伸びる高
電界を抑えることができ、その結果、受光領域17の階段
型pn接合のエッジブレイクを防ぐことができる。
性化のための高温熱処理を必要としない。第２図にこの
実施例によるAPDに高電圧を印加した場合の空乏層内の
電気力線を示す。第２図において基板との間に印加する
電圧の絶対値は受光領域17よりガードリング領域18の方
を小さくしている。この場合、ガードリング領域17に起
因する電流はガードリング領域17上に形成された電極23
に流れるので、受光領域17の暗電流は低く抑えることが
できる。また、ガードリング領域18によって形成される
電界によって、受光領域17のエッジで横方向に伸びる高
電界を抑えることができ、その結果、受光領域17の階段
型pn接合のエッジブレイクを防ぐことができる。
かくして本実施例によれば、受光領域17とガードリン
グ領域18とを分離した構造を持つ３端子構造APDにおい
て、局所ブレイクを防ぐ効果が十分に得られ、ガードリ
ング領域18に起因する暗電流はガードリング領域18上に
形成された電極23を通じて流れるので受光領域17上に形
成された主電極21を通じて流れる暗電流を低く抑えるこ
とができる。しかも、製造工程を簡略化した低温プロセ
スで良好な素子特性を有する半導体受光装置を実現する
ことができる。従って、素子特性の優れた半導体受光装
置を簡易に再現性よく実現することができ、その有用性
は絶大である。
グ領域18とを分離した構造を持つ３端子構造APDにおい
て、局所ブレイクを防ぐ効果が十分に得られ、ガードリ
ング領域18に起因する暗電流はガードリング領域18上に
形成された電極23を通じて流れるので受光領域17上に形
成された主電極21を通じて流れる暗電流を低く抑えるこ
とができる。しかも、製造工程を簡略化した低温プロセ
スで良好な素子特性を有する半導体受光装置を実現する
ことができる。従って、素子特性の優れた半導体受光装
置を簡易に再現性よく実現することができ、その有用性
は絶大である。
第３図は本発明の第２の実施例に係わるAPDの概略構
造を示す断面図である。なお、第１図と同一部分には同
一符号を付して、その詳しい説明は省略する。
造を示す断面図である。なお、第１図と同一部分には同
一符号を付して、その詳しい説明は省略する。
この実施例では、n+−InP基板11上に、各層12,〜,16
を先の実施例と同じ条件で形成した後、図示しないSiO2
膜を絶縁マスクとして用いてガードリングとなる領域の
外周部にBeイオンを150KVで１×1013cm-2注入し、 700℃で20分の熱処理を行うことにより、イオン注入
後の活性化と拡散を行いガードリング領域（第２のガー
ドリング領域）19を形成し、イオン注入のためのSiO2膜
を取り除いた後に、新たに熱拡散のためにSiO2膜21を絶
縁マスクとして形成し、Cdを560℃の温度で15分間熱拡
散し、所望の深さにp+n接合が位置するように受光領域1
7及びガードリング領域（第１のガードリング領域）18
を形成した。
を先の実施例と同じ条件で形成した後、図示しないSiO2
膜を絶縁マスクとして用いてガードリングとなる領域の
外周部にBeイオンを150KVで１×1013cm-2注入し、 700℃で20分の熱処理を行うことにより、イオン注入
後の活性化と拡散を行いガードリング領域（第２のガー
ドリング領域）19を形成し、イオン注入のためのSiO2膜
を取り除いた後に、新たに熱拡散のためにSiO2膜21を絶
縁マスクとして形成し、Cdを560℃の温度で15分間熱拡
散し、所望の深さにp+n接合が位置するように受光領域1
7及びガードリング領域（第１のガードリング領域）18
を形成した。
第３図の構造は第１図のガードリング領域18の外周部
にイオン注入を行った構造であるが、これによってガー
ドリング領域18に受光領域17への印加電圧と絶対値が同
程度または僅かに高く電圧を印加できるようにしたもの
である。第４図に本発明の第２の実施例によるAPDに高
電圧を印加した場合の電気力線を示す。第４図において
基板との間に印加する電圧の絶対値は受光領域17に比べ
てガードリング領域18の方が僅かに大きいか同程度であ
る。この場合も、ガードリング領域18によって形成され
る電界によって、受光領域17のエッジで横方向に伸びる
高電界の発生を抑えることができ、これにより受光部pn
接合からの電界はアバランシェ増倍層から光吸収層まで
一様に延びるようになり、また第１の実施例と同様にガ
ードリング領域18に起因する電流はガードリング領域18
上に形成された電極23に流れるので、受光領域17の暗電
流は低く抑えることができる。
にイオン注入を行った構造であるが、これによってガー
ドリング領域18に受光領域17への印加電圧と絶対値が同
程度または僅かに高く電圧を印加できるようにしたもの
である。第４図に本発明の第２の実施例によるAPDに高
電圧を印加した場合の電気力線を示す。第４図において
基板との間に印加する電圧の絶対値は受光領域17に比べ
てガードリング領域18の方が僅かに大きいか同程度であ
る。この場合も、ガードリング領域18によって形成され
る電界によって、受光領域17のエッジで横方向に伸びる
高電界の発生を抑えることができ、これにより受光部pn
接合からの電界はアバランシェ増倍層から光吸収層まで
一様に延びるようになり、また第１の実施例と同様にガ
ードリング領域18に起因する電流はガードリング領域18
上に形成された電極23に流れるので、受光領域17の暗電
流は低く抑えることができる。
第５図は本発明の第３の実施例に係わるAPDの概略構
造を示す断面図である。なお、第１図と同一部分には同
一符号を付して、その詳しい説明は省略する。
造を示す断面図である。なお、第１図と同一部分には同
一符号を付して、その詳しい説明は省略する。
この実施例では、n+−InP基板11上に、各層12,〜,15
を先の実施例と同じ条件で形成したのち、続いてキャリ
ア濃度が１〜２×1015cm-3のn-−InP層16を0.2μｍ厚
に、キャリア濃度が１×1018cm-3のp+−InP層56を0.8μ
ｍ厚に、順次エピタキシャル成長により形成した。次い
で、SiO2膜21を絶縁マスクとして、Ｈイオンを100kVで
１×1013cm-2注入し、受光領域17及びガードリング領域
18の分離のための絶縁部（高抵抗層）58を形成した。こ
のイオン注入されたｐ型InP領域56は400℃程度の熱処理
により抵抗率106Ωcm以上の半絶縁領域58となる。ま
た、第５図では水素をイオン注入源として用いたが、こ
の代わりにｎ型不純物を用いてもよい。この場合、ｎ型
不純物をイオン注入した後、活性化のための熱処理を行
えば、p+型受光領域17とイオン注入領域の界面では緩や
かなpn接合が形成されることになり、電界集中緩和が期
待できる。
を先の実施例と同じ条件で形成したのち、続いてキャリ
ア濃度が１〜２×1015cm-3のn-−InP層16を0.2μｍ厚
に、キャリア濃度が１×1018cm-3のp+−InP層56を0.8μ
ｍ厚に、順次エピタキシャル成長により形成した。次い
で、SiO2膜21を絶縁マスクとして、Ｈイオンを100kVで
１×1013cm-2注入し、受光領域17及びガードリング領域
18の分離のための絶縁部（高抵抗層）58を形成した。こ
のイオン注入されたｐ型InP領域56は400℃程度の熱処理
により抵抗率106Ωcm以上の半絶縁領域58となる。ま
た、第５図では水素をイオン注入源として用いたが、こ
の代わりにｎ型不純物を用いてもよい。この場合、ｎ型
不純物をイオン注入した後、活性化のための熱処理を行
えば、p+型受光領域17とイオン注入領域の界面では緩や
かなpn接合が形成されることになり、電界集中緩和が期
待できる。
第６図に本発明の第３の実施例によるAPDに高電圧を
印加した場合の電気力線を示す。第６図において基板と
の間に印加する電圧の絶対値は受光領域17とガードリン
グ領域18とで同程度である。
印加した場合の電気力線を示す。第６図において基板と
の間に印加する電圧の絶対値は受光領域17とガードリン
グ領域18とで同程度である。
なお、本発明は上述した各実施例に限定されるもので
はない。実施例ではInP/InGaAsヘテロ接合APDについて
説明したが、他のヘテロ接合APDやホモ接合APD等に適用
することもできる。即ち、半導体多層膜を用いる代わり
に、ゲルマニウムやシリコン等の基板の表面層に直接、
受光領域やガードリング領域を形成することも可能であ
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
はない。実施例ではInP/InGaAsヘテロ接合APDについて
説明したが、他のヘテロ接合APDやホモ接合APD等に適用
することもできる。即ち、半導体多層膜を用いる代わり
に、ゲルマニウムやシリコン等の基板の表面層に直接、
受光領域やガードリング領域を形成することも可能であ
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施することができる。
［発明の効果］ 以上詳述したように本発明によれば、ガードリング部
を受光部のpn接合の外周部分に重ねて形成するのではな
く、受光部の外周部と重ならない領域に受光部のpn接合
形成と同時に形成し、受光部及びガードリング部をそれ
ぞれ異なる電極に接続することにより、受光部上に形成
された電極を通じて流れる暗電流は低く抑えることがで
きる。また、受光部のpn接合及びガードリング部のpn接
合を１回の拡散工程で形成できるので、製造工程の簡略
化をはかり得る。
を受光部のpn接合の外周部分に重ねて形成するのではな
く、受光部の外周部と重ならない領域に受光部のpn接合
形成と同時に形成し、受光部及びガードリング部をそれ
ぞれ異なる電極に接続することにより、受光部上に形成
された電極を通じて流れる暗電流は低く抑えることがで
きる。また、受光部のpn接合及びガードリング部のpn接
合を１回の拡散工程で形成できるので、製造工程の簡略
化をはかり得る。
第１図は本発明の第１の実施例に係わるAPDの概略構造
を示す断面図、第２図は第１の実施例のAPDに電圧を印
加したときの電気力線を示す模式図、第３図は本発明の
第２の実施例の概略構造を示す断面図、第４図は第２の
実施例における電気力線を示す模式図、第５図は本発明
の第３の実施例の概略構造を示す断面図、第６図は第３
の実施例における電気力線を示す模式図、第７図は本発
明のAPD及び従来のAPDの逆方向電圧印加における暗電流
特性を示す特性図、第８図は従来のAPDの概略構造を示
す断面図である。 11……n+−InP基板、12……ｎ−InPバッファ層、13……
ｎ−InGaAs光吸収層、14……ｎ−InGaAsP中間層、15…
…ｎ−InPアバランシェ増倍層、16……n-−InP層、17…
…p+型層（受光領域）、18……p+型層（第１のガードリ
ング領域）、19……p+型層（第２のガードリング領
域）、21……絶縁膜、22,23……ｐ側電極、24……ｎ側
電極、56……p+−InP層、58……絶縁部（高抵抗層）。
を示す断面図、第２図は第１の実施例のAPDに電圧を印
加したときの電気力線を示す模式図、第３図は本発明の
第２の実施例の概略構造を示す断面図、第４図は第２の
実施例における電気力線を示す模式図、第５図は本発明
の第３の実施例の概略構造を示す断面図、第６図は第３
の実施例における電気力線を示す模式図、第７図は本発
明のAPD及び従来のAPDの逆方向電圧印加における暗電流
特性を示す特性図、第８図は従来のAPDの概略構造を示
す断面図である。 11……n+−InP基板、12……ｎ−InPバッファ層、13……
ｎ−InGaAs光吸収層、14……ｎ−InGaAsP中間層、15…
…ｎ−InPアバランシェ増倍層、16……n-−InP層、17…
…p+型層（受光領域）、18……p+型層（第１のガードリ
ング領域）、19……p+型層（第２のガードリング領
域）、21……絶縁膜、22,23……ｐ側電極、24……ｎ側
電極、56……p+−InP層、58……絶縁部（高抵抗層）。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10
Claims (3)
- 【請求項１】第１導電型の半導体基体と、この半導体基
体の表面層に形成された第２導電型の受光領域と、前記
半導体基体の表面層に前記受光領域を囲み該受光領域と
は重ならないように離間して形成されたガードリング領
域とを具備し、 前記受光領域の全体及びガードリング領域における各々
の不純物濃度と各々の深さをそれぞれ同じとし、 前記受光領域及びガードリング領域をそれぞれ異なる電
極に接続してなることを特徴とする半導体受光装置。 - 【請求項２】第１導電型の半導体基板と、この半導体基
板上に積層形成された少なくとも光吸収層及びアバラン
シェ増倍層を含む第１導電型の半導体多層膜と、この半
導体多層膜の表面層に形成された第２導電型の受光領域
と、前記半導体多層膜の表面層に前記受光領域を囲み該
領域とは重ならないように形成されたガードリング領域
とを具備し、 前記受光領域の全体及びガードリング領域における各々
の不純物濃度と各々の深さを同じとし、 前記受光領域及びガードリング領域がそれぞれ独立に電
圧が印加されるように異なる電極に接続してなることを
特徴とする半導体受光装置。 - 【請求項３】第１導電型の半導体基体の表面層に第２導
電型不純物を選択的に導入し、第２導電型の受光領域及
び該受光領域を囲む第２導電型のガードリング領域を１
回の不純物導入により同時に形成する工程と、前記受光
領域及びガードリング領域にそれぞれ異なる電極を接続
する工程とを含むことを特徴とする半導体受光装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1083556A JP2793238B2 (ja) | 1989-03-31 | 1989-03-31 | 半導体受光装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1083556A JP2793238B2 (ja) | 1989-03-31 | 1989-03-31 | 半導体受光装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10056687A Division JP2996943B2 (ja) | 1998-03-09 | 1998-03-09 | 半導体受光装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02262379A JPH02262379A (ja) | 1990-10-25 |
| JP2793238B2 true JP2793238B2 (ja) | 1998-09-03 |
Family
ID=13805786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1083556A Expired - Fee Related JP2793238B2 (ja) | 1989-03-31 | 1989-03-31 | 半導体受光装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793238B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101931021A (zh) * | 2010-08-28 | 2010-12-29 | 湘潭大学 | 单光子雪崩二极管及基于此的三维coms图像传感器 |
| CN102024863A (zh) * | 2010-10-11 | 2011-04-20 | 湘潭大学 | 高速增强型紫外硅选择性雪崩光电二极管及其制作方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2396325C (en) | 2001-09-06 | 2010-03-30 | Sumitomo Electric Industries, Ltd. | Zn1-xmgxsyse1-y pin photodiode and zn1-xmgxsyse1-y avalanche-photodiode |
| JP4602287B2 (ja) * | 2006-06-14 | 2010-12-22 | 浜松ホトニクス株式会社 | フォトダイオードアレイ |
| CN106328752A (zh) * | 2016-11-14 | 2017-01-11 | 南通大学 | 一种平面型侧向收集结构铟镓砷红外探测器芯片 |
| DE102019003068A1 (de) * | 2019-04-30 | 2020-11-05 | 3-5 Power Electronics GmbH | Stapelförmige hochsperrende lnGaAS-Halbleiterleistungsdiode |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3840741A (en) * | 1973-09-18 | 1974-10-08 | Bell Telephone Labor Inc | Semiconductor delay line detector for equalization of optical fiber dispersion |
| JPS6035834B2 (ja) * | 1979-12-18 | 1985-08-16 | 日本電信電話株式会社 | 輻射線検出用半導体装置 |
| JPS60173882A (ja) * | 1984-02-20 | 1985-09-07 | Nec Corp | 半導体装置 |
-
1989
- 1989-03-31 JP JP1083556A patent/JP2793238B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101931021A (zh) * | 2010-08-28 | 2010-12-29 | 湘潭大学 | 单光子雪崩二极管及基于此的三维coms图像传感器 |
| CN102024863A (zh) * | 2010-10-11 | 2011-04-20 | 湘潭大学 | 高速增强型紫外硅选择性雪崩光电二极管及其制作方法 |
| CN102024863B (zh) * | 2010-10-11 | 2013-03-27 | 湘潭大学 | 高速增强型紫外硅选择性雪崩光电二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02262379A (ja) | 1990-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0156156A1 (en) | Avalanche photodiodes | |
| JP5025330B2 (ja) | 半導体受光素子およびその製造方法 | |
| JP2002324911A (ja) | アバランシェホトダイオード及びその製造方法 | |
| JP5011607B2 (ja) | 受光素子 | |
| US3371213A (en) | Epitaxially immersed lens and photodetectors and methods of making same | |
| JP2793238B2 (ja) | 半導体受光装置及びその製造方法 | |
| JP2996943B2 (ja) | 半導体受光装置及びその製造方法 | |
| JPS6244709B2 (ja) | ||
| JPS63955B2 (ja) | ||
| JPS6244431B2 (ja) | ||
| JP4166560B2 (ja) | アバランシェフォトダイオード及びその製造方法 | |
| JPH02248081A (ja) | アバランシェフォトダイオード及びその製造方法 | |
| JPS5996781A (ja) | ホトダイオ−ド | |
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| JP2583032B2 (ja) | 受光素子 | |
| JPS5830164A (ja) | アバランシフオトダイオ−ド及びその製法 | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| JPH04246867A (ja) | 半導体光検出器 | |
| JPS6180875A (ja) | 半導体装置 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JPS5811109B2 (ja) | 半導体光検波器 | |
| JPH041740Y2 (ja) | ||
| JPH0722641A (ja) | 受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |