JPS62131570A - 半導体受光装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体受光装置に係り、特には、バイポーラ素
子で構成された受光素子と信号処理回路素子とを内蔵し
た半導体受光装置に関する。

（従来技術） 従来のこの種の半導体受光装置の断面構造の概略を第３
図に示す。

ＩはＰ型の半導体基板、２は半導体基板上の上に成長さ
れたＮ型のエピタキシャル層を示している。このエピタ
キシャル層２と、その上に形成されたＰ＋拡散層３ａと
のＰＮ接合により受光素子としてのホトダイオード３が
構成される。また、エピタキシャル層２には、前記受光
素子３の出力信号などを処理する信号処理回路素子とし
てのトランジスタ４などが形成されている。トランジス
タ４は、コレクタとなる前記エピタキシャル層２の他に
、Ｐ＋拡散層からなるベース層４ａ、Ｎ”拡散層からな
るエミツタ層４ｂ及びコレクタコンタクト層４ｃから構
成されている。前記ホトダイオード３及びトランジスタ
４分下方にあたる半導体基板１とエピタキシャル層２と
の間に、Ｎ型の埋め込み拡散層５ａ＜５ｂがそれぞれ形
成されている。また、エピタキシャル層２に形成された
ホトダイオード３及びトランジス・り４などはＰ型の分
離拡散層６によって分離されている。

このような半導体受光装置の応答速度は、ホトダイオー
ド３のＰＮ接合容量及びトランジスタ４のコレクタ・ベ
ース間容量、またトランジスタ４のコレクタにおける少
数キアリアの蓄積時間によって定まる。

したがって、この種の半導体受光装置の応答速度を向上
させるためには、前記接合容量の低減及び少数キアリア
の蓄積時間の短縮をすることが必要になる。

ところで、前記接合容量を低減するためには、エピタキ
シャル層２の比抵抗を大きく設定することと、接合をで
きるだけ深いところに、低濃度で形成４”ることか望ま
しいことは知られている。第４図はＮ型のエピタキシャ
ル層に拡散深さの異なる二つのＰ型の拡散層Ａ、Ｂを形
成した場合の不純物濃度分布を示している。同図より判
るように、表面不純物濃度が同じであれば、拡散、アさ
が深い拡散層Ａの方が拡散深さの浅い拡散層Ｂよりも、
傾斜接合の傾きが小さくなっている。傾斜接合の傾きが
小さくなると、空乏層の広がりが大きくなり、それだけ
接合容量が小さくなる。なお、拡散深さが同じであれば
、表面不純物濃度が低いほど傾斜接合の傾きが小さくな
り、これに伴い接合容量ら小さくなる。

第５図はＰＮ接合の深さと接合容量との関係（表面濃度
５　Ｘ　ｌ　ＯＩｌｌｃｍ−’の場合）を示した説明図
である。この図からも容易に理解されるように接合が深
くなるほど、その接合容量を小さくすることができる。

以」二のことから、接合容量を小さくするためには、エ
ピタキシャル層の比抵抗を大きく設定するとともに、深
い拡散を行うためにエピタキシャル層の厚さを大きくす
ることが望ましい。

しかしながら、トランジスタのコレクタにおける少数キ
アリアの蓄積時間を短縮するためには、エピタキシャル
層の比抵抗を小さくするとともに、その厚さを小さくず
ろ必要があることが知られている。このように、接合容
量の低減と少数キアリアの蓄積時間の短縮とを達成する
ための条件は、相反する乙のである。また、トランジス
タの直列抵抗低減のためには、エピタキシャル層の比抵
抗、厚さを小さくする必要がある。したがって、接合容
量の低減と少数キアリアの蓄積時間の短縮及びトランジ
スタの直列抵抗低減とをともに達成して、この種の半導
体受光装置の応答時間を短縮することは困難な問題であ
った。

（発明の目的） 本発明は、このような事情に鑑みてなされたらのであっ
て、前記の問題点を解消して応答時間の短い半導体受光
装置を提供することを目的とする。

（発明のｈｌ成） 本発明は、このような目的を達成するために、次のよう
な特徴を備えている。

即ち、本発明に係る半導体受光装置は、半導体基板上に
成長された高抵抗の下部エピタキシャル層と、前記下部
エピタキシャル層の上に成長され、その表面に受光素子
と信号処理回路素子とが形成される上部エピタキシャル
層と、前記受光素子及び適宜の信号処理回路素子の下方
にあたる半導体基板と下部エピタキシャル層との間に個
別に形成されろ異極性の第１の埋め込み拡散層と、前記
信号処理回路素子の下方にあたる下部エピタキシャルＨ
と上部エピタキシャル層との間に形成され、０ｉ１記第
１の埋め込み拡散層との間でＰＮ接合を形成４′る第２
の埋め込み拡散層とを４備し、前記受光素子は、上部エ
ピタキシャル層を貫通する拡散深さを持った低濃度拡散
層によって形成されるものであることを特徴としている
。

このような（１■造とすることにより、受光素子部のエ
ピタキシャル層（下部エピタキシャル層）の比抵抗を高
くするととらに、受光素子を構成する接合を深く形成す
ることができるので、受光素子の接合容量を小さくする
ことができる。また、信号処理回路素子部のエピタキシ
ャルＦＢ（上部エピタキシャル層）については、こ分信
号処理回路素子の応答速度を律するものがトランジスタ
のコレクタ・ベース間容量で売るか、あるいはコレクタ
の少数キアリア蓄積時間であるかによって、適宜な比抵
抗及び実効的な厚さに設定することが可能になるので、
この信号処理回路素子の応答速度ら向上させることがで
きる。さらに、第１の埋め込み拡散層と第２の埋め込み
拡散層とによって形成されるＰＨ１０合によって、信号
処理回路素子からの少数キアリアが前記ＰＮ接合に引き
込まれるので、信号処理回路素子の少数キアリアの蓄積
時間が一層短縮される。

（実施例） 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は、本発明の実施例に係る半導体受光装置
の構成の概略を示した断面図である。同図において、第
３図と同一部分は同二符号で示している。

Ｐ型の半導体基板ｌの上には、高抵抗（例えば、５Ωｃ
Ｉｌｌ）のＮ型の下部エピタキシャル層７が形成されて
いる。下部エピタキシャル層７の上には、Ｎ型の上座エ
ピタキシャルＦａ８が形成されている。

上部エピタキシャル層８は、トランジスタ４の応答速度
がコレクタ・ベース間の容量で規制される場合（例えば
、不飽和型で使用するトランジスタ）には高抵抗値（例
えば、５Ωｃ＋ｅ）に設定される。一方、前記応答速度
がコレクタの少数キアリアの蓄積時間で規制される場合
（例えば、飽和型で使用するトランジスタ）には低抵抗
値（例えば、１Ωｃｇ＋）に設定される。なお、−例と
して下部エピタキシャル！！Ｊ７の厚さは８．５ａ層に
、上部エピタキシャル層８の厚さは７．２μ鋼にそれぞ
れ設定されている。

前記上部エピタキシミル層８の上に受光素子としてのホ
トダイオード３と］、信号処理回路素子とてのトランジ
スタ４などが形成されている。また、これらの素子は、
Ｐ型の分離拡散層６によって分離されている。

一方、前記ホトダイオード３及びトランジスタ４の下方
にあたる半導体基板１と下部エピタキシャル層７との間
に異極性の第１の埋め込み拡散層９ａ、９ｂが個別に形
成されている。埋め込み拡散層９ａはＰ型であって、上
部両側面が面記分離拡散層６に達する幅をもっている。

一方、埋め込み拡散層９ｂはＮ型になっている。また、
前記トランジスタ４の下方にあたる下部エピタキシャル
層７と上部エピタキシャル層８との間に、前記埋め込み
拡散層９ａと異極性となるＮ型の第２の埋め込み拡散層
ＩＯが形成されている。この埋め込み拡散層ＩＯの下部
は、前記埋め込み拡散層９ａの上部に達しており、両埋
め込み拡散層９ａ、！０の境界部分がＩ）　Ｎ接合にな
っている。

また、ホトダイオード３のＰ＋拡散層３ａの領域内に低
濃度のＰ型拡散層１１が形成されている。

Ｐ型拡散ａｌｌは、上部エピタキシャル層８を貫通して
下部エピタキシャル層７に達している。このＰ型拡散層
１１と下部エピタキシャル層７とのＰＮ接合がホトダイ
オードを構成している。ただタキシャル層７との間に生
ずる空乏層が埋め込み拡散層９ｂに達しないように設定
される。この実施例におけるＰ型拡散層Ｉｔの深さは１
０μｍになっている。なお、前記Ｐ＋拡散層３ａは、図
示しないＩＨＭとのオーミックコンタクトをとるため、
及びシリーズ抵抗を低減することによりＣＲ定数を小さ
くし、これにより素子の応答速度を速めるために設けら
れる。

次に上述した実施例の半導体受光装置の製造方法を第２
図にしたがって説明する。

■同図（ａ）に示すように、Ｐ型の半導体基板！の上に
、Ｐ型の埋め込み拡散Ｊｉｆｆ９ａとＮ型の埋め込み拡
散Ｂ９ｂとが形成される。

■同図（ｂ）に示すように、半導体基板Ｉの上から下部
エピタキシャル層７が成長され、その表面におけるトラ
ンジスタ領域部分にＮ型の埋め込み拡散層１０が形成さ
れる。

■同図（Ｃ）に示すように、前記下部エピタキシャル層
７の上に上部エピタキシャル層８が成長される。

■同図（ｄ）に示すように、分離拡散層６と低濃度のＰ
型拡散層１１が形成される。このＰ型拡散Ｊ！Ｉｌｌは
、イオン注入などの方法により低濃度で深く拡散される
。なお、前記分離拡散層６は、下部エピタキシャルｙｍ
７．または上部エピタキシャル層８を成長させる館にそ
の一部を拡散してらよい。

■トランジスタ４のベースＨ４ａ及びホトダイオード３
のＰ＋拡散層３ａが形成され、次にトランジスタ４のエ
ミッタ１１４ｂ及びコレクタコンタクト層４Ｃが形成さ
れることにより、第１図に示した半導体受光装置が得ら
れる。

次に、この実施例の作用について説明する。

上述したようにホトダイオード３の接合が形成される下
部エピタキシャル層７は高抵抗であり、また、前記接合
は低濃度のＰ型拡散層１１によって深いところに形成さ
れている。したがって、ホトダイオード３の接合容量を
小さくすることができる。本実施例におけるホトダイオ
ード３の接合容量は、抵抗値がｌΩＣＳのエピタキシャ
ル層である従来の半導体受光装置の接合容量に対して、
約１／３に低減している。

なお、ホトダイオード３の接合は深く形成されているが
、−この接合は低濃度のＰ型拡散層ＩＮこよって形成さ
れているので、前記Ｐ型拡散層で生じたキアリアのライ
フタイムは長くなる。したがって、接合を深くしたこと
によつてホトダイオードの感度が低下するということは
ない。

一方、トランジスタ４の応答速度がコレクタ・ベース間
の接合容量で規制される場合は、上部エピタキシャル層
８の抵抗値を高くすることにより、前記接合容量が小さ
くなるから、その応答速度が速められる。また、トラン
ジスタ４の応答速度がコレクタの少数キアリアの蓄積時
間で規制される場合には、上部エピタキシャル層８の抵
抗値を低くすることにより、前記蓄積時間を短くするこ
とができ、これに伴いトランジスタの応答速度ら速くな
る。また、トランジスタ４の下方の埋め込み拡散層１０
．９ａによってＰＮ接合が形成されるため、トランジス
タの飽和時にベースからコレクタに注入される少数キア
リアがＰ型の埋め込み拡散層９ａに引き込まれる。この
ため、トランジスタ４の少数キアリアの蓄積時間は、エ
ピタキシャル層の厚さが上部エピタキシャル層８の厚さ
と同一である場合とほぼ同程度に短縮される。

なお、上述の実施例ではＰ型の半導体基板の上に、Ｎ型
の下部エピタキシャル層と上部エピタキシャル層などを
形成するとして説明したが、これらの不純物の極性は逆
の関係になっていても同様の効果を得ることができる。

また、トランジスタの少数キアリアの蓄積時間の短縮を
図るために、実施例で説明したように、埋め込み拡散層
９ａと分離拡散層６とは接続していることが望ましいが
、前記埋め込み拡散層９ａと分離拡散ＷＡ６とが接して
いなくても、ある程度の蓄積時間の短縮を図ることがで
きるので本発明の目的は達成される。したがって、埋め
込み拡散層９ａと分離拡散Ｆｊ６とが接続することは、
本発明の必須の構成要素ではない。

０とが接していなくてもある程度の効果は得られろ。

（発明の効果） 以上のように、本発明に係る半導体受光装置は、上下２
Ｈのエピタキシャル層を備え、本装置に含まれる受光素
子や信号処理回路素子に応じて最適なエピタキシャル層
の比抵抗及び実効厚さに設定することができる。したが
って、本発明によれば受光素子と信号処理回路素子との
両者の応答速度を速くでき、そのため応答速度の速い半
導体受光装置を実現することができる。

また、本発明は信号処理回路素子の下方に異極性の埋め
込み拡散層によって形成されるＰＮ接合を設けたから、
これによる前記回路素子から注入される少数キアリアの
引き込み効果によって、少数キアリアの蓄積時間の短縮
が図られ、半導体受光装置の応答速度を一層速くするこ
とができる。

また、本発明によりトランジスタの直列抵抗低減とホト
ダイオードの容量低減とを同時に実現すス　＋　３−１
−プ　ゐ　ス

【図面の簡単な説明】

第１図は本発明の実施例の構成の概略を示した断面図、
第２図は第１図に示した実施例の製造方法の説明図。第
３図は従来の半導体受光装置の構成の概略を示した断面
図、第４図は拡散深さと不純物濃度との関係を示した説
明図、第５図は接合深さと接合容重との関係を示した説
明図である。 １・・・半導体基板、３・・・ホトダイオード、４・・
・トランジスタ、７・・・下部エビタキンヤル層。８・
・・上部エビタキンヤル層、９ａ、９ｂ・・・第１の埋
め込み拡散層、１０・・・第２の埋め込み拡散層、１１
・・・低濃度Ｉ）型拡散層。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に成長された高抵抗の下部エピタキ
   シャル層と、 前記下部エピタキシャル層の上に成長され、その表面に
   受光素子と信号処理回路素子とが形成される上部エピタ
   キシャル層と、 前記受光素子及び適宜の信号処理回路素子の下方にあた
   る半導体基板と下部エピタキシャル層との間に個別に形
   成される異極性の第１の埋め込み拡散層と、 前記信号処理回路素子の下方にあたる下部エピタキシャ
   ル層と上部エピタキシャル層との間に形成され、前記第
   １の埋め込み拡散層との間でＰＮ接合を形成する第２の
   埋め込み拡散層とを具備し、前記受光素子は、上部エピ
   タキシャル層を貫通する拡散深さを持った低濃度拡散層
   によって形成されるものであることを特徴とする半導体
   受光装置。