JP4046995B2 - 光半導体装置 - Google Patents
光半導体装置 Download PDFInfo
- Publication number
- JP4046995B2 JP4046995B2 JP2001373150A JP2001373150A JP4046995B2 JP 4046995 B2 JP4046995 B2 JP 4046995B2 JP 2001373150 A JP2001373150 A JP 2001373150A JP 2001373150 A JP2001373150 A JP 2001373150A JP 4046995 B2 JP4046995 B2 JP 4046995B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- concentration
- collector
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 230000003287 optical effect Effects 0.000 title claims description 37
- 239000012535 impurity Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 18
- 230000036961 partial effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、光半導体装置に関する。
【0002】
【従来の技術】
従来の光半導体装置は特開平4−360854号公報に記載されている。この光半導体装置は、PIN構造を有するホトダイオードと、このホトダイオードの高濃度P型層に物理的に接続された高濃度P型領域をその一部領域とするP型ベース領域、ホトダイオードの高濃度N型層に物理的に接続された高濃度N型領域をその一部領域とするN型コレクタ領域及びP型ベース領域内に形成されたN型エミッタ領域を有するNPNトランジスタとを同一半導体基板上に形成してなる。
ホトダイオードがNPNトランジスタのベース領域に接続されているので、ホトダイオードを介してベース領域に流れ込むベース電流によってNPNトタンジスタのコレクタ領域とエミッタ領域との間を流れるコレクタ電流を制御したり、コレクタ電流を検出することによってホトダイオードに入射した光強度を測定することができる。
【0003】
【発明が解決しようとする課題】
しかしながら、トランジスタのコレクタ領域とベース領域との間にはホトダイオードのI型層が介在しているため、I型層が全て空乏化した場合にはトランジスタ出力電流がコレクタ電圧依存性を伴なって変動する。また空乏化されず残ったI型層が存在した場合にはコレクタ抵抗の増大に伴ないトランジスタの飽和電圧が大きくなるという問題が生じる。
さらに、トランジスタのI型層を埋め込み拡散層のせり上がりで埋め尽す方法があるが、その場合P型ベース層の不純物プロファイルに影響してトランジスタの電流増幅率を制御するのが非常に困難であるという問題を有していた。
一方、コレクタ抵抗を下げるためI型層の不純物濃度を上げた場合には、フォトダイオードに関して空乏層が広がらないため接合容量が増加し、特に空乏化しない領域の電界が弱くフォトダイオードの応答速度が低下するという問題があった。
【0004】
本発明は、このような課題に鑑みてなされたものであり、トランジスタのコレクタ電流の変動を抑制すると共に、そのトランジスタの飽和電圧を小さくし、更にフォトダイオードの低容量化と走行時定数低下により高速応答が可能な光半導体装置を提供することを目的とする。
【0005】
上述の課題を解決するため、本発明に係る光半導体装置は、PIN構造を有するホトダイオードと、ホトダイオードの高濃度P型層をアノードとしてこれに回路的及び物理的に接続された高濃度P型領域をその一部領域とするP型ベース領域、ホトダイオードの高濃度N型層をカソードとしてこれに回路的及び物理的に接続された高濃度N型領域をその一部領域とするN型コレクタ領域及びP型ベース領域内に形成されたN型エミッタ領域を有するNPNトランジスタとを同一半導体基板上に形成してなる光半導体装置において、N型コレクタ領域は高濃度N型領域からP型ベース領域に到達するN型ウエル領域を備えていることを特徴とする。
【0006】
なお、I型層とは狭義の真性半導体を意味するものではなく、1×1015/cm3未満の比較的低濃度の不純物濃度を有する半導体を意味するものとする。N型の不純物であっても、P型の不純物であってもよい。
【0007】
また、高濃度とは不純物濃度が1×1017/cm3以上のことを意味するものとする。
【0008】
このようなI型層が、N型コレクタ領域の高濃度N型領域とP型ベース領域との間に介在している場合、上述のようにトランジスタの飽和電圧が増加する。本発明の装置においては、N型コレクタ領域は、高濃度N型領域からP型ベース領域に到達するN型ウエル領域を備えている。このN型ウエル領域の平均N型不純物濃度は1×1015/cm3以上であることが好ましい。すなわち、N型ウエル領域は、I型層よりも不純物濃度が高い。
【0009】
ホトダイオードに介在するI型層が完全空乏化するような逆バイアス電圧が印加された場合、トランジスタのP型ベース領域とN型コレクタ領域との間にも同じ逆バイアスが印加されることになるが、この場合でもN型ウエル領域は全域においては空乏化しない。逆バイアス電圧、即ちコレクタ電圧を更に増加した場合、Nウェル領域内の空乏層が僅かずつ広がることによりベース電位の変動が微小になり、電流増幅率の変動が抑えられて安定したコレクタ電流、即ち出力電流となる。
【0010】
また、不純物濃度を上げて抵抗率が低下したN型ウェル領域にコレクタ電流が流れるため、トランジスタ飽和電圧の上昇が抑えられる。そのため、特に低電圧動作でコレクタ電流が低下する事がなくなる。
また、ホトダイオードに介在するI層の高い抵抗領域は、Nウェル層の導入によって飽和電圧やコレクタ変調のトランジスタへの影響がなくなるため、本来の真性半導体に近い大きな抵抗層に設定することができ、それによって更に低電圧動作や、ホトダイオードの低容量化、高速化を容易に実現できる。
【0011】
また、N型エミッタ領域、P型ベース領域及びN型コレクタ領域は、半導体基板の同一面側にそれぞれの電極を備えることが好ましく、この場合には、同一面側から電極に容易にリード線を取り付けることができる。また、エミッタ領域に設けられるエミッタ電極はストライプ形状であって、コレクタ領域に設けられるコレクタ電極はエミッタ電極及びホトダイオードの光入射領域を囲む環状をなしていることが好ましい。
【0012】
このような光半導体装置の製造方法は、▲1▼少なくとも表面側に高濃度N型層を有する半導体基板の上記表面上にI型層をエピタキシャル成長させる工程と、▲2▼I型層の表面側からN型ウエル領域形成予定領域内にN型不純物を添加しN型ウエル領域を形成する工程と、▲3▼N型ウエル領域内にP型の主ベース領域を形成する工程と、▲4▼P型の主ベース領域内にN型エミッタ領域を形成する工程と、▲5▼I型層及びP型の主ベース領域の表面側からP型不純物を添加することによってI型層及びP型の主ベース領域の表面側に高濃度P型層を形成する工程とを備え、N型ウエル領域は、添加されたN型不純物が高濃度N型層に到達するまで熱処理されることを特徴とする。
本製造方法によれば、表面側からN型不純物を添加することによってN型ウエル領域を作製することとしたので、これはコレクタ領域の一部として機能するが、この場合には、上述の効果に加えて、コレクタ領域の不純物濃度や分布を、これが埋め込み層である場合に比較して高精度に制御することができ、したがって、トランジスタの特性を向上させることができる。
【0013】
【発明の実施の形態】
以下、実施の形態に係る光半導体装置について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【0014】
図1は光半導体装置の概要を示す説明図である。この図は、各要素の接続を示すものであって、このような接続関係を有する光半導体装置であれば、様々な形状の光半導体装置を製造することができる。図2は図1に示した光半導体装置の回路図である。
【0015】
この光半導体装置は、ホトダイオードPDとNPNトランジスタTRとを同一半導体基板上に形成してなるものである。なお、図中の各要素はいずれも半導体からなるものであり、保護膜やパッシベーション膜等の記載は省略する。
【0016】
ホトダイオードPDは、高濃度P型層PDP、I型層PDI及び高濃度N型層PDNを備えており、PIN構造を有している。なお、高濃度P型層PDP及び高濃度N型層PDNは、それぞれ、ホトダイオードにおけるアノード及びカソードを構成する。なお、I型層PDIとは狭義の真性半導体を意味するものではなく、1×1015/cm3未満の不純物濃度を有する半導体を意味するものとする。このI型層PDIは、若干のN型の不純物又はP型の不純物が添加されているものとする。 また、説明において、高濃度とは不純物濃度が1×1017/cm3以上のことを意味するものとする。
【0017】
NPNトランジスタTRは、ホトダイオードPDの高濃度P型層PDPに物理的に接続された高濃度P型領域B1をその一部領域とするP型ベース領域B、ホトダイオードPDの高濃度N型層に物理的に接続された高濃度N型領域C1をその一部領域とするN型コレクタ領域及びP型ベース領域B内に形成されたN型エミッタ領域Eを有する。
【0018】
ここで、N型コレクタ領域Cは高濃度N型領域C1からP型ベース領域Bに到達するN型ウエル領域CWを備えている。このN型ウエル領域CWの平均N型不純物濃度は1×1015/cm3以上であることが好ましい。すなわち、N型ウエル領域CWは、I型層PDIよりも不純物濃度が高い。
【0019】
I型層PDIを完全空乏化するため、ホトダイオードPDに逆バイアスを印加した場合には、トランジスタTRのP型ベース領域BとN型コレクタ領域Cとの間には逆バイアスが印加されることになるが、この場合、I型層PDIの全域を空乏化した場合においても、N型ウエル領域CWは全域においては空乏化しないことになる。
【0020】
すなわち、P型ベース領域BとN型コレクタ領域Cとの間にはI型層PDIが介在していない。したがって、トランジスタTRの静特性としては、このようなI型層PDIによる抵抗が減少することとなり、コレクタ電流が増加する。
【0021】
N型ウエル領域CWがI型層PDIである場合には、I型層PDIへの光の入射に伴って発生したキャリアによる抵抗変化、基板電位変化によって、コレクタ及びベース領域の電位が影響を受ける。電位変化を考慮しない場合においても、コレクタ抵抗Rcが変動する。
【0022】
本装置においては、N型ウエル領域CWはI型層PDIではないため、コレクタ領域C及びベース領域Bの電位やコレクタ抵抗Rcが安定し、トランジスタTRのコレクタ電流Icの変動を抑制することができる。なお、コレクタ電流Icは、ベース電流Ibの電流増幅率(hfe)倍であるが、ベース電流IbはホトダイオードPDを流れる電流である。
【0023】
また、N型エミッタ領域E、P型ベース領域B及びN型コレクタ領域Cは、半導体基板の同一面側に図示しないそれぞれの電極を備えており、この場合には、同一面側から電極にリード線を取り付けることができる。
【0024】
次に、上述の光半導体装置の一例について製造方法と共に説明する。
【0025】
図3はかかる光半導体装置を一部破断して示す光半導体装置の斜視図である。光半導体装置を構成する各半導体要素の導電型、不純物濃度及び厚みは以下の通りである。なお、半導体の材料はSiである。
【表1】
【表2】
なお、N型ウエル領域CWは、基板に垂直な平面内において、環状を有する外側N型ウエル領域CW1と、I型層PDIを介在させて外側N型ウエル領域CW1の内側に位置する内側N型ウェル領域CW2からなる。外側N型ウエル領域CW1の表面側には、隣接素子との間の電気的隔離を行うアイソレーション或いはチャネルストッパとして機能する高濃度P型領域ISPが環状に形成されている。また、基板表面側のN型エミッタ領域E、P型ベース領域Bの表面側の一部を構成する高濃度P型領域B1及びN型コレクタ領域Cの表面側の一部を構成する高濃度N型領域C2上には、それぞれ、エミッタ電極、ベース電極及びコレクタ電極が設けられる。
【0026】
この光半導体装置は以下の工程▲1▼〜▲5▼を順次実行することによって製造される。
▲1▼エピタキシャル成長工程
【0027】
少なくとも表面側に高濃度N型層(PDN:高濃度N型領域C1)を有する半導体基板を用意する。本例では、半導体基板自体が高濃度のN型基板であるとする(0.01Ω・cm)。この半導体基板の表面上にI型層PDIをエピタキシャル成長させる。エピタキシャル成長層は、低電圧動作を前提とすると高抵抗化が必要で、エピ厚が厚くなるほどより高抵抗のエピタキシャル層に設定される。例えば、I層に15μmの厚みを構成する場合は、エピタキシャル層の比抵抗は500Ω・cm以上の高抵抗になる。あるいはI層に20μm以上の厚みを構成する場合は700Ωcm以上の高抵抗になる。このようにすれば低電圧でI層が完全に空乏層になり、ホトダイオードの低容量化と高速応答が可能になる。
▲2▼N型ウエル領域形成工程
【0028】
I型層PDIの表面上にN型ウエル領域形成予定領域が露出したマスクを作製する。このマスクはホトレジストによって形成される。マスクをした状態で、I型層PDIの表面側からN型ウエル領域形成予定領域内にN型不純物を添加しN型ウエル領域CW(CW1,CW2)を形成する。不純物添加方法としては、拡散法やイオン注入法が挙げられる。
N型ウエル領域CWは、添加されたN型不純物が高濃度N型層C1(PDN)に到達するまで熱処理される。
▲3▼主ベース領域形成工程
【0029】
N型ウエル領域CW内にP型の主ベース領域B2を形成する。I型層PDI及びN型ウエル領域CWの表面上に主ベース領域形成予定領域が露出したマスクを作製する。このマスクはホトレジストによって形成される。マスクをした状態で、I型層PDI及びN型ウエル領域CWの表面側から主ベース領域形成予定領域内にP型不純物を添加し主ベース領域B2を形成する。不純物添加方法としては、拡散法やイオン注入法が挙げられる。
▲4▼エミッタ領域形成工程
【0030】
主ベース領域B2内にN型エミッタ領域を形成する。I型層PDI、N型ウエル領域CW及び主ベース領域B2の表面上に、エミッタ領域形成予定領域が露出したマスクを作製する。このマスクはホトレジストによって形成される。マスクをした状態で、I型層PDI、N型ウエル領域CW及び主ベース領域B2の表面側からエミッタ領域形成予定領域内にN型不純物を添加しエミッタ領域Eを形成する。不純物添加方法としては、拡散法やイオン注入法が挙げられる。
▲5▼高濃度P型層PDP形成工程
【0031】
I型層PD I 、N型ウエル領域CW、主ベース領域B2及びN型エミッタ領域Eの表面側からP型不純物を添加することによって、エミッタの外側の領域の表面側に高濃度P型層B1(PDP)を形成する。I型層PDI、N型ウエル領域CW、主ベース領域B2及びN型エミッタ領域Eの表面上に、高濃度P型層PDP形成予定領域が露出したマスクを作製する。このマスクはホトレジストによって形成される。マスクをした状態で、これらの表面側から高濃度P型層PDP形成予定領域内にP型不純物を添加し高濃度P型層B1(PDP)を形成する。不純物添加方法としては、拡散法やイオン注入法が挙げられる。最後に、アイソレーションやパッシベーション、金属電極を設けることにより、光半導体装置が完成する。本製造方法によれば、表面側からN型不純物を添加することによってN型ウエル領域CWを作製することとしたので、これはコレクタ領域の一部として機能するが、この場合には、上述の効果に加えて、コレクタ領域の不純物濃度や分布を、これが埋め込み層である場合に比較して高精度に制御することができ、したがって、トランジスタTRの特性を向上させることができる。
【0032】
次に、上述の光半導体装置の利点について、比較例を用いて説明する。比較例に係る光半導体装置は、N型ウエル領域に代えてN型埋め込み層BLを高濃度N型層C1との間に介在させたものである。
【0033】
図4は図3に示した光半導体装置の部分縦断面図であり、図5は図4に示した深さ方向計測ラインt上の不純物濃度分布を示すグラフである。同様に、図6は比較例に係る光半導体装置の縦断面図であり、図7は図6に示した深さ方向計測ラインt上の不純物濃度分布を示すグラフである。なお、斜線部は空乏層を示す。
【0034】
上記グラフに示されるように、実施形態に係るN型ウエル領域CWの不純物濃度は、比較例のそれよりも高く、また、主ベース領域B2から基板側の高濃度N型層C1(PDN)にまで到達している。そのため、フォトダイオード部分は、PDIの領域が全て空乏層になってもNウェル領域にできるベース/コレクタ間の空乏層はごく狭い範囲に形成され、コレクタ電圧の変動に応じてその幅が僅かに変化する。そのため、ベース電位がコレクタ電圧の変動に依存することなく一定になる。また、Nウェル領域が比較例と比べて不純物濃度が高いためコレクタ抵抗が低くなる。
【0035】
比較例においては、I型層PDIによる抵抗Rcが大きいため、ホトダイオードPDを一部分空乏化した場合においてはコレクタ抵抗が大きくトランジスタ飽和電圧が大きくなる。また、コレクタ抵抗Rcをなくすために空乏層がBL領域まで達した場合には、空乏層がそれ以上変化できないためコレクタ電圧の増加に伴なってベース電位が上がり、電流増幅率が大きくなってコレクタ電流が変動する。更に、PD I を完全空乏化を想定すると、コレクタ抵抗の低下のために形成したBL層が無い場合でもトランジスタのコレクタ抵抗Rcは小さくなり、BL層の存在意義がなくなる。
【0036】
実施形態においては、ホトダイオードPDを低電圧で完全空乏化でき、トランジスタTR側の空乏層は、N型ウェル領域にベースとの接合部から2〜3μmの深さしか広がらないため、トランジスタのコレクタ電圧依存性が小さいという利点がある。また、フォトダイオード部分のPD I が完全空乏化されることによって比較例に比して電子の平均ドリフト速度は大きくなり、高速応答が可能になる。
【0037】
また、実施形態の光半導体装置においては、コレクタ接合容量も小さくなる。抵抗の低下によってトランジスタの飽和電圧が小さくなり、大電流でも出力が低下しないため、ダイナミックレンジが広がる。更に、アーリー効果を受けにくくなるため、コレクタ及びエミッタ間電圧の依存性が低下するという利点もある。
【0038】
また、トランジスタTRのエミッタ領域に設けられるエミッタ電極はストライプ形状であって、コレクタ電極はエミッタ電極及びホトダイオードPDの光入射領域を囲む環状のものが好ましい。このストライプの幅は、狭いほど高速化が達成される。コレクタ接合容量は本例の構造においては低減されているので、ストライプ化、すなわち、エミッタ電極(エミッタ領域E)における高濃度N型層を流れる電流の方向よりも、これと基板厚み方向の双方に垂直な方向の電極長を長くすることで、高速化が更に達成される。
【0039】
【発明の効果】
以上、説明したように、本発明の光半導体装置によれば、同一基板上に形成されるトランジスタとホトダイオードにおいて、ホトダイオードの低容量化・高速化できる構造を持たせながらコレクタ電圧依存性を抑制すると共に、トランジスタの飽和電圧増加を抑制する事が可能になる。また、この製造方法によれば、トランジスタの特性を更に向上させることができる。
【図面の簡単な説明】
【図1】光半導体装置の概要を示す説明図である。
【図2】図1に示した光半導体装置の回路図である。
【図3】光半導体装置を一部破断して示す光半導体装置の斜視図である。
【図4】図3に示した光半導体装置の部分縦断面図である。
【図5】図4に示した深さ方向計測ラインt上の不純物濃度分布を示すグラフである。
【図6】比較例に係る光半導体装置の縦断面図である。
【図7】図6に示した深さ方向計測ラインt上の不純物濃度分布を示すグラフである。
【符号の説明】
E…N型エミッタ領域、B…ベース領域、C…コレクタ領域、B1…高濃度P型層、B2…主ベース領域、C1…高濃度N型層、CW…N型ウエル領域、ISP…P型領域、PD…ホトダイオード、PDI…I型層、PDN…高濃度N型層、PDP…高濃度P型層、Rc…抵抗、t…方向計測ライン、TR…トランジスタ。
Claims (4)
- PIN構造を有するホトダイオードと、前記ホトダイオードの高濃度P型層をアノードとしてこれに回路的及び物理的に接続された高濃度P型領域をその一部領域とするP型ベース領域、前記ホトダイオードの高濃度N型層をカソードとしてこれに回路的及び物理的に接続された高濃度N型領域をその一部領域とするN型コレクタ領域及び前記P型ベース領域内に形成されたN型エミッタ領域を有するNPNトランジスタとを同一半導体基板上に形成してなる光半導体装置において、
前記N型コレクタ領域は前記高濃度N型領域から前記P型ベース領域に到達するN型ウエル領域を備えていることを特徴とする光半導体装置。 - 前記N型ウエル領域の平均N型不純物濃度は1×1015/cm3以上であることを特徴とする請求項1に記載の光半導体装置。
- 前記N型エミッタ領域、前記P型ベース領域及び前記N型コレクタ領域は、前記半導体基板の同一面側にそれぞれの電極を備えることを特徴とする請求項1に記載の光半導体装置。
- 前記エミッタ領域に設けられるエミッタ電極はストライプ形状であって、前記コレクタ領域に設けられるコレクタ電極は前記エミッタ電極及び前記ホトダイオードの光入射領域を囲む環状をなしていることを特徴とする請求項1乃至3のいずれか1項に記載の光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373150A JP4046995B2 (ja) | 2001-12-06 | 2001-12-06 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001373150A JP4046995B2 (ja) | 2001-12-06 | 2001-12-06 | 光半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003174188A JP2003174188A (ja) | 2003-06-20 |
| JP2003174188A5 JP2003174188A5 (ja) | 2005-05-19 |
| JP4046995B2 true JP4046995B2 (ja) | 2008-02-13 |
Family
ID=19181919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001373150A Expired - Fee Related JP4046995B2 (ja) | 2001-12-06 | 2001-12-06 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4046995B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4979513B2 (ja) | 2007-08-22 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP7078820B2 (ja) * | 2017-10-24 | 2022-06-01 | 富士通株式会社 | 光検出器、光変調器及び光集積回路 |
-
2001
- 2001-12-06 JP JP2001373150A patent/JP4046995B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174188A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61154063A (ja) | 光半導体装置およびその製造方法 | |
| US7855400B2 (en) | Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element | |
| KR20000002044A (ko) | 트랜지스터 | |
| US4652895A (en) | Zener structures with connections to buried layer | |
| US3532945A (en) | Semiconductor devices having a low capacitance junction | |
| US4936928A (en) | Semiconductor device | |
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| JPH04256376A (ja) | アバランシェホトダイオード及びその製造方法 | |
| JP4046995B2 (ja) | 光半導体装置 | |
| US20010004117A1 (en) | Photodiode and method of manufacturing same | |
| JP5074799B2 (ja) | フォトディテクタおよびその作製方法 | |
| US3936856A (en) | Space-charge-limited integrated circuit structure | |
| JPH058597B2 (ja) | ||
| JP2010098239A (ja) | 光半導体装置及び光半導体装置の製造方法 | |
| JP2004335758A (ja) | ダイオード素子及びその製法 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JPH02196463A (ja) | 回路内蔵受光素子 | |
| JP2003174188A5 (ja) | ||
| JPH04114469A (ja) | 回路内蔵受光素子 | |
| JP2636555B2 (ja) | 半導体装置 | |
| JP2603346B2 (ja) | 半導体装置および光電変換装置 | |
| JPH05183038A (ja) | 半導体装置 | |
| JPH0644617B2 (ja) | 集積回路の製造方法 | |
| JP2815201B2 (ja) | Pinホトダイオード | |
| JPH05109745A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |
