JP5074799B2 - フォトディテクタおよびその作製方法 - Google Patents
フォトディテクタおよびその作製方法 Download PDFInfo
- Publication number
- JP5074799B2 JP5074799B2 JP2007083431A JP2007083431A JP5074799B2 JP 5074799 B2 JP5074799 B2 JP 5074799B2 JP 2007083431 A JP2007083431 A JP 2007083431A JP 2007083431 A JP2007083431 A JP 2007083431A JP 5074799 B2 JP5074799 B2 JP 5074799B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- photodetector
- active region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 113
- 230000004888 barrier function Effects 0.000 claims description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims 1
- 230000004044 response Effects 0.000 description 16
- 238000004088 simulation Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000013308 plastic optical fiber Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the Schottky type
- H01L31/1085—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the Schottky type the devices being of the Metal-Semiconductor-Metal [MSM] Schottky barrier type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN heterojunction type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Description
本発明は横型のフォトディテクタおよび、その作製方法に関するものである。
従来、例えば特許文献１に示されるように横型（ラテラル）フォトダイオード、つまりｐ型領域およびｎ型領域が基板表面と平行に並ぶタイプのフォトダイオードが公知となっている。図８はこの横型フォトダイオードの基本構造を示すものである。この構造においては、図示の通り基板１の上に入射光Ｌを受ける半導体層２が形成され、この半導体層２内にｐ型領域３およびｎ型領域４が基板表面と平行に並ぶ状態に形成されている。そしてｐ型領域３およびｎ型領域４にそれぞれ電極８、９が接続された上で、半導体層２を上から覆う形に絶縁層７が形成されている。このような構造を有する横型フォトダイオードにおいては、光吸収およびキャリア移動が半導体層のごく表面に近いところで行われるため、従来から良く知られている縦型のフォトダイオード、つまりｐ型領域とｎ型領域とが基板厚さ方向に積層されてなるフォトダイオードと比べると高速動作を実現できる。
しかし、この種の横型フォトダイオードに対しても、さらなる高速化の要望が高まって来ている。すなわち、従来の横型フォトダイオードにおいてｐ型領域およびｎ型領域を構成するＳｉ（シリコン）は、汎用的な用途で主な検出対象となる６５０ｎｍ以上の長波長域の光に対する吸収が小さいため、キャリアの移動に長時間を要し、それが高速応答を阻害する要因となっている。
横型フォトディテクタの高速応答を実現するための構造として、従来、例えば非特許文献１に記載が有るように、ｐ型領域、ｎ型領域にそれぞれ接続する櫛形電極を、深く掘られたトレンチ構造内に形成したものが知られている。さらには、例えば非特許文献２や特許文献２に記載が有るように、活性層を、電気的あるいは物理的なバリア層を用いて基板から孤立させることにより、高速応答を実現するようにした横型フォトディテクタも知られている。
他方、非特許文献３には、互いに基板厚さ方向に積層されてｐｎ接合を構成するｐ層およびｎ層からなる活性領域を有する横型フォトディテクタが記載されている。この構造は、電極が接続される部分の活性領域が、ｐｎ接合によって基板のキャリアから分離されるものとなっている。
なお特許文献３に示されるように、半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されて前記活性領域との間にショットキー金属接点を構成するカソードおよびアノードとを備えてなる横型構造のＭＳＭ（Metal-Semiconductor-Metal）フォトディテクタも知られており、このタイプの横型フォトディテクタにおいても、さらなる高速応答が求められている。
特開平０５−１７５５３６号公報
特開２００４−２００６８５号公報
米国特許公開２００４／０１１９０９３号公報
M. Yang et Al. "A high speed, high sensitivity silicon lateral trench photodetector" IEEE Electron Device Letters, vol.23, pp. 395-397, July 2002
C. Schow et al. "Design and implementation of high speed planar Si photodiods fabricated on SOI substrates" IEEE Journal of Quantum Electronics, vol.35, pp. 1478-1482, October 1999
W. P. Giziewica, L.C. Kimerling, J. Michel "Large Diameter CMOS-Manufacturable Photodetectors for over 2 Gbps Polymer Optical Fiber Applications" Proceedings "Integrated Photonics Research and Applications", April 2006
しかし、非特許文献１に示された構造は、作製する際に深いトレンチ構造を形成するために付加的なプロセスが必要となり、それがフォトディテクタのコストアップにつながるという問題がある。また非特許文献２に示された構造は、活性層に高抵抗の材料を用いることが必要となり、そのために作製が困難なものとなっている。活性層に高抵抗の材料を用いない場合は、活性層の全域が空乏層にならないため、キャリアが拡散にて移動することが必要となり、十分な高速化が得られない。
他方、非特許文献３に示された構造は、入射光が強くなると周波数応答が非常に遅くなり、高速応答は得られないものであることが分かっている。
本発明は上記の事情に鑑みてなされたものであり、十分高速応答可能で、しかも作製も容易なフォトディテクタを提供することを目的とする。
さらに本発明は、そのようなフォトディテクタを効率的に作製することができる方法を提供することを目的とする。
本発明による一つのフォトディテクタは、前述したように、半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されたｐ型領域およびｎ型領域とを備えてなる横型構造のフォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてｐｎ接合を構成するｐ層およびｎ層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするものである。
前記活性領域が、互いに基板厚さ方向に積層されてｐｎ接合を構成するｐ層およびｎ層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするものである。
なお上記のバリア層は、ＳｉＯ2を含むものであることが望ましい。
また本発明のフォトディテクタは、ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるＳＯＩ（Silicon On Insulator ）基板を用いて構成され、
このＳＯＩ基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記ｐ層およびｎ層のうち少なくともバリア層に近い方の層が形成されていることが望ましい。
このＳＯＩ基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記ｐ層およびｎ層のうち少なくともバリア層に近い方の層が形成されていることが望ましい。
また本発明のフォトディテクタにおいては、前記ｐ層およびｎ層のうちバリア層に近い方の層がｎ層であり、このｎ層の厚みが、ｎ型領域の下方においてｐ型領域の下方よりも大となっている構造を適用することができる。あるいは、前記ｐ層およびｎ層のうちバリア層に近い方の層がｐ層であり、このｐ層の厚みが、ｐ型領域の下方においてｎ型領域の下方よりも大となっている構造も適用可能である。
さらに本発明のフォトディテクタにおいては、活性領域、ｐ型領域およびｎ型領域によりｐｉｎフォトディテクタ構造が構成されていることが望ましい。
また、本発明による別のフォトディテクタは、前述したように半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されて前記活性領域との間にショットキー金属接点を構成するカソードおよびアノードとを備えてなる横型構造のＭＳＭ（Metal-Semiconductor-Metal）フォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてｐｎ接合を構成するｐ層およびｎ層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするものである。
前記活性領域が、互いに基板厚さ方向に積層されてｐｎ接合を構成するｐ層およびｎ層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするものである。
この本発明による別のフォトディテクタにおいても、バリア層は、ＳｉＯ2を含むものであることが望ましい。
また、この本発明による別のフォトディテクタも、ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるＳＯＩ（Silicon On Insulator ）基板を用いて構成され、
このＳＯＩ基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記ｐ層およびｎ層のうち少なくともバリア層に近い方の層が形成されていることが望ましい。
このＳＯＩ基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記ｐ層およびｎ層のうち少なくともバリア層に近い方の層が形成されていることが望ましい。
さらに、この本発明による別のフォトディテクタにおいては、前記ｐ層およびｎ層のうちバリア層に近い方の層がｎ層であり、このｎ層の厚みが、アノードの下方においてカソードの下方よりも大となっている構造を適用することができる。あるいは、前記ｐ層およびｎ層のうちバリア層に近い方の層がｐ層であり、このｐ層の厚みが、カソードの下方においてアノードの下方よりも大となっている構造も適用可能である。
一方、本発明による一つのフォトディテクタの作製方法は、上述した本発明のフォトディテクタを作製する方法であって、
一つの基板の上に前記バリア層を形成し、
別の基板にドーパントを打ち込んで前記ｐｎ接合を形成し、
この別の基板を前記一つの基板の上に貼り合わせ、
次にこの別の基板を研磨して薄くした後、該基板の上にフォトディテクタを構成する部品を形成する工程を含むことを特徴とするものである。
一つの基板の上に前記バリア層を形成し、
別の基板にドーパントを打ち込んで前記ｐｎ接合を形成し、
この別の基板を前記一つの基板の上に貼り合わせ、
次にこの別の基板を研磨して薄くした後、該基板の上にフォトディテクタを構成する部品を形成する工程を含むことを特徴とするものである。
また、本発明による別のフォトディテクタの作製方法は、上述した本発明のフォトディテクタを作製する方法であって、
ＳＯＩ（Silicon On Insulator ）基板にドーパントを打ち込んで前記ｐｎ接合を形成し、
次にこの基板の上にフォトディテクタを形成する工程を含むことを特徴とするものである。
ＳＯＩ（Silicon On Insulator ）基板にドーパントを打ち込んで前記ｐｎ接合を形成し、
次にこの基板の上にフォトディテクタを形成する工程を含むことを特徴とするものである。
また、本発明によるさらに別のフォトディテクタの作製方法は、上述した本発明のフォトディテクタを作製する方法であって、
ＳＯＩ（Silicon On Insulator ）基板上に、該基板と逆の導電型になるようにエピタキシャル層を成長させ、
次に前記エピタキシャル層の上にフォトディテクタを形成する工程を含むことを特徴とするものである。
ＳＯＩ（Silicon On Insulator ）基板上に、該基板と逆の導電型になるようにエピタキシャル層を成長させ、
次に前記エピタキシャル層の上にフォトディテクタを形成する工程を含むことを特徴とするものである。
なお、そのような方法においては、例えばＳＯＩ基板の前記ｎ層とするシリコン層の上にＧｅエピタキシャル層を成長させて、それを前記ｐ層とさせる方法を好適に用いることができる。
本発明の一つのフォトディテクタにおいては、前述した通りのｐｎ接合が形成されているので、そのｐｎ接合の内蔵電位がｐ型領域、ｎ型領域間つまりアノード、カソード間の横方向（基板と平行な方向およびそれに近い方向）の電場とぶつかることにより、空乏層が著しく広く発達して、横方向の電場が強く増強される。またそれに加えて、前述した通りのバリア層が形成されていることから、基板側からの比較的遅いキャリア移動も阻止されるので、横方向の高速のキャリア移動が支配的となる。以上の２つの点から本発明のフォトディテクタは、極めて高速で応答可能なものとなる。
以上の効果は、横型構造のＭＳＭ（Metal-Semiconductor-Metal）フォトディテクタである本発明の別のフォトディテクタにおいても同様に得られるものである。
なお、上記構成の本発明のフォトディテクタにおいては、非特許文献２に示された構造と異なり、活性領域を特に高抵抗の材料で形成する必要はない。すなわち、該活性領域のドーピング濃度は例えば１×１０16ｃｍ−3程度とすることができ、よって、このフォトディテクタは容易に作製され得るものとなる。ただしそのようにする場合、もし前述のｐｎ接合が形成されていないと、周波数帯域は数百ＭＨｚ以下程度に制限されてしまう。しかし本発明のフォトディテクタにおいてはこのｐｎ接合が形成されていることにより、周波数帯域が上述のように制限されることも防止できる。
以下、図面を参照して本発明の実施形態を詳細に説明する。
《第１の実施形態》
図１は、本発明の第１の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタは一例としてフォトダイオードであり、図示の通りこのフォトダイオード１０は、基板１１と、その上に順次形成されたバリア層１２、ｎ型活性領域（吸収領域）１３およびｐ型活性領域１４とを有している。また、上記ｐ型活性領域１４の表面に近い部分には、互いに基板１１の表面と平行な方向に並ぶ状態にして、フィンガー状のｐ＋領域１５およびｎ＋領域１６が形成されている。そしてｐ＋領域１５、ｎ＋領域１６にはそれぞれカソード１７、アノード１８が接続されている。
図１は、本発明の第１の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタは一例としてフォトダイオードであり、図示の通りこのフォトダイオード１０は、基板１１と、その上に順次形成されたバリア層１２、ｎ型活性領域（吸収領域）１３およびｐ型活性領域１４とを有している。また、上記ｐ型活性領域１４の表面に近い部分には、互いに基板１１の表面と平行な方向に並ぶ状態にして、フィンガー状のｐ＋領域１５およびｎ＋領域１６が形成されている。そしてｐ＋領域１５、ｎ＋領域１６にはそれぞれカソード１７、アノード１８が接続されている。
上記構成のフォトダイオード１０に対して図中上方から光が照射されると、ｐ＋領域１５とｎ＋領域１６との間でキャリア（正孔および電子）が移動し、カソード１７およびアノード１８に負荷が接続されていればそこに電流が流れるので、その電流を検出することによって光検出がなされ得る。
またこのフォトダイオード１０においては、ｎ型活性領域１３とｐ型活性領域１４とによってｐｎ接合が形成されているので、そのｐｎ接合の内蔵電位がカソード１７、アノード１８間の横方向、つまり基板１１と平行な方向もしくはそれに近い方向の電場とぶつかることにより、空乏層が著しく広く横方向に発達して、横方向の電場が強く増強される。それに加えて、バリア層１２が形成されていることから、基板１１側から発生する比較的遅いキャリア移動も阻止されるので、横方向の高速のキャリア移動が支配的となる。以上の２つの点からこのフォトダイオード１０は、極めて高速で応答可能なものとなる。なお、上述のような比較的遅いキャリア移動が生じれば、カソード１７およびアノード１８に接続された負荷には遅れた電流が流れるので、それにより高速応答性が損なわれる。
本実施形態のフォトダイオード１０は、一例としてＳＯＩ（Silicon On Insulator ）基板を用いて作製されたものである。すなわち本例では、ハンドリング基板１１上にＳｉＯ2からなる絶縁層およびｎ型単結晶Ｓｉ層がこの順に形成されてなるｎ型のＳＯＩ基板が用意され、このｎ型単結晶Ｓｉ層の表面から所定深さの領域にｐ型ドーパントを打ち込んでｐ型活性領域１４が形成される。そして、ＳＯＩ基板のドーパントが打ち込まれない領域がそのままｎ型活性領域１３とされ、また上記ＳｉＯ2からなる絶縁層がバリア層１２とされる。その後、一般的な横型フォトダイオードを作製する場合と同様にしてｐ＋領域１５、ｎ＋領域１６、カソード１７およびアノード１８が形成され、フォトダイオード１０が完成する。
ここで、本実施形態のフォトダイオード１０の応答性を計算機によるシミュレーションで求めた結果について説明する。このシミュレーションにおいてはドーピング濃度を、ｎ型活性領域１３は５×１０15ｃｍ−3、ｐ型活性領域１４は１×１０16ｃｍ−3、ｐ＋領域１５およびｎ＋領域１６は１×１０19ｃｍ−3とし、カソード１７とアノード１８の幅は各々１μｍ、それら電極間の距離は２μｍ、負荷抵抗は５０Ω、逆方向バイアス電圧は０〜５Ｖと仮定した。
図２は、従来装置との比較も含めて、
（Ａ）ｐ型バルク基板が用いられて、ｐｎ接合もバリア層も存在しない場合（図中「p bulk」で表示）
（Ｂ）ｐｎ接合のみが存在する場合（図中「Buried junction」で表示）
（Ｃ）ＳＯＩ基板が用いられて、バリア層のみが存在する場合（図中「SOI」で表示）
（Ｄ）本実施形態の場合（図中「Buried junction on SOI」で表示）
のそれぞれについて、受光部の直径を５０μｍ、１００μｍとしたときの遮断周波数（いわゆる３ｄＢ帯域）をシミュレーションした結果を示すものである。なおこのときの逆方向バイアス電圧は３Ｖである。これらの図から分かる通り本実施形態のフォトダイオード１０は、バリア層もｐｎ接合も存在しない場合と比べれば勿論のこと、ｐｎ接合のみあるいはバリア層のみが存在する場合と比べても、著しく高速応答性に優れたものとなっている。
（Ａ）ｐ型バルク基板が用いられて、ｐｎ接合もバリア層も存在しない場合（図中「p bulk」で表示）
（Ｂ）ｐｎ接合のみが存在する場合（図中「Buried junction」で表示）
（Ｃ）ＳＯＩ基板が用いられて、バリア層のみが存在する場合（図中「SOI」で表示）
（Ｄ）本実施形態の場合（図中「Buried junction on SOI」で表示）
のそれぞれについて、受光部の直径を５０μｍ、１００μｍとしたときの遮断周波数（いわゆる３ｄＢ帯域）をシミュレーションした結果を示すものである。なおこのときの逆方向バイアス電圧は３Ｖである。これらの図から分かる通り本実施形態のフォトダイオード１０は、バリア層もｐｎ接合も存在しない場合と比べれば勿論のこと、ｐｎ接合のみあるいはバリア層のみが存在する場合と比べても、著しく高速応答性に優れたものとなっている。
一方図３は、本実施形態のフォトダイオード１０について、逆方向バイアス電圧と遮断周波数との関係を、受光部の直径を５０μｍ、１００μｍ、２００μｍとしてシミュレーションした結果を示すものである。ここでも、本実施形態のフォトダイオード１０は高速応答性に優れたものであることが裏付けられている。
また図４、５、６および７にはそれぞれ、上記（Ａ）、（Ｂ）、（Ｃ）および（Ｄ）の場合の空乏層の拡がり状態をシミュレーションした結果を示す。これらの図より、本実施形態の場合（Ｄ）はその他の場合と比べて、空乏層が顕著に横方向に拡がった上で、基板）側への拡がりが抑えられていることが分かる。
これらの図４〜７において、水平方向に延びる破線はｐ層とｎ層との境界を示し、ドットからなる楕円は空乏層が拡がっている領域を示す。そしてこの楕円内にある複数の破線は、それぞれ、逆方向バイアス電位が互いに等しい点を結んだ等電位線であって、それらにより空乏層の拡がり状態を示している。
なお本実施形態では、ｐ型ドーパントの打ち込みによりｐ型(ｐ−型)活性領域１４が形成されているが、その代わりに、ｎ型単結晶Ｓｉ層の上にＧeエピタキシャル層を成長させることにより、ｐ型活性領域を形成することも可能である。なお、その際にＧeエピタキシャル層は自然にｐ−型になる。そのような構成のフォトダイオードも、高速応答性に優れたものとなる。
《第２の実施形態》
次に、本発明の第２の実施形態について説明する。図９は、本発明の第２の実施形態による横型フォトディテクタの概略側面形状を示すものである。なおこの図９において、図１中の要素と同等の要素には同番号を付してあり、それらについての説明は特に必要のない限り省略する（以下、同様）。
次に、本発明の第２の実施形態について説明する。図９は、本発明の第２の実施形態による横型フォトディテクタの概略側面形状を示すものである。なおこの図９において、図１中の要素と同等の要素には同番号を付してあり、それらについての説明は特に必要のない限り省略する（以下、同様）。
本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード２０は図１に示したフォトダイオード１０と比べると、ＳＯＩ基板としてよりドーピング濃度が高いものが用いられたことにより、ｎ型活性領域１３よりもドーピング濃度が高いｎ型（ｎ＋型）活性領域２３が形成されている点が異なるものである。具体的にこのドーピング濃度は１×１０19ｃｍ−3とされている。
上述のようにドーピング濃度が高いｎ型（ｎ＋型）活性領域２３が形成されている場合は、空乏層を上方へ、つまり基板１１と反対側へ拡張させて、電場を強くする効果が得られる。本実施形態の場合は簡単に見積もると、ドーピング濃度が１×１０16ｃｍ−3であるｎ型活性領域が形成されている場合と比べて、上方への空乏層の拡がりが約１．５倍程度まで拡大する。また、このｎ型（ｎ＋型）活性領域２３はドーピング濃度が高いため、キャイアのライフタイムが短いものとなる。その結果、電極までの距離が比較的大きい下部位置から発生して、高速応答を阻害するキャリアの発生が少なくなるので、高速応答を実現する上で有利となる。
《第３の実施形態》
次に、本発明の第３の実施形態について説明する。図１０は、本発明の第３の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード３０は図１に示したフォトダイオード１０と比べると、平坦なｎ型活性領域１３の代わりに、厚さが一部で変化しているｎ型活性領域３３が形成されている点が異なるものである。すなわちこのｎ型活性領域３３は、ｎ＋領域１６およびアノード１８の下方における厚さが、ｐ＋領域１５およびカソード１７の下方における厚さよりも大きくなるように形成されている。
次に、本発明の第３の実施形態について説明する。図１０は、本発明の第３の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード３０は図１に示したフォトダイオード１０と比べると、平坦なｎ型活性領域１３の代わりに、厚さが一部で変化しているｎ型活性領域３３が形成されている点が異なるものである。すなわちこのｎ型活性領域３３は、ｎ＋領域１６およびアノード１８の下方における厚さが、ｐ＋領域１５およびカソード１７の下方における厚さよりも大きくなるように形成されている。
上記構成を有する本実施形態のフォトダイオード３０においても、基本的に第１の実施形態や第２の実施形態におけるのと同様の効果が得られるが、それに加えて、ｎ型活性領域３３とｐ型活性領域１４との境界面積がより大となっていること、および、内蔵電位による電場が直接横方向に生じることにより、電場増強作用がより大きくなるという効果が得られる。
なお図１１に、この第３の実施形態のフォトダイオード３０における空乏層の拡がり状態をシミュレーションした結果を示す。
ここで図１２を参照して、本実施形態のフォトダイオード３０の作製方法について説明する。まず同図（１）に示すように、ハンドリング基板１１上にＳｉＯ2からなる絶縁層（バリア層１２）および、ｎ型活性領域３３となるｎ型単結晶Ｓｉ層がこの順に形成されてなるｎ型のＳＯＩ基板が用意される。そしてこのＳＯＩ基板の表面に、後述のように利用される図示外のアライメントマークが形成される。次に同図（２）に示すように、上記ｎ型単結晶Ｓｉ層の表面から所定深さの領域に、イオン打ち込みによりｐ型ドーパントを打ち込んでｐ型活性領域１４が形成される。
次に同図（３）に示すように、ｐ型活性領域１４の上において、アノード１８（図１０参照）が形成される領域およびその周辺領域を覆うマスク３９が、一般的なフォトリソおよびエッチング工程によって形成される。このとき、マスク３９を形成する領域は、上記アライメントマークを基準にして定められる。
次いで同図（４）に示すように、このマスク３９越しに再度ｐ型ドーパントの打ち込みが行われる。それにより、マスク３９の影響を受けない領域ではｐ型活性領域１４の厚さが増大し、つまりｎ型活性領域３３の厚さが減少して、図１０に示すような層構成となる。その後、ｐ＋領域１５およびｎ＋領域１６、並びにカソード１７およびアノード１８が通常の方法により形成されると、本実施形態のフォトダイオード３０が完成する。
なお、以上説明した第３の実施形態では、バリア層１２に近い側にｎ型活性領域３３が、そして遠い側にｐ型活性領域１４が形成されてそれらによりｐｎ接合が構成されているが、これとは反対にバリア層１２に近い側にｐ型活性領域を、そして遠い側にｎ型活性領域を配置する構成を採用することもできる。その場合にはｐ型活性領域を、ｐ＋領域１５およびカソード１７の下方における厚さが、ｎ＋領域１６およびアノード１８の下方における厚さよりも大きくなるように形成すればよい。
《第４の実施形態》
次に、本発明の第４の実施形態について説明する。図１３は、本発明の第４の実施形態による横型フォトディテクタの概略側面形状を、その作製工程と併せて示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード４０を作製するに当たっては、同図（１）に示すようにまず１つの基板４１が用意され、その上に例えばＳｉＯ2からなるバリア層４２が形成される。また同図（２）に示すように別の例えばｐ型Ｓｉ基板４３が用意され、その上にｎ型ドーパントを打ち込んでｎ型活性領域４４が形成される。
次に、本発明の第４の実施形態について説明する。図１３は、本発明の第４の実施形態による横型フォトディテクタの概略側面形状を、その作製工程と併せて示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード４０を作製するに当たっては、同図（１）に示すようにまず１つの基板４１が用意され、その上に例えばＳｉＯ2からなるバリア層４２が形成される。また同図（２）に示すように別の例えばｐ型Ｓｉ基板４３が用意され、その上にｎ型ドーパントを打ち込んでｎ型活性領域４４が形成される。
次に同図（３）に示すように、基板４１のバリア層４２の上に基板４３がｎ型活性領域４４側から貼り付けられた後、該基板４３が研磨されて薄くされ、そしてそこにｐ＋領域１５およびｎ＋領域１６、並びにカソード１７およびアノード１８が通常の方法により形成されると、本実施形態のフォトダイオード４０が完成する。
上記構成のフォトダイオード４０も、基板４１の上にバリア層４２が形成され、そしてその上にｐｎ接合が形成されていることにより、基本的に、既述の実施形態におけるとの同様にして高速応答性に優れたものとなる。
《第５の実施形態》
次に、本発明の第５の実施形態について説明する。図１４は、本発明の第５の実施形態による横型フォトディテクタの概略側面形状を、その作製工程と併せて示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード５０を作製するに当たっては、同図（１）に示すようにまず、第１の実施形態で用いられたものと同様に、ハンドリング基板１１上にＳｉＯ2からなる絶縁層（バリア層１２）および、ｎ型活性領域１３となるｎ型単結晶Ｓｉ層がこの順に形成されてなるｎ型のＳＯＩ基板が用意される。
次に、本発明の第５の実施形態について説明する。図１４は、本発明の第５の実施形態による横型フォトディテクタの概略側面形状を、その作製工程と併せて示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード５０を作製するに当たっては、同図（１）に示すようにまず、第１の実施形態で用いられたものと同様に、ハンドリング基板１１上にＳｉＯ2からなる絶縁層（バリア層１２）および、ｎ型活性領域１３となるｎ型単結晶Ｓｉ層がこの順に形成されてなるｎ型のＳＯＩ基板が用意される。
次に同図（２）に示すように、ｎ型活性領域１３の上に通常のエピタキシャル成長工程により、ｐ型活性領域５１が形成される。次に同図（３）に示すように、ｐ型活性領域５１にｐ＋領域１５およびｎ＋領域１６、並びにカソード１７およびアノード１８が通常の方法により形成されると、本実施形態のフォトダイオード５０が完成する。
上記構成のフォトダイオード５０も、基板１１の上にバリア層１２が形成され、そしてその上にｐｎ接合が形成されていることにより、基本的に、既述の実施形態におけるとの同様にして高速応答性に優れたものとなる。
《第６の実施形態》
次に、本発明の第６の実施形態について説明する。図１５は、本発明の第６の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタは先に説明した横型構造のＭＳＭ（Metal-Semiconductor-Metal）フォトダイオード６０であり、このフォトダイオード６０は図１に示したフォトダイオード１０と比べると、基本的にｐ＋領域１５およびｎ＋領域１６が省かれている点が異なる。
次に、本発明の第６の実施形態について説明する。図１５は、本発明の第６の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタは先に説明した横型構造のＭＳＭ（Metal-Semiconductor-Metal）フォトダイオード６０であり、このフォトダイオード６０は図１に示したフォトダイオード１０と比べると、基本的にｐ＋領域１５およびｎ＋領域１６が省かれている点が異なる。
このフォトダイオード６０においては、カソード１７とｐ型活性領域１４との間、およびアノード１８とｐ型活性領域１４との間にショットキー金属接点が形成され、その接点に出来るポテンシャル障壁（ショットキー障壁）を利用して、ｐｉｎフォトダイオードと同様の光検出作用が得られる。このフォトダイオード６０も、基板１１の上にバリア層１２が形成され、そしてその上にｐｎ接合が形成されていることにより、既述の実施形態におけるとの同様にして高速応答性に優れたものとなる。
１０，２０，３０，４０，５０，６０ 横型フォトダイオード
１１，４１，４３ 基板
１２，４２ バリア層
１３，２３，３３，４４ ｎ型活性領域
１４，５１ ｐ型活性領域
１５ ｐ＋領域
１６ ｎ＋領域
１７ カソード
１８ アノード
３９ マスク
１１，４１，４３ 基板
１２，４２ バリア層
１３，２３，３３，４４ ｎ型活性領域
１４，５１ ｐ型活性領域
１５ ｐ＋領域
１６ ｎ＋領域
１７ カソード
１８ アノード
３９ マスク
Claims (13)
- 半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されたｐ型領域およびｎ型領域とを備えてなり、前記ｐ型領域とｎ型領域との間のキャリア移動により光を検出する横型構造のフォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてｐｎ接合を構成するｐ層およびｎ層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成され、
前記ｐ層およびｎ層のうちの一方の層であって基板側にある層と、前記ｐ型領域およびｎ型領域とが、前記ｐ層およびｎ層のうちの他方の層によって分離され、
前記ｐ層およびｎ層のうちバリア層に近い方の層がｎ層であり、
このｎ層の厚みが、前記ｎ型領域の下方において前記ｐ型領域の下方よりも大となっていることを特徴とするフォトディテクタ。 - 半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されたｐ型領域およびｎ型領域とを備えてなり、前記ｐ型領域とｎ型領域との間のキャリア移動により光を検出する横型構造のフォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてｐｎ接合を構成するｐ層およびｎ層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成され、
前記ｐ層およびｎ層のうちの一方の層であって基板側にある層と、前記ｐ型領域およびｎ型領域とが、前記ｐ層およびｎ層のうちの他方の層によって分離され、
前記ｐ層およびｎ層のうちバリア層に近い方の層がｐ層であり、
このｐ層の厚みが、前記ｐ型領域の下方において前記ｎ型領域の下方よりも大となっていることを特徴とするフォトディテクタ。 - 前記バリア層が、ＳｉＯ2を含むものであることを特徴とする請求項１または２記載のフォトディテクタ。
- ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるＳＯＩ（Silicon On Insulator ）基板を用いて構成され、
このＳＯＩ基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記ｐ層およびｎ層のうち少なくともバリア層に近い方の層が形成されていることを特徴とする請求項１から３いずれか１項記載のフォトディテクタ。 - 前記活性領域、ｐ型領域およびｎ型領域によりｐｉｎフォトディテクタ構造が構成されていることを特徴とする請求項１から４いずれか１項記載のフォトディテクタ。
- 半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されて前記活性領域との間にショットキー金属接点を構成するカソードおよびアノードとを備えてなり、カソードとアノードとの間のキャリア移動により光を検出する横型構造のＭＳＭ（Metal-Semiconductor-Metal）フォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてｐｎ接合を構成するｐ層およびｎ層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成され、
前記ｐ層およびｎ層のうちの一方の層であって基板側にある層と、前記カソードおよびアノードとが、前記ｐ層およびｎ層のうちの他方の層によって分離され、
前記ｐ層およびｎ層のうちバリア層に近い方の層がｎ層であり、
このｎ層の厚みが、前記アノードの下方において前記カソードの下方よりも大となっていることを特徴とするフォトディテクタ。 - 半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されて前記活性領域との間にショットキー金属接点を構成するカソードおよびアノードとを備えてなり、カソードとアノードとの間のキャリア移動により光を検出する横型構造のＭＳＭ（Metal-Semiconductor-Metal）フォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてｐｎ接合を構成するｐ層およびｎ層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成され、
前記ｐ層およびｎ層のうちの一方の層であって基板側にある層と、前記カソードおよびアノードとが、前記ｐ層およびｎ層のうちの他方の層によって分離され、
前記ｐ層およびｎ層のうちバリア層に近い方の層がｐ層であり、
このｐ層の厚みが、前記カソードの下方において前記アノードの下方よりも大となっていることを特徴とするフォトディテクタ。 - 前記バリア層が、ＳｉＯ2を含むものであることを特徴とする請求項６または７記載のフォトディテクタ。
- ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるＳＯＩ（Silicon On Insulator）基板を用いて構成され、
このＳＯＩ基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記ｐ層およびｎ層のうち少なくともバリア層に近い方の層が形成されていることを特徴とする請求項６から８いずれか１項記載のフォトディテクタ。 - 請求項１から９いずれか１項記載のフォトディテクタを作製する方法であって、
一つの基板の上に前記バリア層を形成し、
別の基板にドーパントを打ち込んで前記ｐｎ接合を形成し、
この別の基板を前記一つの基板の上に貼り合わせ、
次にこの別の基板を研磨して薄くした後、該基板の上にフォトディテクタを構成する部品を形成する工程を含むことを特徴とするフォトディテクタの作製方法。 - 請求項１から９いずれか１項記載のフォトディテクタを作製する方法であって、
ＳＯＩ（Silicon On Insulator ）基板にドーパントを打ち込んで前記ｐｎ接合を形成し、
次にこの基板の上にフォトディテクタを形成する工程を含むことを特徴とするフォトディテクタの作製方法。 - 請求項１から９いずれか１項記載のフォトディテクタを作製する方法であって、
ＳＯＩ（Silicon On Insulator ）基板上に、該基板と逆の導電型になるようにエピタキシャル層を成長させ、
次に前記エピタキシャル層の上にフォトディテクタを形成する工程を含むことを特徴とするフォトディテクタの作製方法。 - ＳＯＩ基板の前記ｎ層とするシリコン層の上に、前記ｐ層となるＧｅエピタキシャル層を成長させることを特徴とする請求項１２記載のフォトディテクタの作製方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/700,043 US8022494B2 (en) | 2007-01-31 | 2007-01-31 | Photodetector and manufacturing method thereof |
| US11/700,043 | 2007-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008193037A JP2008193037A (ja) | 2008-08-21 |
| JP5074799B2 true JP5074799B2 (ja) | 2012-11-14 |
Family
ID=39667004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007083431A Active JP5074799B2 (ja) | 2007-01-31 | 2007-03-28 | フォトディテクタおよびその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8022494B2 (ja) |
| JP (1) | JP5074799B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011012970A (ja) * | 2009-06-30 | 2011-01-20 | Shiro Sakai | スペクトル検出器 |
| US9425341B2 (en) | 2012-10-08 | 2016-08-23 | Agency For Science, Technology And Research | P-I-N photodiode with dopant diffusion barrier layer |
| KR102244798B1 (ko) * | 2019-05-28 | 2021-04-27 | 한국과학기술원 | 칩 스케일 원자시계 |
| JP6970845B1 (ja) * | 2021-03-29 | 2021-11-24 | 技術研究組合光電子融合基盤技術研究所 | 光半導体素子及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175536A (ja) | 1991-12-19 | 1993-07-13 | Sanyo Electric Co Ltd | 半導体素子作製方法 |
| US6027956A (en) * | 1998-02-05 | 2000-02-22 | Integration Associates, Inc. | Process for producing planar dielectrically isolated high speed pin photodiode |
| JP2002164565A (ja) * | 2000-11-27 | 2002-06-07 | Matsushita Electric Works Ltd | 光電変換装置 |
| JP2004119713A (ja) | 2002-09-26 | 2004-04-15 | Toshiba Corp | 半導体光センサ装置 |
| US7022544B2 (en) * | 2002-12-18 | 2006-04-04 | International Business Machines Corporation | High speed photodiode with a barrier layer for blocking or eliminating slow photonic carriers and method for forming same |
| US7138697B2 (en) | 2004-02-24 | 2006-11-21 | International Business Machines Corporation | Structure for and method of fabricating a high-speed CMOS-compatible Ge-on-insulator photodetector |
-
2007
- 2007-01-31 US US11/700,043 patent/US8022494B2/en active Active
- 2007-03-28 JP JP2007083431A patent/JP5074799B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8022494B2 (en) | 2011-09-20 |
| US20080179700A1 (en) | 2008-07-31 |
| JP2008193037A (ja) | 2008-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525170B2 (en) | Pillar P-i-n semiconductor diodes | |
| US9425341B2 (en) | P-I-N photodiode with dopant diffusion barrier layer | |
| JP2010536165A (ja) | アバランシェフォトダイオード | |
| JP2010135360A (ja) | アバランシェフォトダイオード | |
| JP5327892B2 (ja) | アバランシ・フォトダイオード | |
| CN209804690U (zh) | 半导体紫外光光电检测器和紫外辐射检测系统 | |
| KR20080100473A (ko) | 비감광성 영역에 대한 감광성 영역의 증가된 비율을 갖는 포토다이오드 | |
| JP2010147158A (ja) | 半導体受光素子および半導体受光素子の製造方法 | |
| JP5074799B2 (ja) | フォトディテクタおよびその作製方法 | |
| JP2006040919A (ja) | アバランシェフォトダイオード | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| US20160035928A1 (en) | Photodiode | |
| JP4985298B2 (ja) | アバランシェフォトダイオード | |
| JP2012174783A (ja) | フォトダイオードおよびフォトダイオードアレイ | |
| CN112289883B (zh) | 一种三维半导体雪崩光电探测芯片及其制备方法 | |
| JP2007535810A (ja) | プレーナ型雪崩効果光ダイオード | |
| JP2010098239A (ja) | 光半導体装置及び光半導体装置の製造方法 | |
| JP4191564B2 (ja) | アバランシ・フォトダイオード | |
| US20120326260A1 (en) | Photodiode that incorporates a charge balanced set of alternating n and p doped semiconductor regions | |
| KR101283534B1 (ko) | 실리콘 광전자 증배 소자의 제조방법 | |
| KR101705725B1 (ko) | 저전압 고이득 고속 광 검출기 및 그의 제조방법 | |
| KR102284627B1 (ko) | 수광반도체 소자 및 그 제조방법 | |
| US10644114B1 (en) | Reticulated shallow etch mesa isolation | |
| KR100590533B1 (ko) | 실리콘 포토 다이오드 | |
| JP5515444B2 (ja) | 半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120824 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5074799 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |