JP5515444B2 - 半導体受光装置 - Google Patents

半導体受光装置 Download PDF

Info

Publication number
JP5515444B2
JP5515444B2 JP2009145513A JP2009145513A JP5515444B2 JP 5515444 B2 JP5515444 B2 JP 5515444B2 JP 2009145513 A JP2009145513 A JP 2009145513A JP 2009145513 A JP2009145513 A JP 2009145513A JP 5515444 B2 JP5515444 B2 JP 5515444B2
Authority
JP
Japan
Prior art keywords
diffusion layer
type
layer
semiconductor
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009145513A
Other languages
English (en)
Other versions
JP2011003720A (ja
Inventor
卓夫 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009145513A priority Critical patent/JP5515444B2/ja
Publication of JP2011003720A publication Critical patent/JP2011003720A/ja
Application granted granted Critical
Publication of JP5515444B2 publication Critical patent/JP5515444B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

本発明は、半導体受光装置及びその製造方法に関し、特に、青色光に対する高速応答性を具備する半導体受光装置及びその製造方法に関する。
近年、CD(Compact Disc)、DVD(Digital Versatile Disc)及びブルーレイディスクなどの光ディスク装置の高密度化が進展し、実用化されている。特に、青色レーザ光を用いるブルーレイディスク装置においては、さらに読み出し速度、書き込み速度の高速化が進展している。そのため、光ピックアップに搭載されるPDIC(Photodiode Integrated Circuit)の高速化が要請されている。光ディスク装置が高速化される場合、一般にレーザ出力も高出力化される。よって、入射光パワーが高い場合において、PDICの高速応答性が実現されなければならない。
しかし、PDICの材料であるシリコンは、青色光における吸収係数が赤外光や赤色光に比べて大きく、シリコン表面付近での光吸収量が多くなる。よって、光吸収により生成されるフォト生成キャリアは、シリコン表面付近に集中する。そのため、表面再結合によりフォト生成キャリアが対消滅する確率が高くなり、感度(=光電流/入射光パワー)が低下する傾向となる。従って、青色光対応のPDICにおいては、感度の確保が重要な課題である。このような課題については、例えば特許文献1に記載されている。
ここで、一般的なPDICにおけるPD(Photodiode)の構成について説明する。図11は、一般的なPDICにおけるPDの構成を示す上面図である。図12は、図11のXII−XII線における断面構成を模式的に示す断面図である。まず、上面構造について、図11を用いて説明する。図11に示すように、このPDは、n型高濃度拡散層110がp型分離拡散層114で仕切られて、4分割されている。4分割されたn型高濃度拡散層110のそれぞれの上には、カソード電極113が形成されている。n型高濃度拡散層110の外周には、n型エピタキシャル層105が形成されている。また、4分割されたPDを取り囲むように、p型拡散層104が形成されている。このPDでは、4分割されたn型高濃度拡散層110のそれぞれに、光電流が等しく流れるようにビームスポットの位置を調節することで、ビームスポット位置をPDの中央に合わせることができる。
次に、このPDの断面構造について、図12を用いて説明する。このPDは、図12に示すように、p型シリコン基板101上に、p+型シリコン層102、p−型エピタキシャル層103及びn型エピタキシャル層105が積層されている。その一部には、n型エピタキシャル層105及びp−型エピタキシャル層103を貫通して、p+型シリコン層102に達する、p型拡散層104が形成されている。また、このPDを分割するために、n型エピタキシャル層105を貫通して、p−型エピタキシャル層103に達するp型分離拡散層114が形成されている。p型分離拡散層114により分割された領域には、n型高濃度拡散層110が形成されている。さらに、当該PD部の表面を覆う誘電体膜111が形成されている。誘電体膜111の一部には開口が設けられ、p型拡散層104に接するアノード電極112と、n型高濃度拡散層110に接するカソード電極113が形成されている。
続いて、このPDの製造方法について、図12を用いて説明する。まず、結晶成長により、p型シリコン基板101上に、p+型シリコン層102とp−型エピタキシャル層103を順に形成する。続いて、イオン注入により、p型拡散層下部104aを形成する。次に、結晶成長により、n型エピタキシャル層105を形成する。続いて、イオン注入により、p型拡散層上部104bを形成する。次に、イオン注入により、p型分離拡散層114を形成する。次に、分割されたそれぞれのPD領域に、リン又はヒ素をイオン注入して、n型高濃度拡散層110を形成する。次に、当該PDを覆う誘電体膜111を形成し、その一部に開口を設ける。最後に、それぞれの開口部にアノード電極112とカソード電極113とを形成し、図11及び12に示すPDを作製することができる。
このPDにおいては、特に記録用途向けに特徴的な課題として、セトリングタイムを極力短縮しなければならない。ここで、セトリングタイムとは、書き込みのために入射した光が遮断された後に、光電流が1%以内までに減少するまでの時間をいう。
ところが、入射光パワーが高い場合においては、フォト生成キャリアの滞留による電界遮蔽のために応答が遅くなり、特に青色光対応のPDで顕著である。シリコンの青色光に対する吸収係数は大きく、光強度が1/eになる深さは約0.15μmと浅い。また、PDの表面付近がn型で、基板がp型であるので、フォト生成ホールキャリアの滞留による電界遮蔽は、表面付近の領域から発生する。そのため、表面付近では電界が存在しなくなり、電界が存在する領域はより深い位置に移動する。従って、移動度の小さいホールキャリアがp型領域に到達するまでの時間が大幅に長くなり、結果として応答速度の低下を招く。
こうした応答速度が低下する問題を緩和させる方法として、PDの受光面と平行な方向のpn接合(以下横型pn接合と表記)を形成し、受光面と平行な電界を生成する方法が考えられる。ただし、横型pn接合の空乏層幅は受光領域の広さに比べて狭いので、横型pn接合をフィンガー状または格子状に配置して、受光領域をカバーする必要がある。特許文献2〜7では、このような構造が提案されている。
特許文献2では、受光領域の中に電極が配線されている。入射した光は電極によって遮られるため、PDの感度が低下する。ここで、(感度)=(光電流)/(入射光パワー)である。ところが、青色光対応のPDでは、赤外光や赤色光に比べて感度の問題は重要である。一般に、光の波長が短いほど光子1個あたりのエネルギーは大きくなるので、単位エネルギーあたりの光子数は少なくなる。従って、PDに等しいエネルギーの光が入射する場合、光の波長が短いほど、光電流は小さくなるからである。
つまり、青色光対応のPDでは、理想的に量子効率が100%であったとしても、赤外光又は赤色光に比べて、原理的に感度が低下してしまう。よって、青色光対応のPDでは、可能な限り100%に近い量子効率を実現することが望まれる。そのため、青色光対応のPDでは、受光領域に電極が配線されることは好ましくない。
また、受光領域に電極を配置すると、さらに量子効率を低下させる原因が存在する。光が入射した位置ではキャリアが対生成されて熱平衡状態からのずれを生じ、電子とホールの擬フェルミ準位が離れる。一方、電極の抵抗が十分に低いと考えた場合、電極内でのポテンシャルは一定で、ほぼ熱平衡状態である。よって、電極と接する部分の半導体においては、2つの擬フェルミ準位が一致して、1つのフェルミ準位となり、少数キャリアのキャリア濃度は十分に低くなる。そのため、光が入射した位置と、電極と接する部分とでは、少数キャリアの濃度が異なる。従って、光の入射位置と電極とが近接する場合、少数キャリアの濃度勾配は急峻になるため、少数キャリアが電極に向かって移動し、拡散電流が発生する。これにより、表面付近での少数キャリアの消滅が多くなって光電流に寄与しない成分が生じ、その結果、PDの感度は低下する。よって、特許文献2で提案されている構造は採用し得ない。
特許文献3では、PDにトレンチ部を設ける構造が提案されている。しかし、トレンチ部が存在する場合には、理想的な無反射コーティング膜を形成することが困難である。よって、一部の光がトレンチ部に入射することで量子効率が低下し、感度低下の問題が生じてしまう。
特許文献4では、pn接合がフィンガー状となっている場合において、フィンガー幅とフィンガー間隔に適切な値の範囲があることを述べている。
特許文献5では、フィンガーが埋込み拡散により形成される場合について述べられており、フィンガー間隔にはトレードオフの関係があって、適切な値の範囲があることを述べている。
特許文献7は、低抵抗層の導入により、抵抗を低減する構造が提案されている。しかし、低抵抗層に光が入射した場合には、感度低下や応答速度劣化の問題を生じる。なお、特許文献6及び8については後述する。
特開2004−87979号公報 特開2008−112863号公報 特開2006−339533号公報 特開2006−128592号公報 特開2006−165487号公報 特開2001−135849号公報 特開2002−164565号公報 特開2002−203954号公報
このように、横型pn接合がフィンガー状または格子状に配置されたPDには、上述の問題をはじめとする、いくつかの問題がある。中でも、入射光パワーが高い場合における高速応答性を実現するためには、適切なフィンガー幅やフィンガー間隔は、狭い範囲に限定されるという問題が特に重要である。
ここで、適切なフィンガー幅やフィンガー間隔が狭い範囲に限定されるメカニズムについて説明する。PDICにおけるPDは、その後段にトランスインピーダンスアンプが接続される。このトランスインピーダンスアンプのゲインを上げるためには、なるべく帰還抵抗を大きくする必要がある。この帰還抵抗はPDの負荷抵抗となるので、PDのCR制限による応答低下を避けるためには、PDの容量を小さくしなければならない。ところが、フィンガーを設ける場合、フィンガーの本数が増えるとともに、pn接合面積も増えるので、PDの容量は増大する。よって、配置可能なフィンガー本数には上限が存在する。
また、(フィンガー本数)×(フィンガー間隔)=(受光領域の長さ)は一定なので、フィンガー間隔には下限が存在する。一方、所定の電圧印加に対する横型pn接合の空乏層の伸びには限りがあるので、フィンガー間隔が広すぎると応答速度が低下する。よって、フィンガー間隔には上限が存在する。このように、フィンガー間隔にはトレードオフの関係があり、適切な値の範囲が存在する。
さらに、フィンガーの中心部に光が入射した場合、フィンガー幅が広すぎると、深さ方向にpn接合を有するPDと同様となってしまうので、フィンガー化のメリットが消失する。一方、フィンガー幅が狭すぎると、フィンガー抵抗が高くなる。よって、入射光パワーが高い場合において、大きな光電流が流れた場合の電圧降下が無視できなくなり、横型pn接合にかかる電圧が低下して、応答速度が低下する。
ここで、入射光パワーが高い場合における応答速度の低下について、計算を基に説明する。計算にあたり、図12に示すp−型エピタキシャル層103の濃度を1×1014cm−3であると仮定した。また、図13は、この計算において仮定した、n型不純物の深さ方向の濃度分布を示すグラフである。
図14は、3dB帯域の入射パワー依存性の計算結果を示すグラフである。ここで、計算条件は、図12に示すn型エピタキシャル層105の層厚は1.2μmであり、入射光スポット径は5μmφ、入射光波長は405nm、印加電圧は2.1Vである。なお、計算にあたっては、入射スポット中心の周りに回転対称な円筒座標系を適用した。図14に示すように、このPDでは、入射パワーの増大とともに3dB帯域は低下する。これは、上述のように、フォト生成キャリアが滞留して電界遮蔽を起こすためである。
ここで、n型不純物の深さ方向の濃度分布を、図13に示すAからBに変更すると、濃度勾配に起因して電界が発生するため、入射光パワーが低い場合における帯域は改善する。しかし、その帯域改善効果は入射光パワーの増大とともに小さくなり、入射光パワーが150μW以上になると、ほぼその効果は得られない。
特許文献8では、深さ方向の不純物濃度の勾配を利用した応答速度の改善については言及されているが、入射光パワーが高い場合における場合については言及が無い。また、上述のように、不純物濃度分布を変更したとしても、入射光パワーが高い場合における応答速度は差異がないので、対策とはなり得ない。
一方、発明者らは、図11及び12に示すPDにおいて、p型分離拡散層114の近くに光が入射すると、入射光パワーが高い場合における応答速度が大幅に改善することを発見した。発明者らは、このメカニズムを検討するための計算を行った。
まず、計算方法について説明する。PDの構造が水平方向に一様、かつ、光入射スポットの形状が円形であれば、回転対称の円筒座標系を用いて、2次元での計算を行うことができる。しかし、このPDのように、p型分離拡散層114を考慮しなければならない場合は、3次元での計算を行う必要がある。
しかし、3次元での計算は、非常に長い時間を要する。よって、計算を簡易化するためのモデルを導入して、2次元での計算を行った。具体的には、図12に示すPDの構造において、紙面に垂直な方向に対しては一様な構造、すなわち、光入射スポット形状は円形ではなく、ストライプ状であると仮定した。このモデルによる計算結果は、3次元での計算結果と厳密には一致しないが、現象を定性的に判断するには十分である。
次に計算条件について述べる。計算にあたり、n型エピタキシャル層105の層厚は1.2μmとし、p型分離拡散層114の中心とn型高濃度拡散層110の端との間隔は5μmとした。また、入射スポット幅は5μmであり、入射光波長は405nmとした。ここで、入射光の強度分布はガウス分布であると仮定し、入射スポット幅は、スポット中心からスポット中心の光強度の1/eとなる位置までの全幅である。さらに、アノード電極112はグランドとし、2つに分かれたカソード電極113の両方には、2.1Vの電圧が印加される条件とした。
図15は、3dB帯域の光入射位置依存性の計算結果を示すグラフであり、図12に示すp型分離拡散層114の中心を原点として、入射光スポットが受光面と平行な方向にシフトしていく場合についての計算結果を示している。図15に示すように、n型高濃度拡散層110に光が入射する場合に比べ、pn接合領域やp型領域に光が入射すると、入射光パワーが高い場合における帯域が向上する。これは、pn接合位置では受光面と平行な電界が存在し、かつ、p型領域の少数キャリアである電子の移動度が大きいためである。
以上の計算結果から、n型高濃度拡散層110をフィンガー状あるいは格子状とし、その領域の太さを光入射スポット幅より狭くすることにより、入射光パワーが高い場合における帯域の向上が期待できる。
ただし、この結果は、フィンガー状又は格子状のレイアウトについて計算したものではない。本来、フィンガー状又は格子状のレイアウトについて、2次元での計算を行うことが望ましいが、実際には困難である。以下でその理由を述べる。2次元での計算を行う際に、n型高濃度拡散層110とカソード電極113とは電気的に接続されていなければならないが、2次元の計算にフィンガー状レイアウトを反映しようとすると、n型高濃度拡散層110の直上にカソード電極113を配置しなければならない。ところが、電極を光入射位置の近傍に配置すると、正確な計算は行えなくなる。電極に接する位置の半導体では、電子とホールの擬フェルミ準位が一致しなければならない。一方、光入射位置では電子とホールが対生成されるため、電子とホールの擬フェルミ準位が離れていなければならない。よって、電極と光入射位置が近接している場合と、離れている場合とでは物理現象が大きく異なるためである。
以上に述べた理由で、フィンガー状レイアウトについての計算は実行していないが、図11及び12に示すPDにかかる計算結果は、フィンガー状レイアウトでの入射光パワーが高い場合における帯域向上を期待するのに十分な結果である。
ただし、フィンガー抵抗については、別途考慮する必要がある。ここで、p型領域の抵抗については、p型分離拡散層114は、その下層のp−型エピタキシャル層103と電気的に接続されているので、問題とはならない。しかし、カソード電極113に接続された電流経路は、n型高濃度拡散層110のみである。これは、図11に示すようにn型高濃度拡散層110が四角形に広がっている場合よりも抵抗が高くなることは明らかである。この場合に、例えば、抵抗が10kΩで光電流が100μAであれば、その電圧降下は1Vと無視できない大きさとなるため、応答速度の低下を招くことになる。ところが、抵抗を下げるためにフィンガーの幅を広くすると、フィンガー構造による帯域向上効果は低下してしまう。
フィンガー抵抗の問題は、フィンガーの上部に電極を配線して解決する方法も考えられる。しかし、先に述べたように、受光領域に電極配線を設けることは感度低下を招くので、極力感度を高くしたい青色光対応PDでは望ましくない。従って、セントリングタイムの要求に応えるには、別途フィンガー抵抗の問題を解決しなければならない。
また、特許文献6におけるように、空乏層が十分に伸びていない場合は、n型領域の抵抗は低減できる。しかし、電界がかからない領域が広いため、十分な応答速度が得られなくなる。一方、特許文献6におけるように、空乏層を十分に広げると、やはり抵抗の問題が生じる。このように、空乏化によって電界を生じさせることと、抵抗を下げることの両立は難しい。
以上をまとめる。第1の問題点は、深さ方向にpn接合を有する青色光対応シリコンPDでは、特に入射光パワーが高い場合における応答速度が遅くなるということである。この原因は、フォト生成キャリアの滞留によって電界が遮蔽されることに起因する。その理由は、pn接合が表面に無いことにより表面近傍では電界がかからないところに、青色光の場合、光吸収によるキャリアの対生成はほとんど表面近くで起こるためである。
第2の問題点は、第1の問題点を解決するため、受光面と平行な方向に形成されたpn接合をフィンガー状や格子状にレイアウトした場合、フィンガー抵抗が高くなるために、ある程度以上の高パワーの入射光に対して、光電流による電圧降下が無視できなくなり、応答速度が低下することである。
本発明の目的は、入射光パワーが高い場合において、優れた応答速度を確保できる半導体受光装置及びその製造方法を提供することにある。
また、本発明の他の目的は、フィンガー状または格子状にレイアウトされ、受光面と平行な方向に形成されたpn接合を有する半導体受光装置において、内部抵抗を低減できる半導体受光装置及びその製造方法を提供することにある。
本発明の一態様である半導体受光装置は、第1導電型の半導体基板と、前記半導体基板上に形成された第2導電型の第1の半導体層と、前記第1の半導体層を貫通して前記半導体基板に至る第1導電型の第1の拡散領域と、前記第1の半導体層を介して前記第1の拡散領域と対向して形成された第2導電型の第2の拡散領域と、光が入射される受光領域の外側に形成された第1及び第2の電極と、を少なくとも備え、前記第2の拡散領域は、前記第1の半導体層を介して前記第1の拡散領域と対向して形成された第2導電型の第1の拡散層と、前記第1の半導体層及び前記第1の拡散層を介して前記第1の拡散領域及び前記半導体基板と対向して形成され、前記第1の拡散層よりも不純物濃度が高い第2導電型の第2の拡散層とを少なくとも備え、前記第1の電極は前記半導体基板と電気的に接続され、前記第2の電極は前記第2の拡散領域に接して形成されているものである。
本発明の一態様である半導体受光装置の製造方法は、第2導電型の第1の半導体層を第1導電型の半導体基板上に形成する第1の工程と、第1導電型の第1の拡散領域を前記第1の半導体層を貫通して前記半導体基板に至らせて形成する第2の工程と、第2導電型の第2の拡散領域を前記第1の半導体層を介して前記第1の拡散領域と対向させて形成する第3の工程とを少なくとも備え、前記第3の工程は、第2導電型の第1の拡散層を、前記第1の半導体層を介して前記第1の拡散領域と対向させて形成する工程と、前記第1の拡散層よりも不純物濃度が高い第2導電型の第2の拡散層を、前記第1の半導体層及び前記第1の拡散層を介して、前記第1の拡散領域及び前記半導体基板と対向させて形成する工程とを少なくとも備える。
本発明によれば、入射光パワーが高い場合において、優れた応答速度を確保できる半導体受光装置及びその製造方法を提供することができる。
実施の形態1にかかる半導体受光装置の構成を示す上面図である。 実施の形態1にかかる半導体受光装置の構成を模式的に示す断面図上面図である。 実施の形態1にかかる半導体受光装置の製造工程を模式的に示す断面図である。 実施の形態1にかかる半導体受光装置の製造工程を模式的に示す断面図である。 実施の形態1にかかる半導体受光装置の製造工程を模式的に示す断面図である。 実施の形態1にかかる半導体受光装置の製造工程を模式的に示す断面図である。 計算に用いる半導体受光装置モデルの構成を示す断面図である。 半導体受光装置における電界強度を示すグラフである。 半導体受光装置の3dB帯域と最大入射パワー密度との関係を示すグラフである。 半導体受光装置の立ち上がりの際のパルス応答を示すグラフである。 半導体受光装置の立ち下がりの際のパルス応答を示すグラフである。 実施の形態2にかかる半導体受光装置の構成を模式的に示す断面図である。 実施の形態3にかかる半導体受光装置の構成を示す上面図である。 一般的なPDICにおけるPDの構成を示す上面図である。 一般的なPDICにおけるPDの構成を模式的に示す上面図である。 計算条件として仮定した、n型不純物の深さ方向の濃度分布を示すグラフである。 一般的なPDICにおけるPDにスポットサイズ5μmφの青色光が入射した場合の3dB帯域の入射パワー依存性の計算結果を示すグラフである。 一般的なPDICにおけるPDの3dB帯域の光入射位置依存性の計算結果を示すグラフである。
以下、図面を参照して本発明の実施の形態について説明する。
実施の形態1
本実施の形態にかかる半導体受光装置の構成について説明する。図1は、本実施の形態にかかる半導体受光装置の構成を示す上面図である。図2は、この半導体受光装置の、図1に示すII−II線における断面構成を模式的に示す断面図である。まず、この半導体受光装置の上面構造について、図1を用いて説明する。この半導体受光装置は、図1に示すように、p型高濃度拡散層8により4分割されている。p型高濃度拡散層8は、後述するように、p型拡散層4と電気的に接続されている。
この半導体受光装置では、n型低濃度拡散層9及びn型高濃度拡散層10がフィンガー状に形成されている。また、n型エピタキシャル層5を介して、n型低濃度拡散層9及びn型高濃度拡散層10と対向するように、p型低濃度拡散層7が形成されている。また、n型エピタキシャル層5及びp型低濃度拡散層7を介して、n型低濃度拡散層9及びn型高濃度拡散層10と対向するように、p型高濃度拡散層8が形成されている。
カソード電極13は、n型高濃度拡散層10の上に形成されている。なお、図示しないが、アノード電極はp型拡散層4上のいずれかに形成される。なお、本実施の形態にかかる半導体受光装置においては、感度低下を防止するため、光が入射される受光領域には電極を配置しない。すなわち、電極は受光領域の外側に配置される。そのため、図1においては、4個のカソード電極13に囲まれた領域が受光領域となる。
p型高濃度拡散層8のフィンガー幅W1は、入射光のスポット径よりも狭くする。例えば、入射光スポット径=5μmであり、W1=3±2μmである。
p型低濃度拡散層7は、p型高濃度拡散層8よりも広く形成されている。p型低濃度拡散層7のフィンガー幅W2は、例えば、W2=7±5μmである。
n型高濃度拡散層10のフィンガー幅W3は、入射光のスポット径よりも狭く、例えば、W3=2μmである。なお、用途に応じて、W3=1〜4μmとしてもよい。
n型低濃度拡散層9は、n型高濃度拡散層10よりも広く形成されている。n型低濃度拡散層9のフィンガー幅W4は、例えば、W4=6±4μmである。
p型低濃度拡散層7とn型低濃度拡散層9との間隔、すなわちn型エピタキシャル層5の幅W5は、例えば、W5=4±2μmである。また、用途により、W5=1〜8μm程度の幅としてもよい。このn型エピタキシャル層5は、所定のバイアスで空乏化されるように幅と不純物濃度が決定される。
次に、この半導体受光装置の断面構造について説明する。この半導体受光装置は、図2に示すように、p型シリコンからなる基板1上に、p+型シリコン層2及びp−型エピタキシャル層3が順に形成され、基板1と共に半導体基板20を構成している。
半導体基板20上には、n型エピタキシャル層5が形成されている。
p−型エピタキシャル層3のp型不純物濃度は、例えば、1×1014cm−3である。n型エピタキシャル層5の層厚は、例えば、1.2±0.3μmであり、不純物濃度は、例えば、1×1015cm−3である。なお、吸収深さが浅い青色光対応の半導体受光装置では、応答速度確保のために、n型エピタキシャル層5の層厚は1.5μm以下が望ましい。
p+型シリコン層2、p−型エピタキシャル層3及びn型エピタキシャル層5の一部には、p型拡散層4が形成されている。
また、n型エピタキシャル層5を貫通してp−型エピタキシャル層3に至る、p型高濃度拡散層8が形成されている。さらに、p型高濃度拡散層8を包み込むように、p+型シリコン層2に接するp型低濃度拡散層7が形成されている。なお、図2では、p型低濃度拡散層7とp型高濃度拡散層8とは5組存在するが、その中央の組が、図1に示す半導体受光装置を4分割している部分に相当する。
n型エピタキシャル層5を介して、p型低濃度拡散層7及びp型高濃度拡散層8と対向するように、n型低濃度拡散層9が形成されている。また、n型エピタキシャル層5及びn型低濃度拡散層9を介して、p型低濃度拡散層7及びp型高濃度拡散層8と対向するように、n型高濃度拡散層10が形成されている。
n型高濃度拡散層10の最大不純物濃度は、n型低濃度拡散層9の最大不純物濃度よりも2倍以上高いことが望ましく、n型高濃度拡散層10の最大不純物濃度は、少なくとも6×1017cm−3以上が望ましい。これは、n型領域に光が入射した場合、応答速度を律速する少数キャリアは移動度の小さいホールであるので、不純物濃度勾配の設定がp型領域より重要だからである。
また、n型低濃度拡散層9の最大不純物濃度は、高くても4×1017cm−3以下が望ましい。さらに、n型低濃度拡散層9が空乏化すると、キャリアが枯渇して抵抗が高くなるので、n型低濃度拡散層9は空乏化しないように設計する必要がある。そのため、この半導体受光装置の動作電圧において、n型低濃度拡散層9が空乏化しないために必要な不純物濃度として、n型低濃度拡散層9の最大不純物濃度は、少なくとも2×1016cm−3以上が望ましい。
また、深さ方向の不純物濃度の勾配を考えると、n型低濃度拡散層9は、n型高濃度拡散層10よりも深くまで形成されていることが望ましい。そのため、不純物の拡散係数の大小関係を考慮すると、n型低濃度拡散層9の不純物にはリンを、n型高濃度拡散層10の不純物にはヒ素を用いることが望ましい。
さらに、n型低濃度拡散層9の不純物濃度が1×1016cm−3となる深さは、n型エピタキシャル層5の表面から、少なくとも0.4μm以上であることが望ましい。
ただし、拡散が深すぎると、p−型エピタキシャル層3がn型に反転してしまう。すると、pn接合の深さが深くなって、ホールのキャリア輸送にとっては不利になるので、ある程度の限度がある。この点を考慮すると、n型低濃度拡散層9の濃度が1×1016cm−3となる深さは、n型エピタキシャル層5の表面から0.8μm以下であることが望ましい。
また、上述のように、n型高濃度拡散層10の拡散深さはn型低濃度拡散層9の拡散深さよりも浅いことが望ましいでの、その拡散深さは、0.3μm以下であることが望ましい。
n型エピタキシャル層5、p型低濃度拡散層7、p型高濃度拡散層8、n型低濃度拡散層9及びn型高濃度拡散層10の上には、これらを覆う誘電体膜11が形成されている。なお、この誘電体膜11は、無反射コーティング膜として機能する。
誘電体膜11の一部は部分的に開口され、当該開口を介して、p型拡散層4に接するアノード電極12及びn型高濃度拡散層10と接するカソード電極13が形成されている。
この半導体受光装置には上方から光が入射するので、この半導体受光装置の上面が受光面となる。よって、pn接合は、受光面に対して平行な方向及び垂直な方向の両方向に対して形成されている。
次に、この半導体受光装置の製造方法について説明する。図3A〜Dは、この半導体受光装置の製造工程を模式的に示す断面図である。この半導体受光装置を製造するには、図3Aに示すように、基板1上に、例えばエピタキシャル成長法により、p+型シリコン層2及びp−型エピタキシャル層3を順に形成し、半導体基板20を作製する。p−型エピタキシャル層3を形成するに際しては、例えば、ホウ素をドーピングすることにより、p型不純物濃度を1×1014cm−3とする。なお、以下では、p型不純物はホウ素である。続いて、例えばリソグラフィとイオン注入により、p型拡散層下部4aを形成する。
次に、図3Bに示すように、例えばエピタキシャル成長法により、p−型エピタキシャル層3及びp型拡散層下部4aの上に、n型エピタキシャル層5を形成する。n型エピタキシャル層5の層厚は、例えば1.2±0.3μmである。n型エピタキシャル層5を形成するに際しては、例えば、リンをドーピングすることにより、n型不純物濃度を1×1015cm−3とする。続いて、例えばリソグラフィとイオン注入により、p型拡散層上部4bを形成する。p型拡散層下部4aとp型拡散層上部4bとは一体となって、p型拡散層4となる。
次に、図3Cに示すように、例えばリソグラフィとイオン注入により、p型低濃度拡散層7、p型高濃度拡散層8、n型低濃度拡散層9及びn型高濃度拡散層10を順次形成する。この際、イオン注入のマスクパターンは、図1に示すレイアウトとする。
なお、n型低濃度拡散層9は、n型高濃度拡散層10のよりも拡散深さが深くなるように、例えば不純物としてリンをイオン注入する。n型高濃度拡散層10には、例えば不純物としてヒ素をイオン注入する。また、イオン注入のドーズ量は、n型低濃度拡散層9では小さく、n型高濃度拡散層10では大きくする。
なお、n型低濃度拡散層9及びn型高濃度拡散層10の形成は、別の方法により、同時に行うことも可能である。この場合は、n型エピタキシャル層5上のn型低濃度拡散層9を形成する部分に厚い誘電体膜を、n型高濃度拡散層10を形成する部分には薄い誘電体膜を形成してイオン注入を行う。この方法を用いる場合は、リソグラフィ及びイオン注入の回数を削減できるので、チップコストを低減できるという利点が得られる。なお、誘電体膜は、次工程に進む前に除去する。
次に、図3Dに示すように、n型エピタキシャル層5、p型低濃度拡散層7、p型高濃度拡散層8、n型低濃度拡散層9及びn型高濃度拡散層10を覆う誘電体膜11を形成する。この際、受光面上で、入射する光に対して無反射コーティング膜となるように、誘電体膜の膜厚を設定する。続いて、p型拡散層4及びn型高濃度拡散層10の上に誘電体膜11に開口を形成する。
最後に、その開口を介して、p型拡散層4に接するアノード電極12を、n型高濃度拡散層10に接するカソード電極13を形成し、図1及び2に示す半導体受光装置を得る。
この半導体受光装置では、p型低濃度拡散層7及びp型高濃度拡散層8は、図2に示すように、p+型シリコン層2と接する経路が構成されるので、p型低濃度拡散層7及びp型高濃度拡散層8によるフィンガー抵抗は十分に小さい。一方、n型低濃度拡散層9及びn型高濃度拡散層10ではそのような経路は構成されないので、そのフィンガー抵抗には注意を払わなければならない。そこで、図1に示すように、n型低濃度拡散層9及びn型高濃度拡散層10からなるフィンガーは、カソード電極13と最短距離となるように、カソード電極13の垂線に沿う形状となっている。
この半導体受光装置において、例えばスポットサイズ5μmφの光が入射した場合、光の少なくとも一部は、受光面と平行な方向に不純物濃度の勾配がある領域、又は受光面と平行な方向の電界存在する、空乏化されたn型エピタキシャル層5に入射する。
続いて、本実施の形態にかかる半導体受光装置の作用効果について、さらに説明する。発明者らは、本実施の形態におけるように、フィンガー幅が広く、かつ、受光面と平行な方向に電界を生じさせることにより帯域低下を抑制する効果について、計算により検証した。
図4は計算のための半導体受光装置のモデル構造を示す断面図である。このモデルでは、図4に示すように、p型シリコンからなる基板1上に、p+型シリコン層2及びp−型エピタキシャル層3が順に形成され、基板1と共に半導体基板20を構成している。
半導体基板20上には、n型エピタキシャル層5が形成されている。
n型エピタキシャル層5には、n型高濃度拡散層10が形成されている。また、n型高濃度拡散層10を半ば包み込むように、n型低濃度拡散層9が形成されている。
また、n型エピタキシャル層5を貫通してp−型エピタキシャル層3に達する、p型分離拡散層14が形成されている。n型低濃度拡散層9の端とp型分離拡散層14との間の距離は、7μmである。
n型エピタキシャル層5、n型低濃度拡散層9及びn型高濃度拡散層10の上には、これらを覆う誘電体膜11が形成されている。なお、この誘電体膜11は、無反射コーティング膜として機能する。
誘電体膜11の一部は部分的に開口され、当該開口を介して、p型拡散層4に接するアノード電極12及びn型高濃度拡散層10と接するカソード電極13が形成されている。
図5は、図4に示すn型エピタキシャル層5の層厚を1.2μmとして、2.1Vの電圧を印加した場合の、受光面と平行な方向の電界強度分布を示すグラフであり、縦軸は電界強度、横軸はp型分離拡散層14の中心からの距離Xである。実線で示した条件1は、図4に示すモデルにおける場合である。点線で示した条件2は、図11及び12に示すPDにおいて、p型分離拡散層114の中心とn型高濃度拡散層110の端との間隔を7μmとした場合である。
条件aでは、X=±2μmでのピークは、空乏化による電界によるものである。また、X=±7μmでのピークは、n型高濃度拡散層10の端部に存在する濃度勾配に起因する電界によるものである。さらに、X=±5μmでのピークは、n型低濃度拡散層9の端部に存在する濃度勾配に起因する電界によるものである。
条件aと比べ、条件bは、X=±5μmでの電界はほぼ存在しない。よって、この領域でフォト生成された少数キャリアであるホールは、移動度が小さく、かつ電界がほぼ存在しないため、p型領域まで拡散するにはかなり長い時間を要する。そのため、応答速度が低下する。
しかし、これを回避するためにn型エピタキシャル層5の濃度を下げて空乏層を広げることは、抵抗の点で望ましくない。空乏化領域はキャリアが非常に少なくなり、電気伝導に寄与しなくなるためである。つまり、条件aでは、空乏化によらずに、n型低濃度拡散層9を設けることで電界を生じさせているところに大きな特徴がある。
図6は、3dB帯域の入射パワー依存性の計算結果を示すグラフである。計算条件は、図4に示すn型エピタキシャル層5の層厚は1.2μmであり、入射光スポットの幅は5μm、入射光波長は405nm、印加電圧は2.1Vである。破線で示した条件cは、図11及び12に示すPDにおいて、p型分離拡散層114の中心とn型高濃度拡散層110の端との間隔を、5μmとした場合である。条件a及びbについては、図5と同様であるので、説明を省略する。なお、条件a〜cのいずれでも、入射スポットの中心位置は、pn接合の空乏化領域となる。
この計算結果はフィンガー状レイアウトについて行ったものではないが、条件cを出発点として、フィンガー構造の効果について見積もる。
まず、条件cは、フィンガー状レイアウトを導入した場合であると仮定する。フィンガー状レイアウトを導入すると、フィンガー状レイアウトを導入しない場合に比べて、入射光パワーが高い場合における帯域は向上する。しかし、フィンガー抵抗は大きくなる。フィンガー抵抗を低減するためには、フィンガー幅を広くしなければならないが、それと共にフィンガー間隔も広くなる。フィンガー幅が広くなった場合を想定したのが、図6に示す条件bである。図6に示すように、条件bでは、入射光パワーが高い場合における帯域が低下する。
これを、受光面と平行な方向の不純物濃度を2段階にして補償しようとしたのが条件aである。条件aは、条件bよりも入射光パワーが高い場合の帯域が向上している。これにより、例えば、最大入射パワー密度が10.186μW/μmのときに、帯域が40MHzから、その2.5倍の100MHzへと向上するという大きな効果をもたらす。
すなわち、これはフィンガー間隔を広げても、入射光パワーが高い場合における帯域に低下を抑制できることに相当する。それとともに、n型高濃度拡散層10にn型低濃度拡散層9が加わってフィンガー幅が広くなり、フィンガー抵抗を下げることができたことに対応する。つまり、一般にはフィンガー幅やフィンガー間隔を広くすると帯域が低下することが問題となるが、本構成によれば、当該問題を解決することができる。
さらに、フィンガー間隔を広げることで、フィンガー本数を削減することができる。よって、pn接合面積の総和が減少するので、容量も低減できるという利点を有する。これにより、PDの高速応答性を確保することができる。
図7及び8は、条件a〜cについてのパルス応答のシミュレーション結果を示すグラフである。図7はパルスの立ち上がりの場合であり、図8はパルスの立下りの場合である。ここで、条件aと条件bの1%セントリングタイムを比較すると、条件bでは2.1nsecであるのに対し、条件aでは半分以下の1.2nsecとなっており、高速応答性が向上することがわかる。
従って、上述の計算結果が示すように、本構成によれば、受光面と平行な方向の不純物濃度を2段階に変化させることにより、フィンガー幅及びフィンガー間隔を広くすることが可能である。よって、入射光パワーが高い場合においても、高い帯域を確保できる半導体受光装置を得ることができる。さらに、本構成によれば、フィンガー本数を削減できるので、半導体受光装置の容量を低減できる。
すなわち、本構成によれば、1%セントリングタイムを低減し、優れた高速応答性を具備するPDを得ることができる。
なお、本実施の形態にかかる半導体受光装置によれば、1%セトリングタイムを3nsec以下にすることができる。
しかも、本実施の形態にかかる半導体受光装置は内部抵抗が低いので、接続される負荷抵抗を大きくすることができる。これにより、トランスインピーダンスアンプのゲインを向上させることができる。
さらに、本構成によれば、受光領域に入射した光が電極で遮られることはないので、半導体受光装置の感動低下を防止することができる。
実施の形態2
実施の形態2にかかる半導体受光装置は、図2に示す半導体受光装置において、p型低濃度拡散層7及びp型高濃度拡散層8を、p型埋込み拡散層6に置き換えたものである。図9は、本実施の形態にかかる半導体受光装置の構成を模式的に示す断面図である。この半導体受光装置では、図9に示すように、図2の中央以外のp型低濃度拡散層7及びp型高濃度拡散層8が、p型埋込み拡散層6に置き換わっている。なお、図9に示すp型低濃度拡散層7及びp型高濃度拡散層8により、この半導体受光装置は4分割される。その他の構成は図2と同様であるので、説明を省略する。
次に、この半導体受光装置の製造方法について説明する。この半導体受光装置では、まず、結晶成長により、基板1上にp−型エピタキシャル層3を形成する。続けて、p型埋込み拡散層6を形成する。次に、結晶成長により、n型エピタキシャル層5を形成する。
本構成によれば、pn接合位置が上下に波打つ形状となるので、受光面と垂直な方向及び平行な方向の両方向に電界がかかる。よって、p型埋込み拡散層6上部の表面は低濃度で空乏化し、電界がかかるようになる。その結果、この半導体受光装置の応答速度が向上するという格別な効果を奏することができる。
実施の形態3
実施の形態3にかかる半導体受光装置は、図1に示す半導体受光装置において、フィンガー状に形成されたn型低濃度拡散層9及びn型高濃度拡散層10を、格子状に形成したものである。図10は、本実施の形態にかかる半導体受光装置の構成を示す上面図である。この半導体受光装置は、図10に示すように、4分割されており、分割されたそれぞれの領域に、格子状のn型低濃度拡散層9及びn型高濃度拡散層10が形成されている。
n型低濃度拡散層9は、n型エピタキシャル層5を挟んで、n型低濃度拡散層9及びn型高濃度拡散層10を取り囲んで形成されている。p型低濃度拡散層7とp型高濃度拡散層8とは、図2に示すように、p+型シリコン層2を介して接続されているので、このように、格子状に形成することが可能である。
n型高濃度拡散層10は、n型エピタキシャル層5、p型低濃度拡散層7、p型高濃度拡散層8及びn型低濃度拡散層9を包含するように形成されている。
なお、図10のII−II線における断面構造は、図2と同様であるので、説明を省略する。また、この半導体受光装置の製造方法については、実施の形態1と同様であるので、説明を省略する。
本構成によれば、図1に示す半導体受光装置と比較して、n型領域に起因する抵抗を低減することができる。よって、より高いパワーの光が入射した場合の電圧降下を抑制することができるので、高速応答性を確保することができる。
他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の半導体受光装置では、p型領域の少数キャリアである電子は移動度が大きいので、n型領域の不純物濃度勾配がより重要である。よって、n型領域の不純物濃度は、2段階に変化させることに限られず、例えば、3段階又はそれ3段階以上の多段階に変化させてもよい。具体的には、例えば、図2に示す半導体受光装置において、n型低濃度拡散層9とn型高濃度拡散層10との間に、不純物濃度がn型低濃度拡散層9よりも高く、かつn型高濃度拡散層10よりも低い、1以上の別の拡散層を設けて、不純物濃度変化を3段階以上に変化させることができる。さらに、究極的には、n型低濃度拡散層9とn型高濃度拡散層10の不純物濃度は段階的に変化させることに限られず、連続的に変化させてもよい。
また、p型領域は段階的に不純物濃度を変化させずともよく、例えば、p型低濃度拡散層7を省いてもよい。これにより、製造工程を削減できるので、チップコストが低減するという利点が得られる。
さらに、図1及び図10に示した半導体受光装置のレイアウトはあくまで例示であり、図1に示すフィンガー状レイアウトと、図10に示す格子状レイアウトとを、適宜組み合わせることが可能であることは言うまでもない。
1 基板
2 p+型シリコン層
3 p−型エピタキシャル層
4 p型拡散層 4a p型拡散層下部 4b p型拡散層上部
5 n型エピタキシャル層
6 p型埋め込み拡散層
7 p型低濃度拡散層
8 p型高濃度拡散層
9 n型低濃度拡散層
10 n型高濃度拡散層
11 誘電体膜
12 アノード電極
13 カソード電極
14 p型分離拡散層
101 p型シリコン基板
102 p+型シリコン層
103 p−型エピタキシャル層
104 p型拡散層 104a p型拡散層下部 104b p型拡散層上部
105 n型エピタキシャル層
110 n型高濃度拡散層
111 誘電体膜
112 アノード電極
113 カソード電極
114 p型分離拡散層

Claims (7)

  1. 第1導電型の半導体基板と、
    前記半導体基板上に形成された第2導電型の第1の半導体層と、
    前記第1の半導体層を貫通して前記半導体基板に至る第1導電型の第1の拡散領域と、
    前記第1の半導体層を介して前記第1の拡散領域と対向して形成された第2導電型の第2の拡散領域と、
    光が入射される受光領域の外側に形成された第1及び第2の電極と、を少なくとも備え、
    前記第2の拡散領域は、
    前記第1の半導体層を介して前記第1の拡散領域と対向して形成された第2導電型の第1の拡散層と、
    前記第1の半導体層及び前記第1の拡散層を介して前記第1の拡散領域及び前記半導体基板と対向して形成され、前記第1の拡散層よりも不純物濃度が高い第2導電型の第2の拡散層とを少なくとも備え、
    前記第1の電極は前記半導体基板と電気的に接続され、
    前記第2の電極は前記第2の拡散領域に接して形成され
    前記第1の拡散領域は、
    前記第1の半導体層を介して前記第2の拡散領域と対向して形成された第1導電型の第3の拡散層と、
    前記第1の半導体層及び前記第3の拡散層を介して前記第2の拡散領域及び前記半導体基板と対向して形成された第1導電型の第4の拡散層からなり、
    前記第3の拡散層は、前記第4の拡散層よりも不純物濃度が低いことを特徴とする、半導体受光装置。
  2. 前記第2の拡散領域は、
    前記第1の拡散層と前記第2の拡散層との間に、第2導電型の1以上の拡散層をさらに備え、
    前記第1の拡散層から前記第2の拡散層に向かって、不純物濃度が段階的に高くなることを特徴とする、
    請求項1に記載の半導体受光装置。
  3. 前記第2の拡散領域は、
    前記第1の拡散層から前記第2の拡散層に向かって、不純物濃度が連続的に高くなることを特徴とする、
    請求項1に記載の半導体受光装置。
  4. 前記第1の拡散層の不純物濃度は2×1016cm−3以上4×1017cm−3以下であり、
    前記第2の拡散層の不純物濃度は6×1017cm−3以上であることを特徴とする、
    請求項1または2に記載の半導体受光装置。
  5. 前記第1の拡散層の不純物濃度が1×1016cm−3となる前記第1の半導体層の主面からの深さは0.4μm以上0.8μm以下であり、
    前記第2の拡散層の前記第1の半導体層の主面からの拡散深さは0.3μm以下であることを特徴とする、
    請求項1乃至4のいずれか一項に記載の半導体受光装置。
  6. 前記第2の拡散領域は、
    当該半導体受光装置に動作電圧を印加した場合に空乏化されない領域に形成されていることを特徴とする、
    請求項1乃至5のいずれか一項に記載の半導体受光装置。
  7. 前記第1及び第2の拡散領域はフィンガー状または格子状に形成されていることを特徴とする、
    請求項1乃至のいずれか一項に記載の半導体受光装置。
JP2009145513A 2009-06-18 2009-06-18 半導体受光装置 Expired - Fee Related JP5515444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009145513A JP5515444B2 (ja) 2009-06-18 2009-06-18 半導体受光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009145513A JP5515444B2 (ja) 2009-06-18 2009-06-18 半導体受光装置

Publications (2)

Publication Number Publication Date
JP2011003720A JP2011003720A (ja) 2011-01-06
JP5515444B2 true JP5515444B2 (ja) 2014-06-11

Family

ID=43561446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009145513A Expired - Fee Related JP5515444B2 (ja) 2009-06-18 2009-06-18 半導体受光装置

Country Status (1)

Country Link
JP (1) JP5515444B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203954A (ja) * 2000-10-31 2002-07-19 Sharp Corp 回路内蔵受光素子
JP2007095827A (ja) * 2005-09-27 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2011003720A (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
JP6090060B2 (ja) シングルフォトンアバランシェダイオード
JP6341651B2 (ja) 光信号を電気信号に変換するアバランシェ光検出器素子、これを用いた電気回路、およびアバランシェ光検出器の使用
JP4609430B2 (ja) アバランシェフォトダイオード
JP2017005276A (ja) シングルフォトンアバランシェダイオード
JPH04217363A (ja) 隣接する光検出領域間の光学的漏話の制御
JP6091741B2 (ja) バイスペクトル多層フォトダイオード検出器、及びそのような検出器を製造する方法
JP2010135360A (ja) アバランシェフォトダイオード
JP2006237610A (ja) アバランシェフォトダイオードの製造方法
US11011656B2 (en) Photodiode device and photodiode detector
JP2007317767A (ja) 光半導体装置およびその製造方法
WO2010047058A1 (ja) 光半導体装置
JP2001077401A (ja) 受光素子および回路内蔵型受光素子
JP5074799B2 (ja) フォトディテクタおよびその作製方法
WO2024092961A1 (zh) 半导体器件及其制造方法
JP4985298B2 (ja) アバランシェフォトダイオード
JP5515444B2 (ja) 半導体受光装置
US10608040B2 (en) Photodetection device which has an inter-diode array and is overdoped by metal diffusion and manufacturing method
CN112289883B (zh) 一种三维半导体雪崩光电探测芯片及其制备方法
JP2004087979A (ja) 受光素子およびその製造方法並びに回路内蔵型受光素子
JP2010098239A (ja) 光半導体装置及び光半導体装置の製造方法
JP2017208501A (ja) 光電変換素子
JP2015053415A (ja) フォトダイオード
JP6194524B2 (ja) ノイズ電流を抑制したフォトダイオード及びそれを形成する方法
JP6381135B2 (ja) 光電変換素子
JP3967083B2 (ja) 半導体受光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees