KR101783648B1 - 저 암전류 아발란치 포토다이오드 - Google Patents
저 암전류 아발란치 포토다이오드 Download PDFInfo
- Publication number
- KR101783648B1 KR101783648B1 KR1020150181157A KR20150181157A KR101783648B1 KR 101783648 B1 KR101783648 B1 KR 101783648B1 KR 1020150181157 A KR1020150181157 A KR 1020150181157A KR 20150181157 A KR20150181157 A KR 20150181157A KR 101783648 B1 KR101783648 B1 KR 101783648B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- electrode
- multiplication
- multiplication region
- multiplexing
- Prior art date
Links
- 230000003321 amplification Effects 0.000 claims abstract description 46
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910008599 TiW Inorganic materials 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 26
- 238000005530 etching Methods 0.000 description 16
- 230000005684 electric field Effects 0.000 description 15
- 238000010521 absorption reaction Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052950 sphalerite Inorganic materials 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- -1 AuBe Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66113—Avalanche diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은, 저 암전류 아발란치 포토다이오드로서, 증폭층의 중심부에 형성되는 멀티플리케이션(multiplication) 영역과 그 주변에 형성되는 비-멀티플리케이션 영역을 포함하는 상기 증폭층; 및 상기 증폭층 상단의 수광부에 배치되는 전극을 포함하고, 상기 전극은 멀티플리케이션 영역 및 비-멀티플리케이션 영역의 일부를 포함하도록 배치되는 것을 특징으로 한다.
Description
본 발명은 낮은 암전류를 갖는 아발란치 포토다이오드에 관한 것으로서, 더욱 상세하게는, pn 접합의 모서리 부분의 전기장 집중을 막기 위한 가드링(Guard-ring)을 갖는 구조에 있어서, 중심부의 멀티플리케이션(multiplication) 영역과 주변 가드링 영역인 비-멀티플리케이션 영역이 모두 포함되도록 전극을 위치시키는 것을 특징으로 하는 아발란치 포토다이오드에 관한 것이다.
최근, 정보 통신량을 증가에 따라 대용량, 초고속의 정보통신 체계가 요구되고 있다. 기간망에서는 수십 기가(Giga) 대역을 기본 전송량으로 하여 총 전송용량이 수 백 또는 수 테라(Tera byte)에 이를 것으로 예상되고 있다.
한편, 의료용이나 3차원 영상 레이저 레이더의 수신부에서도 고감도의 광검출기를 필요로 하는데, 이 경우 수신감도가 높은 광검출기를 이용하면 광증폭기를 사용하지 않고 좋은 전송 품질과 우수한 영상데이터를 얻을 수 있다. 여기서, 수신감도가 높은 광검출기의 광수신 소자로 사용되는 것이 아발란치 포토다이오드(Avalanche photodiode; APD)이다.
아발란치 포토다이오드는 높은 전기장이 가해진 영역에 캐리어가 주입되어 아발란치 효과에 의한 증폭을 얻는 소자이다. 이러한 아발란치 포토다이오드는 p-i-n 포토다이오드에 비해 구조가 복잡하고 광신호를 증폭시키기 위한 아발란치 증폭이 발생하는 증폭층의 두께가 매우 중요하다. 아발란치 포토다이오드로서 대표적인 것이 평면형과 메사(Mesa)형 아발란치 포토다이오드가 있다. 이러한 두 종류의 아발란치 포토다이오드는 공통적으로 반도체 기판상에 증폭층과 흡수층을 적층한 구조로서 pn 접합의 모서리의 전기장이 집중되는 것을 막기 위하여 중심부 멀티플리케이션 영역의 증폭층 두께를 좀더 얇게 제작된다. 메사 구조의 경우, 도 1에 도시된 것처럼, 증폭층 이전 charge plate layer의 중심부 두께를 더 두껍게하여 제작하며, 평면형의 경우 p-type layer를 두 번의 디퓨전(diffusion) 공정을 이용하거나 중심부 에칭(etching) 후 디퓨전(diffusion)을 통하여 제작하고 있다.
도 1을 참조하면 알 수 있듯이, 기존의 아발란치 포토 다이오드(100)는 흡수층(absorption layer)과 증폭층(Multiplication layer)을 포함하고, 흡수층에서 발생된 캐리어(carrier)가 증폭층으로 잘 넘어갈 수 있도록 해주는 그래이딩층(Grading layer)와 증폭층의 전기장을 조절하는 전하층(Charge layer)를 추가로 포함한다. 전하층에 의해 강한 전기장이 걸리는 증폭층은 아발란치 포토다이오드의 제일 중요한 요소인 신호의 증폭에 기여하는 층으로서 전기장의 집중을 막기 위해 중심부(110)는 얇게, 주변부(120, 130)는 두껍게 형성되는 것이 일반적이다.
여기서, 아발란치 포토다이오드에서 광 신호를 많이 증폭시키기 위해서는 항복전압(break down voltage) 부근의 강한 전압을 인가하여 증폭층의 전기장 세기를 강하게 해주면 되지만, 암전류가 증가하는 trade off 현상을 초래하는 문제점이 있다. 여기서, 암전류는 광 신호가 없을 경우에도 흐르는 전류를 말한다. 광 신호 검출에 있어서, 신호 자체의 세기가 매우 약하기 때문에 암전류가 크면 클수록 신호에 의한 전류인 photo current와 암전류를 구분하기 어려워지는 문제가 있다.
따라서, 암전류를 줄이기 위해서는, 실제 아발란치 포토다이오드의 동작에 관여하는 소자 자체의 면적을 줄여 암전류의 소스(source)를 줄여주는 것이 효과적이나, 소자 자체의 면적이 줄어들게 되면, 그만큼 광 신호를 손실없이 정확히 소자에 입사시키기 어렵다는 문제점이 발생한다. 또한, 증폭층을 두껍게 설계하여 암전류를 감소시킬 수 있으나, 소자의 항복전압이 커져 작동 전압이 증가하고 응답속도가 떨어지는 단점이 있다.
선행기술문헌인, 한국 공개특허 제10-2014-0019984호의 '가드링 구조를 갖는 아발란치 포토다이오드 및 그 제조 방법'은 활성 영역을 둘러싸는 가드링을 이용하여 경계항복(Edge Breakdown)을 방지하는 소자를 제안하고 있다. 그러나, 이러한 경계항복 문제를 넘어서, 암전류 자체를 최소화하는 기술 개발이 필요한 실정이다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, pn 접합의 모서리 부분의 전기장 집중을 막기 위한 가드링(Gaurd-ring)을 갖는 구조에 있어서, 중심부의 멀티플리케이션(multiplication) 영역과 주변 가드링 영역인 비-멀티플리케이션 영역이 모두 포함되도록 전극을 위치시켜, 동일 증폭층의 두께와 동일 소자 크기에서 보다 낮은 암전류를 갖는 포토 다이오드를 구현하는 것을 목적으로 한다.
본 발명은, 저 암전류 아발란치 포토다이오드로서, 증폭층의 중심부에 형성되는 멀티플리케이션(multiplication) 영역과 그 주변에 형성되는 비-멀티플리케이션 영역을 포함하는 상기 증폭층; 및 상기 증폭층 상단의 수광부에 배치되는 전극을 포함하고, 상기 전극은 멀티플리케이션 영역 및 비-멀티플리케이션 영역의 일부를 포함하도록 배치되는 것을 특징으로 한다.
본 발명은 동일 증폭층 두께와 동일 크기의 멀티플리케이션 영역을 갖는 아발란치 포토다이오드 소자에 있어서, 암전류를 최대한으로 낮출 수 있다.
이처럼 암전류를 낮춤으로 인해 매우 약한 광 신호 검출 시 photo current와 암전류를 구분하기 어려웠던 문제를 해결하는 효과가 있고, 포토다이오드의 신호 효율을 향상시킬 수 있다.
도 1은 종래 아발란치 포토 다이오드의 구조의 일례를 도시한 것이다.
도 2는 본 발명의 일 실시예에 의한 아발란치 포토다이오드의 실험예 및 결과를 도시한 것이다.
도 3은 본 발명의 일 실시예에 의한 아발란치 포토다이오드의 구성을 도시한 것이다.
도 4는 본 발명의 다른 실시예들에 의한 아발란치 포토다이오드의 구성을 도시한 것이다.
도 5는 본 발명의 또 다른 실시예들에 의한 아발란치 포토다이오드의 구성을 도시한 것이다.
도 6은 본 발명의 일 실시예에 의한 아발란치 포토다이오드의 소자 크기를 설명하기 위한 것이다.
다수의 도면에서 동일한 참조번호는 동일한 구성요소를 가리킨다.
도 2는 본 발명의 일 실시예에 의한 아발란치 포토다이오드의 실험예 및 결과를 도시한 것이다.
도 3은 본 발명의 일 실시예에 의한 아발란치 포토다이오드의 구성을 도시한 것이다.
도 4는 본 발명의 다른 실시예들에 의한 아발란치 포토다이오드의 구성을 도시한 것이다.
도 5는 본 발명의 또 다른 실시예들에 의한 아발란치 포토다이오드의 구성을 도시한 것이다.
도 6은 본 발명의 일 실시예에 의한 아발란치 포토다이오드의 소자 크기를 설명하기 위한 것이다.
다수의 도면에서 동일한 참조번호는 동일한 구성요소를 가리킨다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 도 2 내지 도 6을 참조하여, 본 발명이 제안하는 저 암전류를 갖는 아발란치 포토 다이오드와 그 제조 공정에 대해 설명한다.
도 2는 본 발명의 일 실시예에 의한 아발란치 포토다이오드의 실험예 및 결과를 도시한 것이다. 도 2의 (a)는 아발란치 포토다이오드의 전극 위치를 내부(In), 가운데(Middle), 외부(Out)에 위치한 경우의 세 가지 타입의 구조를 도시한 것이고, (b)는 세 가지 구조에 따른 암전류를 측정한 결과를 도시한 것이다.
먼저, 도 2의 (a)를 참조하면, 본 발명은 증폭층의 두께가 동일하고 멀티플리케이션 영역의 크기가 동일한 소자에서, 금속 전극의 위치를 변경하는 실험을 통해 가장 낮은 암전류를 갖는 아발란치 포토다이오드 구조를 얻었다. 본 실험에서, 전극 위치의 변경에 따른 수광 면적이 동일하도록 소자를 설계하여 수광 면적이 동일하다는 전제 하에 암전류를 측정하였다.
구체적으로, 아발란치 포토다이오드의 전극 위치를 내부(In), 가운데(Middle), 외부(Out)에 위치한 경우의 세 가지 타입의 구조를 제작하여 실험을 수행하였다. 상술한 것처럼, 세 가지 타입 모두 증폭층(u-InP)의 두께가 동일하고, 멀티플리케이션 영역(230, 260, 290)의 크기는 동일하도록 구성하였다. 증폭층(u-InP)은 점선으로 도시한 중심부(230, 260, 290)의 멀티플리케이션 영역과 점선 밖 주변부의 비-멀티플리케이션 영역으로 나뉜다.
제1 타입(도 2의 (a)의 좌측 그림)은 전극(210, 215)을 멀티플리케이션 영역(230) 내부에 위치하도록 배치한 것이고, 전극(210, 215)에 수광 영역(220)을 갖는다. 제2 타입(도 2의 (a)의 가운데 그림)은 전극(240, 245)을 멀티플리케이션 영역(260)과 비-멀티플리케이션 영역에 걸쳐지도록(두 가지 영역을 모두 포함하도록) 배치한 것이다. 제3 타입(도 2의 (a)의 우측 그림)은 전극(270, 275)이 멀티플리케이션 영역(290) 밖의 비-멀티플리케이션 영역 상에 배치되도록 구현한 것이다. 이러한 세 가지 타입의 아발란치 포토다이오드를 구현하여 실험하였을 때, 발생하는 암전류의 실험 결과는 도 2의 (b)와 같이 나타난다.
도 2의 (b)는 세 가지 타입의 아발란치 포토다이오드에서 발생하는 암전류를 측정한 결과로서, 멀티플리케이션 영역(230, 260, 290)에서의 암전류, 비-멀티플리케이션 영역인 가드링 영역에서의 암전류를 측정하였고, 세 가지 타입 모두 멀티플리케이션 영역이 클 수록, 가드링 영역이 클수록 암전류가 높게 측정되는 결과를 얻었다. 최종적으로, 가드링 영역 대비 멀티플리케이션 영역(Gaurdring/Multiplication)의 영역의 암전류 결과를 측정한 결과를 보면, 두 영역이 동일할 때(비율이 1일 때), 제2 타입의 암전류(212)가 가장 낮게 측정되고, 그 다음, 제1 타입(214), 제3 타입(216) 순으로 나타나는 결과를 확인하였다. 또한 영역 비율이 달라지더라도, 제2 타입의 암전류(212) 값이 가장 낮게 측정되는 것을 확인할 수 있다.
이처럼, 본 발명은 도 2에서 설명한 실험을 포함한 수 많은 실험과 연구를 거쳐, 기존 아발란치 포토다이오드의 소자에 큰 변경 없이, 전극 위치를 멀티플리케이션 영역과 비-멀티플리케이션 영역상에 위치했을 때 암전류가 가장 낮게 측정되는 것을 발견하였다. 이러한 결과는, 전극(Metal)이 내부에 위치할 경우 전류의 흐름이 멀티플리케이션 영역으로 집중되고(제1 타입), 외부에 위치할 경우 멀티플리케이션 영역과 비-멀티플리케이션 영역으로 분산하되 P+ 영역에서의 흐름이 경로 차이를 보이는데(제3 타입) 반해, 본 발명과 같이 전극이 멀티플리케이션 영역과 비-멀티플리케이션 영역에 걸쳐지는 위치에 형성될 경우 p+ 영역에서의 전류 흐름이 경로 차이가 적어 암전류를 최소화하기 때문이다.
도 3은 본 발명의 일 실시예에 의한 아발란치 포토다이오드의 구성을 도시한 것이다. 도 3의 (a)는 본 발명의 일 실시예에 의해 구현된 아발란치 다이오드의 구성을 도시한 것이고, (b)는 (a)에 구현된 다이오드 소자의 상면도(top view)를 도시한 것이다. 도 3의 (c)는 (a)에 구현된 다이오드 소자와 동일한 구조를 갖지만 수광 부분만 다르게 설계한 구조를 도시한 것이다.
도 3의 (a)에 도시된 아발란치 포토다이오드를 제조하기 위해 먼저, n-InP 기판의 전면에 n-InP 버퍼층, undoped 및 n-type InGaAs 광흡수층, undoped InGaAsP 그래이딩층, n-InP 전기장완충층 및 undoped InP 증폭층을 순차적으로 성장시켜 에피탁시 웨이퍼(Epitaxy wafer)를 형성한다. 이때, 증폭층의 두께는 diffusion을 고려하여 1.5~3um가 되도록 성장시키다.
이후 패턴된 1차 확산방지막(SiO2, SiNx 또는 Si3N4)을 형성하며 형성방법은 일반적으로 PECVD, Sputer, evaporator를 이용하여 형성하며 패턴 후 박막증착하여 lift-off 하거나, 박막증착 후 패턴 형성하여 에칭을 통해 패턴된 확산방지막을 구현할 수 있다.
그 다음, p형 불순물(p-type impurity)을 주입하는 확산공정을 통하여 1차 p-InP 활성영역을 만들고, 1차 확산방지막(SiO2, SiNx 또는 Si3N4)을 습식 혹은 건식 에칭을 통해 제거한다.
다음으로, 패턴된 2차 확산방지막(SiO2, SiNx 또는 Si3N4)을 형성하며 형성방법은 일반적으로 PECVD, Sputer, evaporator를 이용하여 형성하며 패턴 후 박막증착하여 lift-off 하거나, 박막 증착 후 패턴 형성하여 에칭을 통해 패턴된 확산방지막을 구현할 수 있다.
이후에 p형 불순물(p-type impurity)을 주입하는 확산공정을 통하여 2차 p-InP 활성영역을 만든다. 이때, 2차 p-InP 활성영역은 멀티플리케이션 영역(340)으로 전체 확산영역에서 2차 p-InP 활성영역을 뺀 나머지 영역은 비 멀티플리케이션 영역(330, 335)으로 면적 비율이 비 멀티플리케이션 영역/멀티플리케이션 영역 > 1 이 되도록 하며 멀티플리케이션 영역 증폭층 두께 0.03~1.5 um가 되도록 한다.
소자구조 설계 시 멀티플리케이션의 두께는 1um 이상(클수록), 증폭층의 도핑농도가 1xe16(/㎠)이하(낮을수록)일 수록 낮은 암전류를 갖는다는 것을 발견하였다. 또한 소자의 실제 작동 환경상 작동전압이 너무 커지거나 소자 동작 속도가 너무 느려지는 것을 막기 위해 멀티플리케이션 영역(340)의 두께를 0.5 ~ 2um 로 하는 것이 바람직하다.
이후 p-InP 활성영역과 n-InP 기판에 제1전극(310) 및 제2전극(315)을 형성하며 이때 제1전극(310) 또는 제2전극(320) 한쪽에 광투입구를 형성한다. 이때 형성되어지는 광투입구 크기를 멀티플리케이션 영역 보다 작게 설계하여 전극(310, 315)이 중심부의 멀티플리케이션 영역(340)과 주변부의 비-멀티플리케이션 영역(330, 335)에 걸쳐지도록 설계하는 것이 본 발명의 특징이다. 이때, 소자 제작 시 공정상의 align 마진으로 인해 전극이 멀티플리케이션 영역과 비-멀티플리케이션 영역을 50:50으로 포함하도록 구현될 수는 없으므로, 제1 전극(310) 및 제2 전극(320)으로 구현되는 메탈의 너비는 두 영역 중 한 영역이 메탈 너비의 1%~99%를 포함하도록 구현될 수 있다. 즉, 메탈(전극)은 비-멀티플리케이션 영역과 멀티플리케이션 영역을 각각 전체 너비 중 1% 이상씩 포함하게 된다.
또한, 메탈의 경우 n-InP, p-InP의 Ohmic contact을 형성할 수 있도록 AuBe, Pd, Zn, Sb, TiW, Ti, Pt, Au, Cr, Ni, AuGe, Sn, Al 등의 물질을 두 가지 혹은 그 이상의 조합으로 이루어진 metal로 구성될 수 있다.
이후 제1전극(310) 또는 제2전극(315) 한쪽에 형성된 광투입구에 ARC를 증착하며 이때 ARC 물질로 SiO2, SiNx 또는 Si3N4, MgF2, Al2O3, ZnS 등을 사용할 수 있으며 전극 일부를 덮어도 무방하다.도 3의 (c)에 도시된 아발란치 다이오드 소자의 구조는, 상술한 도 3의 (a)와 동일한 방법으로 설계되고, 수광 위치만 서로 상이하게 설계된다. 도 3의 (a)는 전극이 위치한 윗부분(320)으로 광이 입사되고, 도 3의 (c)는 아래쪽(380)으로 광이 입사되도록 설계한 것이다. 그 외, 전극의 위치는 동일하게 멀티플리케이션 영역(340, 370)과 비-멀티플리케이션 영역(330, 335 및 360, 365)에 걸쳐지도록 구현됨으로써, 도 3의 (a) 및 (c)에 도시된 아발란치 다이오드 구조 모두 암전류를 최소화하는 효과를 얻을 수 있다.
도 3의 (b)는 도 3의 (a)에 도시한 소자의 상면도를 도시한 것으로서, 중심부에 위치한 원 영역(340)이 멀티플리케이션 영역이고, 제일 바깥부분의 영역(330, 335)이 비-멀티플리케이션 영역이다. 여기서, 340의 지름이 표시된 멀티플리케이션 영역과 그 주변 테두리 영역인 비-멀티플리케이션 영역을 모두 포함하는, 즉 두 가지 영역에 걸쳐진 링 모양 영역(345)이 전극(310, 315)의 위치를 도시한 것이다. 본 발명과 같이 전극이 멀티플리케이션 영역과 비-멀티플리케이션 영역에 걸쳐지는 위치에 형성될 경우 p+ 영역에서의 전류 흐름이 경로 차이가 적어 암전류를 최소화할 수 있다는 이점이 있다.
도 4는 본 발명의 다른 실시예들에 의한 아발란치 포토다이오드의 구성을 도시한 것이다. 도 4의 (a), (b)에 도시한 아발란치 포토다이오드는 도 3에서 설명한 실시예와 달리 임의의 깊이만큼 디퓨전(diffusion, 확산)하는 공정을 실시한다. 도 4의 실시예들처럼, 에칭 후 디퓨전을 이용하여 제작하는 것은 다른 실시예에 비하여 제작 공정이 단순하다는 특징을 갖는다.
먼저 아발란치 포토다이오드를 제조하기 위해 n-InP 기판의 전면에 n-InP 버퍼층, undoped 및 n-type InGaAs 광흡수층, undoped InGaAsP 그래이딩층, n-InP 전기장완충층 및 undoped InP 증폭층을 순차적으로 성장시켜 에피탁시 웨이퍼(Epitaxy wafer)를 형성한다. 이때, 증폭층의 두께는 디퓨전을 고려하여 1.5~3um가 되도록 성장한다.
이후 패턴된 확산방지막(SiO2, SiNx 또는 Si3N4)을 형성하며 형성방법은 일반적으로 PECVD, Sputer, evaporator를 이용하여 형성하며 패턴 후 박막증착하여 lift-off 하거나, 박막증착 후 패턴 형성하여 에칭을 통해 패턴된 확산방지막을 구현할 수 있다.
다음으로, 본 실시예는 포토레지스트를 이용 패턴된 에칭마스크를 형성하고 패턴된 확산방지막을 통해 들어나 있는 undoped InP 증폭층의 일부를 건식 또는 습식 에칭을 통하여 0.3~1.5um 에칭한다. 이때 에칭영역은 멀티플리케이션 영역으로 전체 확산영역에서 에칭영역을 뺀 나머지 영역은 비-멀티플리케이션 영역으로 면적 비율이 비-멀티플리케이션 영역/멀티플리케이션 영역 > 1 이 되도록 한다.
이후에, 에칭마스크는 제거하고, p형 불순물(p-type impurity)을 주입하는 확산(diffusion) 공정을 통해 p-InP 활성영역을 만든다. 이때 멀티플리케이션 영역 증폭층 두께 0.03~1.5 um가 되도록 한다. 본 실시예에서는 이러한 에칭 및 확산 공정을 통해 420 및 440으로 표시한 것과 같이 증폭층의 멀티플리케이션 영역이 얇게 형성되는 구조로 구현될 수 있다.
이후 p-InP 활성영역과 n-InP 기판에 제1전극(410) 및 제2전극(410)을 형성하며 이때 제1전극(410) 또는 제2전극(410) 한쪽에 광투입구를 형성한다. 이때 형성되어지는 광투입구 크기를 멀티플리케이션 영역 보다 작게하여 전극(410)이 중심 멀티플리케이션 영역(440)과 주변 비-멀티플리케이션 영역(430, 435)이 함께 포함되도록 한다.
이후 제1전극(410) 또는 제2전극(410) 한쪽에 형성된 광투입구(420)에 ARC를 증착하며 이때 ARC 물질로 SiO2, SiNx 또는 Si3N4, MgF2, Al2O3, ZnS 등을 사용할 수 있으며 전극 일부를 덮어도 무방하다.
도 4의 (b)에 도시된 아발란치 다이오드 소자의 구조는, 상술한 도 4의 (a)와 동일한 방법으로 설계되고, 수광 위치만 서로 상이하게 설계된다. 도 4의 (a)는 전극이 위치한 윗부분(420)으로 광이 입사되고, 도 3의 (b)는 아래쪽(490)으로 광이 입사되도록 설계한 것이다. 그 외, 전극의 위치는 동일하게 멀티플리케이션 영역(440, 480)과 비-멀티플리케이션 영역(430, 435 및 470, 475)에 걸쳐지도록 구현됨으로써, 도 4의 (a) 및 (b)에 도시된 아발란치 다이오드 구조 모두 암전류를 최소화하는 효과를 얻을 수 있다.
도 5는 본 발명의 또 다른 실시예들에 의한 아발란치 포토다이오드의 구성을 도시한 것이다. 도 5의 (c) 및 (d)에 도시된 포토다이오드 구조는 n-InP 전기장완충층을 에칭 시 에칭하지 않은 영역에 멀리플리케이션 영역(440, 482)이 형성되도록 구현하는 것을 특징으로 한다. 즉, 전기장완충층을 성장 단계에서 멀티플리케이션 영역(440, 482)이 얇게 구현되도록 구성하는 구조이다.
먼저 도 5의 (c)에 도시된 아발란치 포토다이오드를 설명하면, 제조 시 n-InP 기판의 전면에 n-InP 버퍼층, undoped 및 n-type InGaAs 광흡수층, undoped InGaAsP 그래이딩층, n-InP 전기장완충층 순차적으로 성장시켜 에피탁시 웨이퍼(Epitaxy wafer)를 형성한다. 이때, n-InP 전기장완충층의 두께는 에칭을 고려하여 0.4~1.5um가 되도록 성장한다.
이후 포토레지스트를 이용 패턴된 에칭마스크를 형성하고 n-InP 전기장완충층를 건식 또는 습식 에칭을 통하여 0.3~1.5um 에칭한다. 이때 에칭마스크로 에칭하지 않은 영역은 멀티플리케이션 영역(440)이 된다.
이후 에칭 마스크를 제거하고 undoped InP 증폭층을 성장시켜 에피탁시 웨이퍼(Epitaxy wafer)를 형성한다. 이때, 증폭층의 두께는 디퓨전(diffusion)을 고려하여 1.5~3um가 되도록 성장한다.
다음으로, 패턴된 확산방지막(SiO2, SiNx 또는 Si3N4)을 형성하며 형성방법은 일반적으로 PECVD, Sputer, evaporator를 이용하여 형성하며 패턴 후 박막증착하여 lift-off 하거나, 박막증착 후 패턴 형성하여 에칭을 통해 패턴된 확산방지막을 구현할 수 있다.
이후 p-InP 활성영역을 p형 불순물(p-type impurity)을 주입하는 확산공정을 통하여 만든다. 이때 멀티플리케이션 영역 증폭층 두께 0.03~1.5 um가 되도록 하며 전체 확산영역에서 멀티플리케이션 영역을 뺀 나머지 영역은 비-멀티플리케이션 영역으로 면적 비율이 비-멀티플리케이션 영역/멀티플리케이션 영역 > 1 이 되도록 한다.
p-InP 활성영역과 n-InP 기판에 제1전극(410) 및 제2전극(410)을 형성하며 이때 제1전극 또는 제2전극 한쪽에 광투입구(422)를 형성한다. 이때 형성되는 광투입구(422) 크기를 멀티플리케이션 영역(422)보다 작게하여 전극(410)이 중심부의 멀티플리케이션 영역(422)과 주변 비-멀티플리케이션 영역(430, 435)이 함께 포함되도록 한다.
이후 제1전극 또는 제2전극(410) 한쪽에 형성된 광투입구(422)에 ARC를 증착하며 이때 ARC 물질로 SiO2, SiNx 또는 Si3N4, MgF2, Al2O3, ZnS 등을 사용할 수 있으며 전극(422) 일부를 덮어도 무방하다.
도 5의 (d)에 도시된 아발란치 다이오드 소자의 구조는, 상술한 도 5의 (d)와 동일한 방법으로 설계되고, 수광 위치만 서로 상이하게 설계된다. 도 5의 (c)는 전극이 위치한 윗부분(422)으로 광이 입사되고, 도 5의 (d)는 아래쪽으로 광이 입사되도록 설계한 것이다. 그 외, 전극의 위치는 동일하게 멀티플리케이션 영역(440, 482)과 비-멀티플리케이션 영역(430, 435 및 472, 474)에 걸쳐지도록 구현됨으로써, 도 5의 (c) 및 (d)에 도시된 아발란치 다이오드 구조 모두 암전류를 최소화하는 효과를 얻을 수 있다.
본 발명이 제안하는 저 암전류 아발란치 포토다이오드는 상술한 도 3 내지 도 5의 실시예들과 같이 다양한 형태로 구현될 수 있으며, 모든 구현 예에서, 전극의 위치를 멀티플리케이션 영역과 비-멀티플리케이션 영역에 모두에 걸쳐지도록 배치함으로써, 다양한 실시예들에 의한 소자의 구조에서 암전류를 최소화할 수 있다는 효과가 있다.
도 6은 본 발명의 일 실시예에 의한 아발란치 포토다이오드의 소자 크기를 설명하기 위한 것이다. 도 5의 510은 광이 입사되는 Aperture 사이즈를 나타내고, 520은 멀티플리케이션 영역에 해당하는 엣치 사이즈, 530은 디퓨전 사이즈, 540은 가드링 너비, 550은 가드링 간 간격을 가리킨다. 전극의 크기는 5μm를 주로 이용한다.
본 발명은 제1 타입(In), 제 3타입(Out), 제2 타입(Middle)에 대해 Apertuer 사이즈가 20, 30, 50, 90, 160μm인 5가지 경우에 대해 실험하였고, 제2 타입의 사이즈 정보는 아래와 같다.
| Aperture Size | Etch 사이즈 | Diffusion 사이즈 | 가드링 간격 | 가드링 너비 |
| 10 | 14 | 20 | 3 |
3 |
| 20 | 24 | 30 | ||
| 40 | 44 | 50 | ||
| 80 | 84 | 90 | ||
| 160 | 164 | 170 |
<제2 타입의 경우 소자 사이즈(μm)>
모든 타입에 있어서 Apertuer 사이즈가 동일하도록 소자를 구현하여 실험하였고, 그 결과 어떠한 경우에도 제1 타입(In), 제 3타입(Out) 보다 제2 타입(Middle)인 전극이 멀티플리케이션과 비-멀티플리케이션을 포함하도록 배치되는 경우에 암전류가 가장 낮게 측정되는 결과를 얻었다.
또한 전극의 위치가 middle인 모든 타입에 있어서, Apertuer 사이즈가 작을수록 즉, 소자 사이즈가 작아질수록, 가드링 면적/멀티플리케이션 영역의 비율에 따른 암전류의 크기가 작아지고, 동일 Aperture 사이즈에서 전극 위치가 Mid인 경우 암전류가 최소화되는 것을 확인하였다.
또한 소자 설계 시 각각의 층(layer)에 있어서, 아래와 같은 층 두께와 도핑 농도를 갖도록 설계했을 때 암전류를 최소화하기에 바람직하다는 점을 확인하였다. 다만, 본 발명이 아래의 정보에 한정되는 것은 아니며, 다양한 두께와 도핑 농도를 갖는 다양한 소자로 구현될 수 있다.
상술한 것처럼, 본 발명의 증폭층의 두께와 도핑농도는 암전류를 낮추되 소자작동전압과 소자 동작 속도를 고려하여 두께 0.5 ~ 2um, 도핑농도 1xe16(/㎠) 이하가 바람직하고, 증폭층 두께가 두꺼울수록, 도핑농도가 낮을수록 암전류를 낮추게 된다.
도펀트 표기하지 않은 층(layer)은 도핑을 하지 않은 층으로 소자 layer 결정 성장 시 결정의 결함으로 자연히 형성되는 도핑 수준으로 1xe16(/㎠)이하이며 낮을수록 암전류를 낮추는데 도움이 된다. 흡수층은 InGaAs층 전체로 도핑된 부분과 안된 부분이 있으며 흡수층 두께 또한 얇아지는 것이 암전류에 도움이 되나 두께가 얇아짐에 따라 흡수량 및 흡수파장범위에 영향을 줄 수 있다.
| Material | Thickness | Dopant(/㎠) |
| p+InP 전극층 | 3.0~2μm | 1e17~3e18 이상 |
| u-InP 증폭층 | 0.03~1.5μm | undoped |
| n-InP 전기장조절층 | 0.4μm | 5.4e16 |
| GaIn(x)As(y)P 그레이딩층 | 0.12μm | undoped |
| n-GaIn(0.53)As 흡수층 | 0.2μm | 3e16 |
| u-GaIn(0.53)As 흡수층 | 2μm | undoped |
| n-InP 버퍼층 | 1μm | 1e17 |
| n+InP Substrate | 1e18이상 |
<소자 층별 두께 및 도펀트>
이처럼, 본 발명은 아발란치 포토다이오드의 전극 구조를 달리 배치함에 따라 암전류가 달라지고, 전극이 멀티플리케이션 영역과 비-멀티플리케이션 영역에 걸쳐져(두 영역을 포함하는 형태로) 배치될 때, 암전류가 가장 낮게 측정된다는 점을 발견하였다. 이러한 암전류를 낮춤으로 인해 매우 약한 광 신호 검출 시 photo current와 암전류를 구분하기 어려웠던 문제를 해결하는 효과가 있고, 포토다이오드의 신호 효율을 향상시킬 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예를 들어 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한 각 실시 예는 여러 가지 형태로 변형될 수 있다.
또한, 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구범위뿐만 아니라 이 발명의 특허 청구범위와 균등한 것들에 의해 정해져야 한다.
110: 멀티플리케이션 영역
120, 130: 비-멀티플리케이션 영역
210, 215, 240, 245, 270, 275: 전극
220, 250, 280: 수광 영역
230, 260, 290: 증폭층의 멀티플리케이션 영역
120, 130: 비-멀티플리케이션 영역
210, 215, 240, 245, 270, 275: 전극
220, 250, 280: 수광 영역
230, 260, 290: 증폭층의 멀티플리케이션 영역
Claims (8)
- 저 암전류 아발란치 포토다이오드로서,
증폭층의 중심부에 형성되는 멀티플리케이션(multiplication) 영역과 그 주변에 형성되는 비-멀티플리케이션 영역을 포함하는 상기 증폭층;
상기 증폭층의 상단 및 하단에 배치되는 전극; 및
상기 전극의 상기 상단 또는 상기 하단 한쪽에 위치되는 수광부를 포함하며,
상기 전극은 멀티플리케이션 영역 및 비-멀티플리케이션 영역의 일부를 포함하도록 배치되고,
상기 비-멀티플리케이션 영역 대 상기 멀티플리케이션 영역의 면적 비율이 1 보다 크고,
상기 멀티플리케이션 영역의 증폭층 두께는 0.5um 내지 2.0um의 범위인 것을 특징으로 하는 저 암전류 아발란치 포토다이오드. - 삭제
- 제 1 항에 있어서,
상기 멀티플리케이션 영역은, 상기 증폭층의 중심부에 형성되고, 상기 비-멀티플리케이션 영역보다 얇게 형성되는 것을 특징으로 하는 저 암전류 아발란치 포토다이오드. - 제 1 항에 있어서,
상기 전극은 상기 수광부의 중심에 형성되는 수광 영역의 바깥에 배치되어 상기 수광 영역을 둘러싸는 형태로 구현되며,
상기 수광부는 상기 멀티플리케이션 영역보다 더 작은 크기로 구현되는 것을 특징으로 하는 저 암전류 아발란치 포토다이오드. - 삭제
- 제 1 항에 있어서,
상기 전극의 너비는 상기 멀티플리케이션 영역 및 상기 비-멀티플리케이션 영역 중 어느 하나의 영역을 상기 전극 전체 너비 중 1%이상 99%이하로 포함하는 것을 특징으로 하는 저 암전류 아발란치 포토다이오드. - 제 1 항에 있어서,
상기 전극은 AuBe, Pd, Zn, Sb, TiW, Ti, Pt, Au, Cr, Ni, AuGe, Sn, Al 중 둘 이상의 조합으로 이루어진 메탈로 구성하는 것을 특징으로 하는 저 암전류 아발란치 포토다이오드. - 제 1 항에 있어서,
상기 멀티플리케이션 영역의 증폭층 두께는 1um 이상이고,
상기 증폭층의 도핑 농도는 1xe16(/㎠)이하인 것을 특징으로 하는 저 암전류 아발란치 포토다이오드.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150181157A KR101783648B1 (ko) | 2015-12-17 | 2015-12-17 | 저 암전류 아발란치 포토다이오드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150181157A KR101783648B1 (ko) | 2015-12-17 | 2015-12-17 | 저 암전류 아발란치 포토다이오드 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170072681A KR20170072681A (ko) | 2017-06-27 |
| KR101783648B1 true KR101783648B1 (ko) | 2017-10-10 |
Family
ID=59514866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150181157A KR101783648B1 (ko) | 2015-12-17 | 2015-12-17 | 저 암전류 아발란치 포토다이오드 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101783648B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101927236B1 (ko) | 2017-11-28 | 2018-12-10 | 주식회사 시지트로닉스 | 고감도 애벌런치 광 다이오드 및 그 제조방법 |
| KR20210070016A (ko) * | 2019-12-04 | 2021-06-14 | 주식회사 시지트로닉스 | 수광반도체 소자 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030137026A1 (en) * | 2002-01-21 | 2003-07-24 | Park Chan Yong | Avalanche photodiode having an electrically isolated deep guard ring |
| US20090020782A1 (en) * | 2007-07-18 | 2009-01-22 | Jds Uniphase Corporation | Avalanche Photodiode With Edge Breakdown Suppression |
| US20110018086A1 (en) | 2009-06-26 | 2011-01-27 | Krishna Linga | Low-level signal detection by semiconductor avalanche amplification |
-
2015
- 2015-12-17 KR KR1020150181157A patent/KR101783648B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030137026A1 (en) * | 2002-01-21 | 2003-07-24 | Park Chan Yong | Avalanche photodiode having an electrically isolated deep guard ring |
| US20090020782A1 (en) * | 2007-07-18 | 2009-01-22 | Jds Uniphase Corporation | Avalanche Photodiode With Edge Breakdown Suppression |
| US20110018086A1 (en) | 2009-06-26 | 2011-01-27 | Krishna Linga | Low-level signal detection by semiconductor avalanche amplification |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101927236B1 (ko) | 2017-11-28 | 2018-12-10 | 주식회사 시지트로닉스 | 고감도 애벌런치 광 다이오드 및 그 제조방법 |
| KR20210070016A (ko) * | 2019-12-04 | 2021-06-14 | 주식회사 시지트로닉스 | 수광반도체 소자 및 그 제조방법 |
| KR102284627B1 (ko) | 2019-12-04 | 2021-08-02 | 주식회사 시지트로닉스 | 수광반도체 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170072681A (ko) | 2017-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| EP2446483B1 (en) | Low-level signal detection by semiconductor avalanche amplification | |
| US10297705B2 (en) | Avalanche photodiode | |
| JP5109981B2 (ja) | 半導体受光素子 | |
| US20080191240A1 (en) | Avalanche Photo Diode | |
| EP2613366B1 (en) | Avalanche photodiode | |
| US20100133637A1 (en) | Avalanche photodiode | |
| JPWO2006046276A1 (ja) | アバランシェフォトダイオード | |
| US6690079B2 (en) | Light-receiving device | |
| JP2006237610A (ja) | アバランシェフォトダイオードの製造方法 | |
| US20120299141A1 (en) | Avalanche photodiode and avalanche photodiode array | |
| KR101783648B1 (ko) | 저 암전류 아발란치 포토다이오드 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| US6756613B2 (en) | Shallow-mesa structure for planar PIN and APD photodiodes | |
| US10658538B2 (en) | Optical detection device | |
| KR20020034100A (ko) | 애벌란치 포토다이오드 | |
| US11862747B2 (en) | Semiconductor light-receiving element and method of manufacturing semiconductor light-receiving element | |
| JPH0513798A (ja) | 半導体受光装置 | |
| JP5303793B2 (ja) | フォトダイオード | |
| CN110544727A (zh) | 一种集成滤光膜层的紫外探测器及其制备方法 | |
| KR20040032026A (ko) | 애벌란치 포토다이오드 및 그 제조 방법 | |
| KR100399050B1 (ko) | 초고속 통신용 애발란치 광 검출 소자 및 그 제조 방법 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| KR102245138B1 (ko) | 광 다이오드의 활성화 영역 형성 방법 및 이에 의한 광 다이오드 제조 방법 | |
| KR100424455B1 (ko) | 역적층 구조를 갖는 평면형 애벌랜치 포토다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |