CN103839792B - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN103839792B
CN103839792B CN201210473969.1A CN201210473969A CN103839792B CN 103839792 B CN103839792 B CN 103839792B CN 201210473969 A CN201210473969 A CN 201210473969A CN 103839792 B CN103839792 B CN 103839792B
Authority
CN
China
Prior art keywords
grid
insulating barrier
false grid
false
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210473969.1A
Other languages
English (en)
Other versions
CN103839792A (zh
Inventor
崔虎山
钟汇才
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210473969.1A priority Critical patent/CN103839792B/zh
Publication of CN103839792A publication Critical patent/CN103839792A/zh
Application granted granted Critical
Publication of CN103839792B publication Critical patent/CN103839792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种半导体器件制造方法,包括:在衬底上形成假栅极绝缘层和假栅极层构成的假栅极堆叠;在假栅极堆叠两侧的衬底上形成栅极侧墙,其中假栅极绝缘层和栅极侧墙的包含的材料选自氮化硅、非晶碳之一并且相互不同;去除假栅极层,直至暴露假栅极绝缘层;去除假栅极绝缘层,直至暴露衬底,形成栅极沟槽。依照本发明的半导体器件及其制造方法,采用CVD制备的氮化硅作为假栅极绝缘层、以及栅极侧墙包含非晶碳,从而避免了衬底特别是沟道区受到不必要的侵蚀,提高了器件的性能和可靠性。

Description

半导体器件制造方法
技术领域
本发明涉及一种半导体结构制造方法,特别是涉及一种能在后栅工艺器件有效避免沟道和衬底被侵蚀的半导体器件、特别是半导体中间结构的制造方法。
背景技术
MOSFET器件等比例缩减至45nm之后,器件需要高介电常数(高k)作为栅极绝缘层以及金属作为栅极导电层的堆叠结构以抑制由于多晶硅栅极耗尽问题带来的高栅极泄漏以及栅极电容减小。为了更有效控制栅极堆叠的形貌(profile),业界目前普遍采用后栅工艺,也即通常先在衬底上沉积多晶硅等材质的假栅极,沉积层间介质层(ILD)之后去除假栅极,随后在留下的栅极沟槽中填充高k/金属栅(HK/MG)膜层的堆叠。
在上述后栅工艺中,为了在刻蚀去除假栅极时降低对于沟道区的损伤,业界普遍采用了垫氧化层作为假栅极绝缘层或界面层,例如热氧化物,诸如氧化硅。通常采用化学氧化(例如含臭氧的去离子水浸泡)或者快速热氧化(RTO)来制造较薄的假栅极绝缘层,例如仅1~3nm厚。在后续去除多晶硅等材质的假栅极时,例如采用TMAH湿法刻蚀Si或者等离子体刻蚀,该假栅极绝缘层或界面层可以保护衬底特别是沟道区不受损伤。之后,为了在栅极沟槽中生长高k材料的栅极绝缘层,需要去除该假栅极绝缘层或界面层。鉴于该界面层通常为热氧化物,因此可选的刻蚀液是HF基溶液,诸如稀释的氢氟酸(dHF)或者稀释的缓释刻蚀液(dBOE,为NH4F与HF的混合溶液)。
然而,在某些情形下,例如对于NMOS器件而言,在后栅工艺中去除上述假栅极绝缘层时,与沟道接触的源漏扩展区域(如LDD结构)会被严重侵蚀。一种可能的解释是当器件结构浸入诸如dHF的电解质溶液中时,在PN结处发生了电化学腐蚀机制。由电解的法拉第定律可知,由侵蚀导致的物质损失m可以表示为m=(Q/F)*(M/z),其中m为损失的材料的质量,Q为穿过该材料的总电荷,F为法拉第常数-96.485C/mol,M为材料的摩尔质量,z为材料离子的化合价(每个离子所传输的电子数)。由于材料的摩尔量n=m/M,所以n=(Q/F)*(1/z)。在恒定侵蚀电流的情形下,Q=I*t,而在可变侵蚀电流的情形下,Q为I*dτ在0至t蚀刻的积分,因此材料的损失量(侵蚀量)n直接与处理时间t或者τ相关。因此,不论如何缩减dHF/dBOE的处理时间,上述电化学侵蚀现象总是存在的。这大大影响了器件性能以及产能。
此外,在暗场和亮场条件下,硅自身在水性氟化物溶液中也可以被刻蚀,这通常是由于光-电化学刻蚀机制。在光强度较低的暗场条件下,SiF4+2F-->SiF6 2-。而在光强度较大的亮场条件下,HSiF3+H2O->SiF3OH+H2-(+HF)->SiF4+H2O-(2F-)->SiF6 2-。有意思的是,在采用稀释氯化氢(dHCl)溶液刻蚀时基本没观察到Si损失,而在采用dHF刻蚀时观察到明显的Si损失。因此,基本上可以说,HF基溶液是后栅工艺中去除假栅极绝缘层工艺期间造成衬底(沟道,Si区域)损失的根本原因。
综上所述,由于上述电化学侵蚀现象,PN结较容易受到氟基溶液的侵蚀。而单个的P或N结则由于暗场和亮场照明条件下的光-电化学刻蚀而同样受到氟基溶液的侵蚀。换言之,后栅工艺中去除假栅极绝缘层的现有技术难以避免衬底受到侵蚀。
发明内容
由上所述,本发明的目的在于克服上述技术困难,提出一种新的半导体器件及其制造方法,能避免使用氟基溶液来去除假栅极绝缘层,从而避免衬底受到侵蚀。
为此,本发明提供了一种半导体器件制造方法,包括:在衬底上形成假栅极绝缘层和假栅极层构成的假栅极堆叠;在假栅极堆叠两侧的衬底上形成栅极侧墙,其中假栅极绝缘层和栅极侧墙的包含的材料选自氮化硅、非晶碳之一并且相互不同;去除假栅极层,直至暴露假栅极绝缘层;去除假栅极绝缘层,直至暴露衬底,形成栅极沟槽。
其中,形成假栅极绝缘层之前还采用HF基溶液清洗衬底表面。
其中,采用CVD法制备氮化硅。
其中,栅极侧墙为多层结构,包括第一栅极侧墙、栅极侧墙间隔层、第二栅极侧墙,其中第一栅极侧墙包含的材料选自氮化硅、非晶碳之一并且与假栅极绝缘层不同。
其中,栅极侧墙间隔层包括氧化硅,第二栅极侧墙包括氮化硅、氮氧化硅、DLC及其组合。
其中,采用热磷酸湿法腐蚀去除氮化硅材质的假栅极绝缘层。
其中,热磷酸腐蚀之后还采用含臭氧的去离子水清洗,以在衬底表面形成界面层。
其中,延长热磷酸腐蚀时间以清除假栅极绝缘层下方的氧化物。
其中,采用氧等离子体干法刻蚀去除非晶碳材质的假栅极绝缘层。
其中,在栅极沟槽中形成高k材料的栅极绝缘层以及金属材料的栅极导电层构成的栅极堆叠。
依照本发明的半导体器件制造方法,采用CVD制备的氮化硅作为假栅极绝缘层、以及栅极侧墙包含非晶碳,从而避免了衬底特别是沟道区受到不必要的侵蚀,提高了器件的性能和可靠性。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1至图4为依照本发明的半导体器件制造方法各步骤的示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了能有效避免衬底受到侵蚀的半导体器件及其制造方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
以下参照图1~图4各个步骤的示意图,来详细描述本发明的技术方案。
参照图1的剖视图,在衬底上形成假栅极绝缘层和假栅极层构成的假栅极堆叠。提供衬底1,衬底1依照器件用途需要而合理选择,可包括单晶体硅(Si)、单晶体锗(Ge)、应变硅(Strained Si)、锗硅(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb),以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑,衬底1优选地为体Si。在形成假栅极绝缘层之前,优选地,采用氟基溶液-诸如稀释HF(dHF)溶液或者稀释缓释刻蚀剂(dBOE)进行短时间的表面清洁,去除假栅极绝缘层与衬底之间可能存在的氧化物,例如氧化硅薄层。随后,采用CVD工艺,例如LPCVD、PECVD、HDPCVD等,在衬底1上沉积假栅极绝缘层2,其材质不同于衬底1的硅并且也不同于氧化硅,一种可能的选择是氮化硅,此外也可以是非晶碳。假栅极绝缘层2的厚度不能太厚,避免影响栅极形貌,优选地为1~5nm。之后,采用CVD、PVD等常用工艺,例如LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、溅射等工艺,形成假栅极层3,其材质可以是多晶硅、非晶硅、SiGe、Si:C等,优选地为多晶硅、非晶硅。随后采用常用的光刻/刻蚀工艺来图案化假栅极绝缘层2和假栅极层3,从而构成假栅极堆叠2/3。优选地,以假栅极堆叠为掩模,进行低剂量、低能量的第一次源漏掺杂离子注入,在假栅极堆叠两侧的衬底1中形成轻掺杂的源漏延伸区1SL和1DL。此外,还可以进行倾斜离子注入,形成晕状源漏掺杂区(Halo区,未示出)。
参照图2,在假栅极堆叠两侧的衬底上形成栅极侧墙。通过CVD、PVD等常用工艺,例如LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、溅射等工艺,形成栅极侧墙4。优选地,栅极侧墙4为多层结构,并且其与假栅极堆叠相接触的部分(4A)为氧化硅之外的材质。在本发明的一个实施例中,栅极侧墙4至少包括三层层叠结构,分别为内侧的与假栅极堆叠接触的第一栅极侧墙4A、第一栅极侧墙4A外侧的L型(具有纵向的第一部分以及横向的第二部分)的栅极侧墙间隔层4B、以及栅极侧墙间隔层4B外侧和之上的第二栅极侧墙4C(其位于栅极侧墙间隔层4B的纵向第一部分的外侧,并且位于栅极侧墙间隔层4B的横向第二部分上)。层4A的材质不同于氧化硅,并且与假栅绝缘层2具有较高的刻蚀选择性,例如假栅极绝缘层2是CVD的氮化硅时第一栅极侧墙4A可以是非晶碳,而假栅极绝缘层2是非晶碳是第一栅极侧墙4A可以是氮化硅。栅极侧墙间隔层4B例如是CVD法制备的氧化硅,以便提供与其他相邻层的高刻蚀选择比,从而控制栅极/侧墙的形貌。第二栅极侧墙4C可以是CVD法制备的氮化硅、类金刚石无定形碳(DLC)、氮氧化硅等等。此外,栅极侧墙4也可以是单一(单层结构,并非图示的多层结构)的非晶碳或者氮化硅层。
优选地,形成栅极侧墙4之后,以此为掩模,进行高剂量、高能量的第二次源漏掺杂离子注入,在栅极侧墙4的两侧的衬底1中形成重掺杂的源漏区1SH和1DH。优选地,在整个器件上形成层间介质层5,其材质例如是氮化硅、氧化硅、低k材料,低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物),形成方法可以是CVD、旋涂、喷涂、丝网印刷等等。
参照图3,去除假栅极层,直至暴露假栅极绝缘层。对于S i材质(多晶硅、非晶硅)的假栅极层3,可采用四甲基氢氧化铵(TMAH)来湿法腐蚀去除假栅极层3。对于其他材质,可以采用等离子干法刻蚀工艺,例如碳氟基等离子体刻蚀(CF4、CH2F2、CH3F、CHF3等)。此时,由于与假栅极层3接触的第一栅极侧墙4A以及假栅极绝缘层2为氧化硅之外的其他材料,可以避免使用HF基腐蚀液,从而避免了可能的侵蚀。
参照图4,去除假栅极绝缘层,直至暴露衬底,形成栅极沟槽。
对于氮化硅材质的假栅极绝缘层2而言,可以采用热磷酸湿法腐蚀去除,此时非晶碳材质的第一栅极侧墙4A以及硅材质的衬底1不被或者基本不被刻蚀,从而有效避免了衬底沟道区的侵蚀,确保了器件的性能和可靠性。优选地,合适地延长热磷酸腐蚀时间,例如延长为原来时间的110%~200%,也即时间增加10%~100%(依照各层厚度以及生长质量确定,例如从10~100s延长到11s~200s),以使得完全去除假栅极绝缘层2下方可能残留的氧化物,以获得良好的等效栅氧厚度(EOT)。优选地,在热磷酸腐蚀以去除假栅极绝缘层2之后,将器件浸入含有臭氧(例如10ppm)的去离子水(DIO3)中(例如20s),使得衬底1(沟道区)表面被化学氧化形成超薄的界面层(未示出),例如仅1nm,由此减小界面态、界面缺陷。
对于非晶碳材质的假栅极绝缘层2以及氮化硅材质的第一栅极侧墙4A而言,则可以采用氧等离子干法刻蚀,使得非晶碳与氧反应形成气体从而排出,此时可以调整刻蚀工艺参数,使得氧与衬底1表面的硅反应较慢,所形成的氧化硅表面层很薄,例如仅1nm,可以插入在未来高k材料的栅极绝缘层与衬底之间,进一步减小界面态、界面缺陷。该干法刻蚀工艺无需HF处理,因此也必然不会出现衬底、沟道侵蚀的问题。此外,该干法刻蚀无需额外采用DIO3,节省了工序、降低了成本。
在上述去除假栅极绝缘层2的过程中,处理溶液或者刻蚀气体对于栅极侧墙间隔层4B、第二栅极侧墙4C的腐蚀较小,其形貌基本不变,也即侵蚀/腐蚀损失可以忽略。
此后,可以进一步采用常规后栅工艺,完成器件的制造。例如可以包括:在栅极沟槽3H中沉积高k材料的栅极绝缘层,在栅极绝缘层上沉积金属/金属氮化物的栅极导电层(包括功函数调节层和电阻调节层),CMP平坦化各层直至暴露ILD 5,刻蚀ILD 5形成接触孔,在接触孔中形成金属硅化物以降低接触电阻(金属硅化物也可以在图2形成ILD 5之前而在源漏区上形成),在接触孔中填充金属形成接触塞。
依照本发明的半导体器件制造方法,采用CVD制备的氮化硅作为假栅极绝缘层、以及栅极侧墙包含非晶碳,从而避免了衬底特别是沟道区受到不必要的侵蚀,提高了器件的性能和可靠性。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种半导体器件制造方法,包括:
在衬底上形成假栅极绝缘层和假栅极层构成的假栅极堆叠;
在假栅极堆叠两侧的衬底上形成栅极侧墙,其中假栅极绝缘层和栅极侧墙的包含的材料选自氮化硅、非晶碳之一并且相互不同以具有较高的刻蚀选择性;
去除假栅极层,直至暴露假栅极绝缘层;
去除假栅极绝缘层,直至暴露衬底,形成栅极沟槽,其中避免使用HF基腐蚀液去除假栅极绝缘层,避免对衬底的侵蚀。
2.如权利要求1的半导体器件制造方法,其中,形成假栅极绝缘层之前还采用HF基溶液清洗衬底表面。
3.如权利要求1的半导体器件制造方法,其中,采用CVD法制备氮化硅。
4.如权利要求1的半导体器件制造方法,其中,栅极侧墙为多层结构,包括第一栅极侧墙、栅极侧墙间隔层、第二栅极侧墙,其中第一栅极侧墙包含的材料选自氮化硅、非晶碳之一并且与假栅极绝缘层不同。
5.如权利要求4的半导体器件制造方法,其中,栅极侧墙间隔层包括氧化硅,第二栅极侧墙包括氮化硅、氮氧化硅、DLC及其组合。
6.如权利要求1的半导体器件制造方法,其中,采用热磷酸湿法腐蚀去除氮化硅材质的假栅极绝缘层。
7.如权利要求6的半导体器件制造方法,其中,热磷酸腐蚀之后还采用含臭氧的去离子水清洗,以在衬底表面形成界面层。
8.如权利要求6的半导体器件制造方法,其中,延长热磷酸腐蚀时间以清除假栅极绝缘层下方的氧化物。
9.如权利要求1的半导体器件制造方法,其中,采用氧等离子体干法刻蚀去除非晶碳材质的假栅极绝缘层。
10.如权利要求1的半导体器件制造方法,其中,在栅极沟槽中形成高k材料的栅极绝缘层以及金属材料的栅极导电层构成的栅极堆叠。
CN201210473969.1A 2012-11-21 2012-11-21 半导体器件制造方法 Active CN103839792B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210473969.1A CN103839792B (zh) 2012-11-21 2012-11-21 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210473969.1A CN103839792B (zh) 2012-11-21 2012-11-21 半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN103839792A CN103839792A (zh) 2014-06-04
CN103839792B true CN103839792B (zh) 2018-02-13

Family

ID=50803180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210473969.1A Active CN103839792B (zh) 2012-11-21 2012-11-21 半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN103839792B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952908B (zh) * 2016-01-06 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN111289694A (zh) * 2020-02-26 2020-06-16 Tcl华星光电技术有限公司 一种蚀刻液中金属离子的价态变化的获取方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436840B1 (en) * 2000-10-19 2002-08-20 Advanced Micro Devices, Inc. Metal gate with CVD amorphous silicon layer and a barrier layer for CMOS devices and method of making with a replacement gate process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050272191A1 (en) * 2004-06-03 2005-12-08 Uday Shah Replacement gate process for making a semiconductor device that includes a metal gate electrode
US7256349B2 (en) * 2004-08-11 2007-08-14 3M Innovative Properties Company Telecommunications cable enclosure
CN101593686B (zh) * 2008-05-30 2011-10-05 中芯国际集成电路制造(北京)有限公司 金属栅极形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436840B1 (en) * 2000-10-19 2002-08-20 Advanced Micro Devices, Inc. Metal gate with CVD amorphous silicon layer and a barrier layer for CMOS devices and method of making with a replacement gate process

Also Published As

Publication number Publication date
CN103839792A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
CN103839808B (zh) 半导体器件制造方法
KR101954412B1 (ko) 분리 병합된 소스/드레인 구조체를 가지는 반도체 디바이스를 제조하는 방법
KR101372603B1 (ko) 핀 전계 효과 트랜지스터의 게이트 스택
US8836031B2 (en) Electrical isolation structures for ultra-thin semiconductor-on-insulator devices
TWI483348B (zh) 使用雙溝槽製程以製造半導體裝置之側接點之方法
US8354345B2 (en) Method for forming side contact in semiconductor device through self-aligned damascene process
US11101178B2 (en) Semiconductor integrated circuit
KR20120118232A (ko) 반도체 장치의 제조 방법
US9691665B2 (en) Semiconductor structure with self-aligned spacers and method of fabricating the same
CN103035712A (zh) 半导体器件及其制造方法
KR20150042055A (ko) 반도체 소자의 제조방법
CN104752218A (zh) 半导体器件的形成方法
CN103839820A (zh) 半导体器件制造方法
CN109872953B (zh) 半导体器件及其形成方法
CN109216193B (zh) 半导体器件及其制备方法
US7678676B2 (en) Method for fabricating semiconductor device with recess gate
CN103545185A (zh) 一种采用伪栅极制造半导体器件的方法
CN103839792B (zh) 半导体器件制造方法
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
US8058128B2 (en) Methods of fabricating recessed channel metal oxide semiconductor (MOS) transistors
US10008495B2 (en) Method for forming FinFET device
CN103839793B (zh) 半导体器件制造方法
CN109786337B (zh) 半导体结构及其形成方法
CN110034069B (zh) 半导体结构及其形成方法
CN103854978A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201217

Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

Address before: 100029 No. 3 Beitucheng West Road, Chaoyang District, Beijing

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220506

Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.