JPH07249629A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH07249629A JPH07249629A JP6771794A JP6771794A JPH07249629A JP H07249629 A JPH07249629 A JP H07249629A JP 6771794 A JP6771794 A JP 6771794A JP 6771794 A JP6771794 A JP 6771794A JP H07249629 A JPH07249629 A JP H07249629A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electromagnetic wave
- heat
- heat treatment
- ghz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 絶縁膜を平坦化を十分に行い、且つしきい値
電圧をはじめとする半導体素子の電気特性パラメータを
劣化させないようにする。 【構成】 段差を有する層２１を覆う絶縁膜２２を形成
する工程と、絶縁膜２２を構成する物質の分子振動数と
同一の特性振動数を有する電磁波を絶縁膜２２に対して
照射する工程と、を備えている。電磁波の照射によって
絶縁膜２２を発熱させて、この絶縁膜２２を熱処理する
ものである。他の物質は、電磁波よって振動させられる
絶縁膜構成物質とは分子振動数が異なるため、その電磁
波により励起されず、従って温度上昇が生じない。絶縁
膜２２からの熱伝導により温度上昇があるものの、従来
の場合の熱リフローに比べれるとその温度上昇はかなり
低いものである。
電圧をはじめとする半導体素子の電気特性パラメータを
劣化させないようにする。 【構成】 段差を有する層２１を覆う絶縁膜２２を形成
する工程と、絶縁膜２２を構成する物質の分子振動数と
同一の特性振動数を有する電磁波を絶縁膜２２に対して
照射する工程と、を備えている。電磁波の照射によって
絶縁膜２２を発熱させて、この絶縁膜２２を熱処理する
ものである。他の物質は、電磁波よって振動させられる
絶縁膜構成物質とは分子振動数が異なるため、その電磁
波により励起されず、従って温度上昇が生じない。絶縁
膜２２からの熱伝導により温度上昇があるものの、従来
の場合の熱リフローに比べれるとその温度上昇はかなり
低いものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造方法
に係り、特に、絶縁膜を熱処理する方法に関する。
に係り、特に、絶縁膜を熱処理する方法に関する。
【０００２】
【従来の技術】半導体素子の製造において、ゲート絶縁
膜，キャパシタ絶縁膜及び層間絶縁膜等を始めとして数
多くの絶縁膜が用いられる。このうち、半導体素子の電
気的特性を左右するゲート絶縁膜については、その絶縁
膜の形成後、これに熱処理を施して膜質を改善し、これ
によりかかるゲート絶縁膜の電気的特性を向上させると
いう方法がとられている。
膜，キャパシタ絶縁膜及び層間絶縁膜等を始めとして数
多くの絶縁膜が用いられる。このうち、半導体素子の電
気的特性を左右するゲート絶縁膜については、その絶縁
膜の形成後、これに熱処理を施して膜質を改善し、これ
によりかかるゲート絶縁膜の電気的特性を向上させると
いう方法がとられている。
【０００３】また、半導体素子の製造において、絶縁膜
の形状も重要である。例えば、素子構造を形成する微細
加工技術を容易化するために、表面層の平坦化が必要と
される。層間絶縁膜は、ポリシリコンや高融点金属など
の高温熱処理に耐えられる配線層の上を平坦化するため
に用いられている。この層間絶縁膜は、窒素雰囲気中に
て約９００℃前後の熱処理を行うことにより、リフロー
と呼ばれる膜の流動現象が生じて表面が平坦化される。
一般に、この種のリフローは、熱処理温度が高いほど起
こり易い。
の形状も重要である。例えば、素子構造を形成する微細
加工技術を容易化するために、表面層の平坦化が必要と
される。層間絶縁膜は、ポリシリコンや高融点金属など
の高温熱処理に耐えられる配線層の上を平坦化するため
に用いられている。この層間絶縁膜は、窒素雰囲気中に
て約９００℃前後の熱処理を行うことにより、リフロー
と呼ばれる膜の流動現象が生じて表面が平坦化される。
一般に、この種のリフローは、熱処理温度が高いほど起
こり易い。
【０００４】ところで、近年の半導体素子の高密度化に
伴い、半導体素子の接合形成面は浅くなる傾向にある。
このため高温で上記熱処理を行うと、接合のために用い
たリンやボロン等の不純物が拡散し、その接合形成面が
深くなり特に不純物拡散に起因するしきい値電圧の変動
は、素子の性能を著しく悪化させる。従って、半導体素
子の高密度化に伴い、かかる熱処理の低温化が求められ
ている。
伴い、半導体素子の接合形成面は浅くなる傾向にある。
このため高温で上記熱処理を行うと、接合のために用い
たリンやボロン等の不純物が拡散し、その接合形成面が
深くなり特に不純物拡散に起因するしきい値電圧の変動
は、素子の性能を著しく悪化させる。従って、半導体素
子の高密度化に伴い、かかる熱処理の低温化が求められ
ている。
【０００５】
【発明が解決しようとする課題】不純物の拡散は、一般
には熱処理温度が高いほど、また処理時間が長いほど進
み易いため、従来不純物の拡散を抑制するために次の方
法による対策がとられていた。即ち、 ａ）ゲート絶縁膜の熱処理温度を下げる。 ｂ）層間絶縁膜中の不純物濃度を増加させて、その層間
絶縁膜の軟化点を降下させる。 ｃ）高速昇降温熱処理により熱処理時間を極力短縮す
る。
には熱処理温度が高いほど、また処理時間が長いほど進
み易いため、従来不純物の拡散を抑制するために次の方
法による対策がとられていた。即ち、 ａ）ゲート絶縁膜の熱処理温度を下げる。 ｂ）層間絶縁膜中の不純物濃度を増加させて、その層間
絶縁膜の軟化点を降下させる。 ｃ）高速昇降温熱処理により熱処理時間を極力短縮す
る。
【０００６】しかしながら、上記ａ）の対策では、熱処
理温度を下げると、その温度を下げた分、反対に熱処理
時間を長くする必要があり、結局、不純物の拡散は対策
前のものと実質的に変わらない。また、上記ｂ）の対策
では、熱処理後、不純物の外方拡散が生じ、層間絶縁膜
を形成すべき成分の一部が膜表面にて析出粒子となって
残存してしまう。この粒子は、後工程の金属配線層の配
線パターンの欠損の原因となり、半導体素子の製造に悪
影響を及ぼす結果となる。更に、上記ｃ）の対策では、
所定の熱処理炉を用いている以上、層間絶縁膜に加わる
熱量と同等の熱量が層間絶縁膜以外の部分に加わってし
まい、リフローが完了するまでにかなりの熱量が半導体
ウェハ全体に加わる。従って、不純物の拡散が不可避な
結果となる。
理温度を下げると、その温度を下げた分、反対に熱処理
時間を長くする必要があり、結局、不純物の拡散は対策
前のものと実質的に変わらない。また、上記ｂ）の対策
では、熱処理後、不純物の外方拡散が生じ、層間絶縁膜
を形成すべき成分の一部が膜表面にて析出粒子となって
残存してしまう。この粒子は、後工程の金属配線層の配
線パターンの欠損の原因となり、半導体素子の製造に悪
影響を及ぼす結果となる。更に、上記ｃ）の対策では、
所定の熱処理炉を用いている以上、層間絶縁膜に加わる
熱量と同等の熱量が層間絶縁膜以外の部分に加わってし
まい、リフローが完了するまでにかなりの熱量が半導体
ウェハ全体に加わる。従って、不純物の拡散が不可避な
結果となる。
【０００７】そこで本発明の目的は、絶縁膜を選択的に
熱処理し、ウェハ全体が受ける熱量の低減を図り、接合
形成面の不純物拡散を抑制することにより、平坦化を十
分に行い、且つしきい値電圧をはじめとする半導体素子
の電気特性パラメータを劣化させないようにすることで
ある。
熱処理し、ウェハ全体が受ける熱量の低減を図り、接合
形成面の不純物拡散を抑制することにより、平坦化を十
分に行い、且つしきい値電圧をはじめとする半導体素子
の電気特性パラメータを劣化させないようにすることで
ある。
【０００８】
【課題を解決するための手段】本発明の半導体素子の製
造方法は、段差を有する層を覆う絶縁膜を形成する工程
と、前記絶縁膜を構成する物質の分子振動数と同一の特
性振動数を有する電磁波を前記絶縁膜に対して照射する
工程と、を備え、前記電磁波の照射によって前記絶縁膜
を発熱させて、この絶縁膜を熱処理するものである。
造方法は、段差を有する層を覆う絶縁膜を形成する工程
と、前記絶縁膜を構成する物質の分子振動数と同一の特
性振動数を有する電磁波を前記絶縁膜に対して照射する
工程と、を備え、前記電磁波の照射によって前記絶縁膜
を発熱させて、この絶縁膜を熱処理するものである。
【０００９】
【作用】本発明によれば、絶縁膜を構成する物質の分子
が、電磁波の照射によって振動し、その絶縁膜の温度が
上昇することによりリフローが行われる。この場合、絶
縁膜を構成する物質以外の他の物質は、上記電磁波よっ
て振動させられる絶縁膜構成物質とは分子振動数が異な
るため、その電磁波により励起されず、従って温度上昇
が生じない。絶縁膜からの熱伝導により温度上昇がある
ものの、従来の場合の熱リフローに比べれるとその温度
上昇はかなり低いものである。従って、しきい値電圧を
はじめとする半導体素子の不純物濃度に依存する電気特
性パラメータを劣化させることなく、絶縁膜の熱処理を
容易に行うことができる。
が、電磁波の照射によって振動し、その絶縁膜の温度が
上昇することによりリフローが行われる。この場合、絶
縁膜を構成する物質以外の他の物質は、上記電磁波よっ
て振動させられる絶縁膜構成物質とは分子振動数が異な
るため、その電磁波により励起されず、従って温度上昇
が生じない。絶縁膜からの熱伝導により温度上昇がある
ものの、従来の場合の熱リフローに比べれるとその温度
上昇はかなり低いものである。従って、しきい値電圧を
はじめとする半導体素子の不純物濃度に依存する電気特
性パラメータを劣化させることなく、絶縁膜の熱処理を
容易に行うことができる。
【００１０】
【実施例】以下、図１及び図２に基づき、本発明による
半導体素子の製造方法の好適な実施例を説明する。なお
本実施例においては、層間絶縁膜の材料としてＢＰＳＧ
を用いるものとする。
半導体素子の製造方法の好適な実施例を説明する。なお
本実施例においては、層間絶縁膜の材料としてＢＰＳＧ
を用いるものとする。
【００１１】図１は、本発明方法に使用する装置の概略
構成を示している。図において、熱処理容器１１の内部
に、シリコンウェハ１２を搭載したウェハ支持治具１３
を挿入し、シャッタ１４を閉じた状態が示されている。
熱処理中、吸入孔１５を介して常にＮ2 ガスが熱処理容
器１１内に取り込まれ、そして排気孔１６から排出され
るようになっている。また、導波管１７から電磁波を照
射することによって、シリコンウェハ１２の熱処理が行
われる。
構成を示している。図において、熱処理容器１１の内部
に、シリコンウェハ１２を搭載したウェハ支持治具１３
を挿入し、シャッタ１４を閉じた状態が示されている。
熱処理中、吸入孔１５を介して常にＮ2 ガスが熱処理容
器１１内に取り込まれ、そして排気孔１６から排出され
るようになっている。また、導波管１７から電磁波を照
射することによって、シリコンウェハ１２の熱処理が行
われる。
【００１２】図２は、上記ＢＰＳＧを用いてウェハ表面
を平坦化するための製造工程を示している。先ず、図２
（ａ）に示したシリコン基板上に酸化・拡散技術、ＣＶ
Ｄ技術、フォトリソグラフィ技術、イオン注入技術及び
エッチング技術によりトランジスタを形成する。この
後、凹凸のあるシリコンウェハ２１上に、図２（ｂ）に
示されるようにＣＶＤ技術により３８０℃の温度にてＢ
ＰＳＧ膜２２を堆積させる。
を平坦化するための製造工程を示している。先ず、図２
（ａ）に示したシリコン基板上に酸化・拡散技術、ＣＶ
Ｄ技術、フォトリソグラフィ技術、イオン注入技術及び
エッチング技術によりトランジスタを形成する。この
後、凹凸のあるシリコンウェハ２１上に、図２（ｂ）に
示されるようにＣＶＤ技術により３８０℃の温度にてＢ
ＰＳＧ膜２２を堆積させる。
【００１３】次にシリコンウェハ２１は、図１に示した
ように熱処理装置内に入れられ、このシリコンウェハ２
１に対して導波管１７から電磁波を照射する。この場合
ＢＰＳＧ膜２２の構成元素であるＳｉ，Ｏ，Ｂ，Ｐのう
ち、例えばＯとＢの結合に起因する分子の振動数３７．
８ＧＨｚの電磁波が出力２ｋＷで照射される。この電磁
波の照射によりＢＰＳＧ膜２２中に存在するＢ2 Ｏ3 の
分子振動が活発化し、その分子振動によってＢＰＳＧが
発熱する。そして、この発熱によりＢＰＳＧ膜２２は軟
化点以上まで温度が上昇し、図２（ｃ）に示されるよう
にリフロー現象によりウェハ表面が平坦化する。
ように熱処理装置内に入れられ、このシリコンウェハ２
１に対して導波管１７から電磁波を照射する。この場合
ＢＰＳＧ膜２２の構成元素であるＳｉ，Ｏ，Ｂ，Ｐのう
ち、例えばＯとＢの結合に起因する分子の振動数３７．
８ＧＨｚの電磁波が出力２ｋＷで照射される。この電磁
波の照射によりＢＰＳＧ膜２２中に存在するＢ2 Ｏ3 の
分子振動が活発化し、その分子振動によってＢＰＳＧが
発熱する。そして、この発熱によりＢＰＳＧ膜２２は軟
化点以上まで温度が上昇し、図２（ｃ）に示されるよう
にリフロー現象によりウェハ表面が平坦化する。
【００１４】ここで、表１は、通常の熱処理炉、高速昇
降温熱処理炉及び本発明方法を用いてそれぞれリフロー
し、半導体素子を製造した場合のしきい値電圧に及ぼす
悪影響を比較して示している。
降温熱処理炉及び本発明方法を用いてそれぞれリフロー
し、半導体素子を製造した場合のしきい値電圧に及ぼす
悪影響を比較して示している。
【００１５】
【表１】
【００１６】表１から明らかなように、通常の熱処理炉
では、ウェハ全体に受ける熱量が大きく不純物の拡散が
促進され、それに伴ってしきい値の変動が大きい。ま
た、高速昇降温熱処理炉を用いる場合では、ウェハ全体
に受ける熱量の影響を無視することができず、しきい値
電圧の変動に対する悪影響が認められる。上述のように
本発明方法によれば、熱処理すべきＢＰＳＧのみが選択
的に温度上昇するため、ウェハ全体として受ける熱量は
極めて小さいものとなる。従って不純物の拡散は殆どな
く、しきい値電圧に及ぼす影響がない。
では、ウェハ全体に受ける熱量が大きく不純物の拡散が
促進され、それに伴ってしきい値の変動が大きい。ま
た、高速昇降温熱処理炉を用いる場合では、ウェハ全体
に受ける熱量の影響を無視することができず、しきい値
電圧の変動に対する悪影響が認められる。上述のように
本発明方法によれば、熱処理すべきＢＰＳＧのみが選択
的に温度上昇するため、ウェハ全体として受ける熱量は
極めて小さいものとなる。従って不純物の拡散は殆どな
く、しきい値電圧に及ぼす影響がない。
【００１７】本実施例において、周波数３７．８ＧＨｚ
の場合を説明したが、その他Ｓｉ，Ｏ，Ｂ，Ｐの結合に
起因する１３．７１ＧＨｚ，１４．２５ＧＨｚ，１５．
２１ＧＨｚ，１９．５ＧＨｚ，２０．１ＧＨｚ，２１．
６ＧＨｚ，２４．３ＧＨｚ，２４．６ＧＨｚ，２７．６
ＧＨｚ，３０．０ＧＨｚ，３２．２８ＧＨｚ，３４．５
ＧＨｚ，３７．６８ＧＨｚ，３７．８ＧＨｚ，３９．７
５ＧＨｚ，４１．７ＧＨｚ，６７．５ＧＨｚ，８７．０
ＧＨｚ，８８．８ＧＨｚ，９９．０ＧＨｚ，１０９．５
ＧＨｚ等の特定周波数を用いてもよく、上記と同様なリ
フローが可能であり、ウェハ表面を平坦化することがで
きる。またＢＰＳＧ以外の層間絶縁膜を用いる場合にお
いても、本発明の原理上その材質の特性振動数を有する
電磁波を照射すればリフローを行うことができる。
の場合を説明したが、その他Ｓｉ，Ｏ，Ｂ，Ｐの結合に
起因する１３．７１ＧＨｚ，１４．２５ＧＨｚ，１５．
２１ＧＨｚ，１９．５ＧＨｚ，２０．１ＧＨｚ，２１．
６ＧＨｚ，２４．３ＧＨｚ，２４．６ＧＨｚ，２７．６
ＧＨｚ，３０．０ＧＨｚ，３２．２８ＧＨｚ，３４．５
ＧＨｚ，３７．６８ＧＨｚ，３７．８ＧＨｚ，３９．７
５ＧＨｚ，４１．７ＧＨｚ，６７．５ＧＨｚ，８７．０
ＧＨｚ，８８．８ＧＨｚ，９９．０ＧＨｚ，１０９．５
ＧＨｚ等の特定周波数を用いてもよく、上記と同様なリ
フローが可能であり、ウェハ表面を平坦化することがで
きる。またＢＰＳＧ以外の層間絶縁膜を用いる場合にお
いても、本発明の原理上その材質の特性振動数を有する
電磁波を照射すればリフローを行うことができる。
【００１８】
【発明の効果】以上説明したように本発明によれば、絶
縁膜に対してその材質に応じた特性振動数の電磁波を照
射すことにより、絶縁膜を選択的に熱処理することがで
き、ウェハ全体が受ける熱量の低減を図り、接合形成面
の不純物拡散を抑制することができる。これにより層間
絶縁膜を容易且つ十分に平坦化し、半導体素子の製造工
程において有効に低温化を実現することができる等の利
点を有している。
縁膜に対してその材質に応じた特性振動数の電磁波を照
射すことにより、絶縁膜を選択的に熱処理することがで
き、ウェハ全体が受ける熱量の低減を図り、接合形成面
の不純物拡散を抑制することができる。これにより層間
絶縁膜を容易且つ十分に平坦化し、半導体素子の製造工
程において有効に低温化を実現することができる等の利
点を有している。
【図１】本発明の半導体素子の製造方法に使用する装置
の概略構成を示す図である。
の概略構成を示す図である。
【図２】本発明の半導体素子の製造方法におけるシリコ
ンウェハの表面を平坦化するための工程を示す図であ
る。
ンウェハの表面を平坦化するための工程を示す図であ
る。
１１ 熱処理容器 １２ シリコンウェハ １３ ウェハ支持治具 １４ シャッタ １５ 吸入孔 １６ 排気孔 １７ 導波管 ２２ ＢＰＳＧ膜
Claims (1)
- 【請求項１】 段差を有する層を覆う絶縁膜を形成する
工程と、 前記絶縁膜を構成する物質の分子振動数と同一の特性振
動数を有する電磁波を前記絶縁膜に対して照射する工程
と、を備え、 前記電磁波の照射によって前記絶縁膜を発熱させて、こ
の絶縁膜を熱処理することを特徴とする半導体素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6771794A JPH07249629A (ja) | 1994-03-11 | 1994-03-11 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6771794A JPH07249629A (ja) | 1994-03-11 | 1994-03-11 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249629A true JPH07249629A (ja) | 1995-09-26 |
Family
ID=13352994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6771794A Withdrawn JPH07249629A (ja) | 1994-03-11 | 1994-03-11 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249629A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9874812B2 (en) | 2015-01-30 | 2018-01-23 | Samsung Electronics Co., Ltd. | Methods of forming hardmask material film |
| US11264490B2 (en) | 2016-09-20 | 2022-03-01 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
-
1994
- 1994-03-11 JP JP6771794A patent/JPH07249629A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9874812B2 (en) | 2015-01-30 | 2018-01-23 | Samsung Electronics Co., Ltd. | Methods of forming hardmask material film |
| US11264490B2 (en) | 2016-09-20 | 2022-03-01 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US11869961B2 (en) | 2016-09-20 | 2024-01-09 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2687966B2 (ja) | 半導体装置の製造方法 | |
| US6391796B1 (en) | Method for heat-treating silicon wafer and silicon wafer | |
| US6642123B2 (en) | Method of fabricating a silicon wafer including steps of different temperature ramp-up rates and cool-down rates | |
| JPWO2009063755A1 (ja) | プラズマ処理装置および半導体基板のプラズマ処理方法 | |
| JPH0410216B2 (ja) | ||
| US6078035A (en) | Integrated circuit processing utilizing microwave radiation | |
| US6537927B1 (en) | Apparatus and method for heat-treating semiconductor substrate | |
| JPH07249629A (ja) | 半導体素子の製造方法 | |
| JP4019444B2 (ja) | 半導体製造装置 | |
| US5866474A (en) | Method for manufacturing gate oxide layers | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JP4304945B2 (ja) | 金属膜の熱処理方法 | |
| US6893944B2 (en) | Method of manufacturing a semiconductor wafer | |
| JPH1012546A (ja) | 半導体ウェハの加熱処理方法 | |
| JPS59215730A (ja) | 半導体装置の製造方法 | |
| KR100309646B1 (ko) | 반도체 기판 특성 개선방법 | |
| JP4363827B2 (ja) | 不純物拡散方法、半導体装置、および半導体装置の製造方法 | |
| KR100273224B1 (ko) | 반도체소자의평탄화막형성방법 | |
| JP2841438B2 (ja) | 短時間熱処理方法 | |
| JPH10313004A (ja) | 半導体装置の製造方法 | |
| JP3089669B2 (ja) | 半導体装置の製造方法 | |
| JPH06196459A (ja) | 半導体シリコンウェーハの製造方法 | |
| JPH11186276A (ja) | 半導体装置の製法 | |
| US20040150087A1 (en) | Method for removing impurities of a semiconductor wafer, semiconductor wafer assembly, and semiconductor device | |
| KR920007334B1 (ko) | 삽입층 유전체 필름 및 오토-도핑 소오스 필름으로 bpsg/psg 필름을 이용한 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |