JPH01241817A - 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ - Google Patents
高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタInfo
- Publication number
- JPH01241817A JPH01241817A JP7024888A JP7024888A JPH01241817A JP H01241817 A JPH01241817 A JP H01241817A JP 7024888 A JP7024888 A JP 7024888A JP 7024888 A JP7024888 A JP 7024888A JP H01241817 A JPH01241817 A JP H01241817A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alinas
- substrate
- semi
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 35
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 7
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 21
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 3
- 125000006850 spacer group Chemical group 0.000 abstract description 3
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 3
- 238000002425 crystallisation Methods 0.000 abstract 1
- 230000008025 crystallization Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 241000288953 Apina Species 0.000 description 1
- 101000960224 Clarkia breweri (Iso)eugenol O-methyltransferase Proteins 0.000 description 1
- 101150074775 Csf1 gene Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光通信、高速半導体デバイス等に応用される
ＡｌＩｎＡｓ結晶膜、特に半絶縁性を示ず高抵抗Ａβ１
ｎＡｓ結晶膜に関する。
ＡｌＩｎＡｓ結晶膜、特に半絶縁性を示ず高抵抗Ａβ１
ｎＡｓ結晶膜に関する。
本発明は、１へβ１ｎＡｓの結晶成長の際にＦｅを含有
せしめることによって高抵抗Ａβ１ｎＡｓ結晶膜を得る
ようにしたものである。
せしめることによって高抵抗Ａβ１ｎＡｓ結晶膜を得る
ようにしたものである。
１１’ｌ−Ｖ族化合物半導体のうち、ｌｎＰ基板に格子
整合するＧａ１ｎＡｓ、 Ａβ１ｎＡｓは光通信もしく
は高速半導体デバイス（例えば）ＩＥＭＴ：高電子移動
度トランジスタ等）に応用できる飼料として研究が進め
られている。
整合するＧａ１ｎＡｓ、 Ａβ１ｎＡｓは光通信もしく
は高速半導体デバイス（例えば）ＩＥＭＴ：高電子移動
度トランジスタ等）に応用できる飼料として研究が進め
られている。
ＧａＡｓ、 ＡｐＧａＡｓ系においてはＩＩ族元素及び
Ｖ族元素の原料の比である〔■〕／〔■〕比を変化させ
ることにより、得られる結晶膜の伝導性が〔■〕／〔■
〕比の低い方ではｐ形になり、高い方ではｎ形になるこ
とが知られている。この伝導性がｐ形からｎ形に反転す
る付近の［：Ｖ：］ ／ ｌ：ｍ：ｌ比において作製さ
れた結晶膜は半絶縁性の特徴を示し、いわゆる高抵抗な
結晶膜となっている（Ｊ、 Ｅｌｅｃｔｒ。
Ｖ族元素の原料の比である〔■〕／〔■〕比を変化させ
ることにより、得られる結晶膜の伝導性が〔■〕／〔■
〕比の低い方ではｐ形になり、高い方ではｎ形になるこ
とが知られている。この伝導性がｐ形からｎ形に反転す
る付近の［：Ｖ：］ ／ ｌ：ｍ：ｌ比において作製さ
れた結晶膜は半絶縁性の特徴を示し、いわゆる高抵抗な
結晶膜となっている（Ｊ、 Ｅｌｅｃｔｒ。
ｃｈｅｍ、 Ｓｏｃ、：５ＯＬＩＤ−３ＴＡＴＥ
５ＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯＬ口ＧＹＯ
ｃｔｏｂｅｒ １９７３ Ｖｏｗ、１２０． Ｎｏ、１
０１４１９頁〜１４２３頁参照）。
５ＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯＬ口ＧＹＯ
ｃｔｏｂｅｒ １９７３ Ｖｏｗ、１２０． Ｎｏ、１
０１４１９頁〜１４２３頁参照）。
ところが、ＧａＩｎＡｓ、 Ａβ１ｎＡｓでは（Ｖ：］
／ ［ｌＩＩ：］比を変化させてｐ形、ｎ形の伝導性
が観測されたという報告はなく、ｎ形の伝導性の結晶膜
の報告例があるのみである（Ｊ、 Ａｐｐｌ、 Ｐｈｙ
ｓ、 、 Ｖｏｗ、 ５８． Ｎｏ、 ８゜１５０ｃｔ
ｏｂｅｒ １９８５，３２６２頁〜３２６４頁、Ｊ、υ
ａｃ、 ５ｃｉＴｅｃｈｎｏ１．Ｂ、 Ｖｏｌ、 ４
． Ｎｏ、 ２．１．ｌａｙ／Ａｐｒ １９８６．５３
６頁〜５３８頁参照）。したがって［Ｖ） ／ ＣＩＩ
Ｉ：］比を制御することにより半絶縁性の結晶膜は得ら
れない。
／ ［ｌＩＩ：］比を変化させてｐ形、ｎ形の伝導性
が観測されたという報告はなく、ｎ形の伝導性の結晶膜
の報告例があるのみである（Ｊ、 Ａｐｐｌ、 Ｐｈｙ
ｓ、 、 Ｖｏｗ、 ５８． Ｎｏ、 ８゜１５０ｃｔ
ｏｂｅｒ １９８５，３２６２頁〜３２６４頁、Ｊ、υ
ａｃ、 ５ｃｉＴｅｃｈｎｏ１．Ｂ、 Ｖｏｌ、 ４
． Ｎｏ、 ２．１．ｌａｙ／Ａｐｒ １９８６．５３
６頁〜５３８頁参照）。したがって［Ｖ） ／ ＣＩＩ
Ｉ：］比を制御することにより半絶縁性の結晶膜は得ら
れない。
一方、ＭＢＥ （分子線エピタキシ）法において、基板
温度を低くすることにより、Ａ １１ｎＡｓの半絶縁性
の結晶膜が得られたという報告はあるが（Ｊ。
温度を低くすることにより、Ａ １１ｎＡｓの半絶縁性
の結晶膜が得られたという報告はあるが（Ｊ。
Ｖａｃ、 Ｓｃｉ、 Ｔｅｃｈｎｏｌ、 Ｂ、 Ｖｏｌ
、２． Ａｐｒ、−Ｊｕｎｅ １９８４゜２１９頁〜２
２３頁参照）、 ＭＯＣＶＤ （有機金属気＋［［長）
法においてはない。このＭＢＥ法では基板温度を低くす
ることにより、純度のよくない結晶ができて抵抗が高く
なるものである。尚、ＩｎＰ については、ＭＯＣＶＤ
法でＦｅドープによるＩｎＰ結晶膜の高抵抗化の報告が
いくつかなされている（Ａｐｐｌ、Ｐｈｙｓ。
、２． Ａｐｒ、−Ｊｕｎｅ １９８４゜２１９頁〜２
２３頁参照）、 ＭＯＣＶＤ （有機金属気＋［［長）
法においてはない。このＭＢＥ法では基板温度を低くす
ることにより、純度のよくない結晶ができて抵抗が高く
なるものである。尚、ＩｎＰ については、ＭＯＣＶＤ
法でＦｅドープによるＩｎＰ結晶膜の高抵抗化の報告が
いくつかなされている（Ａｐｐｌ、Ｐｈｙｓ。
Ｌｅｔｔ、 ５０（２０）、 １８ Ｍａｙ１９８
７． １４３２ 頁〜１４３４頁。
７． １４３２ 頁〜１４３４頁。
Ａｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、 ４５（１２）、
１５ Ｄｅｃｅｍｂｅｒ １９８４゜１２９７頁〜１
２９８頁、 Ｊ、 Ｂｌｅｃｔｒｏｃｈｅｍ、
Ｓｏｃ、：５ＯＬＩＤ−３ＴＡＴＢ ５ＣＩＢＮＣＩ
Ｅ 八ＮＤ ＴＥＣＨＮＯＬＯＧＹ Ｎｏｖｅｍ
ｂｅｒ ’１９８５Ｖｏｗ、 １３２． Ｎｏ、
１１２７９５頁〜２７９８ 頁、 ８ＬＥＣＴＲＯＮ
ＩＣ３ＬＥＴＴＢＲ３６ｔｈ Ｎｏｖｅｍｂｅｒ
１９８６ Ｖｏｗ、２２Ｎｏ、２３． １２１６頁〜
１２１８頁等参照）。
１５ Ｄｅｃｅｍｂｅｒ １９８４゜１２９７頁〜１
２９８頁、 Ｊ、 Ｂｌｅｃｔｒｏｃｈｅｍ、
Ｓｏｃ、：５ＯＬＩＤ−３ＴＡＴＢ ５ＣＩＢＮＣＩ
Ｅ 八ＮＤ ＴＥＣＨＮＯＬＯＧＹ Ｎｏｖｅｍ
ｂｅｒ ’１９８５Ｖｏｗ、 １３２． Ｎｏ、
１１２７９５頁〜２７９８ 頁、 ８ＬＥＣＴＲＯＮ
ＩＣ３ＬＥＴＴＢＲ３６ｔｈ Ｎｏｖｅｍｂｅｒ
１９８６ Ｖｏｗ、２２Ｎｏ、２３． １２１６頁〜
１２１８頁等参照）。
Ａ １１ｎＡｓを光通信、高速半導体デバイス等に応用
する際、半絶縁性を示す高抵抗Ａ ＲＩｎＡｓ結晶膜を
必要とすることもある。しかし、前述したように現状で
は結晶性のよい高抵抗ＡβＩｎＡｓ結晶膜は得られてい
ない。
する際、半絶縁性を示す高抵抗Ａ ＲＩｎＡｓ結晶膜を
必要とすることもある。しかし、前述したように現状で
は結晶性のよい高抵抗ＡβＩｎＡｓ結晶膜は得られてい
ない。
本発明は、上述の点に鑑み、例えば光通信もしくは高速
半導体デバイス等に応用できる結晶性のよい高抵抗＾β
ＩｎＡｓ結晶膜を提供するものである。
半導体デバイス等に応用できる結晶性のよい高抵抗＾β
ＩｎＡｓ結晶膜を提供するものである。
本発明は、Ｆｅを含有したＡ ｊ！ ］ｎＡｓ結晶によ
り高抵抗Ａ ｊ！ ＩｎＡｓ結晶膜を構成する。即ち、
例えばＭＯＣＶＤ法によるＡ Ｉｌ ＩｎＡｓの結晶成
長の際に、Ｆｅのドーピング量を成長膜の抵抗率（キャ
リア濃度）の関係から選んだ適当量のＦｅを供給してＡ
ｊ！ ＩｎＡｓ結晶成長を行い、高抵抗ＡβＩｎＡｓ
結晶膜を得る。
り高抵抗Ａ ｊ！ ＩｎＡｓ結晶膜を構成する。即ち、
例えばＭＯＣＶＤ法によるＡ Ｉｌ ＩｎＡｓの結晶成
長の際に、Ｆｅのドーピング量を成長膜の抵抗率（キャ
リア濃度）の関係から選んだ適当量のＦｅを供給してＡ
ｊ！ ＩｎＡｓ結晶成長を行い、高抵抗ＡβＩｎＡｓ
結晶膜を得る。
結晶成長法としては、ＭＯＣＶＤ法の他、例えばＭＢＥ
法でも可能である。
法でも可能である。
八１１ｎＡｓの結晶成長の際にＦｅをドーピングするこ
とにより、キャリア濃度が減少し、Ａ １１ｎＡｓ結晶
膜が高抵抗になる。そして、本発明では結晶成長温度を
変えることなく通常の結晶成長温度で成長することがで
きるので、連続成長が可能であり、且つ結晶性もよくな
る。
とにより、キャリア濃度が減少し、Ａ １１ｎＡｓ結晶
膜が高抵抗になる。そして、本発明では結晶成長温度を
変えることなく通常の結晶成長温度で成長することがで
きるので、連続成長が可能であり、且つ結晶性もよくな
る。
以下、図面を参照して本発明の詳細な説明する。
第１図はＭＯＣＶＤ法によりＡβＩｎＡｓを結晶成長さ
せた際に、ＦｅをドープしたＡ Ｉｌ １ｎＡｓ中のＳ
ＩＭＳ（２次イオン質量分析）によるＦｅ濃度とＦｅの
原料本例ではＦｅ（ＣｓＨｓＬ の供給量の関係を示す
。この１１図に見られるようにＦｅ（ＣｓＨＢ）ｚの供
給量とＡｌＩｎＡｓ中のＦｅ濃度にはリニアな関係があ
り、まちがいなくＦｅはＡ ｉ ＩｎＡｓ中に取り込ま
れている（即ちドーピングされている）と言える。
せた際に、ＦｅをドープしたＡ Ｉｌ １ｎＡｓ中のＳ
ＩＭＳ（２次イオン質量分析）によるＦｅ濃度とＦｅの
原料本例ではＦｅ（ＣｓＨｓＬ の供給量の関係を示す
。この１１図に見られるようにＦｅ（ＣｓＨＢ）ｚの供
給量とＡｌＩｎＡｓ中のＦｅ濃度にはリニアな関係があ
り、まちがいなくＦｅはＡ ｉ ＩｎＡｓ中に取り込ま
れている（即ちドーピングされている）と言える。
次に、第２図はホール測定により得られたキャリア濃度
とＦｅ（Ｃ５Ｈ５）２ の供給量との関係を示す。
とＦｅ（Ｃ５Ｈ５）２ の供給量との関係を示す。
Ｐｅのドーピング量を増加させていくに従いＡβＩｎＡ
ｓのキャリア濃度が減少していく傾向が認められる。
ｓのキャリア濃度が減少していく傾向が認められる。
これは、ＦｅがＡ １１ｎＡｓ中でｎ形キャリアを働か
せないような役割をしていることを示している。従って
、例えばＭＯＶＣＤ法を用いてＦｅを適当量ドーピング
させてＡβＩｎＡｓを結晶成長することにより、半絶縁
性を示す高抵抗Ａ Ｉｌ ＩｎＡｓ結晶膜が得られる。
せないような役割をしていることを示している。従って
、例えばＭＯＶＣＤ法を用いてＦｅを適当量ドーピング
させてＡβＩｎＡｓを結晶成長することにより、半絶縁
性を示す高抵抗Ａ Ｉｌ ＩｎＡｓ結晶膜が得られる。
そして、本例ではＭＯＣＶＤ装置を特に改造しなくとも
不純物のドーピングと同じようにしてＦｅのドーピング
を行うことができる。また、結晶成長温度を変えること
なく、通常の成長温度で高抵抗Ａ １１ｎＡｓ結晶の成
長ができ、これにより組成の異なる結晶膜を含めた連続
成長が可能となる。
不純物のドーピングと同じようにしてＦｅのドーピング
を行うことができる。また、結晶成長温度を変えること
なく、通常の成長温度で高抵抗Ａ １１ｎＡｓ結晶の成
長ができ、これにより組成の異なる結晶膜を含めた連続
成長が可能となる。
次に、本発明で得られた半絶縁性を示す高抵抗ＡβＩｎ
Ａｓ結晶膜を用いたＨＥＭＴ （高電子移動度トランジ
スタ）の実例を説明する。
Ａｓ結晶膜を用いたＨＥＭＴ （高電子移動度トランジ
スタ）の実例を説明する。
第３図は本発明に係るＨＢＭＴの一例である。このＨＥ
ＭＴ（１）は、半絶縁性１ｎＰ基板（２）上に順次ＭＯ
ＣＶＤ法によって前述した本発明による半絶縁性Ａ １
１ｎＡｓによるバッファ層（３）、アンドープＧａ１ｎ
ＡＳによるヂヤンネル層（４）、アンドープＡβ１ｎＡ
ｓによるスペーサ層（５）及びＳ１ドープの叶へβ１ｎ
Ａｓ層（６）を形成し、ｎ−Ａ Ｒ１ｎＡｓ層（６）−
ヒにゲート電極（７）、ソース電極（８）、ドレイン電
極（９）を形成し、アンドープＧａ１ｎＡｓのチャンネ
ル層（４）に２次元電子ガス（１０）を形成して構成さ
れる。
ＭＴ（１）は、半絶縁性１ｎＰ基板（２）上に順次ＭＯ
ＣＶＤ法によって前述した本発明による半絶縁性Ａ １
１ｎＡｓによるバッファ層（３）、アンドープＧａ１ｎ
ＡＳによるヂヤンネル層（４）、アンドープＡβ１ｎＡ
ｓによるスペーサ層（５）及びＳ１ドープの叶へβ１ｎ
Ａｓ層（６）を形成し、ｎ−Ａ Ｒ１ｎＡｓ層（６）−
ヒにゲート電極（７）、ソース電極（８）、ドレイン電
極（９）を形成し、アンドープＧａ１ｎＡｓのチャンネ
ル層（４）に２次元電子ガス（１０）を形成して構成さ
れる。
本例では半絶縁性ＡｐｌｎＡｓ層をバッファ層として用
いた点に特徴がある。チャンネル層（４）の厚みは現在
の設計値で１０００人程度と薄いので、直接ＩｎＰ基板
（２）上に成長すると基板（２）の影響で結晶性のよい
ものが得られない。この基板（２）の影響をなくし結晶
性のよいチャンネル層を形成するためにバッファ層が挿
入される。従って、バッファ層としてはチャンネル層に
対する基板の影響をなくすためにも、できるだけ厚く形
成する必要がある。
いた点に特徴がある。チャンネル層（４）の厚みは現在
の設計値で１０００人程度と薄いので、直接ＩｎＰ基板
（２）上に成長すると基板（２）の影響で結晶性のよい
ものが得られない。この基板（２）の影響をなくし結晶
性のよいチャンネル層を形成するためにバッファ層が挿
入される。従って、バッファ層としてはチャンネル層に
対する基板の影響をなくすためにも、できるだけ厚く形
成する必要がある。
バッファ層としては例えば第４図乃至第６図に示す例が
考えられる。第４図ではＩｎＰ基板（２）上でバッファ
層を兼ねるようにアンドープＧａ１ｎ八Ｓのチャンネル
層（４）を厚く形成した場合であり、第５図ではＩｎＰ
基板（２）上に半絶縁性１ｎＰのバッファ層（１２）を
介してアンドープＧａ１ｎＡｓのチャンネル層（４）を
形成した場合である。なお、第６図は本実施例（第３図
の要部の構成）でありＩｎＰ基板（２）上に半絶縁性Ａ
β１ｎＡｓのバッファ層（３）を介してアンドープＧａ
１ｎＡｓのチャンネル層（４）を形成した場合である。
考えられる。第４図ではＩｎＰ基板（２）上でバッファ
層を兼ねるようにアンドープＧａ１ｎ八Ｓのチャンネル
層（４）を厚く形成した場合であり、第５図ではＩｎＰ
基板（２）上に半絶縁性１ｎＰのバッファ層（１２）を
介してアンドープＧａ１ｎＡｓのチャンネル層（４）を
形成した場合である。なお、第６図は本実施例（第３図
の要部の構成）でありＩｎＰ基板（２）上に半絶縁性Ａ
β１ｎＡｓのバッファ層（３）を介してアンドープＧａ
１ｎＡｓのチャンネル層（４）を形成した場合である。
しかし、第４図のようにチャンネル層（４）のアンドー
プＧａ１ｎＡｓを厚く成長さぜバッファ層を兼ねる構成
は、アンドープＧａ１ｎＡｓ層がｎ形（通常ｎ形キャリ
ア濃度Ｉ ＸＩＯ”ｃｍ−３程度）であるために、厚く
成長させると余計な電流パスを生じてしまう。
プＧａ１ｎＡｓを厚く成長さぜバッファ層を兼ねる構成
は、アンドープＧａ１ｎＡｓ層がｎ形（通常ｎ形キャリ
ア濃度Ｉ ＸＩＯ”ｃｍ−３程度）であるために、厚く
成長させると余計な電流パスを生じてしまう。
これに対し、第５図及び第６図の場合には、第７図のエ
ネルギバンド図で示すようにチャンネルの奥側（基板側
）にヘテロバリアが形成されキャリアの閉じ込めについ
て有利となる。しかも、第５図の場合に比べてバッファ
層として第６図のＡ ｊｌ！ＪｎＡｓを用いたときはＧ
ａ１ｎＡｓ／Ａ ｉ！ １ｎＡｓの△Ｅｃの方が０、５
ｅＶ と大きくバリアとしてさらに有利となる。
ネルギバンド図で示すようにチャンネルの奥側（基板側
）にヘテロバリアが形成されキャリアの閉じ込めについ
て有利となる。しかも、第５図の場合に比べてバッファ
層として第６図のＡ ｊｌ！ＪｎＡｓを用いたときはＧ
ａ１ｎＡｓ／Ａ ｉ！ １ｎＡｓの△Ｅｃの方が０、５
ｅＶ と大きくバリアとしてさらに有利となる。
又、結晶成長を考えたときにも、Ｖ族原料としてＰ（’
Ｊン）から＾Ｓ（ヒ素）の切換えが不必要であるので、
よりよいヘテロ界面の結晶性が期待できる。従って第３
図で示す本実施例では信頼性の高いＨＥＭＴが得られる
。
Ｊン）から＾Ｓ（ヒ素）の切換えが不必要であるので、
よりよいヘテロ界面の結晶性が期待できる。従って第３
図で示す本実施例では信頼性の高いＨＥＭＴが得られる
。
本発明によれば、八ｐｌｎΔＳの結晶成長の際にＦｅを
ドーピングすることにより、結晶性のよい半絶縁性を示
ず高抵抗ＡβＩｎＡｓ結晶膜を得ることができる。この
高抵抗へβ１ｎＡｓ結晶膜は光通信もしくは高速半導体
デバイス等に利用して好適ならしめるものである。
ドーピングすることにより、結晶性のよい半絶縁性を示
ず高抵抗ＡβＩｎＡｓ結晶膜を得ることができる。この
高抵抗へβ１ｎＡｓ結晶膜は光通信もしくは高速半導体
デバイス等に利用して好適ならしめるものである。
第１図はＡｐＩｎＡｓ中のＦｅａ度とＦｅの原料である
Ｆｅ（Ｃ５Ｈ５）２ の供給との関係を示すグラフ、第
２図はＡｌＩｎＡｓ中のキャリア濃度とＦｅ（Ｃｓｆ１
５）２ の供給量との関係を示すグラフ、第３図は本発
明の高抵抗Ａｊ７１ｎＡｓ、ｊ＠晶膜を用いた）ｌ Ｅ
１．Ｉ Ｔの例を示す断面図、第４図乃至第６図は本
発明の説明に供する要部の断面図、第７図はエネルギー
バンド図である。 （２）は半絶ＩＪ Ｉ ｎ Ｐ基板、（３）は半絶縁性
Ａ Ｉ： １ｎＡｓのバッファ層、（４）はアンドープ
Ｇａ１ｎＡｓのチャンネル層、（５）はアンドープＧａ
１ｎＡｓのスペーサ層、（６）はローＡ １１ｎＡｓ層
、（７）はゲート電極、（８）はソース電極、（９）は
ドレイン電極、（１０）は２次元電子ガスである。 代 理 人 伊 藤 頁間
松 隈 秀 盛−Ｓ ロ）
へ （コ Ｑ 櫻 α懸＠夫 −−さ − 八東 特許庁長官 小 川 邦 夫 殿１．事件の表示 昭和６３年 特 許 願 第 ７０２４８号３、補正を
する者 事件との関係 特許出願人 住 所 東京部品用区北品用６丁目７番３５号名称（２
１８）ソニー株式会社 代表取締役 大 賀 典 雄 ４、代理人 ６、補正により増加する発明の数 （１１明細書中、第３頁７行〜８行「基板温度を低くす
ることにより、」を［基板温度が低いために」に訂正す
る。 （２）同、第６貝３行〜４行「働かせないような」を「
補償する」に訂正する。 （３）同、第７真９行「現在の設計値で」を「例えば」
に訂正する。 以上
Ｆｅ（Ｃ５Ｈ５）２ の供給との関係を示すグラフ、第
２図はＡｌＩｎＡｓ中のキャリア濃度とＦｅ（Ｃｓｆ１
５）２ の供給量との関係を示すグラフ、第３図は本発
明の高抵抗Ａｊ７１ｎＡｓ、ｊ＠晶膜を用いた）ｌ Ｅ
１．Ｉ Ｔの例を示す断面図、第４図乃至第６図は本
発明の説明に供する要部の断面図、第７図はエネルギー
バンド図である。 （２）は半絶ＩＪ Ｉ ｎ Ｐ基板、（３）は半絶縁性
Ａ Ｉ： １ｎＡｓのバッファ層、（４）はアンドープ
Ｇａ１ｎＡｓのチャンネル層、（５）はアンドープＧａ
１ｎＡｓのスペーサ層、（６）はローＡ １１ｎＡｓ層
、（７）はゲート電極、（８）はソース電極、（９）は
ドレイン電極、（１０）は２次元電子ガスである。 代 理 人 伊 藤 頁間
松 隈 秀 盛−Ｓ ロ）
へ （コ Ｑ 櫻 α懸＠夫 −−さ − 八東 特許庁長官 小 川 邦 夫 殿１．事件の表示 昭和６３年 特 許 願 第 ７０２４８号３、補正を
する者 事件との関係 特許出願人 住 所 東京部品用区北品用６丁目７番３５号名称（２
１８）ソニー株式会社 代表取締役 大 賀 典 雄 ４、代理人 ６、補正により増加する発明の数 （１１明細書中、第３頁７行〜８行「基板温度を低くす
ることにより、」を［基板温度が低いために」に訂正す
る。 （２）同、第６貝３行〜４行「働かせないような」を「
補償する」に訂正する。 （３）同、第７真９行「現在の設計値で」を「例えば」
に訂正する。 以上
Claims (1)
- Ｆｅを含有したＡｌＩｎＡｓ結晶より成る高抵抗Ａｌ
ＩｎＡｓ結晶膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070248A JP2712252B2 (ja) | 1988-03-24 | 1988-03-24 | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070248A JP2712252B2 (ja) | 1988-03-24 | 1988-03-24 | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01241817A true JPH01241817A (ja) | 1989-09-26 |
| JP2712252B2 JP2712252B2 (ja) | 1998-02-10 |
Family
ID=13426068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63070248A Expired - Fee Related JP2712252B2 (ja) | 1988-03-24 | 1988-03-24 | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2712252B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19503974A1 (de) * | 1994-02-07 | 1995-08-10 | Mitsubishi Electric Corp | Verbindungshalbleiterschicht mit hohem Widerstandswert und diesbezügliches Kristallwachstumsverfahren |
-
1988
- 1988-03-24 JP JP63070248A patent/JP2712252B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| MAT.RES.SOC.SYMP=1987US * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19503974A1 (de) * | 1994-02-07 | 1995-08-10 | Mitsubishi Electric Corp | Verbindungshalbleiterschicht mit hohem Widerstandswert und diesbezügliches Kristallwachstumsverfahren |
| US5679603A (en) * | 1994-02-07 | 1997-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of making semiconductor device including high resistivity layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2712252B2 (ja) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Guldner et al. | Two‐dimensional electron gas in a In0. 53Ga0. 47As‐InP heterojunction grown by metalorganic chemical vapor deposition | |
| JP3224437B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置 | |
| US5856209A (en) | Method of making compound semiconductor device having a reduced resistance | |
| US6462361B1 (en) | GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure | |
| JP2021168406A (ja) | 積層体、半導体装置及びミストｃｖｄ装置 | |
| JP2560562B2 (ja) | エピタキシャル成長化合物半導体結晶 | |
| WO2020009020A1 (ja) | トンネル電界効果トランジスタ | |
| JPH01241817A (ja) | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ | |
| EP0439195B1 (en) | Method for fabricating a semiconductor device including a semi-insulating semiconductor layer | |
| US4835583A (en) | Semiconductor device having strained superlattice buffer layers with In-doped GaAs substrate | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JPH0260225B2 (ja) | ||
| JP2774580B2 (ja) | 電界効果トランジスタ | |
| JPS6012773A (ja) | 半導体素子の製造方法 | |
| JP2001102567A (ja) | ＧａＩｎＰ系積層構造体 | |
| JP3271619B2 (ja) | 電界効果トランジスタ | |
| JP3299188B2 (ja) | 半導体装置 | |
| JP3275894B2 (ja) | ＧａＩｎＰ系積層構造体の製造方法 | |
| JP3338911B2 (ja) | 半導体装置とその製造方法 | |
| JPH09283444A (ja) | プレーナドープｈｅｍｔ用半導体ウェーハ及びプレーナドープｈｅｍｔ | |
| JPH01120871A (ja) | 半導体装置 | |
| JPH025439A (ja) | 半導体基板 | |
| JPH06196507A (ja) | 半導体装置 | |
| JPH04294547A (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| JP3104280B2 (ja) | 化合物半導体エピタキシャルウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |