JP2712252B2 - 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ - Google Patents
高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタInfo
- Publication number
- JP2712252B2 JP2712252B2 JP63070248A JP7024888A JP2712252B2 JP 2712252 B2 JP2712252 B2 JP 2712252B2 JP 63070248 A JP63070248 A JP 63070248A JP 7024888 A JP7024888 A JP 7024888A JP 2712252 B2 JP2712252 B2 JP 2712252B2
- Authority
- JP
- Japan
- Prior art keywords
- alinas
- crystal film
- crystal
- semi
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光通信、高速半導体デバイス等に応用され
るAlInAs結晶膜、特に半絶縁性を示す高抵抗AlInAs結晶
膜及びこれを用いたトランジスタに関する。
るAlInAs結晶膜、特に半絶縁性を示す高抵抗AlInAs結晶
膜及びこれを用いたトランジスタに関する。
本発明は、AlInAsの結晶成長の際にFeを含有せしめる
ことによって高抵抗AlInAs結晶膜を得るようにしたもの
である。
ことによって高抵抗AlInAs結晶膜を得るようにしたもの
である。
また本発明は、InP基板上に半絶縁性AlInAs結晶を介
してGaInAs層が形成されたトランジスタを構成するもの
である。
してGaInAs層が形成されたトランジスタを構成するもの
である。
III−Ｖ族化合物半導体のうち、InP基板に格子整合す
るGaInAs,AlInAsは光通信もしくは高速半導体デバイス
（例えばHEMT:高電子移動度トランジスタ等）に応用で
きる材料として研究が進められている。
るGaInAs,AlInAsは光通信もしくは高速半導体デバイス
（例えばHEMT:高電子移動度トランジスタ等）に応用で
きる材料として研究が進められている。
GaAs,AlGaAs系においてはIII族元素及びＶ族元素の原
料の比である〔Ｖ〕／〔III〕比を変化させることによ
り、得られる結晶膜の伝導性が〔Ｖ〕／〔III〕比の低
い方ではｐ形になり、高い方ではｎ形になることが知ら
れている。この伝導性がｐ形からｎ形に反転する付近の
〔Ｖ〕／〔III〕比において作製された結晶膜は半絶縁
性の特徴を示し、いわゆる高抵抗な結晶膜となっている
（J.Electrochem.Soc.:SOLID−STATE SCIENCE AND TECH
NOLOGY October 1973 Vol.120,No.10 1419頁〜1423頁参
照）。
料の比である〔Ｖ〕／〔III〕比を変化させることによ
り、得られる結晶膜の伝導性が〔Ｖ〕／〔III〕比の低
い方ではｐ形になり、高い方ではｎ形になることが知ら
れている。この伝導性がｐ形からｎ形に反転する付近の
〔Ｖ〕／〔III〕比において作製された結晶膜は半絶縁
性の特徴を示し、いわゆる高抵抗な結晶膜となっている
（J.Electrochem.Soc.:SOLID−STATE SCIENCE AND TECH
NOLOGY October 1973 Vol.120,No.10 1419頁〜1423頁参
照）。
ところが、GaInAs,AlInAsでは〔Ｖ〕／〔III〕比を変
化させてｐ形、ｎ形の伝導性が観測されたという報告は
なく、ｎ形の伝導性の結晶膜の報告例があるのみである
（J.Appl.Phys.,Vol.58,No.8,15 October 1985,3262頁
〜3264頁,J.Vac.Sci.Technol.B,Vol.4,No.2,May/Apr 19
86,536頁〜538頁参照）。したがって〔Ｖ〕／〔III〕比
を制御することにより半絶縁性の結晶膜は得られない。
化させてｐ形、ｎ形の伝導性が観測されたという報告は
なく、ｎ形の伝導性の結晶膜の報告例があるのみである
（J.Appl.Phys.,Vol.58,No.8,15 October 1985,3262頁
〜3264頁,J.Vac.Sci.Technol.B,Vol.4,No.2,May/Apr 19
86,536頁〜538頁参照）。したがって〔Ｖ〕／〔III〕比
を制御することにより半絶縁性の結晶膜は得られない。
一方、MBE（分子線エピタキシ）法において、基板温
度を低くすることにより、AlInAsの半絶縁性の結晶膜が
得られたという報告はあるが（J.Vac.Sci.Technol.B,Vo
l.2,Apr.−June 1984,219頁〜223頁参照）,MOCVD（有機
金属気相成長）法においてはない。このMBE法では基板
温度が低いために純度のよくない結晶ができて抵抗が高
くなるものである。尚、InPについては、MOCVD法でFeド
ープによるInP結晶膜の高抵抗化の報告がいくつかなさ
れている（Appl.Phys.Lett.50（20）,18 May 1987,1432
頁〜1434頁,Appl.Phys.Lett.45（12）,15 December 198
4,1297頁〜1298頁,J.Electrochem.Soc.:SOLID−STATE S
CIENCE AND TECHNOLOGY November 1985 Vol.132,No.11
2795頁〜2798頁,ELECTRONICS LETTERS 6th November 19
86 Vol.22 No.23,1216頁〜1218頁等参照）。
度を低くすることにより、AlInAsの半絶縁性の結晶膜が
得られたという報告はあるが（J.Vac.Sci.Technol.B,Vo
l.2,Apr.−June 1984,219頁〜223頁参照）,MOCVD（有機
金属気相成長）法においてはない。このMBE法では基板
温度が低いために純度のよくない結晶ができて抵抗が高
くなるものである。尚、InPについては、MOCVD法でFeド
ープによるInP結晶膜の高抵抗化の報告がいくつかなさ
れている（Appl.Phys.Lett.50（20）,18 May 1987,1432
頁〜1434頁,Appl.Phys.Lett.45（12）,15 December 198
4,1297頁〜1298頁,J.Electrochem.Soc.:SOLID−STATE S
CIENCE AND TECHNOLOGY November 1985 Vol.132,No.11
2795頁〜2798頁,ELECTRONICS LETTERS 6th November 19
86 Vol.22 No.23,1216頁〜1218頁等参照）。
AlInAsを光通信、高速半導体デバイス等に応用する
際、半絶縁性を示す高抵抗AlInAs結晶膜を必要とするこ
ともある。しかし、前述したように現状では結晶性のよ
い高抵抗AlInAs結晶膜は得られていない。
際、半絶縁性を示す高抵抗AlInAs結晶膜を必要とするこ
ともある。しかし、前述したように現状では結晶性のよ
い高抵抗AlInAs結晶膜は得られていない。
本発明は、上述の点に鑑み、例えば光通信もしくは高
速半導体デバイス等に応用できる結晶性のよい高抵抗Al
InAs結晶膜を提供するものである。
速半導体デバイス等に応用できる結晶性のよい高抵抗Al
InAs結晶膜を提供するものである。
本発明は、Feを含有したAlInAs結晶により高抵抗AlIn
As結晶膜を構成する。即ち、例えばMOCVD法によるAlInA
sの結晶成長の際に、Feのドーピング量を成長膜の抵抗
率（キャリア濃度）の関係から選んだ適当量のFeを供給
してAlInAs結晶成長を行い、高抵抗AlInAs結晶膜を得
る。
As結晶膜を構成する。即ち、例えばMOCVD法によるAlInA
sの結晶成長の際に、Feのドーピング量を成長膜の抵抗
率（キャリア濃度）の関係から選んだ適当量のFeを供給
してAlInAs結晶成長を行い、高抵抗AlInAs結晶膜を得
る。
結晶成長法としては、MOCVD法の他、例えばMBE法でも
可能である。
可能である。
また本発明は、InP基板上に半絶縁性AlInAs結晶が形
成され、これの上にGaInAs層が形成されたトランジスタ
を構成する。
成され、これの上にGaInAs層が形成されたトランジスタ
を構成する。
AlInAsの結晶成長の際にFeをドーピングすることによ
り、キャリア濃度が減少し、AlInAs結晶膜が高抵抗にな
る。そして、本発明では結晶成長温度を変えることなく
通常の結晶成長温度で成長することができるので、連続
成長が可能であり、且つ結晶性もよくなる。
り、キャリア濃度が減少し、AlInAs結晶膜が高抵抗にな
る。そして、本発明では結晶成長温度を変えることなく
通常の結晶成長温度で成長することができるので、連続
成長が可能であり、且つ結晶性もよくなる。
また、InP基板上に半絶縁性AlInAs結晶を介してGaInA
s層が形成されたことにより、半絶縁性AlInAs結晶によ
りヘテロバリアが形成されキャリアの閉じこめについて
有利となる。さらに、GaInAs層をInP基板の影響なく結
晶性が良好な成長を行うことができるため、トランジス
タの信頼性も高くすることができる。
s層が形成されたことにより、半絶縁性AlInAs結晶によ
りヘテロバリアが形成されキャリアの閉じこめについて
有利となる。さらに、GaInAs層をInP基板の影響なく結
晶性が良好な成長を行うことができるため、トランジス
タの信頼性も高くすることができる。
以下、図面を参照して本発明の実施例を説明する。
第１図はMOCVD法によりAlInAsを結晶成長させた際
に、FeをドープしたAlInAs中のSIMS（２次イオン質量分
析）によるFe濃度とFeの原料本例ではFe（C5H5）２の供
給量の関係を示す。この第１図に見られるようにFe（C5
H5）２の供給量とAlInAs中のFe濃度にはリニアな関係が
あり、まちがいなくFeはAlInAs中に取り込まれている
（即ちドーピングされている）と言える。
に、FeをドープしたAlInAs中のSIMS（２次イオン質量分
析）によるFe濃度とFeの原料本例ではFe（C5H5）２の供
給量の関係を示す。この第１図に見られるようにFe（C5
H5）２の供給量とAlInAs中のFe濃度にはリニアな関係が
あり、まちがいなくFeはAlInAs中に取り込まれている
（即ちドーピングされている）と言える。
次に、第２図はホール測定により得られたキャリア濃
度とFe（C5H5）２の供給量との関係を示す。Feのドーピ
ング量を増加させていくに従いAlInAsのキャリア濃度が
減少していく傾向が認められる。これは、FeがAlInAs中
でｎ形キャリアを補償する役割をしていることを示して
いる。従って、例えばMOVCD法を用いてFeを適当量ドー
ピングさせてAlInAsを結晶成長することにより、半絶縁
性を示す高抵抗AlInAs結晶膜が得られる。そして、本例
ではMOCVD装置を特に改造しなくとも不純物のドーピン
グと同じようにしてFeのドーピングを行うことができ
る。また、結晶成長温度を変えることなく、通常の成長
温度で高抵抗AlInAs結晶の成長ができ、これにより組成
の異なる結晶膜を含めた連続成長が可能となる。
度とFe（C5H5）２の供給量との関係を示す。Feのドーピ
ング量を増加させていくに従いAlInAsのキャリア濃度が
減少していく傾向が認められる。これは、FeがAlInAs中
でｎ形キャリアを補償する役割をしていることを示して
いる。従って、例えばMOVCD法を用いてFeを適当量ドー
ピングさせてAlInAsを結晶成長することにより、半絶縁
性を示す高抵抗AlInAs結晶膜が得られる。そして、本例
ではMOCVD装置を特に改造しなくとも不純物のドーピン
グと同じようにしてFeのドーピングを行うことができ
る。また、結晶成長温度を変えることなく、通常の成長
温度で高抵抗AlInAs結晶の成長ができ、これにより組成
の異なる結晶膜を含めた連続成長が可能となる。
次に、本発明で得られた半絶縁性を示す高抵抗AlInAs
結晶膜を用いたHEMT（高電子移動度トランジスタ）の実
例を説明する。
結晶膜を用いたHEMT（高電子移動度トランジスタ）の実
例を説明する。
第３図は本発明に係るHEMTの一例である。このHEMT
（１）は、半絶縁性InP基板（２）上に順次MOCVD法によ
って前述した本発明による半絶縁性AlInAsによるバッフ
ァ層（３）、アンドープGaInAsによるチャンネル層
（４）、アンドープAlInAsによるスペーサ層（５）及び
Siドープのｎ−AlInAs層（６）を形成し、ｎ−AlInAs層
（６）上にゲート電極（７）、ソース電極（８）、ドレ
イン電極（９）を形成し、アンドープGaInAsのチャンネ
ル層（４）に２次元電子ガス（10）を形成して構成され
る。
（１）は、半絶縁性InP基板（２）上に順次MOCVD法によ
って前述した本発明による半絶縁性AlInAsによるバッフ
ァ層（３）、アンドープGaInAsによるチャンネル層
（４）、アンドープAlInAsによるスペーサ層（５）及び
Siドープのｎ−AlInAs層（６）を形成し、ｎ−AlInAs層
（６）上にゲート電極（７）、ソース電極（８）、ドレ
イン電極（９）を形成し、アンドープGaInAsのチャンネ
ル層（４）に２次元電子ガス（10）を形成して構成され
る。
本例では半絶縁性AlInAs層をバッファ層として用いた
点に特徴がある。チャンネル層（４）の厚みは例えば10
00Å程度と薄いので、直接InP基板（２）上に成長する
と基板（２）の影響で結晶性のよいものが得られない。
この基板（２）の影響をなくし結晶性のよいチャンネル
層を形成するためにバッファ層が挿入される。従って、
バッファ層としてはチャンネル層に対する基板の影響を
なくすためにも、できるだけ厚く形成する必要がある。
点に特徴がある。チャンネル層（４）の厚みは例えば10
00Å程度と薄いので、直接InP基板（２）上に成長する
と基板（２）の影響で結晶性のよいものが得られない。
この基板（２）の影響をなくし結晶性のよいチャンネル
層を形成するためにバッファ層が挿入される。従って、
バッファ層としてはチャンネル層に対する基板の影響を
なくすためにも、できるだけ厚く形成する必要がある。
バッファ層としては例えば第４図乃至第６図に示す例
が考えられる。第４図ではInP基板（２）上でバッファ
層を兼ねるようにアンドープGaInAsのチャンネル層
（４）を厚く形成した場合であり、第５図ではInP基板
（２）上に半絶縁性InPのバッファ層（12）を介してア
ンドープGaInAsのチャンネル層（４）を形成した場合で
ある。なお、第６図は本実施例（第３図の要部の構成）
でありInP基板（２）上に半絶縁性AlInAsのバッファ層
（３）を介してアンドープGaInAsのチャンネル層（４）
を形成した場合である。
が考えられる。第４図ではInP基板（２）上でバッファ
層を兼ねるようにアンドープGaInAsのチャンネル層
（４）を厚く形成した場合であり、第５図ではInP基板
（２）上に半絶縁性InPのバッファ層（12）を介してア
ンドープGaInAsのチャンネル層（４）を形成した場合で
ある。なお、第６図は本実施例（第３図の要部の構成）
でありInP基板（２）上に半絶縁性AlInAsのバッファ層
（３）を介してアンドープGaInAsのチャンネル層（４）
を形成した場合である。
しかし、第４図のようにチャンネル層（４）のアンド
ープGaInAsを厚く成長させバッファ層を兼ねる構成は、
アンドープGaInAs層がｎ形（通常ｎ形キャリア濃度１×
1015cm-3程度）であるために、厚く成長させると余計な
電流パスを生じてしまう。これに対し、第５図及び第６
図の場合には、第７図のエネルギバンド図で示すように
チャンネルの奥側（基板側）にヘテロバリアが形成され
キャリアの閉じ込めについて有利となる。しかも、第５
図の場合に比べてバッファ層として第６図のAlInAsを用
いたときはGaInAs/AlInAsのΔEcの方が0.5eVと大きくバ
リアとしてさらに有利となる。又、結晶成長を考えたと
きにも、Ｖ族原料としてＰ（リン）からAs（ヒ素）の切
換えが不必要であるので、よりよいヘテロ界面の結晶性
が期待できる。従って第３図で示す本実施例では信頼性
の高いHEMTが得られる。
ープGaInAsを厚く成長させバッファ層を兼ねる構成は、
アンドープGaInAs層がｎ形（通常ｎ形キャリア濃度１×
1015cm-3程度）であるために、厚く成長させると余計な
電流パスを生じてしまう。これに対し、第５図及び第６
図の場合には、第７図のエネルギバンド図で示すように
チャンネルの奥側（基板側）にヘテロバリアが形成され
キャリアの閉じ込めについて有利となる。しかも、第５
図の場合に比べてバッファ層として第６図のAlInAsを用
いたときはGaInAs/AlInAsのΔEcの方が0.5eVと大きくバ
リアとしてさらに有利となる。又、結晶成長を考えたと
きにも、Ｖ族原料としてＰ（リン）からAs（ヒ素）の切
換えが不必要であるので、よりよいヘテロ界面の結晶性
が期待できる。従って第３図で示す本実施例では信頼性
の高いHEMTが得られる。
本発明によれば、AlInAsの結晶成長の際にFeをドーピ
ングすることにより、結晶性のよい半絶縁性を示す高抵
抗AlInAs結晶膜を得ることができる。この高抵抗AlInAs
結晶膜は光通信もしくは高速半導体デバイス等に利用し
て好適ならしめるものである。
ングすることにより、結晶性のよい半絶縁性を示す高抵
抗AlInAs結晶膜を得ることができる。この高抵抗AlInAs
結晶膜は光通信もしくは高速半導体デバイス等に利用し
て好適ならしめるものである。
また、InP基板上に半絶縁性AlInAs結晶を介してGaInA
s層が形成されたことにより、キャリアの閉じこめがよ
く、信頼性の高いトランジスタが得られる。
s層が形成されたことにより、キャリアの閉じこめがよ
く、信頼性の高いトランジスタが得られる。
第１図はAlInAs中のFe濃度とFeの原料であるFe（C5H5）
２の供給との関係を示すグラフ、第２図はAlInAs中のキ
ャリア濃度とFe（C5H5）２の供給量との関係を示すグラ
フ、第３図は本発明の高抵抗AlInAs結晶膜を用いたHEMT
の例を示す断面図、第４図乃至第６図は本発明の説明に
供する要部の断面図、第７図はエネルギーバンド図であ
る。 （２）は半絶縁InP基板、（３）は半絶縁性AlInAsのバ
ッファ層、（４）はアンドープGaInAsのチャンネル層、
（５）はアンドープGaInAsのスペーサ層、（６）はｎ−
AlInAs層、（７）はゲート電極、（８）はソース電極、
（９）はドレイン電極、（10）は２次元電子ガスであ
る。
２の供給との関係を示すグラフ、第２図はAlInAs中のキ
ャリア濃度とFe（C5H5）２の供給量との関係を示すグラ
フ、第３図は本発明の高抵抗AlInAs結晶膜を用いたHEMT
の例を示す断面図、第４図乃至第６図は本発明の説明に
供する要部の断面図、第７図はエネルギーバンド図であ
る。 （２）は半絶縁InP基板、（３）は半絶縁性AlInAsのバ
ッファ層、（４）はアンドープGaInAsのチャンネル層、
（５）はアンドープGaInAsのスペーサ層、（６）はｎ−
AlInAs層、（７）はゲート電極、（８）はソース電極、
（９）はドレイン電極、（10）は２次元電子ガスであ
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−268069（ＪＰ，Ａ) 特開 昭62−246899（ＪＰ，Ａ) Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ. Ｖｏｌ．97 （1987） （米） Ｐ. 797−801 Ｃｏｎｆｅｒｅｎｃｅ Ｄａｔｅ １ −６．Ｄｅｃ．1986
Claims (2)
- 【請求項１】MOCVD法もしくはMBE法により形成されたFe
を含有したAlInAs結晶より成る高抵抗AlInAs結晶膜。 - 【請求項２】InP基板上に半絶縁性AlInAs結晶が形成さ
れ、該半絶縁性AlInAs結晶上にGaInAs層が形成されたト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070248A JP2712252B2 (ja) | 1988-03-24 | 1988-03-24 | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070248A JP2712252B2 (ja) | 1988-03-24 | 1988-03-24 | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01241817A JPH01241817A (ja) | 1989-09-26 |
| JP2712252B2 true JP2712252B2 (ja) | 1998-02-10 |
Family
ID=13426068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63070248A Expired - Fee Related JP2712252B2 (ja) | 1988-03-24 | 1988-03-24 | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2712252B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679603A (en) * | 1994-02-07 | 1997-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of making semiconductor device including high resistivity layer |
-
1988
- 1988-03-24 JP JP63070248A patent/JP2712252B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｃｏｎｆｅｒｅｎｃｅ Ｄａｔｅ １−６．Ｄｅｃ．１９８６ |
| Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｖｏｌ．９７ （１９８７） （米） Ｐ．７９７−８０１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01241817A (ja) | 1989-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0747965B1 (en) | Low-noise and power AlGaPSb/GaInAs HEMTs and pseudomorphic HEMTs on GaAs substrate | |
| US4845049A (en) | Doping III-V compound semiconductor devices with group VI monolayers using ALE | |
| Guldner et al. | Two‐dimensional electron gas in a In0. 53Ga0. 47As‐InP heterojunction grown by metalorganic chemical vapor deposition | |
| JPH07101739B2 (ja) | 半導体装置 | |
| JP3224437B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置 | |
| US5837565A (en) | Semiconductor device | |
| EP0740350B1 (en) | Compound semiconductor device having reduced resistance | |
| US5548140A (en) | High-Speed, low-noise millimeterwave hemt and pseudomorphic hemt | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| Brown et al. | The impact of epitaxial layer design and quality on GaInAs/AlInAs high‐electron‐mobility transistor performance | |
| US6841435B2 (en) | Method for fabricating a GaInP epitaxial stacking structure | |
| US20010051382A1 (en) | Method for fabricating epitaxial substrate | |
| JPH04318919A (ja) | ＧａＡｓデバイスの製造方法および該方法により製造されたデバイス | |
| US5420442A (en) | N-type antimony-based strained layer superlattice | |
| JP2539268B2 (ja) | 半導体装置 | |
| JP2712252B2 (ja) | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ | |
| US4835583A (en) | Semiconductor device having strained superlattice buffer layers with In-doped GaAs substrate | |
| EP0439195B1 (en) | Method for fabricating a semiconductor device including a semi-insulating semiconductor layer | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JPH0260225B2 (ja) | ||
| Onabe et al. | High-mobility two-dimensional electron gas in modulation-doped InAlAs/InGaAs heterostructures | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| Svensson et al. | A proposed TlGaAs/AlGaAs pseudomorphic heterostructure field effect transistor | |
| JPH0669248A (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |