JP3109097B2 - 電界効果トランジスタの製造方法およびエッチング方法 - Google Patents
電界効果トランジスタの製造方法およびエッチング方法Info
- Publication number
- JP3109097B2 JP3109097B2 JP02296024A JP29602490A JP3109097B2 JP 3109097 B2 JP3109097 B2 JP 3109097B2 JP 02296024 A JP02296024 A JP 02296024A JP 29602490 A JP29602490 A JP 29602490A JP 3109097 B2 JP3109097 B2 JP 3109097B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- mixed gas
- gas
- effect transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は電界効果トランジスタの製造方法およびエッ
チング方法に関するものである。
チング方法に関するものである。
（従来の技術） ここでは、一例としてGaAsとAlGaAsのヘテロ接合を用
いた電界効果トランジスタ（以下FETと記す）の場合に
ついて説明する。GaAsとAlGaAsのヘテロ接合を用いたFE
Tは、Siデバイスより高速、高性能な素子として考えら
れ、低雑音素子及び高速ICへ応用されている。
いた電界効果トランジスタ（以下FETと記す）の場合に
ついて説明する。GaAsとAlGaAsのヘテロ接合を用いたFE
Tは、Siデバイスより高速、高性能な素子として考えら
れ、低雑音素子及び高速ICへ応用されている。
係るFETは、基本的に以下のような工程で製造されて
いる。第４図（ａ）〜（ｄ）は素子の製作工程の断面図
であり、これを用いて説明する。
いる。第４図（ａ）〜（ｄ）は素子の製作工程の断面図
であり、これを用いて説明する。
高抵抗GaAs基板１上に高純度GaAs層２、Ｎ型のAlGaAs
層４、N+型GaAs層４を形成する。ここで、N+GaAs層４は
ソース抵抗低減のためキャップ層である。
層４、N+型GaAs層４を形成する。ここで、N+GaAs層４は
ソース抵抗低減のためキャップ層である。
まず最初に第４図（ａ）に示すように半導体層を形成
し、次に図には示していないが、メサエッチングあるい
はB+イオン注入により素子分離を行う。次に、第４図
（ｂ）のようにソース及びドレインのオーミック電極５
を所定の間隔をおいて形成する。続いて第４図（ｂ）に
示すように、ソース電極とドレイン電極間のいわゆるチ
ャネル領域の所望の位置に開口部を有し、他を被覆する
レジスト層６を形成する。次に、第４図（ｃ）に示すよ
うに、レジストをマスクとしてＮ型GaAs層４に凹部、い
わゆるリセス領域をGaAsとAlGaAsの選択性のある反応性
エッチングガス、例えばCCl2F2とHeの混合ガスによりソ
ース抵抗を下げるためのキャップ層であるＮ型GaAs層４
を選択的にエッチングして形成する。その後周知の真空
蒸着法によりTi/Al等のゲート電極材料を被着させ、第
４図（ｄ）に示すように、リフトオフ法を適用すること
によりショットキバリアゲート電極７がリセス内に選択
的に形成されたリセスゲート構造を得る。
し、次に図には示していないが、メサエッチングあるい
はB+イオン注入により素子分離を行う。次に、第４図
（ｂ）のようにソース及びドレインのオーミック電極５
を所定の間隔をおいて形成する。続いて第４図（ｂ）に
示すように、ソース電極とドレイン電極間のいわゆるチ
ャネル領域の所望の位置に開口部を有し、他を被覆する
レジスト層６を形成する。次に、第４図（ｃ）に示すよ
うに、レジストをマスクとしてＮ型GaAs層４に凹部、い
わゆるリセス領域をGaAsとAlGaAsの選択性のある反応性
エッチングガス、例えばCCl2F2とHeの混合ガスによりソ
ース抵抗を下げるためのキャップ層であるＮ型GaAs層４
を選択的にエッチングして形成する。その後周知の真空
蒸着法によりTi/Al等のゲート電極材料を被着させ、第
４図（ｄ）に示すように、リフトオフ法を適用すること
によりショットキバリアゲート電極７がリセス内に選択
的に形成されたリセスゲート構造を得る。
（発明が解決しようとする課題） 以上のような製造方法では、リセス形成にはGaAsとAl
GaAsの選択性のあるCCl2Fe＋He系のガスなどを用いるた
め、エッチングは深さ方向にはAlGaAs上部で止まり、し
きい値電圧の均一性は非常に良好である。しかしなが
ら、横方向はエッチング時間によって制御され、均一性
はエッチングの始まり時間の均一性に依存する。エッチ
ング開始時間のバラツキによりリセス開口部のサイドエ
ッチング量がバラツキ、ソース抵抗、強いては相互コン
ダクタンスの均一性が悪化する。このエッチング開始時
間のバラツキはGaAs表面の酸化物によると考えられる。
GaAsの選択性のあるCCl2Fe＋He系のガスなどを用いるた
め、エッチングは深さ方向にはAlGaAs上部で止まり、し
きい値電圧の均一性は非常に良好である。しかしなが
ら、横方向はエッチング時間によって制御され、均一性
はエッチングの始まり時間の均一性に依存する。エッチ
ング開始時間のバラツキによりリセス開口部のサイドエ
ッチング量がバラツキ、ソース抵抗、強いては相互コン
ダクタンスの均一性が悪化する。このエッチング開始時
間のバラツキはGaAs表面の酸化物によると考えられる。
本発明の目的は、以上のような従来技術における性能
の限界を打破し、高性能な電界効果トランジスタの製造
方法およびエッチング方法を提供するものである。
の限界を打破し、高性能な電界効果トランジスタの製造
方法およびエッチング方法を提供するものである。
（課題を解決するための手段） 本発明の電界効果トランジスタの製造方法は、化合物
半導体層上に１組のオーミック電極を形成することによ
り電界効果トランジスタのゲート領域を形成する工程と
該ゲート領域の半導体層表面を水素と反応性ガスとを含
む第１の混合ガスを用いてプラズマ処理する工程と、前
記プラズマ処理と連続して、水素と前記反応性ガスとを
含み当該反応性ガスに対する水素の混合比が前記第１の
混合ガスよりも小さい第２の混合ガスを用いて前記ゲー
ト領域の半導体層をエッチングする工程と、ゲート電極
を形成する工程とを含むことを特徴とする。
半導体層上に１組のオーミック電極を形成することによ
り電界効果トランジスタのゲート領域を形成する工程と
該ゲート領域の半導体層表面を水素と反応性ガスとを含
む第１の混合ガスを用いてプラズマ処理する工程と、前
記プラズマ処理と連続して、水素と前記反応性ガスとを
含み当該反応性ガスに対する水素の混合比が前記第１の
混合ガスよりも小さい第２の混合ガスを用いて前記ゲー
ト領域の半導体層をエッチングする工程と、ゲート電極
を形成する工程とを含むことを特徴とする。
あるいは化合物半導体層上に１組のオーミック電極を
形成することにより電界効果トランジスタのゲート領域
を形成する工程と該ゲート領域の半導体層表面を水素と
反応性ガスとを含む第１の混合ガスを用いてプラズマ処
理する工程と、前記プラズマ処理と連続して、水素と前
記反応性ガスとを含み前記第１の混合ガスよりもガス圧
が高い第２の混合ガスを用いて前記ゲート領域の半導体
層をエッチングする工程と、ゲート電極を形成する工程
とを含むことを特徴とする。
形成することにより電界効果トランジスタのゲート領域
を形成する工程と該ゲート領域の半導体層表面を水素と
反応性ガスとを含む第１の混合ガスを用いてプラズマ処
理する工程と、前記プラズマ処理と連続して、水素と前
記反応性ガスとを含み前記第１の混合ガスよりもガス圧
が高い第２の混合ガスを用いて前記ゲート領域の半導体
層をエッチングする工程と、ゲート電極を形成する工程
とを含むことを特徴とする。
また、本発明のエッチング方法は、化合物半導体をエ
ッチングする方法において、水素と反応性ガスとを含む
第１の混合ガスを用いて化合物半導体表面をプラズマ処
理する工程と、引き続き水素と前記反応性ガスとを含み
当該反応性ガスに対する水素の混合比が前記第１の混合
ガスよりも小さい第２の混合ガスを用いて前記化合物半
導体をエッチングする工程とを含むことを特徴とする。
ッチングする方法において、水素と反応性ガスとを含む
第１の混合ガスを用いて化合物半導体表面をプラズマ処
理する工程と、引き続き水素と前記反応性ガスとを含み
当該反応性ガスに対する水素の混合比が前記第１の混合
ガスよりも小さい第２の混合ガスを用いて前記化合物半
導体をエッチングする工程とを含むことを特徴とする。
あるいは、化合物半導体をエッチングする方法におい
て、水素と反応性ガスとを含む第１の混合ガスを用いて
化合物半導体表面をプラズマ処理する工程と、引き続き
水素と前記反応性ガスとを含み前記第１の混合ガスより
もガス圧が高い第２の混合ガスを用いて前記化合物半導
体をエッチングする工程とを含むことを特徴とする。
て、水素と反応性ガスとを含む第１の混合ガスを用いて
化合物半導体表面をプラズマ処理する工程と、引き続き
水素と前記反応性ガスとを含み前記第１の混合ガスより
もガス圧が高い第２の混合ガスを用いて前記化合物半導
体をエッチングする工程とを含むことを特徴とする。
（作用） 請求項１の製造方法の作用について第２図を用いて説
明する。
明する。
第２図にCCl2F2と水素の混合ガスを用いてGaAs層をエ
ッチングした場合のCCl2F2と水素の混合比に対するGaAs
のエッチング深さを示す。水素の流量比（即ち混合比）
を上げて行くとエッチングの開始時間が早まっているこ
とがわかる。これは水素の還元作用によりGaAs表面がク
リーニングされ、エッチングを抑制している表面酸化物
が除去されているためである。さらに水素の流量を増し
て行くとGaAs層がエッチングされていない。
ッチングした場合のCCl2F2と水素の混合比に対するGaAs
のエッチング深さを示す。水素の流量比（即ち混合比）
を上げて行くとエッチングの開始時間が早まっているこ
とがわかる。これは水素の還元作用によりGaAs表面がク
リーニングされ、エッチングを抑制している表面酸化物
が除去されているためである。さらに水素の流量を増し
て行くとGaAs層がエッチングされていない。
そこで半導体装置のゲートのリセス形成時に、水素の
流量比が高くGaAs層がエッチングされない条件でプラズ
マによりドライエッチングして、リセス開口部のGaAs表
面をクリーニングし、次に連続してGaAsがエッチングさ
れる条件でキャップ層をエッチングすることで、サイド
エッチング量の均一性を向上させるものである。従っ
て、リセスのサイドエッチングの制御性・均一性が向上
し、信頼性の高い半導体装置が再現性良く高歩留りで実
現できる。
流量比が高くGaAs層がエッチングされない条件でプラズ
マによりドライエッチングして、リセス開口部のGaAs表
面をクリーニングし、次に連続してGaAsがエッチングさ
れる条件でキャップ層をエッチングすることで、サイド
エッチング量の均一性を向上させるものである。従っ
て、リセスのサイドエッチングの制御性・均一性が向上
し、信頼性の高い半導体装置が再現性良く高歩留りで実
現できる。
請求項２の方法について第３図を用いて説明する。第
３図にCCl2F2と水素の混合ガスを用いてGaAs層をエッチ
ングした場合のガス圧に対するGaAsエッチング深さを示
す。混合ガスのガス圧を下げて行くとエッチングの開始
時間が早まっていることがわかる。これはガス圧が低い
状態ではイオン性が強まり、還元作用がある水素により
GaAs表面がクリーニングされ、エッチングを抑制してい
る表面酸化物が除去されているためである。
３図にCCl2F2と水素の混合ガスを用いてGaAs層をエッチ
ングした場合のガス圧に対するGaAsエッチング深さを示
す。混合ガスのガス圧を下げて行くとエッチングの開始
時間が早まっていることがわかる。これはガス圧が低い
状態ではイオン性が強まり、還元作用がある水素により
GaAs表面がクリーニングされ、エッチングを抑制してい
る表面酸化物が除去されているためである。
本発明の半導体装置のゲートのリセス形成時にガス圧
が低い条件でドライエッチングして、リセス開口部のGa
As表面をクリーニングし、次に連続してGaAsがエッチン
グされ、チャネルに及ぼすダメージが小さい条件でキャ
ップ層をエッチングすることで、サイドエッチング量の
均一性を向上させるものである。
が低い条件でドライエッチングして、リセス開口部のGa
As表面をクリーニングし、次に連続してGaAsがエッチン
グされ、チャネルに及ぼすダメージが小さい条件でキャ
ップ層をエッチングすることで、サイドエッチング量の
均一性を向上させるものである。
従って、請求項１の発明と同様にリセスのサイドエッ
チングの制御性・均一性が向上し、信頼性の高い半導体
装置が再現性良く高歩留りで実現できる。
チングの制御性・均一性が向上し、信頼性の高い半導体
装置が再現性良く高歩留りで実現できる。
（実施例） 以下、本発明の実施例として、図面を参照して説明す
る。第１図は本発明の第１の実施例を説明するための模
式的断面図である。
る。第１図は本発明の第１の実施例を説明するための模
式的断面図である。
この素子は以下のようにして製作される。まず、第１
図（ａ）に示すように、半絶縁性GaAs基板１上に、MBE
法を用いチャネル層となる高純度GaAs層２を１μｍ、次
に、キャリア供給層となる不純物濃度２×1018cm-3のSi
ドープＮ型のAlGaAs層３を200Å、次にキャップ層とし
て不純物濃度３×1019cm-3のSiドープN+型GaAs層４を50
0Å成長する。この様に形成されたウェハーを用い、素
子分離としてB+を100keV、１×1014cm-2でイオン注入を
行う。（図には示していない。） 次に第１図（ｂ）に示すようにAuGe/Niを用いたオー
ミック電極５を蒸着により形成する。次に第１図（ｃ）
に示すようにレジスト層６を形成し電界効果トランジス
タのゲート領域に開口部を形成し、ゲート領域のＮ型Ga
As層４をCCl2F2とH2の混合ガスを用いて水素の混合比0.
4でGaAs層表面を10分間クリーニング（プラズマ処理）
する。その後連続して水素の流量を下げ混合比0.2でキ
ャップ層であるＮ型GaAs層４をエッチングする。次に第
１図（ｄ）に示すようにTi/Alを蒸着し、リフトオフ法
によりゲート電極７を形成することにより電界効果トラ
ンジスタが形成される。
図（ａ）に示すように、半絶縁性GaAs基板１上に、MBE
法を用いチャネル層となる高純度GaAs層２を１μｍ、次
に、キャリア供給層となる不純物濃度２×1018cm-3のSi
ドープＮ型のAlGaAs層３を200Å、次にキャップ層とし
て不純物濃度３×1019cm-3のSiドープN+型GaAs層４を50
0Å成長する。この様に形成されたウェハーを用い、素
子分離としてB+を100keV、１×1014cm-2でイオン注入を
行う。（図には示していない。） 次に第１図（ｂ）に示すようにAuGe/Niを用いたオー
ミック電極５を蒸着により形成する。次に第１図（ｃ）
に示すようにレジスト層６を形成し電界効果トランジス
タのゲート領域に開口部を形成し、ゲート領域のＮ型Ga
As層４をCCl2F2とH2の混合ガスを用いて水素の混合比0.
4でGaAs層表面を10分間クリーニング（プラズマ処理）
する。その後連続して水素の流量を下げ混合比0.2でキ
ャップ層であるＮ型GaAs層４をエッチングする。次に第
１図（ｄ）に示すようにTi/Alを蒸着し、リフトオフ法
によりゲート電極７を形成することにより電界効果トラ
ンジスタが形成される。
本実施例において、リセスのサイドエッチング量は高
制御・高均一に形成されており、相互コンダクタンスの
標準偏差は、約16mS/mmと良好であり、しきい値電圧の
標準偏差も20mVと良好である。尚、他に２次元電子ガス
層を用いて高電子移動度トランジスタや、高抵抗GaAs基
板上に高純度GaAs層、チャネルとなるＮ型のGaAs層、バ
リア層となる高純度AlGaAs層、ソース抵抗低減のための
キャップ層となるN+型GaAs層の積層からなる半導体装置
においても同様に実現できる。
制御・高均一に形成されており、相互コンダクタンスの
標準偏差は、約16mS/mmと良好であり、しきい値電圧の
標準偏差も20mVと良好である。尚、他に２次元電子ガス
層を用いて高電子移動度トランジスタや、高抵抗GaAs基
板上に高純度GaAs層、チャネルとなるＮ型のGaAs層、バ
リア層となる高純度AlGaAs層、ソース抵抗低減のための
キャップ層となるN+型GaAs層の積層からなる半導体装置
においても同様に実現できる。
また本実施例では、CCl2F2と水素の混合ガスを用いた
が、SiCl4とSF6と水素やCl2とSF6と水素等の混合ガスを
用いても同様に実現できる。
が、SiCl4とSF6と水素やCl2とSF6と水素等の混合ガスを
用いても同様に実現できる。
本発明の第２の実施例を説明する。第１の実施例と異
なるのは第１図（ｃ）のクリーニング（プラズマ処理）
とエッチング工程である。第１図（ｃ）のゲート領域の
Ｎ型GaAs層４の表面をCCl2F2とH2の混合ガスを用いて3m
Torrのガス圧で10分間クリーニングする。その後連続し
てガス圧を30mTorrに上げてＮ型GaAsキャップ層４をエ
ッチングし除去する。ガス圧30mTorrの場合にはエッチ
ング状態は反応性になっているため、チャネルにはダメ
ージを及ぼさない。その後の製造工程は第１の実施例と
同様である。
なるのは第１図（ｃ）のクリーニング（プラズマ処理）
とエッチング工程である。第１図（ｃ）のゲート領域の
Ｎ型GaAs層４の表面をCCl2F2とH2の混合ガスを用いて3m
Torrのガス圧で10分間クリーニングする。その後連続し
てガス圧を30mTorrに上げてＮ型GaAsキャップ層４をエ
ッチングし除去する。ガス圧30mTorrの場合にはエッチ
ング状態は反応性になっているため、チャネルにはダメ
ージを及ぼさない。その後の製造工程は第１の実施例と
同様である。
第２の実施例においてもリセスのサイドエッチング量
は高制御、高均一であり、電界効果トランジスタの特性
も第１の実施例と同じく良好な値が得られた。請求項２
の製造方法も本実施例の半導体層に限らず、他の構造の
FETや、HEMT等に適用できる。
は高制御、高均一であり、電界効果トランジスタの特性
も第１の実施例と同じく良好な値が得られた。請求項２
の製造方法も本実施例の半導体層に限らず、他の構造の
FETや、HEMT等に適用できる。
また、CCl2F2とH2ガスに限らず、水素と他の反応性ガ
スとの混合ガスを用いた場合にも適用できる。
スとの混合ガスを用いた場合にも適用できる。
（発明の効果） 以上説明したように本発明の電界効果トランジスタの
製造方法およびエッチング方法は、高均一かつ高精度な
微細加工が可能な化合物半導体結晶のエッチングが実現
できるため、制御性及び信頼性に優れた半導体装置を歩
留り良く実現できる効果を有する。
製造方法およびエッチング方法は、高均一かつ高精度な
微細加工が可能な化合物半導体結晶のエッチングが実現
できるため、制御性及び信頼性に優れた半導体装置を歩
留り良く実現できる効果を有する。
第１図（ａ）〜（ｄ）は、本発明の電界効果トランジス
タの製造方法の実施例を説明するための断面図。第２図
と第３図はCCl2F2と水素の混合ガスを用いたGaAs層のエ
ッチング深さを表した図。第４図（ａ）〜（ｄ）は、従
来例のFETの製造方法を説明するための断面図である。 図において １……半絶縁性GaAs基板、２……高純度GaAs層、３……
Ｎ型AlGaAs層、４……N+型GaAs層、５……オートミック
電極、６……レジスト層、７……ゲート電極。
タの製造方法の実施例を説明するための断面図。第２図
と第３図はCCl2F2と水素の混合ガスを用いたGaAs層のエ
ッチング深さを表した図。第４図（ａ）〜（ｄ）は、従
来例のFETの製造方法を説明するための断面図である。 図において １……半絶縁性GaAs基板、２……高純度GaAs層、３……
Ｎ型AlGaAs層、４……N+型GaAs層、５……オートミック
電極、６……レジスト層、７……ゲート電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 21/3065 H01L 29/778 H01L 29/812
Claims (4)
- 【請求項１】化合物半導体層上に１組のオーミック電極
を形成することにより電界効果トランジスタのゲート領
域を形成する工程と該ゲート領域の半導体層表面を水素
と反応性ガスとを含む第１の混合ガスを用いてプラズマ
処理する工程と、前記プラズマ処理と連続して、水素と
前記反応性ガスとを含み当該反応性ガスに対する水素の
混合比が前記第１の混合ガスよりも小さい第２の混合ガ
スを用いて前記ゲート領域の半導体層をエッチングする
工程と、ゲート電極を形成する工程とを含むことを特徴
とする電界効果トランジスタの製造方法。 - 【請求項２】化合物半導体層上に１組のオーミック電極
を形成することにより電界効果トランジスタのゲート領
域を形成する工程と該ゲート領域の半導体層表面を水素
と反応性ガスとを含む第１の混合ガスを用いてプラズマ
処理する工程と、前記プラズマ処理と連続して、水素と
前記反応性ガスとを含み前記第１の混合ガスよりもガス
圧が高い第２の混合ガスを用いて前記ゲート領域の半導
体層をエッチングする工程と、ゲート電極を形成する工
程とを含むことを特徴とする電界効果トランジスタの製
造方法。 - 【請求項３】化合物半導体をエッチングする方法におい
て、水素と反応性ガスとを含む第１の混合ガスを用いて
化合物半導体表面をプラズマ処理する工程と、引き続き
水素と前記反応性ガスとを含み当該反応性ガスに対する
水素の混合比が前記第１の混合ガスよりも小さい第２の
混合ガスを用いて前記化合物半導体をエッチングする工
程とを含むことを特徴とするエッチング方法。 - 【請求項４】化合物半導体をエッチングする方法におい
て、水素と反応性ガスとを含む第１の混合ガスを用いて
化合物半導体表面をプラズマ処理する工程と、引き続き
水素と前記反応性ガスとを含み前記第１の混合ガスより
もガス圧が高い第２の混合ガスを用いて前記化合物半導
体をエッチングする工程とを含むことを特徴とするエッ
チング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02296024A JP3109097B2 (ja) | 1990-10-31 | 1990-10-31 | 電界効果トランジスタの製造方法およびエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02296024A JP3109097B2 (ja) | 1990-10-31 | 1990-10-31 | 電界効果トランジスタの製造方法およびエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04167532A JPH04167532A (ja) | 1992-06-15 |
| JP3109097B2 true JP3109097B2 (ja) | 2000-11-13 |
Family
ID=17828131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02296024A Expired - Lifetime JP3109097B2 (ja) | 1990-10-31 | 1990-10-31 | 電界効果トランジスタの製造方法およびエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3109097B2 (ja) |
-
1990
- 1990-10-31 JP JP02296024A patent/JP3109097B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04167532A (ja) | 1992-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214575A (en) | Method of manufacturing gaas semiconductor device | |
| JPH06267991A (ja) | 半導体装置およびその製造方法 | |
| JP3377022B2 (ja) | ヘテロ接合型電界効果トランジスタの製造方法 | |
| US4929985A (en) | Compound semiconductor device | |
| US5212404A (en) | Semiconductor device having a vertical channel of carriers | |
| JP3109097B2 (ja) | 電界効果トランジスタの製造方法およびエッチング方法 | |
| US5311045A (en) | Field effect devices with ultra-short gates | |
| JP2745624B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS60251671A (ja) | 電界効果形トランジスタおよびその製造方法 | |
| JP3034546B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH04125940A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4120899B2 (ja) | 化合物半導体電界効果トランジスタ及びその製造方法 | |
| JP2867472B2 (ja) | 半導体装置 | |
| JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3653652B2 (ja) | 半導体装置 | |
| EP0276981B1 (en) | Semiconductor integrated circuit device and method of producing same | |
| JP2668418B2 (ja) | 半導体装置 | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02295135A (ja) | 半導体装置 | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05283439A (ja) | 半導体装置 | |
| JP2817993B2 (ja) | 半導体装置とその製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH04280640A (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |