JPS63158A - バイポ−ラ化合物半導体装置の製造方法 - Google Patents

バイポ−ラ化合物半導体装置の製造方法

Info

Publication number
JPS63158A
JPS63158A JP14361886A JP14361886A JPS63158A JP S63158 A JPS63158 A JP S63158A JP 14361886 A JP14361886 A JP 14361886A JP 14361886 A JP14361886 A JP 14361886A JP S63158 A JPS63158 A JP S63158A
Authority
JP
Japan
Prior art keywords
temperature
impurity
base
doping
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14361886A
Other languages
English (en)
Other versions
JPH047098B2 (ja
Inventor
Shigeru Kuroda
黒田 滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14361886A priority Critical patent/JPS63158A/ja
Publication of JPS63158A publication Critical patent/JPS63158A/ja
Publication of JPH047098B2 publication Critical patent/JPH047098B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365Planar doping, e.g. atomic-plane doping, delta-doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 この発明は、バイポーラ化合物半導体装置について、 そのベース層に不純物をアトミックプレーンドーピング
し、ベースコンタクト領域にイオン注入した不純物の活
性化温度をベース層の成長温度以下とすることにより、 ベース層のドーピング状態を乱すことなくベースコンタ
クト領域を形成し、ベース直列抵抗、ベース層厚さを減
少して遮断周波数等の特性を改善するものである。
〔産業上の利用分野〕
本発明はバイポーラ化合物半導体装置の製造方法にかか
り、特にその高キヤリア濃度ベース層及びベースコンタ
クト領域J域の製造方法に関する。
砒化ガリウム(Ga’As) /砒化アルミニウムガリ
ウム(AIGaAs)等の化合物半導体によるバイポー
ラ形式の半導体装置として、例えばヘテロ接合バイポー
ラトランジスタ(HBT)、量子化ベーストランジスタ
(QBT)等が開発されているが、期待される高性能を
実現するためにそのベース層及びベースコンタクト領域
の製造方法の改善が要望されている。
〔従来の技術〕
例えば)IBTでは少なくともエミッタ領域をベース領
域より禁制帯幅が大きい半導体によって構成し、これに
よってエミッタ・ベース間の電流注入効率を増大する効
果を得ているが、その従来例の模式側断面図を第3図に
示す。
同図において、21は半絶縁性GaAs基板、22はヤ
型GaAsコレクタコンタクト層、23はn型GaAs
コレクタ層、24はp+型GaAsベース層、25はn
型AlGaAsエミツタ層、26はヤ型GaAsエミッ
タコンタクト層、27はp+型ベースコンタクト領域、
28はコレクタ電極、29はベース電極、30はエミッ
タ電極である。
本従来例では、例えば分子線エピタキシャル成長(MB
E)法によって半絶縁性GaAs基板21上に各半導体
層22〜26を連続してエピタキシャル成長し、エミッ
タ領域を画定するエツチングを行った後に、ベリリウム
(Be)などを選択的に注入してp生型ベースコンタク
ト領域27を形成し、更にコレクタコンタクト領域を表
出するエツチング等を行って、電極28.29.30を
配設している。
また本特許出願人が先に特願昭59−75885及び特
願昭59−75886等によって提供したQBTは、例
えば第4図に例示する如く、半絶縁性GaAs基板31
上に、n型GaAsコレクタ層32、i型AlGaAs
コレクタバリア層33、f型GaAsベース層34、i
型AlGaAsエミッタバリア層35、n型GaAsエ
ミツタ層36、p+型ベースコンタクト領域37、コレ
クタ電極38、ベース電極39、エミッタ電極40を備
えて、p+型GaAsベース層34はキャリアのサブバ
ンドが生成される様に、またi型AlGaAsバリア層
33.35はトンネル効果でキャリアが遷移できる様に
薄く形成され、共鳴トンネル効果によりキャリアがエミ
ッタからコレクタに到達するために極めて高速な動作が
得られる。
〔発明が解決しようとする問題点〕
上述のHBTのp+型GaAsベース層24は、従来例
えばBeを4 XIO”cm−’程度にドープして厚さ
1100n程度にエピタキシャル成長しているが、HB
Tに期待される高速動作のためにこれを出来るだけ薄く
し、例えばLoom程度を実現することが望まれる。
またQBTのり型GaAsベース層34は、その厚さ方
向のキャリアの運動を量子化し所要のサブバンドが生成
される様に、その厚さを10面程度以下例えば5 ca
m程度としている。
この様に薄いベース層にベース電極をオーミックコンタ
クトするために高キャリア濃度のコンタクト領域が必要
であり、上述のHBTの従来例では例えばBeを最大2
.5xlO”cm−”程度にイオン注入し、フラッシュ
ランプ照射により温度850℃程1度まで加熱してp+
型ベースコンタクト領域27を形成している。
もしベース層の厚さを減少させてベース直列抵抗が増加
するならば、これは遮断周波数或いはゲート遅延時間等
の特性低下の要因となり高速動作を実現する目的に反す
る結果となる。従って薄いベース層でベース直列抵抗を
低く保つために、ベース層のキャリア濃度を高めること
が必要であるが、例えばGaAs単結晶内に不純物とし
てBeなどを一様にドーピングする方法では得られるキ
ャリア濃度に限界があり、p+型で約I XIO”cm
−”程度に止まっている。
この限界より高いキャリア濃度を得るドーピング方法と
してアトミックプレーンドーピング方法が開発されてい
る。しかしながらアトミックプレーンドーピング方法を
適用した半導体基体に前記の如き注入イオン活性化熱処
理を施すならば、プレーンドーピングした不純物が熱拡
散して高キャリア濃度を得る効果が減殺される。
この様な現状から、キャリア濃度最高のベース層とその
コンタクト領域とを安定に実現する製造方法が強く要望
されている。
〔問題点を解決するための手段〕
前記問題点は、不純物をアトミックプレーンドーピング
して成長したベース層を有する半導体基体に不純物をイ
オン注入し、該ベース層の成長温度以下の温度で該イオ
ン注入した不純物を活性化してベースコンタクト’pM
域を形成する本発明によるバイポーラ化合物半導体装置
の製造方法により解決される。
〔作 用〕
本発明によれば、ベース層に不純物をアトミックプレー
ンドーピングして後述の如く高いキャリア濃度を得、こ
のベース層の成長温度以下の熱処理温度でイオン注入し
た不純物を活性化し、プレーンドーピング状態を乱すこ
となくベースコンタクト領域を形成する すなわちアトミックプレーンドーピングを行う半導体層
のエピタキシャル成長温度(基板温度)は、−般にドー
ピングする不純物が熱拡散しない上限の温度を越えない
近い値に設定されており、その後に行う注入不純物の活
性化に際して、その熱処理温度をこの半導体層成長温度
を越えない近い温度とすることにより、アトミックプレ
ーンドーピング状態を乱すことなく最も効果的に活性化
を行うことができる。
なお第5図はアトミックプレーンドーピングによって得
られるキャリア濃度の例を示す図であり、その横軸はド
ーピング面の間隔、左側の縦軸はドーピング1層当たり
の正孔面濃度、右側の縦軸は単位体積当たりの正孔の濃
度Pを示す0本例ではGaAsエピタキシャル成長層に
Beを1層当たりのドーピング濃度2.2X 1011
0l3”、面間隔4um、2nm・・・でアトミックプ
レーンドーピングして、1゜53xlO”cm−’程度
に達する高いキャリア濃度を得ている。
〔実施例〕
以下本発明を実施例により具体的に説明する。
第1図(al乃至(C)はHBTにかかる本発明の実施
例を示す工程順模式側断面図、第2図はそのベース層の
模式図である。
第1図(a)、第2図参照: 半絶縁性GaAs基板1
上にMB2法により、例えば下記の様に各半導体層を順
次エピタキシャル成長する。ただし成長温度Ts=55
0℃としている。
本実施例のp中型GaAsベースN4は第2図に詳細を
示す様に、面濃度2.2X10”cm“2のBeアトミ
ックプレーンドーピングを2+mの間隔で4層行って全
体の厚さを10nmとし、キャリアである正孔の濃度9
.5X10”cm−’を得ている。なおn型の各半導体
層のStトド−ングは通常の−様なドーピングである。
半導体層    組成    不純物  厚さcm−’
     nm 6 エミフ’lコシタクト      GaAs   
     5i−5X10”    4005エミツタ
  ^10. zGa’(1+ ?A5 5t−5X 
10”  1504ベース    GaAs  ’  
BQ−前記   103コレクタ    GaAs  
  5t−IXIO”  3002 コレクタコンタク
ト      GaAs        5i−5X1
0”    300第1図(b):  この半導体積層
構造に対して、エミッタとする領域上では全半導体層を
残置し、その他のベース電極を配設する領域等ではAl
GaAsエミツタ層5を表出する選択的エツチングを行
う。
次いでp+型ベースコンタクト領域7を下記の様に形成
する。すなわち例えばマグネシウム(Mg)を125k
eV、砒素(八S)を360keV程度で、共にドーズ
量I XIO”p+a−”程度にイオン注入し、窒化ア
ルミニウム(AIN)膜等で保護し、赤外ランプアニー
ル法により成長温度Tsに等しい温度550℃、約3秒
間の加熱で活性化してp+型ベースコンタクHJfM7
を形成する。
このMgとAsとの2重注入により、ベースコンタクト
領域として十分なキャリア濃度約8X10”cm−3が
得られている。
第1図fcl参照: コレクタコンタクト領域の選択的
エツチングを行い、従来技術により例えば金ゲルマニウ
ム/金(AuGe/Au)を用いてコレクタ電極8、エ
ミッタ電極10を形成し、次いでp+型ベースコンタク
ト領域7に例えば金/亜鉛/金(Au/Zn/Au)を
用いてベース電極9を形成する。
以上説明した本実施例では、ベース層4の厚さを前記従
来例の1100nから10nmまで大幅に薄くしている
にもかかわらずそのベース直列抵抗は同等であり、遮断
周波数等の特性に顕著な改善が達成された。
本実施例はn−p−n型のHBTであるがQBTなど他
のバイポーラ化合物半導体装置についても、またp−n
−p型の場合にも同様に適用することができ、更にGa
As/AlGaAs系半導体装置に限られず、他の半導
体材料例えばInGaAs/rnP系等を用いた半導体
装置についても同様に本発明の効果が得られる。
・〔発明の効果〕 以上説明した如く本発明によれば、バイポーラ化合物半
導体装置のベース直列抵抗、ベース層厚さの低減が実現
され、遮断周波数或いはゲート遅延時間等の特性が向上
して期待される実用化の推進に゛大きい効果が得られる
【図面の簡単な説明】
第1図はI(BTにかかる実施例の工程順模式側断面図
、 第2図は実施例のベース層の模式図、 第3図はHBTの従来例の模式側断面図、第4図はQB
Tの従来例の模式側断面図、第5図はアトミックプレー
ンドーピングによるキャリア濃度の例を示す図である。 図において、 1は光絶縁性GaAs基板、 2はヤ型GaAsコレクタコンタクト層、3はn型Ga
Asコレクタ層、 4はp+型GaAsベース層、 5はn型AlGaAsエミツタ層、 6は♂型GaAsエミッタコンタクト層、7は♂型Al
GaAs層、 8はコレクタ電極、 9はベース電極、 10はエミッタ電極を示す。 <−a> HBTに幻゛わ\3芙%社グ・]のニオ乙1’!Q孝笑
バ:偏″]昧幻早 1 圏 f−3圀 箒 4 図

Claims (1)

    【特許請求の範囲】
  1. 不純物をアトミックプレーンドーピングして成長したベ
    ース層を有する半導体基体に不純物をイオン注入し、該
    ベース層の成長温度以下の温度で該イオン注入した不純
    物を活性化してベースコンタクト領域を形成することを
    特徴とするバイポーラ化合物半導体装置の製造方法。
JP14361886A 1986-06-19 1986-06-19 バイポ−ラ化合物半導体装置の製造方法 Granted JPS63158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14361886A JPS63158A (ja) 1986-06-19 1986-06-19 バイポ−ラ化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14361886A JPS63158A (ja) 1986-06-19 1986-06-19 バイポ−ラ化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63158A true JPS63158A (ja) 1988-01-05
JPH047098B2 JPH047098B2 (ja) 1992-02-07

Family

ID=15342935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14361886A Granted JPS63158A (ja) 1986-06-19 1986-06-19 バイポ−ラ化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63158A (ja)

Also Published As

Publication number Publication date
JPH047098B2 (ja) 1992-02-07

Similar Documents

Publication Publication Date Title
JP3792390B2 (ja) 半導体装置及びその製造方法
JPS61198776A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
US5381027A (en) Semiconductor device having a heterojunction and a two dimensional gas as an active layer
US6049099A (en) Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors
US5258631A (en) Semiconductor device having a two-dimensional electron gas as an active layer
JPH0344919A (ja) 半導体デバイスの製造方法
JPS62232122A (ja) 半導体装置の製造方法
JPS63158A (ja) バイポ−ラ化合物半導体装置の製造方法
JPS63200567A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS61276261A (ja) 高速バイポ−ラトランジスタの製造方法
JPS60164358A (ja) 半導体装置の製造方法
JPS63248168A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS63156358A (ja) バイポ−ラ化合物半導体装置の製造方法
JP3127510B2 (ja) 半導体装置の製造方法
JP2758611B2 (ja) バイポーラトランジスタ素子
JPH05175225A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2814984B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP3228431B2 (ja) コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法
JP2600969B2 (ja) ゲルマニウム・砒化ガリウム接合とヘテロ構造バイポーラ・トランジスタ
JPH01194469A (ja) 化合物半導体装置
JPS62117369A (ja) ヘテロ接合バイポ−ラトランジスタ
JP2504767B2 (ja) ヘテロ接合バイポ−ラトランジスタの製造方法
JPH0327537A (ja) 変調ドープ型電界効果トランジスタ
JPS62224073A (ja) ヘテロ接合バイポ−ラ・トランジスタの製造方法
JPH0373540A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法