JPH0812914B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0812914B2 JPH0812914B2 JP8582789A JP8582789A JPH0812914B2 JP H0812914 B2 JPH0812914 B2 JP H0812914B2 JP 8582789 A JP8582789 A JP 8582789A JP 8582789 A JP8582789 A JP 8582789A JP H0812914 B2 JPH0812914 B2 JP H0812914B2
- Authority
- JP
- Japan
- Prior art keywords
- inas
- alsb
- layer
- transistor
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はIII−V族化合物半導体装置に関し、更に詳
しくはトランジスタの閾値電圧を任意に設計,制御可能
なIII−V族化合物半導体装置に関する。
しくはトランジスタの閾値電圧を任意に設計,制御可能
なIII−V族化合物半導体装置に関する。
従来のIII−V族化合物半導体を用いたヘテロ接合を
含む電界効果トランジスタは、AlGaAs/GaAsを用いて作
られるヘテロ接合電界効果トランジスタ或は高電子移動
度トランジスタがよく知られている。これらの構造で
は、AlGaAs/GaAs接合に2次元電子ガスが溜まり伝導チ
ャネルとなり、AlGaAs表面に設けた金属ゲート電極の電
位を制御して2次元電子ガス濃度、従ってソース・ドレ
イン間の抵抗を制御している。
含む電界効果トランジスタは、AlGaAs/GaAsを用いて作
られるヘテロ接合電界効果トランジスタ或は高電子移動
度トランジスタがよく知られている。これらの構造で
は、AlGaAs/GaAs接合に2次元電子ガスが溜まり伝導チ
ャネルとなり、AlGaAs表面に設けた金属ゲート電極の電
位を制御して2次元電子ガス濃度、従ってソース・ドレ
イン間の抵抗を制御している。
上述のような従来の半導体装置におけるトランジスタ
の閾値電圧はAlGaAs層のドーピング,厚み,ゲート金属
の種類等によって決められるが、実際に使用できる金属
の種類が限られることや、ドーピングの変化によって実
際上はチャネル抵抗が変化してしまうこと等の問題があ
って、可変できる閾値電圧の大きさはあまりない。
の閾値電圧はAlGaAs層のドーピング,厚み,ゲート金属
の種類等によって決められるが、実際に使用できる金属
の種類が限られることや、ドーピングの変化によって実
際上はチャネル抵抗が変化してしまうこと等の問題があ
って、可変できる閾値電圧の大きさはあまりない。
更に、AlGaAs上に作られるショットキー障壁高さはプ
ロセスに敏感であり、この点からも閾値電圧を制御する
のは困難である。
ロセスに敏感であり、この点からも閾値電圧を制御する
のは困難である。
また、集積回路を考えた際に、特に閾値電圧0Vのトラ
ンジスタが必要で閾値電圧の正確な制御が望まれてい
る。
ンジスタが必要で閾値電圧の正確な制御が望まれてい
る。
本発明の目的は、トランジスタの閾値電圧の制御可能
な半導体装置を提供することにある。
な半導体装置を提供することにある。
本発明の半導体装置は、 III−V族化合物半導体基板p+−GaSbと、前記半導体
基板上に形成されたAlSb/InAs/AlSb/InAsからなり電子
チャネルのエネルギー準位が量子効果によって生じる4
層構造とを含んでなり、前記4層構造中の真ん中のInAs
の厚みを制御することによりトランジスタの閾値電圧の
制御が可能なことを特徴とする。
基板上に形成されたAlSb/InAs/AlSb/InAsからなり電子
チャネルのエネルギー準位が量子効果によって生じる4
層構造とを含んでなり、前記4層構造中の真ん中のInAs
の厚みを制御することによりトランジスタの閾値電圧の
制御が可能なことを特徴とする。
III−V族化合物半導体基板上に成長させた禁制帯幅
の大きな第1の半導体の間に禁制帯幅の小さな第2の半
導体を挟むと、第2の半導体の許容されるエネルギーは
量子効果により元の第2の半導体の禁制帯幅よりも大き
くなることはよく知られている。また、この量子井戸構
造の外側に高濃度ドープした井戸層と同じ第2の半導体
をゲートとして成長させれば、この半導体のフェルミレ
ベルと井戸中の許容エネルギーとの関係は井戸層の幅に
よって制御することができる。
の大きな第1の半導体の間に禁制帯幅の小さな第2の半
導体を挟むと、第2の半導体の許容されるエネルギーは
量子効果により元の第2の半導体の禁制帯幅よりも大き
くなることはよく知られている。また、この量子井戸構
造の外側に高濃度ドープした井戸層と同じ第2の半導体
をゲートとして成長させれば、この半導体のフェルミレ
ベルと井戸中の許容エネルギーとの関係は井戸層の幅に
よって制御することができる。
実際には半導体の組合せによってはチャネルに溜まる
電子の濃度や伝導帯不連続性等によって必ずしも所望の
特性が得られるとは限らない。本発明では第1の半導体
としてAlSbを、第2の半導体としてInAsを選んだ場合に
上で考えられる条件がよく成立することに着目した。
電子の濃度や伝導帯不連続性等によって必ずしも所望の
特性が得られるとは限らない。本発明では第1の半導体
としてAlSbを、第2の半導体としてInAsを選んだ場合に
上で考えられる条件がよく成立することに着目した。
III−V族化合物半導体であるGaAs基板上にはAlSb及
びInAsがほぼ格子整合して成長でき、したがって高品質
のエピタキシャル層が得られる。このうちAlSbとInAsは
伝導帯の不連続値が非常に大きく(1.3eV程度と言われ
ている)、したがってn型にドーピングしたAlSbから放
出されたキャリアは、InAsの厚みによらずほぼ全てがAl
Sb/InAs界面に溜まり伝導電子として寄与する。
びInAsがほぼ格子整合して成長でき、したがって高品質
のエピタキシャル層が得られる。このうちAlSbとInAsは
伝導帯の不連続値が非常に大きく(1.3eV程度と言われ
ている)、したがってn型にドーピングしたAlSbから放
出されたキャリアは、InAsの厚みによらずほぼ全てがAl
Sb/InAs界面に溜まり伝導電子として寄与する。
一方、ゲート電極としてInAs単体を成長した場合に
は、InAsと空気或は真空との界面はn型に反転し、ドー
ピングを特に行わなくてもよいゲート電極として働く。
は、InAsと空気或は真空との界面はn型に反転し、ドー
ピングを特に行わなくてもよいゲート電極として働く。
また、表面側のInAs/AlSb接合は通常の成長によって
作製されており、微細プロセスによるダメージや表面安
定化のための絶縁膜堆積等にも影響されにくい。
作製されており、微細プロセスによるダメージや表面安
定化のための絶縁膜堆積等にも影響されにくい。
また、ゲート電極としてInAsを用いた場合にはAlSbに
対するバンド不連続はゲート電極と2次元電子でほぼ等
しく、したがって井戸層であるInAsの厚みが大きい場合
には閾値電圧のほぼ0Vのトランジスタを作ることがで
き、一方、AlSb/InAs/AlSbによる量子井戸準位形成を利
用すればトランジスタの閾値電圧を任意に設計すること
ができる。
対するバンド不連続はゲート電極と2次元電子でほぼ等
しく、したがって井戸層であるInAsの厚みが大きい場合
には閾値電圧のほぼ0Vのトランジスタを作ることがで
き、一方、AlSb/InAs/AlSbによる量子井戸準位形成を利
用すればトランジスタの閾値電圧を任意に設計すること
ができる。
以上のように本発明によれば、III−V族化合物半導
体基板p+−GaAs上に作製されたAlSb/InAs/AlSb量子井戸
構造をチャネルとし、表面のInAs半導体をゲート電極と
し、量子井戸層の厚みを制御することにより閾値電圧の
制御可能な電界効果トランジスタを提供できる。
体基板p+−GaAs上に作製されたAlSb/InAs/AlSb量子井戸
構造をチャネルとし、表面のInAs半導体をゲート電極と
し、量子井戸層の厚みを制御することにより閾値電圧の
制御可能な電界効果トランジスタを提供できる。
以下、分子線エピタキシー法を用いて作製したInAs/A
lSb/InAs/AlSb/GaSb基板の積層構造の実施例について説
明する。
lSb/InAs/AlSb/GaSb基板の積層構造の実施例について説
明する。
第1図は、この積層構造の断面図である。この積層構
造は、p+−GaAs基板1上に、AlSb層2、InAs層3、AlSb
層4、InAs層5が作製されて成る。
造は、p+−GaAs基板1上に、AlSb層2、InAs層3、AlSb
層4、InAs層5が作製されて成る。
各層のドーピング濃度および厚みは次の通りである。
AlSb層2;8000Å(アンドープ) InAs層3; 300Å(アンドープ) AlSb層4; 100Å(アンドープ) + 600Å(n=2×1018cm-3) + 50Å(アンドープ) InAs層5;1000Å(n=5×1017cm-3) この構造について通常のプロセスによって電界効果ト
ランジスタを作製した。このトランジスタでは閾値電圧
はほぼ0Vであった。
ランジスタを作製した。このトランジスタでは閾値電圧
はほぼ0Vであった。
一方、上記積層構造において、井戸層であるInAs層3
の厚みだけを100ÅにしたInAs/AlSb/InAs/AlSb/GaAs基
板を用い、同様のトランジスタを作製したところ、この
トランジスタの閾値電圧は前記トランジスタに比べて〜
70mV変化していることが解った。
の厚みだけを100ÅにしたInAs/AlSb/InAs/AlSb/GaAs基
板を用い、同様のトランジスタを作製したところ、この
トランジスタの閾値電圧は前記トランジスタに比べて〜
70mV変化していることが解った。
このように本発明の半導体装置は、III−V族化合物
半導体基板p+−GaSbと、この半導体基板上に形成された
AlSb/InAs/AlSb/InAsからなる4層構造とを含んでな
り、この4層構造の電子チャネルのエネルギー準位は量
子効果によって生じ、したがって4層構造中の真ん中の
InAsの厚みを制御してトランジスタの閾値電圧を制御す
ることができる。
半導体基板p+−GaSbと、この半導体基板上に形成された
AlSb/InAs/AlSb/InAsからなる4層構造とを含んでな
り、この4層構造の電子チャネルのエネルギー準位は量
子効果によって生じ、したがって4層構造中の真ん中の
InAsの厚みを制御してトランジスタの閾値電圧を制御す
ることができる。
以上説明したように、本発明によればIII−V族化合
物半導体基板上に閾値電圧を任意に制御したトランジス
タ構造が提供され、III−V族化合物半導体デバイスに
その活用が期待される。
物半導体基板上に閾値電圧を任意に制御したトランジス
タ構造が提供され、III−V族化合物半導体デバイスに
その活用が期待される。
第1図は、分子線エピタキシー法を用いて作製したInAs
/AlSb/InAs/AlSb/GaSb基板の積層構造の一例を示す断面
図である。 1……P+−GaAs基板 2……AlSb層 3……InAs層 4……AlSb層 5……InAs層
/AlSb/InAs/AlSb/GaSb基板の積層構造の一例を示す断面
図である。 1……P+−GaAs基板 2……AlSb層 3……InAs層 4……AlSb層 5……InAs層
Claims (1)
- 【請求項1】III−V族化合物半導体基板p+−GaSbと、
前記半導体基板上に形成されたAlSb/InAs/AlSb/InAsか
らなり電子チャネルのエネルギー準位が量子効果によっ
て生じる4層構造とを含んでなり、前記4層構造中の真
ん中のInAsの厚みを制御することによりトランジスタの
閾値電圧の制御が可能なことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8582789A JPH0812914B2 (ja) | 1989-04-06 | 1989-04-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8582789A JPH0812914B2 (ja) | 1989-04-06 | 1989-04-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02265251A JPH02265251A (ja) | 1990-10-30 |
JPH0812914B2 true JPH0812914B2 (ja) | 1996-02-07 |
Family
ID=13869684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8582789A Expired - Fee Related JPH0812914B2 (ja) | 1989-04-06 | 1989-04-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0812914B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02266536A (ja) * | 1989-04-07 | 1990-10-31 | Nec Corp | 半導体装置 |
-
1989
- 1989-04-06 JP JP8582789A patent/JPH0812914B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02265251A (ja) | 1990-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5705827A (en) | Tunnel transistor and method of manufacturing same | |
US5631477A (en) | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor | |
JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH0435904B2 (ja) | ||
KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
JPH024140B2 (ja) | ||
US5604356A (en) | Superlattice ohmic contact on a compound semiconductor layer | |
US5382814A (en) | Semiconductor device with low thermally generated leakage current | |
US5571732A (en) | Method for fabricating a bipolar transistor | |
US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
JPH05283673A (ja) | 共振トンネル半導体装置 | |
EP0545381B1 (en) | Tunneling transistor | |
US4916495A (en) | Semiconductor device with semi-metal | |
JP2964637B2 (ja) | 電界効果トランジスタ | |
JPH0812914B2 (ja) | 半導体装置 | |
JPS6214105B2 (ja) | ||
JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
JPH07161727A (ja) | ヘテロバイポーラトランジスタ | |
JP3054216B2 (ja) | 半導体装置 | |
JPH0795598B2 (ja) | 半導体装置 | |
JP2621854B2 (ja) | 高移動度トランジスタ | |
JP2661557B2 (ja) | 電界効果型半導体装置 | |
JPH0620142B2 (ja) | 半導体装置 | |
JPS609174A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |