JPH0795675B2 - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPH0795675B2 JPH0795675B2 JP62030672A JP3067287A JPH0795675B2 JP H0795675 B2 JPH0795675 B2 JP H0795675B2 JP 62030672 A JP62030672 A JP 62030672A JP 3067287 A JP3067287 A JP 3067287A JP H0795675 B2 JPH0795675 B2 JP H0795675B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- comparison circuit
- collector
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔概要〕 比較回路であって、基準信号および入力信号が供給され
た差動増幅器と、その差動増幅器の出力信号がベースに
供給され、第１の電源手段が抵抗器を介してコレクタに
接続され、且つ、第２の電源手段がエミッタに接続され
たた共鳴トンネリングトランジスタと、を具備し、抵抗
器とトランジスタのコレクタとの接続個所から出力信号
を取り出すことによって、回路構成を簡単にすると共に
動作速度を向上させることを可能とする。
た差動増幅器と、その差動増幅器の出力信号がベースに
供給され、第１の電源手段が抵抗器を介してコレクタに
接続され、且つ、第２の電源手段がエミッタに接続され
たた共鳴トンネリングトランジスタと、を具備し、抵抗
器とトランジスタのコレクタとの接続個所から出力信号
を取り出すことによって、回路構成を簡単にすると共に
動作速度を向上させることを可能とする。
〔産業上の利用分野〕 本発明は比較回路に関し、特に、共鳴トンネリングトラ
ンジスタ（Resonant-Tunneling Transjstor:RTT）を使
用した比較回路に関する。
ンジスタ（Resonant-Tunneling Transjstor:RTT）を使
用した比較回路に関する。
第５図は従来の比較回路の一例を示す回路図である。
第５図に示されるように、従来の比較回路は、例えば、
差動増幅器102および複数のトランジスタ131〜134等で
構成されている。差動増幅器102は、２つの抵抗器121,1
22および２つのトランジスタ123,124で構成され、トラ
ンジスタ123および124のコレクタにはそれぞれ抵抗器12
1および122を介して高電位の電源電圧Vccが印加され、
トランジスタ123および124のエミッタはトランジスタ13
3のコレクタに共通接続されている。そして、トランジ
スタ123のベースには入力信号Vinが供給され、また、ト
ランジスタ124のベースには基準信号Vrefが供給されて
いる。
差動増幅器102および複数のトランジスタ131〜134等で
構成されている。差動増幅器102は、２つの抵抗器121,1
22および２つのトランジスタ123,124で構成され、トラ
ンジスタ123および124のコレクタにはそれぞれ抵抗器12
1および122を介して高電位の電源電圧Vccが印加され、
トランジスタ123および124のエミッタはトランジスタ13
3のコレクタに共通接続されている。そして、トランジ
スタ123のベースには入力信号Vinが供給され、また、ト
ランジスタ124のベースには基準信号Vrefが供給されて
いる。
トランジスタ124のコレクタと抵抗器122との接続個所か
らは出力信号VOUTが取り出され、トランジスタ123のコ
レクタと抵抗器121との接続個所からは反転された出力
信号▲▼が取り出されるようにされている。出
力信号VOUTはトランジスタ131のベースおよびトランジ
スタ132のコレクタに供給され、また、反転された出力
信号▲▼はトランジスタ131のコレクタおよび
トランジスタ132のベースに供給され、さらに、トラン
ジスタ131および132のエミッタはトランジスタ134のコ
レクタに供給接続されている。
らは出力信号VOUTが取り出され、トランジスタ123のコ
レクタと抵抗器121との接続個所からは反転された出力
信号▲▼が取り出されるようにされている。出
力信号VOUTはトランジスタ131のベースおよびトランジ
スタ132のコレクタに供給され、また、反転された出力
信号▲▼はトランジスタ131のコレクタおよび
トランジスタ132のベースに供給され、さらに、トラン
ジスタ131および132のエミッタはトランジスタ134のコ
レクタに供給接続されている。
トランジスタ133のベースにはクロック信号CLKが供給さ
れ、また、トランジスタ134のベースには反転されたク
ロック信号▲▼が供給されている。そして、トラ
ンジスタ133および134のエミッタは抵抗器104を介して
低電位の電源（例えば、アースGND）に接続されてい
る。
れ、また、トランジスタ134のベースには反転されたク
ロック信号▲▼が供給されている。そして、トラ
ンジスタ133および134のエミッタは抵抗器104を介して
低電位の電源（例えば、アースGND）に接続されてい
る。
第６図は第５図の比較回路の動作を説明するための図で
ある。
ある。
第６図から明らかなように、第５図に示した従来の比較
回路は、差動増幅器102に供給される入力信号Vinが基準
信号Vrefよりも大きくなると、ラッチが働き出力信号V
OUTが下側の出力パルスから上側の出力パルスに変化す
る。これにより、入力信号Vinと基準信号Vrefとの僅か
なレベル差を出力パルスの変化として取り出せるように
なされていた。
回路は、差動増幅器102に供給される入力信号Vinが基準
信号Vrefよりも大きくなると、ラッチが働き出力信号V
OUTが下側の出力パルスから上側の出力パルスに変化す
る。これにより、入力信号Vinと基準信号Vrefとの僅か
なレベル差を出力パルスの変化として取り出せるように
なされていた。
上述したように、従来の比較回路は、例えば、差動増幅
器102および複数のトランジスタ131〜134等で構成され
ていて、回路構成が複雑となる問題点があった。また、
従来の比較回路では、入力信号Vinと基準信号Vrefとの
僅かなレベル差を出力パルスの変化として取り出すため
に、専用のクロック信号CLKを必要としていた。さら
に、従来の比較回路では、入力信号Vinのレベルと基準
信号Vrefのレベルとが反転しても、クロック信号CLKの
次のパルス信号が出力されるまで出力信号VOUTの出力パ
ルスが変化せず、動作速度が遅いという問題点があっ
た。
器102および複数のトランジスタ131〜134等で構成され
ていて、回路構成が複雑となる問題点があった。また、
従来の比較回路では、入力信号Vinと基準信号Vrefとの
僅かなレベル差を出力パルスの変化として取り出すため
に、専用のクロック信号CLKを必要としていた。さら
に、従来の比較回路では、入力信号Vinのレベルと基準
信号Vrefのレベルとが反転しても、クロック信号CLKの
次のパルス信号が出力されるまで出力信号VOUTの出力パ
ルスが変化せず、動作速度が遅いという問題点があっ
た。
本発明は、上述した従来形の比較回路の有する問題点に
鑑み、基準信号と入力信号とが供給された差動増幅器
と、その差動増幅器の出力信号がベースに供給され、第
１の電源手段が抵抗器を介してコレクタに接続され、且
つ、第２の電源手段がエミッタに接続された共鳴トンネ
リングトランジスタと、を具備し、抵抗器とトランジス
タのコレクタとの接続個所から出力信号を取り出すこと
によって、回路構成を簡単にすると共に動作速度を向上
させることを目的とする。
鑑み、基準信号と入力信号とが供給された差動増幅器
と、その差動増幅器の出力信号がベースに供給され、第
１の電源手段が抵抗器を介してコレクタに接続され、且
つ、第２の電源手段がエミッタに接続された共鳴トンネ
リングトランジスタと、を具備し、抵抗器とトランジス
タのコレクタとの接続個所から出力信号を取り出すこと
によって、回路構成を簡単にすると共に動作速度を向上
させることを目的とする。
第１図は本発明に係る比較回路の原理を示すブロック回
路図である。
路図である。
本発明によれば、第１の電源手段Vccと、第２の電源手
段Veeと、抵抗器１と、基準信号Vrefおよび入力信号Vin
が供給された差動増幅器２と、該差動増幅器２の出力信
号がベースに供給され、前記第１の電源手段Vccが前記
抵抗器１を介してコレクタに接続され、且つ、前記第２
の電源手段Veeがエミッタに接続された共鳴トンネリン
グトランジスタ３と、前記抵抗器１と前記トランジスタ
３のコレクタとの接続個所に設けられた出力端子VOUTと
を有し、前記差動増幅器２の低レベル出力を前記共鳴ト
ンネリングトランジスタ３のコレクタ電流がピークを示
す電圧に略一致させ、且つ、該差動増幅器２の高レベル
出力を該トランジスタ３のコレクタ電流がバレーを示す
電圧に略一致させるようにしたことを特徴とする比較回
路が提供される。
段Veeと、抵抗器１と、基準信号Vrefおよび入力信号Vin
が供給された差動増幅器２と、該差動増幅器２の出力信
号がベースに供給され、前記第１の電源手段Vccが前記
抵抗器１を介してコレクタに接続され、且つ、前記第２
の電源手段Veeがエミッタに接続された共鳴トンネリン
グトランジスタ３と、前記抵抗器１と前記トランジスタ
３のコレクタとの接続個所に設けられた出力端子VOUTと
を有し、前記差動増幅器２の低レベル出力を前記共鳴ト
ンネリングトランジスタ３のコレクタ電流がピークを示
す電圧に略一致させ、且つ、該差動増幅器２の高レベル
出力を該トランジスタ３のコレクタ電流がバレーを示す
電圧に略一致させるようにしたことを特徴とする比較回
路が提供される。
上述した構成を有する本発明の比較回路によれば、共鳴
トンネリングトランジスタ３のベースには差動増幅器２
の出力信号が供給され、トランジスタ３のコレクタと抵
抗器１との接続個所に設けられた出力端子VOUTからは出
力信号が直接取り出されるようになされている。これに
より、クロック信号を使用することなく、回路構成を簡
単にし、且つ、動作速度を向上させることができる。
トンネリングトランジスタ３のベースには差動増幅器２
の出力信号が供給され、トランジスタ３のコレクタと抵
抗器１との接続個所に設けられた出力端子VOUTからは出
力信号が直接取り出されるようになされている。これに
より、クロック信号を使用することなく、回路構成を簡
単にし、且つ、動作速度を向上させることができる。
以下、図面を参照して本発明に係る比較回路の一実施例
を説明する。
を説明する。
第２図は本発明の比較回路の一実施例を示す回路図であ
る。
る。
第２図に示されるように、本実施例の比較回路は、差動
増幅器２および１つの共鳴トンネリングトランジスタ３
を具備している。この共鳴トンネリングトランジスタ
（RTT）は、例えば、RHETやRBT等の共鳴トンネリング障
壁を電子の注入源とするトランジスタであり、共鳴トン
ネリングトランジスタの特性を示す第３図のように、共
鳴トンネリングトランジスタはベース・エミッタ間電圧
に対するコレクタ電流が増加、減少および再増加する特
性を有している。
増幅器２および１つの共鳴トンネリングトランジスタ３
を具備している。この共鳴トンネリングトランジスタ
（RTT）は、例えば、RHETやRBT等の共鳴トンネリング障
壁を電子の注入源とするトランジスタであり、共鳴トン
ネリングトランジスタの特性を示す第３図のように、共
鳴トンネリングトランジスタはベース・エミッタ間電圧
に対するコレクタ電流が増加、減少および再増加する特
性を有している。
差動増幅器２は、２つの抵抗器21,22および２つのトラ
ンジスタ23,24で構成され、トランジスタ23および24の
コレクタにはそれぞれ抵抗器21および22を介して高電位
の電源電圧Vccが印加され、トランジスタ23および24の
エミッタはトランジスタ抵抗器４の一端に共通接続され
ている。そして、トランジスタ23のベースには基準信号
Vrefが供給され、また、トランジスタ24のベースには入
力信号Vinが供給されている。ここで、抵抗器４の他端
は低電位の電源（例えば、アースGND）に接続されてい
る。
ンジスタ23,24で構成され、トランジスタ23および24の
コレクタにはそれぞれ抵抗器21および22を介して高電位
の電源電圧Vccが印加され、トランジスタ23および24の
エミッタはトランジスタ抵抗器４の一端に共通接続され
ている。そして、トランジスタ23のベースには基準信号
Vrefが供給され、また、トランジスタ24のベースには入
力信号Vinが供給されている。ここで、抵抗器４の他端
は低電位の電源（例えば、アースGND）に接続されてい
る。
トランジスタ23のコレクタと抵抗器22との接続個所から
取り出される差動増幅器２の出力信号は共鳴トンネリン
グトランジスタ３のベースに供給されている。ここで、
差動増幅器２の出力信号は、第３図の共鳴トンネリング
トランジスタの特性におけるピーク11からバレー12に変
化するベース・エミッタ間電圧に略一致するようになさ
れている。
取り出される差動増幅器２の出力信号は共鳴トンネリン
グトランジスタ３のベースに供給されている。ここで、
差動増幅器２の出力信号は、第３図の共鳴トンネリング
トランジスタの特性におけるピーク11からバレー12に変
化するベース・エミッタ間電圧に略一致するようになさ
れている。
共鳴トンネリングトランジスタ３のコレクタには抵抗器
１を介して高電位の電源電圧Vccが印加され、トランジ
スタ３のエミッタにはアースGNDよりもV1だけ電位の高
い電圧が印加されるようになされている。そして、抵抗
器１とトランジスタ３のコレクタとの接続個所から出力
信号VOUTが取り出されるようになされている。
１を介して高電位の電源電圧Vccが印加され、トランジ
スタ３のエミッタにはアースGNDよりもV1だけ電位の高
い電圧が印加されるようになされている。そして、抵抗
器１とトランジスタ３のコレクタとの接続個所から出力
信号VOUTが取り出されるようになされている。
このように、本実施例の比較回路は、クロック信号CLK
が不要であり、少ない素子数で簡単に構成することがで
きる。さらに、差動増幅器２のトランジスタ23および24
としてRHET、RBTまたはHEMT等の高速動作が可能なトラ
ンジスタを使用すれば、高速動作が可能な共鳴トンネリ
ングトランジスタ３とも相俟って、極めて応答時間の短
い比較回路を構成することができる。ここで、比較回路
は同一トランジスタ、例えば、RBTだけで構成すること
ができるのはもちろんである。
が不要であり、少ない素子数で簡単に構成することがで
きる。さらに、差動増幅器２のトランジスタ23および24
としてRHET、RBTまたはHEMT等の高速動作が可能なトラ
ンジスタを使用すれば、高速動作が可能な共鳴トンネリ
ングトランジスタ３とも相俟って、極めて応答時間の短
い比較回路を構成することができる。ここで、比較回路
は同一トランジスタ、例えば、RBTだけで構成すること
ができるのはもちろんである。
第４図は第２図の比較回路の動作を説明するための図で
ある。
ある。
第２図に示した比較回路は、差動増幅器２に供給される
入力信号Vinが基準信号Vrefよりも小さいと、差動増幅
器２のトランジスタ23がスイッチオンとなり、トランジ
スタ23のコレクタは低レベルとなる。そして、共鳴トン
ネリングトランジスタ３のベースは低レベル（ベース・
エミッタ間電圧がVBEOよりも低電位）となり、コレクタ
電流が流れ、これにより、出力信号VOUTは低レベルとな
る。
入力信号Vinが基準信号Vrefよりも小さいと、差動増幅
器２のトランジスタ23がスイッチオンとなり、トランジ
スタ23のコレクタは低レベルとなる。そして、共鳴トン
ネリングトランジスタ３のベースは低レベル（ベース・
エミッタ間電圧がVBEOよりも低電位）となり、コレクタ
電流が流れ、これにより、出力信号VOUTは低レベルとな
る。
反対に、差動増幅器２に供給される入力信号Vinが基準
信号Vrefよりも大きいと、差動増幅器２のトランジスタ
23がスイッチオフとなり、トランジスタ23のコレクタ電
流が流れないのでコレクタは高レベル（高電位の電源電
圧Vccの電位）となる。そして、共鳴トンネリングトラ
ンジスタ３のベースは高レベル（ベース、エミッタ間電
圧がVBEOよりも高電位）となり、コレクタ電流が流れな
いことになる。これにより、出力信号VOUTは高レベル
（高電位の電源電圧Vccの電位）となる。ここで、入力
信号Vinが基準信号Vrefよりも大きいときの差動増幅器
２の出力信号（トランジスタ３のベース、エミッタ間電
圧）は、第３図に示すトランジスタ３の特性曲線のレバ
ー12の近傍となっているのはもちろんである。
信号Vrefよりも大きいと、差動増幅器２のトランジスタ
23がスイッチオフとなり、トランジスタ23のコレクタ電
流が流れないのでコレクタは高レベル（高電位の電源電
圧Vccの電位）となる。そして、共鳴トンネリングトラ
ンジスタ３のベースは高レベル（ベース、エミッタ間電
圧がVBEOよりも高電位）となり、コレクタ電流が流れな
いことになる。これにより、出力信号VOUTは高レベル
（高電位の電源電圧Vccの電位）となる。ここで、入力
信号Vinが基準信号Vrefよりも大きいときの差動増幅器
２の出力信号（トランジスタ３のベース、エミッタ間電
圧）は、第３図に示すトランジスタ３の特性曲線のレバ
ー12の近傍となっているのはもちろんである。
このように、本実施例の比較回路は、入力信号Vinのレ
ベルと基準信号Vrefのレベルとが反転すると、瞬時に出
力信号VOUTのレベルが変化することになり、また、共鳴
トンネリングトランジスタ３の動作速度は速く、しか
も、回路を構成する素子数も少ないので、極めて応答時
間の短いものである。
ベルと基準信号Vrefのレベルとが反転すると、瞬時に出
力信号VOUTのレベルが変化することになり、また、共鳴
トンネリングトランジスタ３の動作速度は速く、しか
も、回路を構成する素子数も少ないので、極めて応答時
間の短いものである。
以上、詳述したように、本発明に係る比較回路は、基準
信号と入力信号とが供給された差動増幅器と、その差動
増幅器の出力信号がベースに供給され、第１の電源手段
が抵抗器を介してコレクタに接続され、且つ、第２の電
源手段がエミッタに接続された共鳴トンネリングトラン
ジスタと、を具備し、抵抗器とトランジスタのコレクタ
との接続個所から出力信号を取り出すようにすることに
よって、簡単な構成で動作速度を向上させることができ
る。さらに、本発明の比較回路は、差動増幅器の低レベ
ル出力を共鳴トンネリングトランジスタのコレクタ電流
がピークを示す電圧に略一致させ、且つ、差動増幅器の
高レベル出力を共鳴トンネリングトランジスタのコレク
タ電流がバレーを示す電圧に略一致させることによっ
て、ノイズの影響を低減して正確な動作を行わせること
ができる。
信号と入力信号とが供給された差動増幅器と、その差動
増幅器の出力信号がベースに供給され、第１の電源手段
が抵抗器を介してコレクタに接続され、且つ、第２の電
源手段がエミッタに接続された共鳴トンネリングトラン
ジスタと、を具備し、抵抗器とトランジスタのコレクタ
との接続個所から出力信号を取り出すようにすることに
よって、簡単な構成で動作速度を向上させることができ
る。さらに、本発明の比較回路は、差動増幅器の低レベ
ル出力を共鳴トンネリングトランジスタのコレクタ電流
がピークを示す電圧に略一致させ、且つ、差動増幅器の
高レベル出力を共鳴トンネリングトランジスタのコレク
タ電流がバレーを示す電圧に略一致させることによっ
て、ノイズの影響を低減して正確な動作を行わせること
ができる。
第１図は本発明に係る比較回路の原理を示すブロック回
路図、 第２図は本発明の比較回路の一実施例を示す回路図、 第３図は本発明の比較回路に使用する共鳴トンネリング
トランジスタの特性を示す図、 第４図は第２図の比較回路の動作を説明するための図、 第５図は従来の比較回路の一例を示す回路図、 第６図は第５図の比較回路の動作を説明するための図で
ある。 （符号の説明） １…抵抗器、２…差動増幅器、３…共鳴トンネリングト
ランジスタ、Vcc…第１の電源手段、Vee…第２の電源手
段、Vin…入力信号、VOUT…出力端子（出力信号）、V
ref…基準信号。
路図、 第２図は本発明の比較回路の一実施例を示す回路図、 第３図は本発明の比較回路に使用する共鳴トンネリング
トランジスタの特性を示す図、 第４図は第２図の比較回路の動作を説明するための図、 第５図は従来の比較回路の一例を示す回路図、 第６図は第５図の比較回路の動作を説明するための図で
ある。 （符号の説明） １…抵抗器、２…差動増幅器、３…共鳴トンネリングト
ランジスタ、Vcc…第１の電源手段、Vee…第２の電源手
段、Vin…入力信号、VOUT…出力端子（出力信号）、V
ref…基準信号。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−219766（ＪＰ，Ａ) 特開 昭60−254657（ＪＰ，Ａ) 特開 昭53−144641（ＪＰ，Ａ)
Claims (1)
- 【請求項１】第１の電源手段（Vcc）と、 第２の電源手段（Vee）と、 抵抗器（１）と、 基準信号（Vref）および入力信号（Vin）が供給された
差動増幅器（２）と、 該差動増幅器（２）の出力信号がベースに供給され、前
記第１の電源手段（Vcc）が前記抵抗器（１）を介して
コレクタに接続され、且つ、前記第２の電源手段
（Vee）がエミッタに接続された共鳴トンネリングトラ
ンジスタ（３）と、 前記抵抗器（１）と前記トランジスタ（３）のコレクタ
との接続個所に設けられた出力端子（VOUT）とを有し、 前記差動増幅器（２）の低レベル出力を前記共鳴トンネ
リングトランジスタ（３）のコレクタ電流がピークを示
す電圧に略一致させ、且つ、該差動増幅器（２）の高レ
ベル出力を該トランジスタ（３）のコレクタ電流がバレ
ーを示す電圧に略一致させるようにしたことを特徴とす
る比較回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030672A JPH0795675B2 (ja) | 1987-02-14 | 1987-02-14 | 比較回路 |
| US07/151,757 US4868418A (en) | 1987-02-14 | 1988-02-03 | Comparator circuit using resonant-tunneling transistor |
| EP88301144A EP0279587B1 (en) | 1987-02-14 | 1988-02-11 | Comparator circuit |
| DE8888301144T DE3880175T2 (de) | 1987-02-14 | 1988-02-11 | Komparatorschaltung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030672A JPH0795675B2 (ja) | 1987-02-14 | 1987-02-14 | 比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63199511A JPS63199511A (ja) | 1988-08-18 |
| JPH0795675B2 true JPH0795675B2 (ja) | 1995-10-11 |
Family
ID=12310214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62030672A Expired - Lifetime JPH0795675B2 (ja) | 1987-02-14 | 1987-02-14 | 比較回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4868418A (ja) |
| EP (1) | EP0279587B1 (ja) |
| JP (1) | JPH0795675B2 (ja) |
| DE (1) | DE3880175T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162877A (en) * | 1987-01-27 | 1992-11-10 | Fujitsu Limited | Semiconductor integrated circuit device and method of producing same |
| US4999697A (en) * | 1988-09-14 | 1991-03-12 | At&T Bell Laboratories | Sequential-quenching resonant-tunneling transistor |
| US5229623A (en) * | 1988-10-21 | 1993-07-20 | Hitachi, Ltd. | Electric circuit using multiple differential negative resistance elements, semiconductor device and neuro chip using the same |
| JP2688366B2 (ja) * | 1989-03-20 | 1997-12-10 | 富士通株式会社 | 論理回路 |
| JP2808740B2 (ja) * | 1989-10-31 | 1998-10-08 | 横河電機株式会社 | サンプリングヘッド |
| JPH04186923A (ja) * | 1990-11-21 | 1992-07-03 | Fujitsu Ltd | 論理回路 |
| JP2731089B2 (ja) * | 1991-10-02 | 1998-03-25 | 三菱電機株式会社 | 高速動作半導体装置およびその製造方法 |
| US5155383A (en) * | 1992-02-03 | 1992-10-13 | Motorola, Inc. | Circuit and method of resetting a master/slave flipflop |
| JPH06104273A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置 |
| US5399879A (en) * | 1993-02-05 | 1995-03-21 | National Research Council Of Canada | Long wavelength IR photo-induced switching of a resonant tunnelling diode using the intersubband transition |
| US5442194A (en) * | 1994-01-07 | 1995-08-15 | Texas Instruments Incorporated | Room-temperature tunneling hot-electron transistor |
| US5631477A (en) * | 1995-06-02 | 1997-05-20 | Trw Inc. | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor |
| US5852374A (en) * | 1997-05-16 | 1998-12-22 | Texas Instruments Incorporated | Resettable latched voltage comparator |
| FR2804567B1 (fr) * | 2000-01-31 | 2002-04-12 | St Microelectronics Sa | Preamplificateur video |
| DE10239834A1 (de) * | 2002-08-29 | 2004-03-18 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
| US7026642B2 (en) * | 2003-08-27 | 2006-04-11 | Micron Technology, Inc. | Vertical tunneling transistor |
| US6972702B1 (en) | 2004-06-15 | 2005-12-06 | Hrl Laboratories, Llc | 1-Of-N A/D converter |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3176152A (en) * | 1961-08-04 | 1965-03-30 | Philco Corp | Current switching transistor system utilizing tunnel diode coupling |
| US3246314A (en) * | 1962-01-17 | 1966-04-12 | Bell Telephone Labor Inc | Analog-to-digital converter |
| CH516874A (de) * | 1970-05-26 | 1971-12-15 | Bbc Brown Boveri & Cie | Halbleiterbauelement |
| JPS54550A (en) * | 1977-06-03 | 1979-01-05 | Hitachi Denshi Ltd | Boltage comparison circuit |
| JPS60219766A (ja) * | 1984-04-17 | 1985-11-02 | Fujitsu Ltd | 半導体装置 |
| JPS60254657A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体装置 |
| JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
| JPS61296765A (ja) * | 1985-06-26 | 1986-12-27 | Fujitsu Ltd | ホツト・エレクトロン・トランジスタ |
-
1987
- 1987-02-14 JP JP62030672A patent/JPH0795675B2/ja not_active Expired - Lifetime
-
1988
- 1988-02-03 US US07/151,757 patent/US4868418A/en not_active Expired - Fee Related
- 1988-02-11 EP EP88301144A patent/EP0279587B1/en not_active Expired - Lifetime
- 1988-02-11 DE DE8888301144T patent/DE3880175T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63199511A (ja) | 1988-08-18 |
| EP0279587A2 (en) | 1988-08-24 |
| DE3880175D1 (de) | 1993-05-19 |
| DE3880175T2 (de) | 1993-08-05 |
| EP0279587A3 (en) | 1989-11-23 |
| US4868418A (en) | 1989-09-19 |
| EP0279587B1 (en) | 1993-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795675B2 (ja) | 比較回路 | |
| US6597303B2 (en) | Comparator with very fast regeneration time constant | |
| JP2518393B2 (ja) | 出力切り換え機能を有する電圧・電流変換回路 | |
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JPH0787348B2 (ja) | 半導体集積回路装置 | |
| JP3401084B2 (ja) | ディジタルスイッチング段 | |
| JP2508488B2 (ja) | バッファ回路 | |
| JPH10145221A (ja) | 出力回路装置 | |
| US4954738A (en) | Current source technology | |
| JPH0157532B2 (ja) | ||
| EP0399126B1 (en) | Current source technology | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPH0352031Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPH0445199Y2 (ja) | ||
| JPS639226A (ja) | Ｔｔｌ回路 | |
| JPH0983341A (ja) | レベル変換回路 | |
| JPH024524Y2 (ja) | ||
| JP2931729B2 (ja) | Ｔｔｌ回路 | |
| JP2782350B2 (ja) | 低歪電流源 | |
| JPH04223706A (ja) | 入力終端回路 | |
| JPH0693605B2 (ja) | 半導体集積回路装置 | |
| JPH057887B2 (ja) | ||
| JPS6116612A (ja) | コンパレ−タ回路 |