JPS63199511A - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPS63199511A JPS63199511A JP62030672A JP3067287A JPS63199511A JP S63199511 A JPS63199511 A JP S63199511A JP 62030672 A JP62030672 A JP 62030672A JP 3067287 A JP3067287 A JP 3067287A JP S63199511 A JPS63199511 A JP S63199511A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- resistor
- output signal
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005641 tunneling Effects 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
比較回路であって、基準信号および人力信号が供給され
た差動増幅器と、その差動増幅器の出力信号がベースに
供給され、第1の電源手段が抵抗器を介してコレクタに
接続され、且つ、第2の電源手段がエミッタに接続され
たた共鳴トンネリングトランジスタと、を具備し、抵抗
器とトランジスタのコレクタとの接続個所から出力信号
を取り出すことによって、回路構成を簡単にすると共に
動作速度を向上させることを可能とする。
た差動増幅器と、その差動増幅器の出力信号がベースに
供給され、第1の電源手段が抵抗器を介してコレクタに
接続され、且つ、第2の電源手段がエミッタに接続され
たた共鳴トンネリングトランジスタと、を具備し、抵抗
器とトランジスタのコレクタとの接続個所から出力信号
を取り出すことによって、回路構成を簡単にすると共に
動作速度を向上させることを可能とする。
本発明は比較回路に関し、特に、共鳴トンネリングトラ
ンジスタ(Resonant−Tunneling T
ransistor:RTT )を使用した比較回路に
関する。
ンジスタ(Resonant−Tunneling T
ransistor:RTT )を使用した比較回路に
関する。
第5図は従来の比較回路の一例を示す回路図である。
第5図に示されるように、従来の比較回路は、例えば、
差動増幅器102および複数のトランジスタ131〜1
34等で構成されている。差動増幅器102は、・2つ
の抵抗器121.122および2つのトランジスタ12
3.124で構成され、トランジスタ123および12
4のコレクタにはそれぞれ抵抗器121および12゛2
を介して高電位の電源電圧V eeが印加され、トラン
ジスタ123および124のエミッタはトランジスタ1
33のコレクタに共通接続されている。そして、トラン
ジスラダ123のベースには人力信号Viaが供給され
、また、トランジスタ124のベースには基準信号V
rarが供給されている。
差動増幅器102および複数のトランジスタ131〜1
34等で構成されている。差動増幅器102は、・2つ
の抵抗器121.122および2つのトランジスタ12
3.124で構成され、トランジスタ123および12
4のコレクタにはそれぞれ抵抗器121および12゛2
を介して高電位の電源電圧V eeが印加され、トラン
ジスタ123および124のエミッタはトランジスタ1
33のコレクタに共通接続されている。そして、トラン
ジスラダ123のベースには人力信号Viaが供給され
、また、トランジスタ124のベースには基準信号V
rarが供給されている。
トランジスタ124のコレクタと抵抗器122との接続
個所からは出力信号V。tlffが取り出され、トラン
ジスタ123のコレクタと抵抗器121との接続個所か
らは反転された出力信号V。ulが取り出されるように
なされている。出力信号v、uTはトランジスタ131
のベースおよびトランジスタ132のコレクタに供給さ
れ、また、反転された出力信号VO1lTはトランジス
タ131のコレクタおよびトランジスタ132のベース
に供給され、さらに、トランジスタ131および132
のエミッタはトランジスタ134のコレクタに共通接続
されている。
個所からは出力信号V。tlffが取り出され、トラン
ジスタ123のコレクタと抵抗器121との接続個所か
らは反転された出力信号V。ulが取り出されるように
なされている。出力信号v、uTはトランジスタ131
のベースおよびトランジスタ132のコレクタに供給さ
れ、また、反転された出力信号VO1lTはトランジス
タ131のコレクタおよびトランジスタ132のベース
に供給され、さらに、トランジスタ131および132
のエミッタはトランジスタ134のコレクタに共通接続
されている。
トランジスタ133のベースにはクロック信号CLKが
供給され、また、トランジスタ134のベースには反転
されたクロック信号でTTが供給されている。そして、
トランジスタ133および134のエミッタは抵抗器1
04を介して低電位の電源(例えば、アースGND)に
接続されている。
供給され、また、トランジスタ134のベースには反転
されたクロック信号でTTが供給されている。そして、
トランジスタ133および134のエミッタは抵抗器1
04を介して低電位の電源(例えば、アースGND)に
接続されている。
第6図は第5図の比較回路の動作を説明するための図で
ある。
ある。
第6図から明らかなように、第5図に示した従来の比較
回路は、差動増幅器102に供給される入力信号Via
が基準信号V rllfよりも大きくなると、ランチが
働き出力信号v outが下側の出力パルスから上側の
出力パルスに変化する。これにより、入力信号ViRと
基準信号V rafとの僅かなレベル差を出力パルスの
変化として取り出せ暮ようになされていた。
回路は、差動増幅器102に供給される入力信号Via
が基準信号V rllfよりも大きくなると、ランチが
働き出力信号v outが下側の出力パルスから上側の
出力パルスに変化する。これにより、入力信号ViRと
基準信号V rafとの僅かなレベル差を出力パルスの
変化として取り出せ暮ようになされていた。
上述したように、従来の比較回路は、例えば、差動増幅
器102および複数のトランジスタ131〜134等で
構成されていて、回路構成が複雑となる問題点があった
。また、従来の比較回路では、入力信号Vanと基準信
号V1..との僅かなレベル差を出力パルスの変化とし
て取り出すために、専用のクロック信号CLKを必要と
していた。さらに、従来の比較回路で体、入力信号v!
、のレベルと基準信号V rafのレベルとが反転して
も、クロック信号CLKの次のパルス信号が出力される
まで出力信号V。utの出力パルスが変化せず、動作速
度が遅いという問題点があった。
器102および複数のトランジスタ131〜134等で
構成されていて、回路構成が複雑となる問題点があった
。また、従来の比較回路では、入力信号Vanと基準信
号V1..との僅かなレベル差を出力パルスの変化とし
て取り出すために、専用のクロック信号CLKを必要と
していた。さらに、従来の比較回路で体、入力信号v!
、のレベルと基準信号V rafのレベルとが反転して
も、クロック信号CLKの次のパルス信号が出力される
まで出力信号V。utの出力パルスが変化せず、動作速
度が遅いという問題点があった。
本発明は、上述した従来形の比較回路の有する問題点に
鑑み、基準信号と入力信号とが供給された差動増幅器と
、その差動増幅器の出力信号がベースに供給され、第1
の電源手段が抵抗器を介してコレクタに接続され、且つ
、第2の電源手段がエミッタに接続された共鳴トンネリ
ングトランジスタと、を具備し、抵抗器とトランジスタ
のコレクタとの接続個所から出力信号を取り出すことに
よって、回路構成を簡単にすると共に動作速度を向上さ
せることを目的とする。
鑑み、基準信号と入力信号とが供給された差動増幅器と
、その差動増幅器の出力信号がベースに供給され、第1
の電源手段が抵抗器を介してコレクタに接続され、且つ
、第2の電源手段がエミッタに接続された共鳴トンネリ
ングトランジスタと、を具備し、抵抗器とトランジスタ
のコレクタとの接続個所から出力信号を取り出すことに
よって、回路構成を簡単にすると共に動作速度を向上さ
せることを目的とする。
〔問題点を解決するための手段〕・
第1図は本発明に係る比較回路の原理を示すブロック回
路図である。
路図である。
本発明によれば、第1の電源手段V ccと、第2の電
源手段■1.と、抵抗器1と、基準信号V rafと入
力信号V 1.とが供給された差動増幅器2と、該差動
増幅器2の出力信号がベースに供給され、前記第1の電
源手段vccが前記抵抗器1を介してコレクタに接続さ
れ、且つ、前記第2の電源手段v0.がエミッタに接続
されたた共鳴トンネリングトランジスタ3と、前記抵抗
器lと前記トランジスタ3のコレクタとの接続個所に設
けられた出力端子v0.?とを有することを特徴とする
比較回路が提供される。
源手段■1.と、抵抗器1と、基準信号V rafと入
力信号V 1.とが供給された差動増幅器2と、該差動
増幅器2の出力信号がベースに供給され、前記第1の電
源手段vccが前記抵抗器1を介してコレクタに接続さ
れ、且つ、前記第2の電源手段v0.がエミッタに接続
されたた共鳴トンネリングトランジスタ3と、前記抵抗
器lと前記トランジスタ3のコレクタとの接続個所に設
けられた出力端子v0.?とを有することを特徴とする
比較回路が提供される。
上述した構成を有する本発明の比較回路によれば、共鳴
トンネリングトランジスタ3のベースには差動増幅器2
の出力信号が供給され、トランジスタ3のコレクタと抵
抗器1との接続個所に設けられた出力端子V。□からは
出力信号が直接取り出されるようになされている。これ
により、クロック信号を使用することなく、回路構成を
簡単にし、且つ、動作速度を向上させることができる。
トンネリングトランジスタ3のベースには差動増幅器2
の出力信号が供給され、トランジスタ3のコレクタと抵
抗器1との接続個所に設けられた出力端子V。□からは
出力信号が直接取り出されるようになされている。これ
により、クロック信号を使用することなく、回路構成を
簡単にし、且つ、動作速度を向上させることができる。
以下、図面を参照して本発明に係る比較回路の一実施例
を説明する。
を説明する。
第2図は本発明の比較回路の一実施例を示す回路図であ
る。
る。
第2図に示されるように、本実施例の比較回路は、差動
増幅器2および1つの共鳴トンネリングトランジスタ3
を具備している。この共鳴トンネリングトランジスタ(
RTT)は、例えば、RHETやRBT等の共鳴トンネ
リング障壁を電子の注入源とするトランジスタであり、
共鳴トンネリングトランジスタの特性を示す第3図のよ
うに、共鳴トンネリングトランジスタはベース・エミッ
タ間電圧に対するコレクタ電流が増加、減少および再増
加する特性を有している。
増幅器2および1つの共鳴トンネリングトランジスタ3
を具備している。この共鳴トンネリングトランジスタ(
RTT)は、例えば、RHETやRBT等の共鳴トンネ
リング障壁を電子の注入源とするトランジスタであり、
共鳴トンネリングトランジスタの特性を示す第3図のよ
うに、共鳴トンネリングトランジスタはベース・エミッ
タ間電圧に対するコレクタ電流が増加、減少および再増
加する特性を有している。
差動増幅器2は、2つの抵抗器21.22および2つの
トランジスタ23.24で構成され、トランジスタ23
および24のコレクタにはそれぞれ抵抗器21および2
2を介して高電位の電源電圧vccが印加され、トラン
ジスタ23および24のエミッタはトランジスタ抵抗器
4の一端に共通接続されている。そして、トランジスタ
23のベースには基準信号V r*fが供給され、また
、トランジスタ24のベースには入力信号VORが供給
されている。ここで、抵抗器4の他端は低電位の電源(
例えば、アースGND)に接続されている。
トランジスタ23.24で構成され、トランジスタ23
および24のコレクタにはそれぞれ抵抗器21および2
2を介して高電位の電源電圧vccが印加され、トラン
ジスタ23および24のエミッタはトランジスタ抵抗器
4の一端に共通接続されている。そして、トランジスタ
23のベースには基準信号V r*fが供給され、また
、トランジスタ24のベースには入力信号VORが供給
されている。ここで、抵抗器4の他端は低電位の電源(
例えば、アースGND)に接続されている。
トランジスタ23のコレクタと抵抗器22との接続個所
から取り出される差動増幅器2の出力信号は共鳴トンネ
リングトランジスタ3のベースに供給されている。ここ
で、差動増幅器2の出力信号は、第3図の共鳴トンネリ
ングトランジスタの特性におけるピーク11からバレー
12に変化するベース・エミッタ間電圧に略一致するよ
うになされている。
から取り出される差動増幅器2の出力信号は共鳴トンネ
リングトランジスタ3のベースに供給されている。ここ
で、差動増幅器2の出力信号は、第3図の共鳴トンネリ
ングトランジスタの特性におけるピーク11からバレー
12に変化するベース・エミッタ間電圧に略一致するよ
うになされている。
共鳴トンネリングトランジスタ3のコレクタには抵抗器
1を介して高電位の電源電圧V ccが印加され、トラ
ンジスタ3のエミッタにはアースGNDよりも■1だけ
電位の高い電圧が印加されるようになされている。そし
て、抵抗器1とトランジスタ3のコレクタとの接続個所
から出力信号V。atが取り出されるようになされてい
る。
1を介して高電位の電源電圧V ccが印加され、トラ
ンジスタ3のエミッタにはアースGNDよりも■1だけ
電位の高い電圧が印加されるようになされている。そし
て、抵抗器1とトランジスタ3のコレクタとの接続個所
から出力信号V。atが取り出されるようになされてい
る。
このように、本実施例の比較回路は、クロック信号CL
Kが不要であり、少ない素子数で簡単に構成することが
できる。さらに、差動増幅器2のトランジスタ23およ
び24としてRHET。
Kが不要であり、少ない素子数で簡単に構成することが
できる。さらに、差動増幅器2のトランジスタ23およ
び24としてRHET。
RBTまたはHEMT等の高速動作が可能なトランジス
タを使用すれば、高速動作が可能な共鳴トンネリングト
ランジスタ3とも相俟って、極めて応答時間の短い比較
回路を構成することができる。
タを使用すれば、高速動作が可能な共鳴トンネリングト
ランジスタ3とも相俟って、極めて応答時間の短い比較
回路を構成することができる。
ここで、比較回路は同一トランジスタ、例えば、RBT
だけで構成することができるのはもちろんである。
だけで構成することができるのはもちろんである。
第4図は第2図の比較回路の動作を説明するための図で
ある。
ある。
第2図に示した比較回路は、差動増幅器2に供給される
入力信号v!Mが基準信号V1..よりも小さいと、差
動増幅器2のトランジスタ23がスイッチオンとなり、
トランジスタ23のコレクタは低レベルとなる。そして
、共鳴トンネリングトランジスタ3のベースは低レベル
(ベース・エミッタ間電圧がVIE。よりも低電位)と
なり、コレクタ電流が流れ、これにより、出力信号V。
入力信号v!Mが基準信号V1..よりも小さいと、差
動増幅器2のトランジスタ23がスイッチオンとなり、
トランジスタ23のコレクタは低レベルとなる。そして
、共鳴トンネリングトランジスタ3のベースは低レベル
(ベース・エミッタ間電圧がVIE。よりも低電位)と
なり、コレクタ電流が流れ、これにより、出力信号V。
u7は低レベルとなる。
反対に、差動増幅器2に供給される入力信号Viaが基
準信号VP6fよりも大きいと、差動増幅器2のトラン
ジスタ23がスイッチオフとなり、トランジスタ23の
コレクタ電流が流れないのでコレクタは高レベル(高電
位の電源電圧V ccの電位)となる、そして、共鳴ト
ンネリングトランジスタ3のベースは高レベル(ベース
、エミッタ間電圧が■、。よりも高電位)となり、コレ
クタ電流が流れないことにな°る。これにより、出力信
号■。ulは高レベル(高電位の電源電圧V ccの電
位)となる、ここで、入力信号v!Rが基準信号v7.
.よりも大きいときの差動増幅器2の出力信号(トラン
ジスタ3のベース、エミッタ間電圧)は、第3図に示す
トランジスタ3の特性曲線のバレー12の近傍となって
いるのはもちろんである。
準信号VP6fよりも大きいと、差動増幅器2のトラン
ジスタ23がスイッチオフとなり、トランジスタ23の
コレクタ電流が流れないのでコレクタは高レベル(高電
位の電源電圧V ccの電位)となる、そして、共鳴ト
ンネリングトランジスタ3のベースは高レベル(ベース
、エミッタ間電圧が■、。よりも高電位)となり、コレ
クタ電流が流れないことにな°る。これにより、出力信
号■。ulは高レベル(高電位の電源電圧V ccの電
位)となる、ここで、入力信号v!Rが基準信号v7.
.よりも大きいときの差動増幅器2の出力信号(トラン
ジスタ3のベース、エミッタ間電圧)は、第3図に示す
トランジスタ3の特性曲線のバレー12の近傍となって
いるのはもちろんである。
このように、本実施例の比較回路は、入力信号Viaの
レベルと基準信号V□、のレベルとが反転すると、瞬時
に出力信号■。atのレベルが変化することになり、ま
た、共鳴トンネリングトランジスタ3の動作速度は速く
、しかも、回路を構成する素子数も少ないので、極めて
応答時間の短いものである。
レベルと基準信号V□、のレベルとが反転すると、瞬時
に出力信号■。atのレベルが変化することになり、ま
た、共鳴トンネリングトランジスタ3の動作速度は速く
、しかも、回路を構成する素子数も少ないので、極めて
応答時間の短いものである。
以上、詳述したように、本発明に係る比較回路は、基準
信号と入力信号とが供給された差動増幅器と、その差動
増幅器の出力信号がベースに供給され、第1の電源手段
が抵抗器を介してコレクタに接続され、且つ、第2の電
源手段がエミッタに接続された共鳴トンネリングトラン
ジスタと、を具備し、抵抗器とトランジスタのコレクタ
との接続個所から出力信号を取り出すようにすることに
よって、簡単な構成で動作速度を向上させることができ
る。
信号と入力信号とが供給された差動増幅器と、その差動
増幅器の出力信号がベースに供給され、第1の電源手段
が抵抗器を介してコレクタに接続され、且つ、第2の電
源手段がエミッタに接続された共鳴トンネリングトラン
ジスタと、を具備し、抵抗器とトランジスタのコレクタ
との接続個所から出力信号を取り出すようにすることに
よって、簡単な構成で動作速度を向上させることができ
る。
【図面の簡単な説明】
第1図は本発明に係る比較回路の原理を示すブロック回
路図、 第2図は本発明の比較回路の一実施例を示す回路図、 第3図は本発明の比較回路に使用する共鳴トンネリング
トランジスタの特性を示す図、第4図は第2図の比較回
路の動作を説明するための図、 第5図は従来の比較回路の一例を示す回路図、第6図は
第5図の比較回路の動作を説明するための図である。 (符号の説明) 1・・・抵抗器、 2・・・差動増幅器、 3・・・共鳴トンネリングトランジスタ、V cc・・
・第1の電源手段、 ■0.・・・第2の電源手段、 v!fi・・・入力信号、 ■。lJt・・・出力端子(出力信号)V rat・・
・基準信号。
路図、 第2図は本発明の比較回路の一実施例を示す回路図、 第3図は本発明の比較回路に使用する共鳴トンネリング
トランジスタの特性を示す図、第4図は第2図の比較回
路の動作を説明するための図、 第5図は従来の比較回路の一例を示す回路図、第6図は
第5図の比較回路の動作を説明するための図である。 (符号の説明) 1・・・抵抗器、 2・・・差動増幅器、 3・・・共鳴トンネリングトランジスタ、V cc・・
・第1の電源手段、 ■0.・・・第2の電源手段、 v!fi・・・入力信号、 ■。lJt・・・出力端子(出力信号)V rat・・
・基準信号。
Claims (1)
- 【特許請求の範囲】 1、第1の電源手段(V_c_c)と、 第2の電源手段(V_e_e)と、 抵抗器(1)と、 基準信号(V_r_e_f)および入力信号(V_i_
n)が供給された差動増幅器(2)と、 該差動増幅器(2)の出力信号がベースに供給され、前
記第1の電源手段(V_c_c)が前記抵抗器(1)を
介してコレクタに接続され、且つ、前記第2の電源手段
(V_e_e)がエミッタに接続されたた共鳴トンネリ
ングトランジスタ(3)と、前記抵抗器(1)と前記ト
ランジスタ(3)のコレクタとの接続個所に設けられた
出力端子(V_o_u_t)とを有することを特徴とす
る比較回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62030672A JPH0795675B2 (ja) | 1987-02-14 | 1987-02-14 | 比較回路 |
US07/151,757 US4868418A (en) | 1987-02-14 | 1988-02-03 | Comparator circuit using resonant-tunneling transistor |
EP88301144A EP0279587B1 (en) | 1987-02-14 | 1988-02-11 | Comparator circuit |
DE8888301144T DE3880175T2 (de) | 1987-02-14 | 1988-02-11 | Komparatorschaltung. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62030672A JPH0795675B2 (ja) | 1987-02-14 | 1987-02-14 | 比較回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63199511A true JPS63199511A (ja) | 1988-08-18 |
JPH0795675B2 JPH0795675B2 (ja) | 1995-10-11 |
Family
ID=12310214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62030672A Expired - Lifetime JPH0795675B2 (ja) | 1987-02-14 | 1987-02-14 | 比較回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4868418A (ja) |
EP (1) | EP0279587B1 (ja) |
JP (1) | JPH0795675B2 (ja) |
DE (1) | DE3880175T2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162877A (en) * | 1987-01-27 | 1992-11-10 | Fujitsu Limited | Semiconductor integrated circuit device and method of producing same |
US4999697A (en) * | 1988-09-14 | 1991-03-12 | At&T Bell Laboratories | Sequential-quenching resonant-tunneling transistor |
US5229623A (en) * | 1988-10-21 | 1993-07-20 | Hitachi, Ltd. | Electric circuit using multiple differential negative resistance elements, semiconductor device and neuro chip using the same |
JP2688366B2 (ja) * | 1989-03-20 | 1997-12-10 | 富士通株式会社 | 論理回路 |
JP2808740B2 (ja) * | 1989-10-31 | 1998-10-08 | 横河電機株式会社 | サンプリングヘッド |
JPH04186923A (ja) * | 1990-11-21 | 1992-07-03 | Fujitsu Ltd | 論理回路 |
JP2731089B2 (ja) * | 1991-10-02 | 1998-03-25 | 三菱電機株式会社 | 高速動作半導体装置およびその製造方法 |
US5155383A (en) * | 1992-02-03 | 1992-10-13 | Motorola, Inc. | Circuit and method of resetting a master/slave flipflop |
JPH06104273A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置 |
US5399879A (en) * | 1993-02-05 | 1995-03-21 | National Research Council Of Canada | Long wavelength IR photo-induced switching of a resonant tunnelling diode using the intersubband transition |
US5442194A (en) * | 1994-01-07 | 1995-08-15 | Texas Instruments Incorporated | Room-temperature tunneling hot-electron transistor |
US5631477A (en) * | 1995-06-02 | 1997-05-20 | Trw Inc. | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor |
US5852374A (en) * | 1997-05-16 | 1998-12-22 | Texas Instruments Incorporated | Resettable latched voltage comparator |
FR2804567B1 (fr) * | 2000-01-31 | 2002-04-12 | St Microelectronics Sa | Preamplificateur video |
DE10239834A1 (de) * | 2002-08-29 | 2004-03-18 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
US7026642B2 (en) * | 2003-08-27 | 2006-04-11 | Micron Technology, Inc. | Vertical tunneling transistor |
US6972702B1 (en) | 2004-06-15 | 2005-12-06 | Hrl Laboratories, Llc | 1-Of-N A/D converter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60219766A (ja) * | 1984-04-17 | 1985-11-02 | Fujitsu Ltd | 半導体装置 |
JPS60254657A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3176152A (en) * | 1961-08-04 | 1965-03-30 | Philco Corp | Current switching transistor system utilizing tunnel diode coupling |
US3246314A (en) * | 1962-01-17 | 1966-04-12 | Bell Telephone Labor Inc | Analog-to-digital converter |
CH516874A (de) * | 1970-05-26 | 1971-12-15 | Bbc Brown Boveri & Cie | Halbleiterbauelement |
JPS54550A (en) * | 1977-06-03 | 1979-01-05 | Hitachi Denshi Ltd | Boltage comparison circuit |
JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
JPS61296765A (ja) * | 1985-06-26 | 1986-12-27 | Fujitsu Ltd | ホツト・エレクトロン・トランジスタ |
-
1987
- 1987-02-14 JP JP62030672A patent/JPH0795675B2/ja not_active Expired - Lifetime
-
1988
- 1988-02-03 US US07/151,757 patent/US4868418A/en not_active Expired - Fee Related
- 1988-02-11 EP EP88301144A patent/EP0279587B1/en not_active Expired - Lifetime
- 1988-02-11 DE DE8888301144T patent/DE3880175T2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60219766A (ja) * | 1984-04-17 | 1985-11-02 | Fujitsu Ltd | 半導体装置 |
JPS60254657A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0795675B2 (ja) | 1995-10-11 |
EP0279587B1 (en) | 1993-04-14 |
US4868418A (en) | 1989-09-19 |
DE3880175T2 (de) | 1993-08-05 |
DE3880175D1 (de) | 1993-05-19 |
EP0279587A2 (en) | 1988-08-24 |
EP0279587A3 (en) | 1989-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63199511A (ja) | 比較回路 | |
US5510734A (en) | High speed comparator having two differential amplifier stages and latch stage | |
US6597303B2 (en) | Comparator with very fast regeneration time constant | |
KR850006235A (ko) | 래 치 회 로 | |
US4004245A (en) | Wide common mode range differential amplifier | |
KR850004674A (ko) | 곱셈 회로 | |
JPS5951178B2 (ja) | パルス信号制御回路 | |
US3441749A (en) | Electronic clamp | |
JPS6151447B2 (ja) | ||
EP0486986B1 (en) | Buffer circuit | |
US6400184B1 (en) | Transistor output circuit | |
US3181004A (en) | Binary memory device employing flipflop that is controlled by in-phase drivers | |
US4954738A (en) | Current source technology | |
JP2534353B2 (ja) | 論理システム | |
JPH0595276A (ja) | 論理和回路 | |
JPS58213523A (ja) | 信号レベル変換回路 | |
JPS6150410B2 (ja) | ||
JP2558878B2 (ja) | 容量結合回路 | |
JPH057887B2 (ja) | ||
JPS6052608B2 (ja) | トランジスタ回路 | |
JPH11205124A (ja) | 半導体回路 | |
JPS62295511A (ja) | 信号切替装置 | |
JPS59207715A (ja) | 増幅器 | |
JPS591236U (ja) | 高圧パルス発生回路 | |
JPS6393207A (ja) | プツシユプル出力段回路 |