CN101101927A - 半导体开关元件和半导体电路装置 - Google Patents
半导体开关元件和半导体电路装置 Download PDFInfo
- Publication number
- CN101101927A CN101101927A CNA2007101286824A CN200710128682A CN101101927A CN 101101927 A CN101101927 A CN 101101927A CN A2007101286824 A CNA2007101286824 A CN A2007101286824A CN 200710128682 A CN200710128682 A CN 200710128682A CN 101101927 A CN101101927 A CN 101101927A
- Authority
- CN
- China
- Prior art keywords
- electrode
- thyristor
- voltage
- source electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000007772 electrode material Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 229910002704 AlGaN Inorganic materials 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 18
- 238000010276 construction Methods 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005662 electromechanics Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体开关元件,其中在形成于衬底上的半导体层上,或半导体衬底上,以预定间隔沿衬底表面的方向设置源电极和漏电极;且第二栅电极被设置在源电极和漏电极之间,第二栅电极与源电极电连接并用具有彼此不同高度的肖特基势垒的两种类型的电极材料层来构成。
Description
本非临时申请要求2006年7月6日在日本提交的专利申请2006-187177的符合35 U.S.C.§119(a)的优先权,该申请的全部内容通过引用结合于此。
技术领域
本发明涉及:半导体开关元件;以及诸如倒相器电路和电动机电路之类的半导体电路装置,它需要利用半导体开关元件的不仅沿正方向的而且沿反方向的电流。
背景技术
利用该类型的半导体开关元件的半导体电路装置中的某一些(例如,电动机电路和倒相器电路)需要不仅沿正方向的而且沿反方向的电流。。
当电流打算在截止状态期间在常规半导体开关元件中沿反偏置方向流动时,如图5所示必须在半导体开关元件的两端新结合一二极管。
图5是示出利用常规半导体开关元件的倒相器电路的示例性结构的电路图。
在图5中,例如,在常规倒相器电路40中,在四个半导体开关元件30a至30d中,两个串联电路并联连接在电源41的两端之间,这两个串联电路中的一个由半导体开关元件30a和30b组成,而另一个由半导体开关元件30c和30d组成。同样,电容器42连接在电源41的两端之间。需要不仅沿正方向的而且沿反方向的电流的输出电路43(例如,电动机)连接在构成一个串联电路的半导体开关元件30a和30b的连接点与构成另一个串联电路的半导体开关元件30c和30d的连接点之间。
采用上述的结构,在具有电动机电路结构的常规倒相器电路40中,当半导体开关元件30a和30d导通,并且半导体开关元件30b和30c截止时,电流从半导体开关元件30a经由输出电路43(例如,电动机)流到半导体开关元件30d。在该情况下,电流沿正方向流入输出电路43(例如,电动机)。
当半导体开关元件30b和30c导通,并且半导体开关元件30a和30d截止时,电流从半导体开关元件30c经由输出电路43(例如,电动机)流入半导体开关元件30b。在该情况下,电流沿反方向流入输出电路43(例如,电动机)。
此外,当水平半导体开关元件30a和30d截止时,由于半导体开关元件30a至30d的夹断,没有电流流入输出电路43(例如,电动机)。
因此,在倒相器电路40中,为了使电流在水平半导体开关元件30a至30d截止时沿反偏置方向流动,用于反偏置工作的二极管44并联连接到相应半导体开关元件30a至30d。
作为半导体开关元件的示例性装置结构,例如,参考文献1提出一种装置结构,其中由高肖特基(Schottky)势垒材料Ni制成的电极和由低肖特基势垒材料Ti制成的电极被设置在SiC层上。据报导,采用具有高肖特基势垒的Ni电极和具有低肖特基势垒的Ti电极,可实现低导通电阻和通过高肖特基势垒的夹断控制。
此外,参考文献2公开了一种半导体装置,其中凸起的AlGaN层被设置在二极管中的n-GaN层上,且具有不同高度的肖特基势垒的两种类型的正电极被设置在凸起的AlGaN上。换言之,参考文献2公开了一种GaN半导体装置,其中具有低肖特基势垒的第一正电极和具有高肖特基势垒的第二正电极被设置在n-GaN层的表面的凸起部分上。
此外,参考文献3公开了一种半导体装置,其中具有彼此不同的宽度并具有不同高度的肖特基势垒的两种类型的正电极被设置在由GaN半导体制成的肖特基二极管中。换言之,参考文献3公开了一种半导体装置,其中具有高肖特基势垒的第二正电极的一部分被设置成与具有低肖特基势垒的第一正电极接触,且第二正电极也与半导体层接触。
此外,参考文献4公开了一种GaN半导体集成电路,其中参考文献3中描述的肖特基二极管和晶体管(FET;场效应晶体管)被集成在同一衬底上。
[参考文献1]J.A.Cooper等人的“Recent Advances in SiC Power Device”,Materials Science Forum,第264-268卷(1998),第895-900页
[参考文献2]日本特开公布第2004-31896号
[参考文献3]日本特开公布第2005-317843号
[参考文献4]日本特开公布第2006-100645号
发明内容
如上所述,在诸如倒相器电路和电动机电路之类的上述需要不仅沿正方向的而且沿反方向的电流的常规半导体电路装置中,当新结合用于反偏置工作的二极管44时,出现了增加成本的问题,并且出现了由于二极管44导致的损耗而引起的工作速度降低的问题。
参考文献1的例子仅公开了其中由高肖特基势垒材料Ni制成的电极和由低肖特基势垒材料Ti制成的电极被设置在SiC层上的示例性装置结构。然而,参考文献1没有包括工作以使得在半导体开关元件导通时电流沿正方向和反方向两个方向流动的功能,以及工作以使得在半导体开关元件截止时电流仅沿反方向流动的功能,如稍后本发明详细公开的。
参考文献2至参考文献4中的例子提供在AlGaN层上的具有不同高度的肖特基势垒的两种类型的正电极。然而,参考文献2至4涉及肖特基二极管并且旨在使正方向中的上升电压较低而反方向的介电强度较高,但不涉及能够控制开关的半导体开关元件(例如,MOS晶体管(FET;场效应晶体管))。在参考文献4中,肖特基二极管和仅普通的晶体管(FET)独立地存在于同一衬底上。
本发明旨在解决上述的问题。本发明的目的是提供:一种具有低损耗和高介电强度、即使在截止状态下也能够使电流沿反偏置方向流动的半导体开关元件;以及诸如倒相器电路和电动机电路之类的高速工作并能利用半导体开关元件来实现成本降低的半导体电路装置。
提供一种根据本发明的半导体开关元件,其中在形成于衬底上的半导体层上或半导体衬底上,沿平行于衬底表面的方向以预定的间隔设置源电极和漏电极;在源电极和漏电极之间,设置第一栅电极和第二栅电极;第一栅电极被设置在源电极侧;第二栅电极被设置在漏电极侧;第二栅电极和源电极彼此电连接;以及第二栅电极用彼此不同高度的两种类型的电极材料层来构成,由此可实现上述目的。或者,提供一种根据本发明的半导体开关元件,其中在形成于衬底上的半导体层上或在半导体衬底上,在沿衬底表面的方向上以预定的间隔设置源电极和漏电极;并且第二栅电极被设置在源电极和漏电极之间,第二栅电极与源电极电连接并用具有彼此不同高度的肖特基势垒的两种类型的电极材料构成,从而实现上述目的。
较佳的是,在根据本发明的半导体开关元件中,第一栅电极还被设置在源电极和漏电极之间以及在第二栅电极和源电极之间。
较佳的是,在根据本发明的半导体开关元件中,第一栅电极和第二栅电极的两种类型的电极材料层中的一层用具有高肖特基势垒的电极材料构成,且第二栅电极的两种类型的电极材料层中的另一层用具有比该一个电极材料层低的肖特基势垒的电极材料来构成。
更佳的是,根据本发明的半导体开关元件中的一个电极材料层被设置为另一电极材料层上的上层,且该一个电极材料层的预定宽度在漏电极侧上连接到半导体衬底或半导体层。
更佳的是,在根据本发明的半导体开关元件中,与半导体衬底或半导体层接触的该一个电极材料层的预定宽度是大于或等于0.5μm至小于或等于3.0μm。
更佳的是,在根据本发明的半导体开关元件中,第一栅电极和第二栅电极的一个电极材料层分别由Ti、W、Ag、WN、Pt和Ni或其组合中的任意材料制成。
更佳的是,在根据本发明的半导体开关元件中,第二栅电极的另一电极材料层由Ni、Pd和Au或其组合中的任意材料制成。
更佳的是,在根据本发明的半导体开关元件中,源电极和漏电极由Ti、Hf、Au、Al和W或其组合中的任意材料形成。
更佳的是,在根据本发明的半导体开关元件中,源电极和漏电极欧姆连接到半导体衬底或半导体层,且第一栅电极和第二栅电极肖特基连接到半导体衬底或半导体层。
更佳的是,根据本发明的半导体开关元件中的半导体层具有以下结构中的任一种的层叠结构:其中GaN层和AiGaN层层叠的层叠结构;其中AlGaN层、GaN层和AlGaN层以此顺序层叠的叠层结构;以及其中GaN层、AlGaN层和GaN覆盖层以此顺序层叠的层叠结构。
更佳的是,在根据本发明的半导体开关元件中,源电极、第一栅电极、第二栅电极和漏电极被设置在GaN层或AlGaN层上。
更佳的是,根据本发明的半导体开关元件的一个电极材料层连接到源电极。
更佳的是,根据本发明的半导体开关元件中的衬底是SiC衬底、蓝宝石衬底或Si衬底。
一种根据本发明的半导体电路装置利用上述的根据本发明的一个或多个半导体开关元件,从而实现上述目的。
较佳的是,在根据本发明的半导体电路装置中,第一电压输出控制部分连接在源电极和漏电极之间,其中第一电压输出控制部分可选择性地执行第一电压和第二电压的输出控制,而第二电压输出控制部分连接在源电极和第一栅电极之间,其中第二电压输出控制部分可选择性地执行第三电压和第四电压的输出控制。
更佳的是,可控制根据本发明的半导体电路装置中的半导体开关元件,使得当将用于转换成导通状态的电压施加到第一栅电极并且将正向的电压施加在漏电极和源电极之间时,电流从漏电极流到源电极,当将用于转换成导通状态的电压施加到第一栅电极并且将反向的电压施加在漏电极和源电极之间时,电流从源电极流向漏电极,当将用于转换成截止状态的电压施加到第一栅电极并且将正向的电压施加在漏电极和源电极之间时,漏电极和源电极之间的路径是电绝缘的,且没有电流在漏电极和源电极之间流动,当将用于转换成截止状态的电压施加到第一栅电极并且将反向的电压施加在漏电极和源电极之间时,第二栅电极的具有低肖特基势垒的电极材料层工作,并且电流从第二栅电极流入漏电极。
更佳的是,在根据本发明的半导体电路装置中,设置第一、第二、第三和第四半导体开关元件作为半导体开关元件,两个串联电路连接在电源的两端,这两个串联电路中的一个由第一和第二半导体开关元件组成,而另一个由第三和第四半导体开关元件组成,且输出电路连接在第一和第二半导体开关元件的连接点与第三和第四半导体开关元件的连接点之间。
更佳的是,根据本发明的半导体电路装置是利用一个或多个水平半导体开关元件作为半导体开关元件的倒相器电路或电动机电路。
采用上述结构,在下文中,将描述本发明的功能。
在本发明中,在由例如GaN/AlGaN制成的半导体衬底或半导体层上,以预定的间隔沿平行于衬底表面的方向设置由Ti、Hf、Au、Al、W等中的任意材料制成的源电极和漏电极;在源电极和漏电极之间,设置第一栅电极和第二栅电极;第一栅电极被设置在源电极侧;第二栅电极被设置在漏电极侧;第二栅电极和源电极彼此电连接;以及第二栅电极用彼此不同高度的两种类型的电极材料层构成。源电极和漏电极欧姆连接到半导体衬底或半导体层。第一栅电极和第二栅电极肖特基连接到半导体衬底或半导体层。
如此,在具有源电极-第一栅电极-第二栅电极-漏电极的开关元件中,通过用具有不同高度的肖特基势垒的电极材料的组合来构造第二栅电极,可实现低导通电阻和通过肖特基势垒的夹断控制。
第一栅电极和第二栅电极的两种类型的电极材料层中的一层用具有高肖特基势垒的Ti、W、Ag、WN、Pt、Ni等中的任意电极材料构成,第二栅电极的两种类型的电极材料层中的另一层用具有低肖特基势垒的Ni、Pd、Au等中的任意电极材料构成。
在该开关元件中,当将用于转换成导通状态的电压施加到第一栅电极并且将正向的电压施加在漏电极和源电极之间时,电流从漏电极侧流到源电极侧。同样,当将用于转换成导通状态的电压施加到第一栅电极并且将反向的电压施加在漏电极和源电极之间时,电流从源电极侧流到漏电极侧。因此,在半导体开关元件中,可使电流沿两个方向流动。
当将用于转换成截止状态的电压施加到第一栅电极并且将正向的电压施加在漏电极和源电极之间时,漏电极和源电极之间的路径由第一栅电极和第二栅电极夹断,并且它是电绝缘的。因此,漏电极和元件之间没有电流流动。
此外,当将用于转换成截止状态的电压施加到第一栅电极并且将反向的电压施加在漏电极和源电极之间时,漏电极和源电极之间的路径由第一栅电极夹断,并且它是电绝缘的。因此,没有电流在漏电极和源电极之间流动。然而,第二栅电极的具有低肖特基势垒的电极材料层工作且电流从第二栅电极流入漏电极。因此,不需要如常规所需的二极管。当漏电极和源电极之间的电压值(绝对值)进一步增大时,第二栅电极的具有高肖特基势垒的电极材料层也工作。
如上所述,跟据本发明的半导体开关元件可在正方向和反方向两个方向上以低损耗和高介电强度进行快速开关,而不需要提供诸如常规提供的用于反偏置工作的二极管之类的新元件。例如,在诸如倒相器电路和电动机电路之类的半导体电路装置中,通过利用一个或多个这种半导体开关元件,即使在截止状态下也可使电流沿反方向流动,这导致较高的工作速度和成本降低。
本领域的技术人员在参考附图阅读和理解以下详细描述后将明白本发明的这些和其它优点。
附图说明
图1是示出根据本发明的一个实施例的GaN半导体开关元件的结构示例的纵截面图。
图2是示出图1中的半导体开关元件的电压-电流特性的图。
图3的部分(a)至(d)是用于描述图1中的半导体开关元件的开关操作的纵截面图。
图4是示出根据本发明的倒相器电路的示例性结构的电路图,该电路利用了图1中的半导体开关元件。
图5是示出利用常规的水平半导体开关元件的倒相器电路的示例性结构的电路图。
1衬底
2缓冲层
3GaN层
4AlGaN层
5源电极
6第一栅电极
7第二栅电极
7a具有低肖特基势垒的电极材料层
7b具有高肖特基势垒的电极材料层
8漏电极
10,10a至10d半导体开关元件
20倒相器电路
21电源
22电容器
23输出电路(电动机)
Vds施加在漏电极和源电极之间的电压
Vgs施加到第一栅电极的电压
具体实施方式
在下文中,将参考附图详细描述其中将根据本发明的半导体开关元件的一个实施例应用于GaN半导体开关元件的情况。GaN半导体开关元件具有优点,因为其中的肖特基电极具有高介电强度。
图1是示出根据本发明的实施例的GaN半导体开关元件的基本结构示例的纵截面图。
在图1中,在根据本实施例的GaN半导体开关元件10中,缓冲层2形成于衬底1上,且作为半导体层的GaN层3和AlGaN层4以此顺序形成于缓冲层2上。由于GaN层3/AlGaN层4的边界处生成的应变,生成二维电子气(2DEG)。在AlGaN层4上,以预定间隔沿平行于衬底1的表面的方向(沿衬底表面的方向)设置源电极5和漏电极8。源电极5和漏电极8由Ti、Hf、Au、Al和W或其组合的任意材料制成,并且它们欧姆连接到作为半导体层的AlGaN层4。
在源电极5和漏电极8之间,设置第一栅电极6和第二栅电极7。第一栅电极6被设置在源电极5侧。第二栅电极7被设置在漏电极8侧。以此方式利用两个栅电极可提高介电强度(参见参考文献2的[0007]至[0009]段)。第二栅电极7用具有彼此不同的肖特基势垒的两种类型的电极材料层7a和7b来构成。电极材料层7b的肖特基势垒的高度比电极材料层7a的肖特基势垒的高度高。换言之,第一栅电极6和第二栅电极7的两种类型的电极材料层的一个电极材料层7b用具有高肖特基势垒的电极材料构成,而第二栅电极7的两种类型的电极材料层的另一电极材料层7a用具有比该一个电极材料层7b的肖特基势垒低的肖特基势垒的电极材料构成。
具体地,Pt用于第一栅电极6和电极材料层7b,而Ni用于电极材料层7a。然而,本发明不限于该组合。对于第一栅电极6和电极材料层7b,可采用Ti、W、Ag、WN、Pt和Ni或其组合中的任意材料,而对于电极材料层7a,可采用Ni、Pd和Au或其组合中的任意材料。第一电极6、电极材料层7a和电极材料层7b肖特基连接到AlGaN层4。
电极材料层7b的一部分作为上层覆盖电极材料层7a的一部分,且电极材料层的该部分在漏电极8侧凸出预定宽度。换言之,电极材料层7b被设置为电极材料层7a上的上层,且电极材料层7b的预定宽度在漏电极8侧上连接到作为半导体层的AlGaN层4。电极材料层7b和AlGaN层4之间的连接表面具有预定宽度,且预定的凸出宽度较佳地例如在0.5μm(包括0.5μm)至3.0μm(包括3.0μm)的范围中。如果电极材料层7b的凸出宽度(预定宽度)比0.5μm窄,则介电强度降低。大于3.0μm的宽度导致电流值的下降。当电极材料层7b在位于漏电极8的相对侧上的源电极5侧凸出时,这并不是优选的,因为它成为通过肖特基势垒增加电阻的原因。
采用上述结构,在下文中,将参考图2和图3详细描述根据本实施例的半导体开关元件10的开关操作。
图2是示出图1中的半导体开关元件10的电压-电流特性的图。图3是用于描述图1中的半导体开关元件10的开关操作的纵截面图。
如图2所示,水平轴示出施加在半导体开关元件10的漏电极8和源电极5之间的电压Vds和-Vds。关于原点(垂直轴和水平轴之间的交点)的右侧示出当施加正向的电压的时候,而关于原点的左侧示出当施加反向的电压的时候。垂直轴示出在漏电极8和源电极5之间流动的电流Id和-Id。关于原点的上侧示出从漏电极8侧流入源电极5侧的电流Id,而关于原点的下侧示出从源电极5侧流入漏电极8侧的电流-Id。
在图3的部分(a)和图3的部分(b)中,第一电压输出控制部分(未示出)连接在源电极5和漏电极8之间,其中第一电压输出控制部分可选择性地执行第一电压Vds(本文中是20V)和第二电压-Vds(本文中是-1V)的输出控制,而第二电压输出控制部分(未示出)连接在源电极5和第一栅电极6之间,其中第二电压输出控制部分可选择性地执行第三电压Vgs(本文中是1V)和第四电压-Vgs(本文中是-8V)的输出控制。源电极5和第二栅电极7的电极材料层7b彼此连接并接地。
在图2的特性(a)中,将用于转换成导通状态的电压Vgs施加到第一栅电极6并将半导体开关元件10置于导通状态。在漏电极8和源电极5之间,施加正方向的电压Vds。在该情况下,当假设漏电极8和源电极5之间的电压Vds是20V且第一栅电极6和源电极5之间的电压Vgs是1V时,图2中的特性(a)中所示的电流Id如图3的部分(a)中所示从漏电极8流向源电极5。
在图2中的特性(b)中,将用于转换成导通状态的电压Vgs施加到第一栅电极6并将半导体开关元件10置于导通状态。在漏电极8和源电极5之间,施加反方向的电压-Vds。在该情况下,当假设漏电极8和源电极5之间的电压-Vds是-1V且第一栅电极6和源电极5之间的电压Vgs是1V时,图2中的特性(b)中所示的电流-Id如图3的部分(b)所示从源电极5流向漏电极8。
在图2中的特性(c)中,将用于转换成截止状态的电压-Vgs施加到第一栅电极6并将半导体开关元件10置于截止状态。在漏电极8和源电极5之间,施加正方向的电压Vds。在该情况下,当假设漏电极8和源电极5之间的电压Vds是20V且第一栅电极6和源电极5之间的电压-Vgs是-8V时,如图3中的部分(c)所示,沟道层(2DEG)被源电极5、第一栅电极6、第二栅电极7和漏电极8下的虚线部分的耗尽层切断。因此,阻断正方向上的电流I且漏电极8和源电极5之间的路径是电绝缘的,结果,电流Id不沿漏电极8和源电极5之间的路径流动。第二栅电极7的两个肖特基电极7a和7b中的任一个可置于另一的顶部。然而,由于夹断,必须使肖特基电极7b的势垒高于肖特基电极7a的势垒。在本文中,2DEG指的是如上所述的二维电子气,并且它存在于AlGaN层和GaN层之间的界面处(GaN层的表面)。该界面用作沟道。
在图2中的特性(d)中,将用于转换成截止状态的电压-Vgs施加到第一栅电极6并将半导体开关元件10置于截止状态。在漏电极8和源电极5之间,施加反方向的电压-Vds。在该情况下,当假设漏电极8和源电极5之间的电压-Vds是-1V并且第一栅电极6和源电极5之间的电压-Vgs是-8V时,如图3的部分(d)所示,源电极5和漏电极8之间的路径被第一栅电极6夹断,并且它是电绝缘的。然而,电流Id在第二栅电极7的具有低肖特基势垒的电极材料层7a和漏电极8之间流动。换言之,当将电压沿正方向施加到第二栅电极7时,具有低肖特基势垒的电极材料层7a首先工作且电流Id在电极材料层7a和漏电极8之间流动。当电压进一步增大时,则具有高肖特基势垒电极材料层7b工作。
如此,根据本发明的半导体开关元件10工作使得在半导体开关元件10在导通状态时电流Id和-Id沿正方向和反方向两个方向流动,并且它工作使得在半导体开关元件10在截止状态时电流Id仅沿反方向流动。
如上所述,在图5所示的利用常规半导体开关元件30的倒相器电路40中,当假设输出电路43例如是电动机时,需要用于反偏置工作的二极管44。
将参考图4详细描述作为利用根据本实施例的半导体开关元件10的半导体电路装置的倒相器电路。
图4是示出利用图1的半导体开关元件10的倒相器电路的示例性结构的电路图。
在图4中,在根据本发明的倒相器电路20中,作为半导体开关元件10,在四个水平半导体开关元件10a至10d中,两个串联电路并联连接在电源21的两端之间,这两个串联电路中的一个由半导体开关元件10a和10b组成,而另一个由半导体开关元件10c和10d组成。同样,电容器22连接在电源21的两端之间。需要不仅沿正方向的而且沿反方向的电流的输出电路23(例如,电动机)连接在半导体开关元件10a和10b的连接点与半导体开关元件10c和10d的连接点之间。
采用上述结构,当水平半导体开关元件10a和10d导通而半导体开关元件10b和10c截止时,电流从半导体开关元件10a经由输出电路23(例如,电动机)流入半导体开关元件10d。在该情况下,电流沿正方向流入输出电路23(例如,电动机)。
当半导体开关元件10b和10c导通而半导体开关元件10a和10d截止时,电流从半导体开关元件10c经由输出电路23(例如,电动机)流入半导体开关元件10b。在该情况下,电流沿反方向流入输出电路23(例如,电动机)。
此外,当水平半导体开关元件10a至10d截止时,由于半导体开关元件10a至10d的夹断,没有电流流入输出电路23(例如,电动机)。
因此,在倒相器电路20中,当水平半导体开关元件10a至10d截止时可使电流沿反偏置方向流动。在该情况下,不需要如常规上所进行的将用于反偏置工作的二极管并联连接到半导体开关元件。
因此,倒相器电路20是电动机电路,半导体开关元件10a至10d工作使得在半导体开关元件10a至10d导通时它们可选择性地使电流沿正方向和反方向两个方向流动,并且工作使得在半导体开关元件10a至10d截止时它们可使得电流仅沿反方向流动。如上所述,半导体开关元件10(10a至10d)可在正方向和反方向两个方向上工作。因此,不需要如上所述的用于反偏置工作的二极管,这导致制造成本降低和较高的工作速度。
如上所述,根据本发明,在GaN层3/AlGaN层4上,以预定间隔沿平行于衬底1的表面的方向(或沿衬底表面的方向)设置由Ti、Hf、Au、Al、W等中的任意材料制成的源电极5和漏电极8。在源电极5和漏电极8之间,设置第一栅电极6和第二栅电极7。第一栅电极6被设置在源电极5侧。第二栅电极7被设置在漏电极8侧。第二栅电极7的电极材料层7b和源电极5彼此电连接。第二栅电极7用具有不同高度的肖特基势垒的两种类型的电极材料层7a和7b构成。第一栅电极6和第二栅电极7的电极材料层7b用诸如Ni、Pd、Au之类的具有高肖特基势垒的电极材料构成,而第二电极7的电极材料层7a用诸如Ti、W、Ag、Wn、Pt和Ni之类的具有低肖特基势垒的电极材料构成。以此方式,可获得具有低损耗、即使在截止状态下也能够使电流沿反偏置方向流动的半导体开关元件10。
上述实施例没有进行特定的描述。然而,用于形成肖特基电极的半导体层的材料不限于AlGaN。另外,当AlGaN用作半导体层的材料时,较佳地采用SiC衬底、蓝宝石衬底、Si衬底等作为衬底1,它们可在极好的条件下生长Ga层3/AlGaN层4的晶体。
上述实施例没有进行特定的描述。然而,作为一种半导体结构,AlN层可进一步设置在缓冲层2和衬底1之间。此外,作为一种半导体结构,GaN覆盖层可进一步设置在AlGaN层4上。此外,漏电极和源电极可设置在GaN层上。换言之,作为一种半导体层,以下结构中的任一种可应用于本发明:其中GaN层3和AlGaN层4以此顺序层叠的层叠结构;其中AlGaN层4和GaN层3以此顺序层叠的层叠结构;其中AlGaN层、GaN层和AlGaN层以此顺序层叠的层叠结构;以及其中GaN层3、AlGaN层4和GaN层(覆盖层)以此顺序层叠的层叠结构。在该情况下,源电极5、第一栅电极6、第二栅电极7和漏电极8被设置在GaN层或AlGaN层上。
此外,本发明描述了这样一种情况:其中在形成于衬底1上的半导体层(GaN层3/AlGaN层4)上,以预定间隔沿衬底1的表面的方向设置源电极5和漏电极8;在源电极5和漏电极8之间,设置第一栅电极6和第二栅电极7;第一栅电极6被设置在源电极5侧;第二栅电极7被设置在漏电极8侧;第二栅电极7和源电极5彼此电连接;并且第二栅电极7用具有彼此不同高度的肖特基势垒的两种类型的电极材料层7a和7b来构成。然而,本发明不限于此。本发明可具有这样一种结构:其中在具有形成于其上的源区、沟道区和漏区的半导体衬底上,以预定间隔沿衬底表面的方向设置源电极5和漏电极8;在源电极5和漏电极8之间,设置第一栅电极6和第二栅电极7;第一栅电极6被设置在源电极5侧;第二栅电极7被设置在漏电极8侧;第二栅电极7和源电极5彼此电连接;并且第二栅电极7用具有彼此不同高度的肖特基势垒的两种类型的电极材料层7a和7b来构成。
此外,本实施例描述了其中将根据本发明的半导体开关元件的实施例应用于GaN半导体开关元件的情况。然而,本发明不限于此。根据本发明的半导体开关元件的实施例可应用于SiC半导体开关元件。
在其中电流可在源电极5和漏电极8之间沿两个方向流动的半导体开关元件10中,在形成于衬底1上的半导体层上,或在半导体层上,以预定间隔沿衬底表面的方向设置源电极5和漏电极8;并且在源电极5和漏电极8之间,设置第二栅电极7,其中第二栅电极7电连接到源电极5并且用具有彼此不同的肖特基势垒的两种类型的电极材料层来构成。因此,可获得具有低损耗、即使在截止状态下也能使电流沿反偏置方向流动的电流的半导体开关元件10。
如上所述,本发明利用其较佳实施例来举例说明。然而,本发明不应仅基于上述实施例来解释。应理解本发明的范围应仅基于权利要求书来解释。还应理解本领域的技术人员可基于本发明的描述和本发明的详细较佳实施例的描述中的常识来实现等价的技术范围。此外,应理解,本说明书中引用的任何专利、任何专利申请和任何参考文献应以与在此具体描述的内容相同的方式通过引用结合于本说明书中。
工业实用性
在以下领域中:用于需要不仅沿正方向的而且沿反方向的电流的半导体装置的半导体开关元件(例如,水平半导体开关元件);以及利用该半导体开关元件的倒相器电路或电动机电路,根据本发明的半导体开关元件可沿正方向和反方向两个方向以低损耗进行快速开关,而不需要提供诸如常规上所提供的用于反偏置工作的二极管之类的新元件。例如,在诸如倒相器电路和电动机电路之类的半导体电路装置中,通过利用一个或多个这种半导体开关元件,即使在截止状态下也可使电流沿反方向流动,这导致较高的工作速度和成本降低。
Claims (19)
1.一种半导体开关元件,其中在形成于衬底上的半导体层上,或在半导体衬底上,以预定间隔沿所述衬底表面的方向设置源电极和漏电极;且第二栅电极被设置在所述源电极和所述漏电极之间,所述第二栅电极与所述源电极电连接并且用具有彼此不同高度的肖特基势垒的两种类型的电极材料层来构成。
2.如权利要求1所述的半导体开关元件,其特征在于,还包括在所述源电极和所述漏电极之间以及在所述第二栅电极和所述源电极之间的第一栅电极。
3.如权利要求2所述的半导体开关元件,其特征在于,所述第一栅电极和所述第二栅电极的两种类型的电极材料层中的一层用具有高肖特基势垒的电极材料构成,而所述第二栅电极的两种类型的电极材料层中的另一层用具有比所述一个电极材料层的肖特基势垒低的肖特基势垒的电极材料来构成。
4.如权利要求3所述的半导体开关元件,其特征在于,所述一个电极材料层被设置为所述另一电极材料层上的上层,且所述一个电极材料层的预定的宽度在所述漏电极侧上连接到所述半导体衬底或所述半导体层。
5.如权利要求4所述的半导体开关元件,其特征在于,与所述半导体衬底或所述半导体层接触的所述一个电极材料层的预定宽度是大于或等于0.5μm至小于或等于3.0μm。
6.如权利要求3所述的半导体开关元件,其特征在于,所述第一栅电极和所述第二栅电极的一个电极材料层分别由Ti、W、Ag、WN、Pt和Ni或其组合中的任意材料制成。
7.如权利要求3所述的半导体开关元件,其特征在于,所述第二栅电极的另一电极材料层由Ni、Pd和Au或其组合中的任意材料制成。
8.如权利要求1所述的半导体开关元件,其特征在于,所述源电极和所述漏电极由Ti、Hf、Au、Al和W或其组合中的任意材料制成。
9.如权利要求2所述的半导体开关元件,其特征在于,所述源电极和所述漏电极欧姆连接到所述半导体衬底或所述半导体层,且所述第一栅电极和所述第二栅电极肖特基连接到所述半导体衬底或所述半导体层。
10.如权利要求1所述的半导体开关元件,其特征在于,所述半导体层具有以下任一种层叠结构:GaN层和AiGaN层层叠的层叠结构、以AlGaN层、GaN层、AlGaN层顺序层叠的层叠结构、以及以GaN层、AlGaN层、GaN覆盖层顺序层叠的层叠结构。
11.如权利要求10所述的半导体开关元件,其特征在于,所述源电极、所述第一栅电极、所述第二栅电极和所述漏电极被设置在所述GaN层或所述AlGaN层上。
12.如权利要求3所述的半导体开关元件,其特征在于,所述一个电极材料层连接到所述源电极。
13.如权利要求1所述的半导体开关元件,其特征在于,所述衬底是SiC衬底、蓝宝石衬底或Si衬底。
14.一种利用一个或多个如权利要求1所述的半导体开关元件的半导体电路装置。
15.如权利要求14所述的半导体电路装置,其特征在于,第一电压输出控制部分连接在所述源电极和所述漏电极之间,其中所述第一电压输出部分可性选择地执行第一电压和第二电压的输出控制,并且第二电压输出控制部分连接在所述源电极和所述第一栅电极之间,其中所述第二电压输出控制部分可选择性地执行第三电压和第四电压的输出控制。
16.如权利要求14所述的半导体电路装置,其特征在于,可控制所述半导体开关元件,使得
当将用于转换成导通状态的电压施加到所述第一栅电极并且将正向的电压施加在所述漏电极和所述源电极之间时,电流从所述漏电极流入所述源电极,
当将用于转换成导通状态的电压施加到所述第一栅电极并且将反向的电压施加在所述漏电极和所述源电极之间时,电流从所述源电极流入所述漏电极,
当将用于转换成截止状态的电压施加到所述第一栅电极并且将正向的电压施加在所述漏电极和所述源电极之间时,所述漏电极和所述源电极之间的路径电绝缘,并且没有电流在所述漏电极和所述源电极之间流动,以及
当将用于转换成截止状态的电压施加到所述第一栅电极并且将反向的电压施加在所述漏电极和所述源电极之间时,所述第二栅电极的具有低肖特基势垒的电极材料层工作且电流从所述第二栅电极流入所述漏电极。
17.如权利要求15所述的半导体电路装置,其特征在于,可控制所述半导体开关元件,使得
当将用于转换成导通状态的电压施加到所述第一栅电极并且将正向的电压施加在所述漏电极和所述源电极之间时,电流从所述漏电极流入所述源电极,
当将用于转换成导通状态的电压施加到所述第一栅电极并且将反向的电压施加在所述漏电极和所述源电极之间时,电流从所述源电极流入所述漏电极,
当将用于转换成截止状态的电压施加到所述第一栅电极并且将正向的电压施加在所述漏电极和所述源电极之间时,所述漏电极和所述源电极之间的路径电绝缘,并且没有电流在所述漏电极和所述源电极之间流动,以及
当将用于转换成截止状态的电压施加到所述第一栅电极并且将反向的电压施加在所述漏电极和所述源电极之间时,所述第二栅电极的具有低肖特基势垒的电极材料层工作且电流从所述第二栅电极流入所述漏电极。
18.如权利要求14所述的半导体电路装置,其特征在于,所述第一、第二、第三和第四半导体开关元件被设置为所述半导体开关元件,两个串联电路连接在电源的两端之间,所述两个串联电路中的一个由所述第一和第二半导体开关元件组成,而另一个由第三和第四半导体开关元件组成,且输出电路连接在所述第一和第二半导体开关元件的连接点与所述第三和第四半导体开关元件的连接点之间。
19.如权利要求18所述的半导体电路装置,其特征在于,所述半导体电路装置是利用一个或多个水平半导体开关元件作为所述半导体开关元件的倒相器电路或电动机电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006187177 | 2006-07-06 | ||
JP2006187177A JP5036233B2 (ja) | 2006-07-06 | 2006-07-06 | 半導体スイッチング素子および半導体回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101101927A true CN101101927A (zh) | 2008-01-09 |
CN100555667C CN100555667C (zh) | 2009-10-28 |
Family
ID=38918385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101286824A Expired - Fee Related CN100555667C (zh) | 2006-07-06 | 2007-07-05 | 半导体开关元件和半导体电路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7759760B2 (zh) |
JP (1) | JP5036233B2 (zh) |
CN (1) | CN100555667C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102810559A (zh) * | 2012-08-21 | 2012-12-05 | 中山大学 | 一种兼具反向导通的异质结构场效应晶体管及其制作方法 |
CN103022118A (zh) * | 2011-09-21 | 2013-04-03 | 株式会社东芝 | 氮化物半导体装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7501669B2 (en) | 2003-09-09 | 2009-03-10 | Cree, Inc. | Wide bandgap transistor devices with field plates |
US9773877B2 (en) | 2004-05-13 | 2017-09-26 | Cree, Inc. | Wide bandgap field effect transistors with source connected field plates |
US11791385B2 (en) | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
JP2011030110A (ja) * | 2009-07-28 | 2011-02-10 | Panasonic Corp | 半導体装置およびそれを用いた高周波スイッチ並びに高周波モジュール |
TW201110344A (en) * | 2009-09-04 | 2011-03-16 | Univ Nat Chiao Tung | GaN transistor with nitrogen-rich tungsten nitride Schottky gate contact and method of forming the same |
JP5666157B2 (ja) * | 2010-03-26 | 2015-02-12 | パナソニック株式会社 | 双方向スイッチ素子及びそれを用いた双方向スイッチ回路 |
JP5056883B2 (ja) * | 2010-03-26 | 2012-10-24 | サンケン電気株式会社 | 半導体装置 |
JP5672756B2 (ja) * | 2010-04-16 | 2015-02-18 | サンケン電気株式会社 | 半導体装置 |
JP4965754B2 (ja) * | 2010-10-29 | 2012-07-04 | パナソニック株式会社 | 半導体素子 |
JP5343100B2 (ja) * | 2011-03-17 | 2013-11-13 | 株式会社東芝 | 窒化物半導体装置 |
KR101927408B1 (ko) * | 2012-07-20 | 2019-03-07 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
KR101927410B1 (ko) | 2012-11-30 | 2018-12-10 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
US9679981B2 (en) | 2013-06-09 | 2017-06-13 | Cree, Inc. | Cascode structures for GaN HEMTs |
US9847411B2 (en) | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
US9755059B2 (en) * | 2013-06-09 | 2017-09-05 | Cree, Inc. | Cascode structures with GaN cap layers |
JP7103145B2 (ja) * | 2018-10-12 | 2022-07-20 | 富士通株式会社 | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6155971A (ja) | 1984-08-27 | 1986-03-20 | Sumitomo Electric Ind Ltd | シヨツトキ−ゲ−ト電界効果トランジスタ |
US6005267A (en) * | 1995-09-29 | 1999-12-21 | Itt Corporation | MES/MIS FET with split-gate RF input |
US6586781B2 (en) | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
JP5130641B2 (ja) * | 2006-03-31 | 2013-01-30 | サンケン電気株式会社 | 複合半導体装置 |
JP4177124B2 (ja) | 2002-04-30 | 2008-11-05 | 古河電気工業株式会社 | GaN系半導体装置 |
US7382001B2 (en) * | 2004-01-23 | 2008-06-03 | International Rectifier Corporation | Enhancement mode III-nitride FET |
US7465997B2 (en) * | 2004-02-12 | 2008-12-16 | International Rectifier Corporation | III-nitride bidirectional switch |
JP4398780B2 (ja) | 2004-04-30 | 2010-01-13 | 古河電気工業株式会社 | GaN系半導体装置 |
JP2006100645A (ja) | 2004-09-30 | 2006-04-13 | Furukawa Electric Co Ltd:The | GaN系半導体集積回路 |
JP2007150282A (ja) * | 2005-11-02 | 2007-06-14 | Sharp Corp | 電界効果トランジスタ |
-
2006
- 2006-07-06 JP JP2006187177A patent/JP5036233B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-29 US US11/819,980 patent/US7759760B2/en not_active Expired - Fee Related
- 2007-07-05 CN CNB2007101286824A patent/CN100555667C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022118A (zh) * | 2011-09-21 | 2013-04-03 | 株式会社东芝 | 氮化物半导体装置 |
CN103022118B (zh) * | 2011-09-21 | 2015-08-05 | 株式会社东芝 | 氮化物半导体装置 |
CN102810559A (zh) * | 2012-08-21 | 2012-12-05 | 中山大学 | 一种兼具反向导通的异质结构场效应晶体管及其制作方法 |
WO2014029223A1 (zh) * | 2012-08-21 | 2014-02-27 | 中山大学 | 一种兼具反向导通的异质结构场效应晶体管及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080006898A1 (en) | 2008-01-10 |
JP2008016682A (ja) | 2008-01-24 |
US7759760B2 (en) | 2010-07-20 |
CN100555667C (zh) | 2009-10-28 |
JP5036233B2 (ja) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100555667C (zh) | 半导体开关元件和半导体电路装置 | |
US8526207B2 (en) | Bi-directional switch, alternating-current two-wire switch, switching power source circuit, and method of driving bi-directional switch | |
EP2887402B1 (en) | III-nitride bidirectional switches | |
JP5575816B2 (ja) | 複合型半導体装置 | |
US9362903B2 (en) | Gate drivers for circuits based on semiconductor devices | |
US7719055B1 (en) | Cascode power switch topologies | |
EP2764538B1 (en) | High power semiconductor electronic components with increased reliability | |
CN104104384B (zh) | 级联的半导体器件 | |
US20090072269A1 (en) | Gallium nitride diodes and integrated components | |
EP2390919A2 (en) | III-Nitride switching device with an emulated diode | |
JP2006158185A (ja) | 電力用半導体装置 | |
JP2008153748A (ja) | 双方向スイッチ及び双方向スイッチの駆動方法 | |
CN103545352A (zh) | 半导体器件 | |
US9196686B2 (en) | Diode circuit and DC to DC converter | |
CN102598265A (zh) | 半导体元件 | |
JP2013219306A (ja) | 半導体ダイオード装置 | |
CN107667422A (zh) | 复合型半导体装置 | |
JP7128715B2 (ja) | 半導体リレー素子及び半導体リレーモジュール | |
WO2016157813A1 (ja) | 負荷駆動装置 | |
Tanaka et al. | Highly efficient GaN power transistors and integrated circuits with high breakdown voltages | |
JP6605491B2 (ja) | 双方向acスイッチ | |
JP2005191543A (ja) | 電界効果トランジスタ、半導体装置及びフォトリレー | |
Li et al. | TCAD Simulation of Dual-Gate p-GaN/AlGaN/GaN HEMT Bidirectional Switch | |
JPS59225A (ja) | 双方向性制御回路 | |
JP2024046114A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091028 Termination date: 20210705 |