CN102598265A

CN102598265A - 半导体元件

Info

Publication number: CN102598265A
Application number: CN2011800042418A
Authority: CN
Inventors: 北畠真; 内田正雄
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2010-10-29
Filing date: 2011-10-14
Publication date: 2012-07-18
Also published as: US8742427B2; EP2482315A1; WO2012056642A1; EP2482315A4; JP4965754B2; JPWO2012056642A1; US20120305944A1; EP2482315B1

Abstract

本发明提供一种半导体元件，其可以经由沟道层而进行晶体管动作与二极管动作。在以源极电极(150)的电位为基准的栅极电极(165)的电位Vgs是0伏特时，借助体区域(130)的一部分与沟道层(150)之间的pn结，在沟道层(150)的至少一部分形成在整个厚度方向上被耗尽化的厚度为Dc的耗尽层，并且在体区域(130)的一部分形成距离pn结的接合面的厚度为Db的耗尽层。在将宽带隙半导体的介电常数设为εs，将绝缘膜(160)的介电常数及厚度分别设为εi及Di，将Dc与Db之和设为Ds，将二极管的启动电压的绝对值设为Vf0时，满足Ds＜Di·εs/(εi(2/Vf0-1))。

Description

半导体元件

技术领域

本发明涉及半导体元件。尤其涉及用于高耐压、大电流的宽带隙半导体元件(功率半导体器件)。

背景技术

根据现有的功率电子技术，在电压变换电路等中在进行高耐压/大电流控制时，一般而言使用Si半导体元件。尤其是，作为被用作电压变换电路的开关的Si晶体管，采用可控制高耐压/大电流、且导通(ON)电阻小的IGBT(绝缘栅型双极性晶体管)。也可以说在600V以上的耐压、10A以上的电流的控制中必须采用具有纵型结构的Si-IGBT。在该纵型Si-IGBT的元件结构中，包含对电流进行ON/OFF切换的栅极在内的元件的上面的结构与作为绝缘栅极的金属-绝缘体-半导体场效应晶体管(MISFET：Metal-Insulator-Miconductor FET)的栅极沟道部分相同，通常作成与纵型的DIMISFET(双注入(double-implant)MISFET)结构同等的结构。

图7(a)的剖视图示出Si半导体元件(Si-IGBT或者MISFET)1100的构成。半导体元件1100由硅(Si)半导体构成，在为IGBT的情况下具有在P型的Si基板110(MISFET的情况下为n⁺Si基板)之上层叠了n^-漂移层120的结构。如图7(b)的俯视图所示，在n^-漂移层120的上部的一部分形成有p体区域130，在从与基板的主面垂直的上方向看到的p体区域130的俯视图中成为内部的区域的上部形成有p体接触区域132与n⁺源极区域140。

在p体接触区域132及n⁺源极区域140之上形成有源极电极145。在p体区域130的表面具有沟道区域151，进而在沟道区域151之上形成有栅极绝缘膜160及栅极电极165。在从与基板的主面垂直的上方向看到的俯视图中，存在漂移层120的表面未形成p体区域130的n区域。将漂移层120中的夹持p体区域130的部分称为JFET区域121。进而，在Si基板110的背面形成有漏极电极170。另外，在为IGBT的情况下，源极电极145、漏极电极170分别成为发射极电极、集电极电极。

切换动作指的是：在按照漏极电极170成为正侧的电位、源极电极145成为负侧的电位的方式施加DC电压的情况下，根据被施加在源极电极145-栅极电极165之间的电压可以对电流进行ON/OFF。沟道区域151按照栅极电极165侧成为正的方式在源极电极145-栅极电极165之间施加了阈值电压以上的电压的情况下被耗尽化，进而成为反转区域。此时，经由沟道区域151，电子能够从源极区域140向JFET区域121移动，由此流过电流。在源极电极145-栅极电极165之间未施加电压的情况下(提供0V的栅极电位的情况下)，p体区域130的表面并不是电子能够移动的状态。因此，源极区域140与JFET区域121之间不会有电流流动，作为晶体管而为截止(OFF)状态。在栅极电位为0V的情况下将晶体管为截止的状态称为“常截止(normally-off)”，作为要求在不经意的情况下绝对不会有电流流动的安全动作的高耐压的功率器件而言，是被强烈要求的特性。

在此，考虑流过大电流的情况，图7(c)所示，有时附加沟道层150。通过向p体区域130与栅极绝缘膜160的界面导入n^-沟道层150，从而可以降低伴随于电子移动的电阻(导通电阻)。基于该n^-沟道层150的导入而引起的导通电阻降低和所述常截止动作存在权衡(trade-off)的关系，故要求严格的沟道层的设计。

如上所述，切换动作是对漏极电极170施加正侧的DC电压、对源极电极145施加负侧的DC电压时的动作。在施加了相反的DC电压(对漏极电极170施加负的DC电压，对源极电极145施加正的DC电压)时，MISFET进行二极管动作。该状况是由以下原因导致的：通过MISFET1100的p体区域130与n^-漂移层120之间的pn结而形成体二极管180。也就是说，源极电极145因为经由p体接触区域132而与p体区域130进行欧姆接合，所以若施加相反的DC电压(对漏极电极170施加负的电压，对源极电极145施加正的电压)，则在源极电极145与漏极电极170之间流过体二极管180的pn结的正向电流。也就是说，在对漏极电极170施加了正的电压、对源极电极145施加了负的电压的情况下，纵型的MISFET1100作为由栅极电极165的电位控制的开关而动作，在对漏极电极170施加了负的电压、对源极电极145施加了正的电压的情况下，纵型的MISFET1100作为二极管而动作。在流过二极管的正向电流的情况下，产生Si半导体的内部(built-in)电压(约1V)以上的电压。

在将根据直流电压而输出交流电流的称为逆变器的电力变换电路中，例如在为与电动机的绕组等的具备电感分量的L负载(感应负载)对应的输出的情况下，有时施加与开关动作时相反的电压，还有时流过上述体二极管的正向电流。

再有，在Si半导体中，利用图7(c)的纵型的MISFET的结构，发明了可以进行二极管动作的伪肖特基二极管(Pseudo-Schottky Diode)(专利文献1)。虽然该元件进行与对漏极电极170施加了负的电压、对源极电极145施加了正的电压时的二极管动作同等的动作，但是被设计为电流主要流过沟道层150而非体二极管180。关于沿着与晶体管动作时流过的电流的方向相反的方向而在沟道层150中流过的电流，在按照漏极电极170成为负、源极电极145成为正的方式施加了电压的情况下，即使为Si半导体的内部电压(约1V)以下的电压，电流也可以开始流动，可以设计为电流不通过体二极管。

在上述的纵型MISFET或伪肖特基二极管中，沟道层的设计也与MOS界面的设计相关联，原理复杂，是基于庞大的实际测量数据而得到的经验进行的设计。以往，采用厚度为0.1μm以上、浓度为n型且为2×10¹⁷cm^-3以下的沟道层。

再有，作为相关联技术，专利文献2中公开了利用Si的MOS型二极管，专利文献3中公开了利用SiC的MOS型晶体管。

现有技术文献

专利文献

专利文献1：美国专利第5818084号说明书

专利文献2：日本特开2009-065185号公报

专利文献3：日本特表2010-509771号公报

发明内容

发明要解决的技术问题

如上所述，若将用于高耐压、大电流的Si半导体元件(功率器件)的MISFET、IGBT作为切换元件来使用，并制作逆变器等的电力变换电路，则例如在为与电动机的绕组等的L负载对应的输出的情况下，需要与上述切换元件并联地附加二极管。这是因为：在切换电路中，需要在被施加了与原来的切换动作时相反的极性的电压的状态下流过电流。在此，具有600V以上的耐压的二极管因为通常的肖特基二极管的耐压较低而需要利用pn结二极管。在pn二极管中流过电流的期间内，少数载流子从pn结向二极管的n^-漂移层注入。若在该二极管动作之后立刻施加反向偏置的电压，则因为长寿命的少数载流子的关系，所以恢复时间变长，产生大的恢复电流，涉及到损耗增大，成为技术问题了。为了缩短少数载流子的寿命，虽然可以进行由粒子线照射等的结晶缺陷导入而引起的重新结合的促进，但是并未达到解决技术问题的程度，即并未达到使恢复时间足够小且损耗不会成为问题的程度。

再有，在电流少的情况下，若取代现有的pn结二极管而采用上述的伪肖特基二极管，则因为不会引起少数载流子的注入，所以可以解决上述恢复的问题，但电流例如若增大到10A以上，则即使是伪肖特基二极管，在寄生的体二极管中也会有电流流动，少数载流子从体二极管的pn结向n^-漂移层注入，因为长寿命的少数载流子的关系，所以恢复时间变长，产生大的恢复电流，涉及到损耗增大，成为技术问题了。再有，该伪肖特基二极管的成本也高，以至于在工业上并未达到广泛使用的程度。

在此，若利用背景技术中描述的MISFET的体二极管而使二极管电流流过，则构成电路的元件数减少且成本也被抑制，因此是有效的，但会产生接下来所述的各种问题。尤其是在高耐压、大电流的切换中，若使体二极管导通(ON)而流过电流，则少数载流子从MISFET的pn结向n^-漂移层120特别多地注入，因为长寿命的少数载流子的关系，所以恢复时间变长，产生大的恢复电流，涉及到损耗增大，成为技术问题。因为MISFET的制造工艺复杂，所以向体二极管导入现有的pn结二极管这样的结晶缺陷等所导致的少数载流子的寿命控制比较困难，恢复时间长、恢复损耗也非常大是比较普通的，成为技术问题。

进而，虽然也考虑到将上述MISFET与伪肖特基二极管一体化，但是在同一结构中达成MISFET动作与伪肖特基二极管是不可能的，也没有相关的报告。只能采取单纯地将作为MISFET而动作的微小元件与作为伪肖特基二极管而动作的微小元件并联地排列达一体化的结构，故难以小型化，从而成为问题。实际上，不怎么能够降低作为切换元件的MISFET与作为二极管的伪肖特基二极管的元件的面积相加得到的总面积。

虽然由碳化硅半导体元件形成的MISFET与伪肖特基二极管均已经有报告(专利文献3)，但在此描述一下在元件结构中MISFET动作与伪肖特基二极管动作存在权衡的关系。也就是说，正如在与上述的Si半导体有关的说明中所描述的那样，已经阐述了：在同一结构中，以能够在工业上使用的高性能来实现MISFET动作与伪肖特基二极管是不可能的。

针对采用上述的纵型的MISFET的结构并进行二极管动作的伪肖特基二极管、针对Si的元件(专利文献2)及SiC的元件(专利文献3)都有公开。公开了这些二极管可以设计正向电流的电气特性(进行二极管动作时流出正方向的电流的源极-漏极电压：Vf0)(专利文献3的段落[0097])。也就是说，在比pn二极管的内部电位还小的源极-漏极电压：Vf0下，可以流过二极管电流。在专利文献3的段落[0100]中也公开了：利用上述的纵型的MISFET的结构并进行二极管动作的伪肖特基二极管可以设计合并阈值电压调整/SIR沟道层，通过在源极-栅极之间施加电压，从而也可以作为原来的MISFET起作用。该专利中的沟道层的浓度与膜厚的控制范围分别为1×10¹⁵～5×10¹⁷cm^-3、0.05～1μm的范围(专利文献3的段落[0101])，公开了“MISFET调整功能的要件和反向传导SIR功能的要件处于权衡的关系”。

也就是说，示出：在该现有例所公开的结构中，作为沟道层采用的是厚度为0.05μm以上、浓度为n型且为5×10¹⁷cm^-3以下的膜，通过上述的Si半导体的MISFET或者伪肖特基二极管的结构的延长来形成元件。

本发明是鉴于上述事情而进行的，其主要目的在于：提供一种不但具有晶体管特性且也能作为二极管起作用，而且晶体管的阈值电压与二极管的启动电压并未处于权衡的关系的半导体元件。

用于解决技术问题的技术手段

本发明的半导体元件，其包括金属-绝缘体-半导体场效应晶体管，其中，

所述金属-绝缘体-半导体场效应晶体管具备：

宽带隙半导体，其具有第1导电型的体区域、与所述体区域的至少一部分接触的第2导电型的源极区域、借助所述体区域的一部分而与所述源极区域分离开的第2导电型的漂移区域、以及和位于所述源极区域与所述漂移区域之间的所述体区域的所述一部分的表面相接的第2导电型的沟道层；

与所述沟道层的表面相接的绝缘膜；

隔着所述绝缘膜而与所述沟道层对置的栅极电极；

与所述源极区域接触的源极电极；以及

与所述漂移区域电连接的漏极电极，

若将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，

则在Vgs≥Vth的情况下，所述金属-绝缘体-半导体场效应晶体管经由所述沟道层将所述漏极电极与所述源极电极之间导通，

所述金属-绝缘体-半导体场效应晶体管作为在0伏特≤Vgs＜Vth之时在所述正向上不流过电流、在Vds＜0伏特之时从所述源极电极经由所述沟道层而向所述漏极电极以所述反向流过电流的二极管发挥功能，

在以所述源极电极的电位为基准的所述栅极电极的电位Vgs是0伏特之时，

借助所述体区域的所述一部分与所述沟道层之间的pn结，在所述沟道层的至少一部分形成在整个厚度方向上被耗尽化的厚度为Dc的耗尽层，并且在所述体区域的所述一部分形成距离所述pn结的接合面的厚度为Db的耗尽层，

在将所述宽带隙半导体的介电常数设为εs，将所述绝缘膜的介电常数及厚度分别设为εi及Di，将Dc与Db之和设为Ds，将所述二极管的启动电压的绝对值设为Vf0时，满足：Ds＜Di·εs/(εi(2/Vf0-1))。

在某一实施方式中，所述宽带隙半导体由碳化硅形成，

在将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Nc时，满足：Vf0＜1伏特；Ds＜2Di；Nb＞1×10¹⁷cm^-3；以及Nc＞1×10¹⁷cm^-3。

在某一实施方式中，若将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Nc，将所述pn结的内部电位设为Pbi，将元电荷设为q，则满足：(1+(εs/εi)·(Di/Ds))＞2/(Pbi-(0.5q/εs)·(Nb·Db(Db+2Dc)-Nc·Dc²))＞2。

在某一实施方式中，所述宽带隙半导体由碳化硅形成，

在将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Nc时，满足：Vf0＜0.5伏特；Ds＜(2/3)·Di；Nb＞1×10¹⁸cm^-3；以及Nc＞1×10¹⁸cm^-3。

某一实施方式中，若将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Nc，将所述PN结的内部电位设为Pbi，将元电荷设为q，则满足：(1+(εs/εi)·(Di/Ds))＞2/(Pbi-(0.5q/εs)·(Nb·Db(Db+2Dc)-Nc·Dc²))＞4。

某一实施方式中，Ds大于14nm。

某一实施方式中，Nb及Nc中的至少一方在1.4×10¹⁹cm^-3以下。

某一实施方式中，所述宽带隙半导体由碳化硅形成，Ds小于50nm。

发明效果

根据本发明，能够提供在由pn结构成的体二极管中几乎没有流过二极管电流且稳定地动作的纵型的MISFET。

附图说明

图1是本发明的实施方式中的半导体元件的剖面概略图。

图2是将图1的一部分放大后的示意性剖视图。

图3(a)、(b)、(c)、(d)分别是表示在本实施方式中使p体浓度(Nb)变化并使沟道层的浓度(Nc)与膜厚(Dc)变化之际的阈值(横轴)与Vf0(纵轴)的关系的曲线图。

图4是表示在本实施方式中用于达成Vf0＝1V的范围的曲线图，(a)是表示沟道层的浓度(Nc)与膜厚(Dc)的曲线图，(b)是表示沟道层的浓度(Nc)与阈值(Vth)的曲线图，(c)是表示阈值(Vth)大于2V的沟道层浓度(Nc)的有效区域的曲线图。

图5是表示在本实施方式中用于达成Vf0＝0.5V的范围的曲线图，(a)是表示沟道层的浓度(Nc)与膜厚(Dc)的曲线图，(b)是表示沟道层的浓度(Nc)与阈值(Vth)的曲线图，(c)是表示阈值(Vth)大于2V的沟道层浓度(Nc)的有效区域的曲线图(无有效区域)。

图6是表示本实施方式中的沟道层浓度(Nc)、沟道层的厚度(Dc)及阈值(Vth)的关系的曲线图。

图7(a)是半导体元件的以往例的剖面概略图，(b)是半导体元件的以往例的俯视概略图，(c)是在(a)的半导体元件中设置了沟道层的半导体元件的剖面概略图。

具体实施方式

以下，对基于本发明的半导体元件的实施方式进行说明。

首先，参照图1对本实施方式中的半导体元件的构成例进行说明。本实施方式的半导体元件是碳化硅半导体元件(功率半导体器件)，包括金属-绝缘体-半导体场效应晶体管(MISFET)1000。MISFET的代表性例子为MOSFET。

如图1所示，MISFET1000的碳化硅半导体部分具有：第1导电型的体区域130；与体区域130的至少一部分接触的第2导电型的源极区域140；借助体区域130的一部分而与源极区域140分离开的第2导电型的漂移区域120；以及和位于源极区域140与漂移区域120之间的体区域130的所述一部分的表面相接的第2导电型的沟道层150。

MISFET1000还具备：与沟道层150的表面相接的绝缘膜160；隔着绝缘膜160而与沟道层150对置的栅极电极165；以及与源极区域140接触的源极电极145。

在本实施方式中，具有上述的漂移区域120等的碳化硅半导体部分由第2导电型的碳化硅半导体基板110支承，在基板110的背面设置有漏极电极170。漏极电极170和漂移区域120电连接。

在本说明书中，将以源极电极145的电位为基准的漏极电极170的电位定义为Vds，将以源极电极145的电位为基准的栅极电极165的电位定义为Vgs，将MISFET1000的栅极阈值电压定义为Vth，将从漏极电极170流向源极电极145的电流的流向定义为“正向”，将从源极电极145流向漏极电极170的电流的流向定义为“反向”。

在Vgs≥Vth的情况下，MISFET1000经由沟道层150而将漏极电极170与源极电极145之间导通。

另一方面，MISFET1000作为在0伏特≤Vgs＜Vth之时在“正向”上不流过电流、在Vds＜-Vf0伏特之时从源极电极145经由沟道层150而向漏极电极170以“反向”流过电流的二极管发挥功能。在“反向”二极管有电流流过时，对于二极管而言，不用说就是流过“正向电流”。

以下，在本说明书中，在晶体管截止(OFF)之时，将经由沟道层150而从源极电极145向漏极电极170流过电流的二极管称为“沟道二极管”。本发明的“沟道二极管”与伪肖特基二极管同样，在小电流的情况下不用说在pn结的体二极管中没有电流流动，但是即使变为大电流，pn结的体二极管中也不会有电流流动，这是在现有的Si的伪肖特基二极管中不存在的特征。

在以源极电极145的电位为基准的栅极电极165的电位Vgs为0伏特之时，借助体区域130的所述一部分与沟道层150之间的pn结，在沟道层150之中的从与沟道层150的主面垂直的方向看到的俯视图中的至少一部分，形成在整个厚度方向上被耗尽化的厚度为Dc的耗尽层。再有，此时，在体区域130的所述一部分形成距离pn结的接合面厚度为Db的耗尽层。

本实施方式中，在将作为碳化硅半导体的“宽带隙半导体”的介电常数设为εs，将绝缘膜160的介电常数及厚度分别设为εi及Di，将Dc与Db之和设为Ds，将所述二极管的启动电压的绝对值设为Vf0时，在本实施方式的半导体元件中满足Ds＜Di·εs/(εi(2/Vf0-1))。在此，二极管的启动电压，在使相对于源极电极145的漏极电极170的电位自0伏特开始下降时为电流开始从源极电极145流向漏极电极170的电位的大小。若向二极管施加Vf0以上的正向电压，则在二极管中流过正向电流。若依据上述的定义，则该正向电流对于半导体元件而言成为“反向”流过的电流。

图2是示意性地表示在Vgs＝0伏特之时被图1的虚线部围起来的区域(MOS型结构部)内所形成的耗尽层的放大图。如图2所示，借助体区域130与沟道层150之间的pn结而形成了在沟道层150的整个厚度方向上被耗尽化的厚度为Dc的耗尽层，在体区域130形成了距离pn结的接合面的厚度为Db的耗尽层。

这样，本实施方式中的半导体元件包括：第2导电型的碳化硅半导体基板110；和在基板110的表面上形成的由第2导电型的碳化硅构成的漂移区域120。第2导电型的漂移区域120由在基板110上形成的碳化硅层之中、形成有第1导电型的体区域130的部分以外的部分(第2导电型部分)构成。为了方便，有时将形成有“漂移区域120”及“体区域130”的碳化硅层称为“漂移层”。

本实施方式的碳化硅半导体基板110为n⁺基板(n⁺SiC基板)，漂移区域120为n^-区域。即，在本实施方式中，第2导电型为n型，第1导电型为p型。n型与p型也可以相互替换。另外，“n⁺”或者“n^-”的符号中的、上标“+”或者“-”的标记表示杂质的相对浓度。“n⁺”意味着与“n”相比n型掺杂物浓度高，“n^-”意味着与“n”相比n型掺杂物浓度低。

如上所述，在漂移层形成有第1导电型的p体区域130，在p体区域130内形成有第2导电型的源极区域140。源极区域140为n⁺型。p体区域130有时也被称为p体层。再有，p体区域130有时也被称为p基极区域。

在p体区域130形成有p⁺型的p⁺接触区域132。在源极区域140上形成有源极电极145。源极电极145形成在n⁺源极区域140及p⁺接触区域132的表面，并和n⁺源极区域140及p⁺接触区域132双方进行电接触。p⁺接触区域132还和p体区域130电接触。另外，在p体区域130的掺杂物浓度足够高的情况下，也可以省略p⁺接触区域132，采取源极电极145与p体区域130直接相接的构成。

n^-漂移区域120的表面部之中的夹持p体区域130的区域作为(Junction Field-Effect Transistor)区域121发挥功能。该区域由漂移区域120构成，因此为了降低JFET区域121中的电阻，也可以借助离子注入等导入第2导电型的掺杂物(在此为n型)，使得掺杂物浓度比漂移区域120的其他部分还高。

在漂移区域120上，n型的沟道层150与p体区域130及n⁺源极区域140的至少一部分相接而形成。本实施方式中的沟道层150，在形成有p体区域130及n⁺源极区域140的漂移层之上例如通过外延生长而形成。沟道层150，如图7(c)中所例示的那样，也可以是在p体区域130的上部注入n型杂质而形成的区域。在沟道层150之上形成有栅极绝缘膜160。在栅极绝缘膜160之上形成有栅极电极165。在基板110的背面形成有漏极电极170。

本发明者们通过对MISFET的沟道周边的结构中的FET动作与伪肖特基二极管动作详细地进行分析，从而发现了下述的动作原理，并基于该发现，发明了能够作为MISFET且能够作为二极管动作的新的半导体元件。即，针对在二极管中流出正向电流的漏极电极-源极电极间的最低电压Vf0而导出了一般式(后述的式7)。进而，针对作为MISFET动作而言重要的、使晶体管导通的对栅极电极施加的施加电压Vth与Vf0的关系，导出一般式(后述的式8)，发现了MISFET的动作与二极管的动作不权衡而双方成立的结构。

以下，对本发明的动作原理进行说明。

如上所述，在以源极电极145的电位为基准的栅极电极165的电位Vgs是0伏特之时，借助体区域130与沟道层150之间的pn结，形成了沟道层150的至少一部分在整个厚度方向上被耗尽化的厚度为Dc的耗尽层(图2)。再有，此时，在体区域130形成了距离pn结的接合面的厚度为Db的耗尽层。因此，用下式来表示在半导体中形成的耗尽层的合计厚度Ds。

[数学式1]

Ds＝Dc+Db …(式1)

对于MISFET的沟道层150周边的耗尽层来说，需要下述关系成立。

[数学式2]

\frac{Ds \cdot E \max}{2} > Pbi

…(式2)

在此，Emax是在半导体中不会产生因雪崩所导致的电流且在pn结中不流动漏电流的最大电场。再有，Pbi是半导体的pn结的内部电位。

若对该式进行变形，则可以得到下式。

[数学式3]

Ds > \frac{2 Pbi}{E \max}

…(式2′)

若在该式2’中代入Si半导体的物性值Pbi＝1V、Emax＝0.3×10⁶V，则得到2·Pbi/Emax＝6.7×10^-6cm＝约70nm。因此，下式成立。

[数学式4]

Ds＞约70nm …(式3)

在此，若将元电荷q设为1.6×10^-19库仑，将沟道层的掺杂物浓度设为Nc，则pn结部所形成的最大的电场E根据泊松方程式而可以用下式来表示。

[数学式5]

\frac{q}{ϵs} \cdot Nc \cdot Ds = E

…(式4)

因为该电场E比Emax还小，所以需要按照以下关系成立的方式设定Nc及Ds。

[数学式6]

Nc < \cdot \frac{ϵs}{q} \cdot \frac{E \max}{Ds}

…(式5)

在Si半导体的情况下，若将Ds设定为70nm左右，则上式的右边为约2×10¹⁷cm^-3。因此，Nc(Si)需要比约2×10¹⁷cm^-3还小。

在Si半导体中，在形成了厚度比70nm还薄且掺杂物浓度比约2×10¹⁷cm^-3还高的沟道层的情况下，在以源极电极145的电位为基准的栅极电极165的电位Vgs是0伏特之时，难以出现沟道层中没有电流流过的状态。

作为该沟道层的厚度及掺杂物浓度而能允许的范围，如对上述的现有技术所进行的说明那样，与作为Si沟道层而采用厚度为0.1μm(100nm)以上、掺杂物浓度为n型且为2×10¹⁷cm^-3以下的层(专利文献1)的做法并不矛盾。即，可以清楚地知道：在沟道层周边我们对耗尽层的功能的考察和基于现有的Si元件相关的经验的设计指南并不矛盾。

本发明者们将上述的考察适用于SiC，结果发现了：通过在从现有的Si半导体的沟道层应该满足的厚度及掺杂物浓度的范围脱离的区域内形成沟道层150，从而可以使半导体元件稳定地动作。

若将SiC半导体的物性值Pbi＝约3V、Emax＝约3×10⁶V代入前述的式2及式5，则可以得到下式。

Ds(SiC)＞2×10^-6cm＝20nm(式3’)

Nc(SiC)＜7×10¹⁸cm^-3(式5’)

在此，假设沟道层的掺杂物浓度Nc在厚度方向上是均匀的，设想体区域的掺杂物浓度Nb与沟道层的掺杂物浓度Nc相比足够高的情况。因此，耗尽层在体区域侧形成得较薄，可以认为耗尽层的厚度Ds与沟道层的厚度Dc大致相等。

根据上述的考察，可知：即使为比Si系的半导体元件所需要的沟道层的厚度(约70nm)还薄的沟道层，在SiC系的半导体元件中也能够进行动作。再有，可知：即使为掺杂物浓度比Si系的半导体元件中不能超过的沟道层的掺杂物浓度(2×10¹⁷cm^-3)还高的沟道层，在SiC系的半导体元件中也能够进行动作。

在此，考虑前述的假设不成立且Dc与Db大致相等的情况。例如，存在体区域的掺杂物浓度Nb与沟道层的掺杂物浓度Nc具有相同级数的大小的情况。

因为Ds＝Dc+Db，所以若Dc与Db大致相等，则Nc即使为上述值的2倍的值，也能够实现稳定的动作。即，根据式5’可知：即使Nc、Nb＜1.4×10¹⁹cm^-3，也能稳定地发挥功能。也就是说，只要Nc及Nb中的至少一方小于1.4×10¹⁹cm^-3，SiC就能作为半导体稳定地发挥功能。

再有，对于上述的Ds而言，考虑pn结的耗尽层中的电位降(potentialdrop)扩展到与半导体的pn结的内部电位(对应于带隙)一致的情况。在源极电极与栅极电极之间未施加电压的情况下，因为不是常导通(normally-on)，所以本发明的沟道层与体区域之间的pn结的电位降比半导体(SiC)pn结的内部电位(对应于带隙)还小。另一方面，为了即使在Vf0足够低且使大电流在沟道二极管流过的情况下也使体二极管中不流动电流，优选电位降在2V以上。该情况下，Ds的下限值为20nm的2/3的值。因此，下式成立。

Ds(SiC)＞14nm

本发明者们发现了：在MOS型的二极管中，沟道层表面(氧化膜界面)中的电位降Pd如下这样表现。

[数学式7]

Pd = \frac{1}{2} \cdot \frac{q}{ϵs} \cdot (Nb \cdot Db (Db + 2 Dc) - Nc \cdot {Dc}^{2})

…(式6)

再有，根据发明者的研究，Pd与Vf0的关系可以如下这样表现。

Vf0＝Pbi-Pd

因此，下式成立。

[数学式8]

Vfo = Pbi - \frac{1}{2} \cdot \frac{q}{ϵs} (Nb \cdot Db (Db + 2 Dc) - Nc \cdot {Dc}^{2})

…(式7)

可知：MISFET中电流流出的栅极阈值电压Vth，作为Vf0的函数，可以如下这样表现。

[数学式9]

Vth = Vfo (1 + \frac{ϵs}{ϵi} \cdot \frac{Di}{Ds})

…(式8)

另外，εi及Di分别是绝缘膜160的介电常数及厚度。在此使用的Ds是在施加了电压Vth的状态下的半导体的耗尽层的厚度，准确地说不同于上述式7的Dc+Db。但是，在p体区域的浓度Nb足够高的区域内，误差微小，可以确认大致作为Ds＝Dc+Db来计算。

MISFET动作中要求的安全动作的条件在于，将Vth设为正值的某个值以上。例如，功率电子电路中利用的MISFET等切换元件的栅极阈值电压Vth通常要求比2V大的电压。具有2V以下的阈值电压Vth的该元件，由于伴随切换动作而产生的噪声，会引起电流的误切换动作，无法保障安全动作。

另一方面，需要将在二极管中流出正向电流的漏极电极-源极电极间的最低电压Vf0设定为某个值以下。尤其是，在作为切换元件发挥功能的情况下设想的大电流，即使在作为二极管起作用的情况下反向流动，也将二极管的启动电压Vf0设定为比1V小的值，则可以实现寄生的体二极管中几乎没有电流流动的构成。通常，MISFET的切换电流(正方向的电流)，在考虑由半导体元件产生的发热的问题等的基础上而被限制为正方向的正向电压Vf比2V小。电压Vf由MISFET的切换电流与导通电阻之积来决定(电压降)。在逆变器动作时，该电流作为二极管电流而导通。因此，二极管电流的正向电压(反向的Vf)成为在上述正方向的Vf(小于2V)上相加了Vf0的值。若Vf0小于1V，则该值被限制为小于3V。小于3V的二极管的正向电压例如与碳化硅的pn结的内部电位约3V同等或者为其以下。因此，若Vf0为比1V小的值，则在寄生的体二极管中几乎不流动电流。

若考虑MISFET动作所要求的Vth＞2V的要件和二极管动作所要求的Vf0＜1V的要件，则根据式8可以导出下式。

[数学式10]

\frac{Vth}{Vfo} = 1 + \frac{ϵs}{ϵi} \cdot \frac{Di}{Ds}

…(式9)

若对上述的式9进行变形，则可以得到下式9’。

[数学式11]

Ds = \frac{ϵs}{ϵi} \cdot \frac{Di}{(\frac{Vth}{Vfo} - 1)}

…(式9′)

为了使该式9’中的Vth成为比2V大的值，则需要按照满足下式的方式设定Ds。

[数学式12]

Ds < \frac{ϵs}{ϵi} \cdot \frac{Di}{(\frac{2}{Vfo} - 1)}

…(式9″)

Di及Vf0的设定值可以根据利用本发明的半导体元件时的状况而变化。因此，在本发明的半导体元件中，基于所提供的Di及Vf0按照满足上述的式9”的方式设定Ds，在本质上是重要的。

在Vf0小于1V之时，上述的式子可以变形为下式。

[数学式13]

Ds < \frac{ϵs}{ϵi} \cdot Di

…(式10)

在将半导体设为碳化硅、将绝缘膜设为氧化硅的碳化硅的MISFET中，因为εs/εi～2.2，所以下式成立。

[数学式14]

Ds＜2Di …(式11)

因为以20V的栅极电压来驱动通常的碳化硅半导体元件，所以通常将Di设定为70nm，DS优选为下述范围。

[数学式15]

Ds＜约140nm …(式12)

在Vth＞2V、Vf0＜1V的条件下，若将式9一般化进行书写，则可以得到下式。

[数学式16]

1 + \frac{ϵs}{ϵi} \cdot \frac{Di}{Ds} > \frac{2}{Pbi - \frac{q}{zϵs} (Nb \cdot Db (Db + 2 Dc) - Nc \cdot {Dc}^{2})} > 2

…(式13)

根据式9可知：上式的最左项与Vth/Vf0相等，再有Vf0与式13的正中间项的分母相等。因此，若Vth＞2V，则式13的左侧的不等式成立。再有，若Vf0＜1V，则根据式7、式13的正中间项的分母比1还小，因此该项变得比2/1＝2还大，式13的右侧的不等式成立。

在此，保持Vth＞2V不变，使二极管进一步高性能化，若设为Vf0＜0.5V，则取代式10，下式成立。若设为Vf0＜0.5V，则在晶体管截止之时，因为电流从源极电极145流向漏极电极170，所以可以将在源极·漏极之间施加的电压设为0.5V以下。因此，能够借助比利用了SiC的肖特基势垒二极管元件(Vf0＝约0.8V)的情况还低的源极·漏极间电压，使二极管电流流过。

[数学式17]

3 Ds < \frac{ϵs}{ϵi} \cdot Di

…(式14)

若将Di设定为70nm，则对于Ds而言可以得到下式。

[数学式18]

Ds＜50nm …(式15)

在Vth＞2V、Vf0＜0.5V的条件下，若将式9一般化进行书写，则可以得到下式。

[数学式19]

1 + \frac{ϵs}{ϵi} \cdot \frac{Di}{Ds} > \frac{2}{Pbi - \frac{q}{zϵs} (Nb \cdot Db (Db + 2 Dc) - Nc \cdot {Dc}^{2})} > 4

…(式16)

根据式9可知：上式的最左项与Vth/Vf0相等，再有Vf0与式16的正中间项的分母相等。因此，若Vth＞2V，则式16的左侧的不等式成立。再有，若Vf0＜0.5V，则根据式7、式16的正中间项的分母比0.5还小，因此该项变得比2/0.5＝4还大，式16的右侧的不等式成立。

接着，参照图3(a)～(d)，说明Vth及Vf0根据沟道层的掺杂物浓度Nc及厚度Dc是如何变化的。

图3(a)的左侧的曲线图表示在Nb＝10²⁰cm^-3的情况下Nc与Vth及Vf0的关系。在此，Nc使数量级从10¹⁶cm^-3到10²⁰cm^-3以5个阶段变化。曲线图的纵轴为Vf0，横轴为Vth。在曲线图中，记载着表示Vf0＝0.5V、1V的直线和表示Vth＝2V的直线。另一方面，图3(a)的右侧的曲线图表示在Nb＝10²⁰cm^-3的情况下Dc与Vth及Vf0的关系。在此，Dc为10nm、50nm、100nm、500nm、1000nm。该曲线图的纵轴也是Vf0，横轴为Vth。在该曲线图中也记载着表示Vf0＝0.5V、1V的直线和表示Vth＝2V的直线。

图3(b)、图3(c)、图3(d)的曲线图分别对应于图3(a)的曲线图。图3(b)、图3(c)、图3(d)的曲线图分别在Nb为10¹⁹cm^-3、10¹⁸cm^-3、10¹⁷cm^-3这一点上不同。

根据新导出的式7及式8来求取Vth与Vf0。

在Nb为10¹⁷cm^-3的情况下，根据图3(d)可知：无论沟道层的掺杂物浓度Nc与厚度Dc取什么样的值，都不存在同时满足Vth＞2V与Vf0＜1V的条件。

在Nb为10¹⁸cm^-3的情况下，根据图3(c)可知：虽然存在同时满足Vth＞2V与Vf0＜1V的沟道的浓度与厚度，但是并不存在同时满足Vth＞2V与Vf0＜0.5V的沟道的浓度与厚度。

在Nb为10¹⁹cm^-3的情况下，根据图3(b)可知：存在同时满足Vth＞2V与Vf0＜0.5V的沟道的浓度与厚度。

为了同时满足Vth＞2V与Vf0＜1V，需要式10、式11、式12及Nb＞10¹⁷cm^-3、Nc＞10¹⁷cm^-3成立。

另一方面，为了同时满足Vth＞2V与Vf0＜0.5V，需要式14、式15及Nb＞10¹⁸cm^-3、Nc＞10¹⁸cm^-3以下的式子成立。

接着，参照图4(a)～(c)，对将Vf0设为1V的情况下的Nc所对应的Dc、Vth的依存性进行说明。

图4(a)是表示Di＝70nm、Nb＝1×10¹⁹cm^-3的情况下成为Vf0＝1V的Dc的Nc依存性(范围表示到比以往例中示出的最高浓度还稍微高一些的Nb＝1×10¹⁸cm^-3为止)的曲线图。曲线图的纵轴为Dc，横轴为Nc。另外，横轴的数值表示10的指数。例如，“16”意味着1×10¹⁶(cm^-3)，“16.5”意味着1×10^16.5(cm^-3)。这些横轴的数值的含义在以下要说明的图4(b)、(c)中也是同样的。

在图4(a)的曲线图中记载着表示厚度为50nm的水平线。以往，通常将沟道层的厚度Dc设定为50nm以上的值。Nc越小，则越需要增大Dc。在该Dc的值以上(比图4(a)的绘图点还靠上的区域)，成为Vf0＜1V，意味着作为二极管动作可以达成本申请的目的。

图4(b)是表示Di＝70nm、Nb＝1×10¹⁹cm^-3的情况下成为上述Vf0＝1V的Dc时的Vth的Nc依存性的曲线图。曲线图的纵轴为Vth，横轴为Nc。在曲线图中记载着表示Vth＝2V的水平线。可知：为了满足Vf0＝1V且使Vth比2V还大，应该将Nc设定为比约1×10¹⁷cm^-3还高的值。

图4(c)是将图4(a)的一部分与图4(b)的一部分合并记载的曲线图。该曲线图的左侧纵轴为Dc，右侧纵轴为Vth，横轴为Nc。根据图4(c)可知：成为Vf0＝1V的Dc比50nm厚且Vth比2V大的区域的内部存在被绘图的点。存在可以同时满足的区域。意味着：在Vf0＝1V的情况下，即使将沟道层的厚度Dc设定为50nm以上，也可以实现Vth＞2V。

接下来，参照图5，对将Vf0设为0.5V的情况下的Nc所对应的Dc、Vth的依存性进行说明。图5(a)、(b)、(c)分别是与图4(a)、(b)、(c)对应的曲线图。

根据图5(a)可知：在将沟道层的厚度Dc增厚到比50nm大的区域中，可以满足Vf0＝0.5V。但是，根据图5(b)可知：在满足Vf0＝0.5V的沟道层的厚度Dc下，在图5的Nc的浓度区域中，在Vth＞2V的区域内不存在被绘图的点。因此，在沟道层的厚度Dc比50nm大、且Nc比1×10¹⁸cm^-3还小的区域中，无法达成Vf0＝0.5V、Vth＞2V双方。

在图6中示出根据新导出的式9、13而可以设为Vf0＝0.5V的Nc与Dc的关系及为上述Nc与Dc之时的Vth。图6的曲线图的纵轴为沟道层的厚度Dc，横轴为沟道层的掺杂物浓度Nc。横轴的数值表示10的指数。例如，“18”意味着1×10¹⁸(cm^-3)。根据图6可知：若Dc＜50nm、Nc＞1×10¹⁸cm^-3，则可以形成Vth＞2V的区域。

根据以上的说明可知：为了既能满足Vth＞2V又能使二极管的启动电压Vf0降低到0.5V以下，只要在适当的范围内设定沟道层的厚度与掺杂物浓度即可。优选沟道层的厚度Dc比50nm还小，更优选在40nm以下。

以上，详细地说明了既能满足Vth＞2V又能使Vf0降低到0.5V以下的条件。本发明也能够适用于既能满足Vth＞2V又能在0.5V与1.0V之间设定Vf0的值的情况。以下，示出将Vf0设定为0.6V～0.9V的范围内的值时的条件例。

[表1]

表1中的Vth/Vf0的下限值相当于式13、16中的最右侧的数值。

在上述实施方式中，虽然已经对包含具有平面结构的MISFET的半导体元件进行了说明，但是本发明的半导体元件也可以是包含具有沟槽结构的MISFET的半导体元件。

虽然对碳化硅(SiC)详细地进行了说明，但是与碳化硅同样，即使是GaN等其他的宽带隙半导体，也可以实现本发明。

工业上的可用性

根据本发明，可以将作为MISFET而动作时的阈值Vth设定为足够高的值，且可以使MISFET作为二极管而动作时的启动电压的绝对值足够小。本发明可以提供不会增加部件数量且稳定地驱动逆变器等的功率电子电路的半导体元件。

符号说明

110 基板

120 漂移层

121 JFET区域

130 p体区域

132 P⁺接触区域

140 源极区域

145 源极电极

150 沟道层

160 栅极绝缘膜

165 栅极电极

170 漏极电极

Claims

1.一种半导体元件，其包括金属-绝缘体-半导体场效应晶体管，其中，

所述金属-绝缘体-半导体场效应晶体管具备：

与所述沟道层的表面相接的绝缘膜；

隔着所述绝缘膜而与所述沟道层对置的栅极电极；

与所述源极区域接触的源极电极；以及

与所述漂移区域电连接的漏极电极，

在将所述宽带隙半导体的介电常数设为εs，将所述绝缘膜的介电常数及厚度分别设为εi及Di，将Dc与Db之和设为Ds，将所述二极管的启动电压的绝对值设为Vf0时，满足：

Ds＜Di·εs/(εi(2/Vf0-1))。

2.根据权利要求1所述的半导体元件，其中，

所述宽带隙半导体由碳化硅形成，

在将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Nc时，满足：

Vf0＜1伏特；

Ds＜2Di；

Nb＞1×10¹⁷cm^-3；以及

Nc＞1×10¹⁷cm^-3。

3.根据权利要求2所述的半导体元件，其中，

若将所述体区域的掺杂物浓度设为Nb，将所述沟道层的掺杂物浓度设为Nc，将所述pn结的内部电位设为Pbi，将元电荷设为q，则满足：

(1+(εs/εi)·(Di/Ds))＞2/(Pbi-(0.5q/εs)·(Nb·Db(Db+2Dc)-Nc·Dc²))＞2。

4.根据权利要求1所述的半导体元件，其中，

所述宽带隙半导体由碳化硅形成，

Vf0＜0.5伏特；

Ds＜(2/3)·Di；

Nb＞1×10¹⁸cm^-3；以及

Nc＞1×10¹⁸cm^-3。

5.根据权利要求4所述的半导体元件，其中，

(1+(εs/εi)·(Di/Ds))＞2/(Pbi-(0.5q/εs)·(Nb·Db(Db+2Dc)-Nc·Dc²))＞4。

6.根据权利要求1～5任一项所述的半导体元件，其中，Ds大于14nm。

7.根据权利要求1～6任一项所述的半导体元件，其中，Nb及Nc中的至少一方在1.4×10¹⁹cm^-3以下。

8.根据权利要求1所述的半导体元件，其中，所述宽带隙半导体由碳化硅形成，Ds小于50nm。