JP6038745B2

JP6038745B2 - ダイオード回路およびｄｃ−ｄｃコンバータ

Info

Publication number: JP6038745B2
Application number: JP2013172354A
Authority: JP
Inventors: 東良啓市
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2013-08-22
Filing date: 2013-08-22
Publication date: 2016-12-07
Anticipated expiration: 2033-08-22
Also published as: JP2015042079A; US20150053994A1; US9196686B2

Description

本発明の実施形態は、窒化ガリウム系半導体を用いたダイオード回路およびＤＣ−ＤＣコンバータに関する。

シリコンに代わる半導体材料として、ＳｉＣやＧａＮが注目されている。ＳｉＣとＧａＮはいずれも、シリコンよりもバンドギャップが大きいため、絶縁破壊電圧が大きくて、オン抵抗の低い素子を製造可能である。実用化の観点では、ＧａＮよりもＳｉＣが先行しているが、ＳｉＣはウエハの価格がＧａＮよりもはるかに高く、ＧａＮを用いた素子を実用化する研究開発が進められている。

ＧａＮは、イオン注入によって特性の優れたｐ型層を形成するのが困難であるが、ＨＥＭＴ（High Electron Mobility Transistor）の構造を採用することにより、オン抵抗が小さくて、高周波動作が可能な素子を作製することができる。

ＧａＮ−ＨＥＭＴを用いた高耐圧のＤＣ−ＤＣコンバータを設計する場合、同じくＧａＮ半導体材料を用いたダイオード（ＧａＮ−Ｄｉ）が必要となる。

ところが、ＧａＮ−Ｄｉは、ＧａＮ−ＨＥＭＴに比べて、逆バイアス時の漏れ電流が大きいという問題がある。また、ＧａＮ−Ｄｉはラテラル構造で形成されることが多いが、ラテラル構造にすると、オン抵抗が高くなるため、順方向電圧が大きくなってしまい、電力損失が増大するという問題がある。

特開2008-198735号公報

本発明が解決しようとする課題は、順バイアス時のオン抵抗を小さくしつつ、逆バイアス時の漏れ電流を少なくしたダイオード回路およびＤＣ−ＤＣコンバータを提供することである。

本発明の一態様では、窒化ガリウム系半導体を用いたスイッチング素子と、
前記スイッチング素子に直列接続される、窒化ガリウム系半導体を用いたダイオードと、
前記ダイオードに並列接続されるインピーダンス素子と、
前記ダイオードのアノード電極、前記インピーダンス素子の一端部、および前記スイッチング素子の制御電極に接続される第１信号伝送部と、
順バイアス時に、前記第１信号伝送部から、前記ダイオードまたは前記インピーダンス素子と、前記スイッチング素子と、を通過して流れる電流を出力する第２信号伝送部と、を備えるダイオード回路が提供される。

一実施形態に係るダイオード回路１の回路図。ダイオード３の順方向特性とインピーダンス素子４の電圧−電流特性とを示す図。（ａ）は印加電圧が所定電圧未満のときの電流経路図、（ｂ）は印加電圧が所定電圧以上のときの電流経路図。図１のダイオード回路１の断面構造を示す図。図１のダイオード回路１を用いたＤＣ−ＤＣコンバータ２１の回路図。

以下、図面を参照しながら、本発明の一実施形態について説明する。

図１は一実施形態に係るダイオード回路１の回路図である。図１のダイオード回路１は、スイッチング素子２と、ダイオード３と、インピーダンス素子４と、第１信号伝送部５と、第２信号伝送部６とを備えている。ダイオード３とインピーダンス素子４は並列接続されて並列回路７を構成している。この並列回路７とスイッチング素子２は、第１信号伝送部５と第２信号伝送部６の間に直列接続されている。

スイッチング素子２とダイオード３は、窒化ガリウム系半導体により形成されている。以下では、スイッチング素子２がＧａＮを用いたＨＥＭＴ（以下、ＧａＮ−ＨＥＭＴ８）であり、ダイオード３がＧａＮを用いたダイオード３（以下、ＧａＮ−Ｄｉ９）である例が説明される。

本実施形態によるＧａＮ−ＨＥＭＴ８とＧａＮ−Ｄｉ９は、共通の基板上に形成可能であり、これにより、ＧａＮ−ＨＥＭＴ８とＧａＮ−Ｄｉ９をワンチップ化することができる。

ＧａＮ−Ｄｉ９のアノード電極と、インピーダンス素子４の一端部と、ＧａＮ−ＨＥＭＴ８のゲートとは、第１信号伝送部５に接続されている。

第２信号伝送部６は、ダイオード回路１の順バイアス時に、第１信号伝送部５から、ダイオード３またはインピーダンス素子４と、ＧａＮ−ＨＥＭＴ８とを通過して流れる電流を出力する。

ＧａＮ−ＨＥＭＴ８のドレインは第２信号伝送部６に接続され、ＧａＮ−ＨＥＭＴ８のソースはダイオード３のカソード電極とインピーダンス素子４の他端部とに接続されている。

図２はダイオード３の順方向特性とインピーダンス素子４の電圧−電流特性とを示す図であり、横軸は順電圧、縦軸は流れる電流である。ダイオード３の順方向特性は波形ｗ１で表され、インピーダンス素子４の電圧−電流特性は波形ｗ２で表される。また、ダイオード回路１の全体での順方向特性は太線実線波形ｗ３で表される。

図２からわかるように、ダイオード３およびインピーダンス素子４への印加電圧が所定電圧Ｖo未満では、インピーダンス素子４の方がダイオード３よりもインピーダンスが小さい。よって、第１信号伝送部５からの電流は、図３（ａ）に示すように、ダイオード３には流れずに、インピーダンス素子４に流れる。

一方、ダイオード３およびインピーダンス素子４への印加電圧が所定電圧Ｖo以上では、ダイオード３の方がインピーダンス素子４よりもインピーダンスが小さい。よって、第１信号伝送部５からの電流は、図３（ｂ）に示すように、インピーダンス素子４には流れずに、ダイオード３に流れる。

このように、ダイオード３とインピーダンス素子４では、印加電圧が所定電圧未満か否かによって、インピーダンスの大小関係が異なるため、第１信号伝送部５からの電流は、印加電圧によらず、インピーダンスの小さい方を通って流れることになる。

これにより、順バイアス時にダイオード回路１に流れる電流は、ダイオード３の順電圧特性に制約されなくなり、ダイオード回路１のオン抵抗および順方向電圧を低くすることができる。また、ダイオード３およびインピーダンス素子４に印加される電圧が所定電圧以上になると、ダイオード３の方がインピーダンスが小さくなるため、第１信号伝送部５からの電流はダイオード３に流れる。

このように、図１のダイオード回路１は、ダイオード３およびインピーダンス素子４に印加される電圧によらず、常にインピーダンスが低い方に電流を流すことができ、順バイアス時におけるオン抵抗と電力損失を低減できる。

一方、逆バイアス時には、必ず、ＧａＮ−ＨＥＭＴ８のソース電圧が第１信号伝送部５の電圧よりもインピーダンス素子４の電圧降下分高くなる。第１信号伝送部５はＧａＮ−ＨＥＭＴ８のゲートに接続されているため、ＧａＮ−ＨＥＭＴ８のゲートをソースよりも必ず低くすることができる。よって、ＧａＮ−ＨＥＭＴ８を確実にオフさせることができ、ＧａＮ−ＨＥＭＴ８のドレイン−ソース間にリーク電流が流れなくなり、漏れ電流特性が向上する。

図４は図１のダイオード回路１の断面構造を示す図であり、スイッチング素子２とダイオード３を共通の基板上に形成してワンチップ化する例を示している。基板としては、例えばシリコン基板が用いられる。

図４のダイオード回路１は、基板１１上に形成されるＧａＮ層１２と、このＧａＮ層１２の上に形成されるＡｌＧａＮ層１３と、このＡｌＧａＮ層１３の上に絶縁膜１４にて分離して形成されるアノード電極層１５、カソード電極層１６、およびドレイン電極層１７と、ＡｌＧａＮ層１３の上に絶縁膜１８を介して形成されるゲート電極層１９とを有する。

このように、図４のダイオード回路１は、各電極層を基板１１面方向に配置したラテラル構造である。図１のインピーダンス素子４は、アノード電極層１５とカソード電極層１６の上方に、配線層を介して形成される。このインピーダンス素子４は、同じチップ上に半導体層を用いて形成してもよいし、図４のチップとは別個に配置して、ボンディングワイヤ等でチップ上の電極と接続してもよい。

図４のように、ＧａＮ層１２の上にＡｌＧａＮ層１３を形成することで、ＧａＮ層１２とＡｌＧａＮ層１３の界面付近に２次元電子ガス２０が生じ、この２次元電子ガス２０により、キャリアの移動度が高くなり、高周波動作が可能となる。

図５は図１のダイオード回路１を用いたＤＣ−ＤＣコンバータ２１の回路図である。図５のＤＣ−ＤＣコンバータ２１は、図１のダイオード回路１と、ハイサイドスイッチ２２と、駆動部２３と、インダクタ素子２４と、出力容量２５とを有する。

ハイサイドスイッチ２２とダイオード回路１は、６００Ｖ程度の入力電圧を印加する第１入力ノード２６と第２入力ノード２７の間に直列接続されている。入力電圧は、第１入力ノード２６および第２入力ノード２７に接続される入力電源２８により発生される。

ダイオード回路１内のダイオード３のアノード電極は第２入力ノード２７に接続され、ダイオード回路１内のＧａＮ−ＨＥＭＴ８のドレインは、ハイサイドスイッチ２２のソースに接続されている。ハイサイドスイッチ２２のドレインは第１入力ノード２６に接続され、ハイサイドスイッチ２２のゲートは駆動部２３に接続されている。

ハイサイドスイッチ２２とダイオード回路１との接続ノード（中間ノード）２９にはインダクタ素子２４の一端が接続され、インダクタ素子２４の他端は第１出力ノード３０に接続されている。出力容量２５は、第１出力ノード３０と第２出力ノード３１の間に接続されている。第２入力ノード２７と第２出力ノード３１は同電位であり、例えば接地電位に設定される。

ハイサイドスイッチ２２は、例えばＧａＮ−ＨＥＭＴである。ハイサイドスイッチ２２をＧａＮ−ＨＥＭＴにすることで、ダイオード回路１内のＧａＮ−ＨＥＭＴ８と対になって、高速動作が可能になる。

次に、図５のＤＣ−ＤＣコンバータ２１の動作を説明する。駆動部２３は、ハイサイドスイッチ２２を周期的にオンまたはオフに切り替える。ハイサイドスイッチ２２がオンの期間内は、入力電源２８からの電流は、ハイサイドスイッチ２２のドレイン−ソース間を経由して、インダクタ素子２４と出力容量２５に流れる。このとき、入力電源２８からの電流はダイオード回路１には流れない。その理由は以下の通りである。ダイオード回路１は逆バイアス状態になっており、ダイオード回路１内のダイオード３のカソード電圧がアノード電圧よりも高くなる。これはすなわち、ＧａＮ−ＨＥＭＴ８のゲート電圧よりもソース電圧が高いことを意味し、ＧａＮ−ＨＥＭＴ８が確実にオフして、ダイオード回路１内に漏れ電流が流れるのが防止される。

一方、ハイサイドスイッチ２２がオフの期間内は、第２入力ノード２７からダイオード回路１を通って、インダクタ素子２４とキャパシタ素子に電流が流れる。ダイオード回路１内を流れる電流は、上述した図２に示すように、ダイオード回路１内の並列回路７の両端電圧が所定電圧未満か否かにより、インピーダンス素子４とダイオード３のいずれか一方を通って流れる。

ハイサイドスイッチ２２はオフであっても、そのドレインには６００Ｖもの高電圧が印加されているため、第２入力ノード２７からダイオード回路１に流れた電流は、ハイサイドスイッチ２２に流れるおそれはない。

このように、図５のＤＣ−ＤＣコンバータ２１は、ハイサイドスイッチ２２が交互にオンまたはオフするが、いずれの場合も、インダクタ素子２４と出力容量２５に流れる電流の向きは常に同じであり、これにより、直流電圧を負荷３２に供給できる。

また、ハイサイドスイッチ２２がオンの期間内に、ハイサイドスイッチ２２のドレイン−ソース間を通った電流がダイオード回路１にリークするおそれがなくなり、電力損失を低減できる。さらに、ハイサイドスイッチ２２がオフの期間内は、ダイオード回路１を低インピーダンスで駆動できるため、ダイオード回路１での電圧降下による損失を低減できる。

本実施形態に係るダイオード回路１およびＤＣ−ＤＣコンバータ２１は、高電圧入力に対応できるため、産業用の電源装置を初めとして、種々の用途に利用可能である。

このように、本実施形態に係るダイオード回路１は、ＧａＮ−ＨＥＭＴ８に、ダイオード３およびインピーダンス素子４からなる並列回路７を直列接続して構成される。これにより、本実施形態に係るダイオード回路１は、順バイアス時には、ダイオード３とインピーダンス素子４のうち、インピーダンスの小さい方を通って電流を流すことができ、順バイアス時のオン抵抗を小さくして、電圧降下による損失を抑制できる。また、本実施形態に係るダイオード回路１は、逆バイアス時には、ＧａＮ−ＨＥＭＴ８のソース電圧がゲート電圧よりも確実に高くなるため、ＧａＮ−ＨＥＭＴ８を確実にオフでき、ＧａＮ−ＨＥＭＴ８のドレイン−ソース間を流れる漏れ電流を抑制できる。

また、本実施形態に係るダイオード回路１をＤＣ−ＤＣコンバータ２１に組み込むことで、電力損失の少なく、高速動作が可能なＤＣ−ＤＣコンバータ２１が得られる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ダイオード回路、２スイッチング素子、３ダイオード、４インピーダンス素子、５第１信号伝送部、６第２信号伝送部、７並列回路、１１基板、１２ＧａＮ層、１３ＡｌＧａＮ層、１４，１８絶縁膜、１５アノード電極層、１６カソード電極層、１７ドレイン電極層、１９ゲート電極層、２１ＤＣ−ＤＣコンバータ、２２ハイサイドスイッチ、２３駆動部、２４インダクタ素子、２５出力容量、２６第１入力ノード、２７第２入力ノード、２８入力電源、２９接続ノード、３０第１出力ノード、３１第２出力ノード

Claims

第１電極、第２電極および第１制御電極を有する第１スイッチング素子と、
前記第１電極に接続されるカソード電極と、前記第１制御電極に接続されるアノード電極とを有するダイオードと、
前記ダイオードに並列接続されるインピーダンス素子と、
前記第２電極に接続される第３電極、第４電極および第２制御電極を有する第２スイッチング素子と、
前記アノード電極に接続されるキャパシタと、前記第２電極と、の間に設けられるインダクタと、を備え、
前記第１スイッチング素子および前記ダイオードはそれぞれ、窒化ガリウム系半導体素子である、ＤＣ−ＤＣコンバータ。
前記第２制御電極は、駆動部に接続される、請求項１に記載のＤＣ−ＤＣコンバータ。
前記駆動部は、前記第３電極および前記第４電極の間を電気的に導通または遮断させる切替を行う、請求項２に記載のＤＣ−ＤＣコンバータ。
前記第４電極および前記アノード電極には、電源電圧が供給される、請求項１乃至３のいずれか一項に記載のＤＣ−ＤＣコンバータ。
前記第１スイッチング素子および前記第２スイッチング素子のそれぞれは、ＨＥＭＴ（High Electron Mobility Transistor）である、請求項１乃至４のいずれか一項に記載のＤＣ−ＤＣコンバータ。
前記第１スイッチング素子および前記ダイオードは、共通基板上に配置されている、請求項１乃至５のいずれか一項に記載のＤＣ−ＤＣコンバータ。
前記インピーダンス素子は、前記共通基板とは異なる基板上に配置されている、請求項６に記載のＤＣ−ＤＣコンバータ。
前記第２スイッチング素子は、窒化ガリウム系のＨＥＭＴ（High Electron Mobility Transistor）である、請求項１乃至７のいずれか一項に記載のＤＣ−ＤＣコンバータ。
ソース電極、ドレイン電極およびゲート電極を有する窒化ガリウム系ＨＥＭＴ（High Electron Mobility Transistor）である第１スイッチング素子と、
前記第１スイッチング素子の前記ソース電極に接続されるカソード電極と、前記第１スイッチング素子の前記ゲート電極に接続されるアノード電極と、を有する窒化ガリウム系ダイオードと、
前記窒化ガリウム系ダイオードに並列接続されるインピーダンス素子と、
前記第１スイッチング素子の前記ドレイン電極に接続されるソース電極を有する窒化ガリウム系ＨＥＭＴ（High Electron Mobility Transistor）である第２スイッチング素子と、
前記第２スイッチング素子の前記ソース電極と、前記窒化ガリウム系ダイオードのアノードに接続されるキャパシタと、の間に設けられるインダクタと、を備える、半導体装置。
前記第１スイッチング素子および前記窒化ガリウム系ダイオードは、共通基板上に配置されている、請求項９に記載の半導体装置。