WO2016043192A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- WO2016043192A1 WO2016043192A1 PCT/JP2015/076176 JP2015076176W WO2016043192A1 WO 2016043192 A1 WO2016043192 A1 WO 2016043192A1 JP 2015076176 W JP2015076176 W JP 2015076176W WO 2016043192 A1 WO2016043192 A1 WO 2016043192A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- transistor
- normally
- diode
- drain
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000011084 recovery Methods 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000010992 reflux Methods 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
Definitions
- Embodiments described herein relate generally to a semiconductor device.
- group III nitrides for example, GaN (gallium nitride) based semiconductors are expected.
- a GaN-based semiconductor device has a wider band gap than Si (silicon), and can achieve higher breakdown voltage and lower loss than Si semiconductor devices.
- a GaN-based transistor employs a HEMT (High Electron Mobility Transistor) structure using a two-dimensional electron gas (2DEG) as a carrier.
- a normal HEMT is a normally-on transistor that conducts without applying a voltage to the gate. Therefore, there is a problem that it is difficult to realize a normally-off transistor that does not conduct unless a voltage is applied to the gate.
- the return current from the motor flows through the switching element when the switching element is off.
- a reflux current flows through a body diode of a normally-off Si transistor. Due to the poor recovery characteristics of the body diode of the Si transistor, the loss of the inverter circuit may increase due to the circuit components when the return current flows.
- the problem to be solved by the present invention is to provide a low-loss semiconductor device.
- the semiconductor device includes a first normally-off transistor having a first source, a first drain, a first gate, and a first body diode, and a first source connected to the first source.
- a second normally-off transistor having two sources, a second drain, a second gate connected to the first gate, and a second body diode; and connected to the first drain
- a normally-on transistor having a third source, a third drain, and a third gate connected to the second drain, an anode connected to the second drain, and the third drain And a diode having a cathode connected to.
- FIG. 1 is a circuit diagram of a semiconductor device according to a first embodiment.
- a semiconductor device refers to a power module in which a plurality of elements such as discrete semiconductors are combined, or a drive circuit that drives these elements in a plurality of elements such as discrete semiconductors and a self-protection function. It is a concept that encompasses an intelligent power module, or an entire system with a power module or intelligent power module.
- GaN-based semiconductor is a general term for semiconductors having GaN (gallium nitride), AlN (aluminum nitride), InN (indium nitride), and intermediate compositions thereof.
- the semiconductor device of the present embodiment includes a first normally-off transistor having a first source, a first drain, a first gate, and a first body diode, and a first source connected to the first source.
- a second normally-off transistor having a second source, a second drain, a second gate connected to the first gate, and a second body diode; and a third connected to the first drain
- a normally-on transistor having a third gate connected to the source, a third drain, and a second drain of the transistor, an anode connected to the second drain, and a cathode connected to the third drain Having a diode.
- FIG. 1 is a circuit diagram of the semiconductor device of this embodiment.
- the semiconductor device of this embodiment is, for example, a power module having a rated voltage of 600V or 1200V.
- the semiconductor device of this embodiment includes a first normally-off transistor 10 and a second normally-off transistor 20 that do not conduct unless a voltage is applied to the gate, and a node that does not conduct unless a voltage is applied to the gate.
- the marly-on type transistors 30 are connected in series to constitute a power module.
- the first normally-off transistor 10 and the second normally-off transistor 20 are, for example, Si (silicon) vertical MOSFETs (Metal Oxide Semiconductor Field Effect Transistors).
- the normally-on transistor 30 is a GaN (gallium nitride) HEMT, for example.
- the normally-on transistor 30 includes, for example, a gate insulating film.
- the first normally-off transistor 10 and the second normally-off transistor 20 have a lower element breakdown voltage than the normally-on transistor 30.
- the element breakdown voltage of the first normally-off transistor 10 and the second normally-off transistor 20 is, for example, 10 V or more and 30 V or less.
- the element withstand voltage of the normally-on transistor 30 is, for example, not less than 600V and not more than 1200V.
- the semiconductor device includes a source terminal 100, a drain terminal 200, a common gate terminal 300, and a common source terminal 400.
- the first normally-off transistor 10 includes a first source 11, a first drain 12, and a first gate 13 connected to a common gate terminal 300.
- the first normally-off transistor 10 includes a first body diode (parasitic diode) 14.
- the second normally-off transistor 20 includes a second source 21 connected to the first source 11, a second drain 22 connected to the source terminal 100, and a second source connected to the common gate terminal 300.
- a gate 23 is provided. The first gate 13 and the second gate 23 are connected.
- the second normally-off transistor 20 includes a second body diode (parasitic diode) 24.
- the normally-on transistor 30 includes a third source 31 connected to the first drain 12, a third drain 32 connected to the drain terminal 200, and a third source connected to the second drain 22. A gate 33 is provided.
- the normally-on transistor 30 does not include a body diode (parasitic diode).
- the first normally-off transistor 10 and the normally-on transistor 30 are connected in series. Then, the second normally-off transistor 20 is connected in series in the reverse direction to the source side of the first normally-off transistor 10.
- the semiconductor device includes a diode 40 having an anode 41 connected to the second drain 22 and a cathode 42 connected to the third drain 32.
- the diode 40 has a function of flowing current from the source terminal 100 side to the drain terminal 200 side when the voltage of the source terminal 100 is higher than that of the drain terminal 200. This is a so-called reflux diode.
- the diode 40 is desirably a diode having excellent recovery characteristics.
- the diode 40 preferably has a shorter recovery time than the first body diode 14.
- the diode 40 is, for example, a PIN diode or a PN diode.
- the diode 40 is preferably a fast recovery diode having excellent recovery characteristics.
- the diode 40 is preferably a diode using a wide gap semiconductor having a wider band gap than Si (silicon).
- a diode using a wide gap semiconductor can achieve a higher breakdown voltage than a diode using Si.
- Examples of wide gap semiconductors include GaN-based semiconductors, SiC, and diamond.
- the common source terminal 400 is connected to the first source 11 and the second source 21.
- the voltage applied to the first gate 13 and the second gate 23 is applied with reference to the potentials of the first source 11 and the second source 21.
- the voltage applied to the common gate terminal 300 is applied with reference to the potential of the common source terminal 400.
- the semiconductor device of this embodiment functions as a normally-off transistor including the source terminal 100, the drain terminal 200, and the common gate terminal 300 with the above configuration.
- 0 V is applied to the source terminal 100 and a positive voltage, for example, a product of on-resistance and drain current is applied to the drain terminal 200. Then, a positive voltage, for example, 15 V is applied to the common gate terminal 300 with reference to the potential of the common source terminal 400.
- the first gate 13 of the first normally-off transistor 10 and the second gate 23 of the second normally-off transistor 20 have a positive voltage with respect to the potential of the common source terminal 400. Is applied. For this reason, the first normally-off transistor 10 and the second normally-off transistor 20 are turned on.
- the third gate 33 of the normally-on transistor 30 is clamped to the source terminal 100. Therefore, the third gate 33 becomes 0V.
- the third source 31 has a potential in the vicinity of 0 V because the normally-off transistor 10 is on. For this reason, a voltage equal to or higher than the threshold value of the normally-on transistor 30 is applied between the third source 31 and the third gate 33. Therefore, the normally-on transistor 30 is also turned on. Therefore, an on-current flows between the source terminal 100 and the drain terminal 200.
- the semiconductor device changes from an on state to an off state.
- the voltage applied to the source terminal 100 and the drain terminal 200 does not change, and the voltage applied to the common gate terminal 300 drops from a positive voltage to 0 V, for example, from 15 V to 0 V with respect to the common source terminal 400 potential.
- the third gate 33 of the normally-on transistor 30 remains clamped at 0V. After the first normally-off transistor 10 and the second normally-off transistor 20 are turned off, the voltage of the third source 31 rises, and the third gate 33 and the third gate clamped to 0V When the potential difference between the sources 31 reaches the threshold value, the normally-on transistor 30 is turned off. Therefore, the current between the source terminal 100 and the drain terminal 200 is cut off.
- the semiconductor device of this embodiment operates as described above and functions as a normally-off transistor including the source terminal 100, the drain terminal 200, and the common gate terminal 300.
- the semiconductor device of this embodiment has an effect that recovery characteristics when a reflux current flows is improved and loss is reduced.
- FIG. 2 is a circuit diagram of a comparative semiconductor device.
- the comparative semiconductor device has a circuit configuration in which a normally-off transistor 110 and a normally-on transistor 120 are cascode-connected.
- the normally-off type transistor 110 and the normally-on type transistor 120 are the same transistors as the first normally-off type transistor 10 and the normally-on type transistor 30 of the embodiment, respectively.
- the comparative semiconductor device includes a source terminal 100, a drain terminal 200, and a common gate terminal 300.
- the normally-off transistor 110 includes a first source 111 connected to the source terminal 100, a first drain 112, and a first gate 113 connected to the common gate terminal 300.
- the normally-on transistor 120 includes a second source 121 connected to the first drain 112, a second drain 122 connected to the drain terminal 200, and a second gate 123 connected to the source terminal 100.
- the semiconductor device according to the comparative example also functions as a normally-off transistor including the source terminal 100, the drain terminal 200, and the common gate terminal 300 with the above structure.
- the body diode 114 is a PN diode.
- a PN diode is a bipolar device that allows forward current to flow through conductivity modulation by minority carriers. For this reason, PN diodes generally have a long recovery time and poor recovery characteristics. For this reason, the recovery characteristic of the semiconductor device of the comparative form is also inferior. Therefore, for example, when the semiconductor device of the comparative form is used as the switching element of the inverter circuit of the motor control system, there is a problem that the switching loss in the reflux mode increases.
- a reflux current flows through the diode 40 between the source terminal 100 and the drain terminal 200 in the reflux mode.
- the second body diode 24 of the second normally-off 20 connected in the reverse direction to the first normally-off transistor 10 prevents the return current from flowing through the first body diode 14. Therefore, the return current is not shunted to the first body diode 14.
- the diode 40 can select characteristics suitable for the normal operation mode and the freewheeling mode operation of the inverter circuit independently of the first normally-off transistor 10 and the second normally-off transistor 20. It becomes.
- the diode 40 can be a diode that has a shorter recovery time than the first body diode 14 and has excellent recovery characteristics.
- a semiconductor device with improved recovery characteristics when a reflux current flows is realized. Therefore, for example, when the semiconductor device of this embodiment is used as a switching element of an inverter circuit of a motor control system, it is possible to suppress a switching loss in the reflux mode.
- the diversion is suppressed, it is possible to suppress the characteristics in the reflux mode from becoming unstable even if the temperature environment changes. Further, since the shunting is suppressed, the loss due to the first body diode 14 having inferior characteristics can be reduced.
- the path through the diode 40 in the reflux mode is turned on rather than the path in which the first normally-off transistor 10, the second normally-off transistor 20, and the normally-on transistor 30 are connected in series. Resistance can be lowered. Therefore, it is possible to reduce the conduction loss in the reflux mode as compared with the comparative mode.
- a low-loss semiconductor device is realized.
- the semiconductor device of this embodiment is the same as that of the first embodiment except that the diode is a Schottky barrier diode. Therefore, description of the contents overlapping with those of the first embodiment is omitted.
- FIG. 3 is a circuit diagram of the semiconductor device of this embodiment.
- the diode 40 is a Schottky barrier diode.
- ⁇ Schottky barrier diodes have better recovery characteristics than PIN diodes and PN diodes. Therefore, according to the present embodiment, a further low-loss semiconductor device is realized.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electronic Switches (AREA)
- Junction Field-Effect Transistors (AREA)
- Inverter Devices (AREA)
Abstract
実施形態の半導体装置は、第1のソース、第1のドレイン、第1のゲート、及び第1のボディダイオードを有する第1のノーマリーオフ型トランジスタと、第1のソースに接続される第2のソース、第2のドレイン、第1のゲートに接続される第2のゲート、及び第2のボディダイオードを有する第2のノーマリーオフ型トランジスタと、第1のドレインに接続される第3のソース、第3のドレイン、及び第2のドレインに接続される第3のゲートを有するノーマリーオン型トランジスタと、第2のドレインに接続されるアノードと、第3のドレインに接続されるカソードを有するダイオードと、を備える。
Description
本発明の実施形態は、半導体装置に関する。
次世代のパワー半導体デバイス用の材料としてIII族窒化物、例えば、GaN(窒化ガリウム)系の半導体が期待されている。GaN系の半導体デバイスはSi(シリコン)と比較して広いバンドギャップを備え、Siの半導体デバイスと比較して、高い耐圧、低い損失が実現できる。
GaN系のトランジスタでは、一般に、2次元電子ガス(2DEG)をキャリアとするHEMT(High Electron Mobility Transistor)構造が適用される。通常のHEMTは、ゲートに電圧を印加しなくても導通してしまうノーマリーオンのトランジスタとなる。このため、ゲートに電圧を印加しない限り導通しないノーマリーオフのトランジスタを実現することが困難であるという問題がある。
数百V~1千Vという大きな電力をあつかう電源回路等では、安全面を重視してノーマリーオフの動作が要求される。そこで、ノーマリーオン型のGaN系トランジスタとノーマリーオフ型のSiトランジスタとをカスコード接続して、ノーマリーオフ動作を実現する回路構成が提唱されている。
誘導性負荷であるモータが接続される制御系のインバータ回路では、スイッチング素子のオフ時に、スイッチング素子にモータからの還流電流が流れる。上記回路構成をモータ制御系のインバータ回路のスイッチング素子に適用した場合、ノーマリーオフ型のSiトランジスタのボディダイオードに還流電流が流れる。Siトランジスタのボディダイオードのリカバリー特性が劣ることにより、還流電流が流れる際に、上記回路構成部分に起因してインバータ回路の損失が大きくなる恐れがある。
本発明が解決しようとする課題は、低損失の半導体装置を提供することにある。
実施形態の半導体装置は、第1のソース、第1のドレイン、第1のゲート、及び第1のボディダイオードを有する第1のノーマリーオフ型トランジスタと、前記第1のソースに接続される第2のソース、第2のドレイン、前記第1のゲートに接続される第2のゲート、及び第2のボディダイオードを有する第2のノーマリーオフ型トランジスタと、前記第1のドレインに接続される第3のソース、第3のドレイン、及び前記第2のドレインに接続される第3のゲートを有するノーマリーオン型トランジスタと、前記第2のドレインに接続されるアノードと、前記第3のドレインに接続されるカソードを有するダイオードと、を備える。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、本明細書中、半導体装置とは、ディスクリート半導体等の複数の素子が組み合わされたパワーモジュール、又は、ディスクリート半導体等の複数の素子にこれらの素子を駆動する駆動回路や自己保護機能を組み込んだインテリジェントパワーモジュール、あるいは、パワーモジュールやインテリジェントパワーモジュールを備えたシステム全体を包含する概念である。
また、本明細書中、「GaN系半導体」とは、GaN(窒化ガリウム)、AlN(窒化アルミニウム)、InN(窒化インジウム)、及び、それらの中間組成を備える半導体の総称である。
(第1の実施形態)
本実施形態の半導体装置は、第1のソース、第1のドレイン、第1のゲート、及び第1のボディダイオードを有する第1のノーマリーオフ型トランジスタと、第1のソースに接続される第2のソース、第2のドレイン、第1のゲートに接続される第2のゲート、及び第2のボディダイオードを有する第2のノーマリーオフ型トランジスタと、第1のドレインに接続される第3のソース、第3のドレイン、及び第2のドレインに接続される第3のゲートを有するノーマリーオン型トランジスタと、第2のドレインに接続されるアノードと、第3のドレインに接続されるカソードを有するダイオードと、を備える。
本実施形態の半導体装置は、第1のソース、第1のドレイン、第1のゲート、及び第1のボディダイオードを有する第1のノーマリーオフ型トランジスタと、第1のソースに接続される第2のソース、第2のドレイン、第1のゲートに接続される第2のゲート、及び第2のボディダイオードを有する第2のノーマリーオフ型トランジスタと、第1のドレインに接続される第3のソース、第3のドレイン、及び第2のドレインに接続される第3のゲートを有するノーマリーオン型トランジスタと、第2のドレインに接続されるアノードと、第3のドレインに接続されるカソードを有するダイオードと、を備える。
図1は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、例えば、定格電圧が600Vや1200Vのパワーモジュールである。
本実施形態の半導体装置は、ゲートに電圧を印加しない限り導通しない第1のノーマリーオフ型トランジスタ10及び第2のノーマリーオフ型トランジスタ20と、ゲートに電圧を印加しなくても導通するノーマリーオン型トランジスタ30が直列接続されてパワーモジュールを構成する。第1のノーマリーオフ型トランジスタ10及び第2のノーマリーオフ型トランジスタ20は、例えば、Si(シリコン)の縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。また、ノーマリーオン型トランジスタ30は、例えば、GaN(窒化ガリウム)系のHEMTである。ノーマリーオン型トランジスタ30は、例えば、ゲート絶縁膜を備える。
第1のノーマリーオフ型トランジスタ10及び第2のノーマリーオフ型トランジスタ20は、ノーマリーオン型トランジスタ30に比較して、素子耐圧が低い。第1のノーマリーオフ型トランジスタ10及び第2のノーマリーオフ型トランジスタ20の素子耐圧は、例えば、10V以上30V以下である。また、ノーマリーオン型トランジスタ30の素子耐圧は、例えば、600V以上1200V以下である。
半導体装置は、ソース端子100と、ドレイン端子200と、共通ゲート端子300と、共通ソース端子400を備える。
第1のノーマリーオフ型トランジスタ10は、第1のソース11、第1のドレイン12、共通ゲート端子300に接続される第1のゲート13を備える。第1のノーマリーオフ型トランジスタ10は、第1のボディダイオード(寄生ダイオード)14を備えている。
第2のノーマリーオフ型トランジスタ20は、第1のソース11に接続される第2のソース21、ソース端子100に接続される第2のドレイン22、共通ゲート端子300に接続される第2のゲート23を備える。第1のゲート13と第2のゲート23は接続される。第2のノーマリーオフ型トランジスタ20は、第2のボディダイオード(寄生ダイオード)24を備えている。
また、ノーマリーオン型トランジスタ30は、第1のドレイン12に接続される第3のソース31、ドレイン端子200に接続される第3のドレイン32、第2のドレイン22に接続される第3のゲート33を有する。なお、ノーマリーオン型トランジスタ30は、ボディダイオード(寄生ダイオード)を備えていない。
本実施形態の半導体装置は、第1のノーマリーオフ型トランジスタ10とノーマリーオン型トランジスタ30を直列接続させる。そして、第1のノーマリーオフ型トランジスタ10のソース側に、第2のノーマリーオフ型トランジスタ20を逆向きに直列接続させる。
半導体装置は、第2のドレイン22に接続されるアノード41と、第3のドレイン32に接続されるカソード42を有するダイオード40を備える。ダイオード40は、ソース端子100の電圧がドレイン端子200よりも高くなるような場合に、ソース端子100側からドレイン端子200側に電流を流す機能を備える。いわゆる、還流ダイオードである。
ダイオード40は、リカバリー特性に優れるダイオードであることが望ましい。ダイオード40は、第1のボディダイオード14よりも短いリカバリー時間を有することが望ましい。
ダイオード40は、例えば、PINダイオードやPNダイオードである。ダイオード40は、リカバリー特性に優れるファーストリカバリーダイオードであることが望ましい。
また、ダイオード40は、Si(シリコン)よりもバンドギャップの広いワイドギャップ半導体を用いたダイオードであることが望ましい。ワイドギャップ半導体を用いたダイオードは、Siを用いたダイオードよりも高い耐圧を実現できる。ワイドギャップ半導体としては、例えば、GaN系半導体、SiC、ダイヤモンド等がある。
共通ソース端子400は、第1のソース11及び第2のソース21に接続される。
本実施形態の半導体装置を動作させる際、第1のゲート13及び第2のゲート23への印加電圧は、第1のソース11及び第2のソース21の電位を基準に印加される。言い換えれば、本実施形態の半導体装置を動作させる際、共通ゲート端子300に印加される電圧は、共通ソース端子400の電位を基準に印加される。
本実施形態の半導体装置は、上記構成により、ソース端子100と、ドレイン端子200と、共通ゲート端子300を備えるノーマリーオフ型トランジスタとして機能する。
以下、本実施形態の半導体装置の動作について説明する。
まず、オン状態においては、ソース端子100には0V、ドレイン端子200には正の電圧、例えば、オン抵抗とドレイン電流の積が印加される。そして、共通ゲート端子300には、共通ソース端子400の電位を基準に正の電圧、例えば、15Vが印加される。
この時、第1のノーマリーオフ型トランジスタ10の第1のゲート13、及び第2のノーマリーオフ型トランジスタ20の第2のゲート23には、共通ソース端子400の電位を基準に正の電圧が印加される。このため、第1のノーマリーオフ型トランジスタ10及び第2のノーマリーオフ型トランジスタ20はオンする。
一方、ノーマリーオン型トランジスタ30の第3のゲート33は、ソース端子100にクランプされている。したがって、第3のゲート33は0Vとなる。第3のソース31は、ノーマリーオフ型トランジスタ10がオンしていることにより、0V近傍の電位となる。このため、第3のソース31と第3のゲート33との間には、ノーマリーオン型トランジスタ30の閾値以上の電圧が印加されている。したがって、ノーマリーオン型トランジスタ30もオンすることになる。よって、ソース端子100とドレイン端子200間に、オン電流が流れることになる。
次に、半導体装置がオン状態からオフ状態となる場合を考える。この場合、ソース端子100とドレイン端子200の印加電圧は変化せず、共通ゲート端子300の印加電圧が共通ソース端子400の電位を基準に正の電圧から0V、例えば、15Vから0Vに降下する。
まず、第1のノーマリーオフ型トランジスタ10の第1のゲート13、及び第2のノーマリーオフ型トランジスタ20の第2のゲート23には、共通ソース端子400の電位を基準に0Vが印加される。このため、第1のノーマリーオフ型トランジスタ10及び第2のノーマリーオフ型トランジスタ20はオフする。
一方、ノーマリーオン型トランジスタ30の第3のゲート33は、0Vにクランプされたままである。第1のノーマリーオフ型トランジスタ10及び第2のノーマリーオフ型トランジスタ20がオフした後、第3のソース31の電圧が上昇し、0Vにクランプされている第3のゲート33と第3のソース31間の電位差が閾値に達した時にノーマリーオン型トランジスタ30がオフする。よって、ソース端子100とドレイン端子200間の電流が遮断される。
本実施形態の半導体装置は、以上のように動作し、ソース端子100と、ドレイン端子200と、共通ゲート端子300を備えるノーマリーオフ型トランジスタとして機能する。
以下、本実施形態の半導体装置の作用及び効果について説明する。本実施形態の半導体装置は、還流電流が流れる際のリカバリー特性が向上し、損失が低減するという効果を備える。
図2は、比較形態の半導体装置の回路図である。比較形態の半導体装置は、ノーマリーオフ型トランジスタ110と、ノーマリーオン型トランジスタ120がカスコード接続された回路構成である。ノーマリーオフ型トランジスタ110と、ノーマリーオン型トランジスタ120は、それぞれ、実施形態の第1のノーマリーオフ型トランジスタ10、及びノーマリーオン型トランジスタ30と同様のトランジスタである。
比較形態の半導体装置は、ソース端子100と、ドレイン端子200と、共通ゲート端子300を備える。そして、ノーマリーオフ型トランジスタ110は、ソース端子100に接続される第1のソース111と、第1のドレイン112、共通ゲート端子300に接続される第1のゲート113を有する。また、ノーマリーオン型トランジスタ120は、第1のドレイン112に接続される第2のソース121、ドレイン端子200に接続される第2のドレイン122、ソース端子100に接続される第2のゲート123を有する。
比較形態の半導体装置も、上記構成により、ソース端子100と、ドレイン端子200と、共通ゲート端子300を備えるノーマリーオフ型トランジスタとして機能する。
図2に示す比較形態の半導体装置では、例えば、モータ制御系のインバータ回路のスイッチング素子として用いた際の還流電流が流れる場合、すなわち、いわゆる還流モードとなる場合、ソース端子100側が相対的に正の電圧、ドレイン端子200側が相対的に負の電圧となる。この時、ノーマリーオン型トランジスタ120はオン状態になる。そして、ノーマリーオフ型トランジスタ110のチャネルはオフ状態となるので、還流電流は、ノーマリーオフ型トランジスタ110のボディダイオード114を、順方向(図中点線矢印Aの向き)に流れることになる。
ノーマリーオフ型トランジスタ110が、例えば、Si(シリコン)の縦型MOSFETである場合、ボディダイオード114はPNダイオードとなる。PNダイオードは、少数キャリアによる伝導度変調により順方向電流を流すバイポーラデバイスである。このため、PNダイオードは、一般にリカバリー時間が長くリカバリー特性が劣る。このため、比較形態の半導体装置のリカバリー特性も劣ることになる。よって、例えば、比較形態の半導体装置を、モータ制御系のインバータ回路のスイッチング素子として用いた場合、還流モード時のスイッチング損失が大きくなるという問題がある。
本実施形態では、還流モード時には、ソース端子100とドレイン端子200との間のダイオード40に還流電流が流れる。さらに、第1のノーマリーオフ型トランジスタ10と逆向きに接続された第2のノーマリーオフ20の第2のボディダイオード24が、第1のボディダイオード14に還流電流が流れることを阻止する。したがって、還流電流が第1のボディダイオード14に分流することはない。
ダイオード40は、第1のノーマリーオフ型トランジスタ10及び第2のノーマリーオフ型トランジスタ20とは、独立に、インバータ回路の通常動作モード及び還流モードの動作に適した特性を選択することが可能となる。特に、ダイオード40には、第1のボディダイオード14よりもリカバリー時間の短いリカバリー特性に優れたダイオードが用いることが可能となる。
したがって、本実施形態によれば、還流電流が流れる際のリカバリー特性の向上した半導体装置が実現される。よって、例えば、本実施形態の半導体装置をモータ制御系のインバータ回路のスイッチング素子として用いた場合、還流モード時のスイッチング損失を抑制することが可能となる。
また、分流が抑制されるため、温度環境等が変化しても、還流モード時の特性が不安定となることを抑制できる。また、分流が抑制されるため、特性に劣る第1のボディダイオード14に起因する損失も低減できる。
また、第1のノーマリーオフ型トランジスタ10、第2のノーマリーオフ型トランジスタ20、及びノーマリーオン型トランジスタ30が直列接続される経路よりも、ダイオード40を通る経路の、還流モード時のオン抵抗を低くすることができる。したがって、比較形態に比べ、還流モード時の導通損失も低減することが可能となる。
以上、本実施形態によれば、低損失の半導体装置が実現される。
(第2の実施形態)
本実施形態の半導体装置は、ダイオードがショットキーバリアダイオードであること以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置は、ダイオードがショットキーバリアダイオードであること以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
図3は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、ダイオード40が、ショットキーバリアダイオードである。
ショットキーバリアダイオードは、PINダイオードやPNダイオードに比較して、リカバリー特性に優れる。したがって、本実施形態によれば、更に低損失の半導体装置が実現される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
Claims (7)
- 第1のソース、第1のドレイン、第1のゲート、及び第1のボディダイオードを有する第1のノーマリーオフ型トランジスタと、
前記第1のソースに接続される第2のソース、第2のドレイン、前記第1のゲートに接続される第2のゲート、及び第2のボディダイオードを有する第2のノーマリーオフ型トランジスタと、
前記第1のドレインに接続される第3のソース、第3のドレイン、及び前記第2のドレインに接続される第3のゲートを有するノーマリーオン型トランジスタと、
前記第2のドレインに接続されるアノードと、前記第3のドレインに接続されるカソードを有するダイオードと、
を備える半導体装置。 - 前記第1のゲート及び前記第2のゲートへの印加電圧は、前記第1のソース及び前記第2のソースの電位を基準に印加される請求項1記載の半導体装置。
- 前記ノーマリーオン型トランジスタは、GaN系のHEMTである請求項1又は請求項2記載の半導体装置。
- 前記ダイオードは、前記第1及び第2のボディダイオードよりも短いリカバリー時間を有する請求項1乃至請求項3いずれか一項記載の半導体装置。
- 前記ダイオードは、ファーストリカバリーダイオードである請求項1乃至請求項3いずれか一項記載の半導体装置。
- 前記ダイオードは、ショットキーバリアダイオードである請求項1乃至請求項3いずれか一項記載の半導体装置。
- 前記ダイオードは、ワイドギャップ半導体を用いたダイオードである請求項1乃至請求項6いずれか一項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/386,201 US10003331B2 (en) | 2014-09-19 | 2016-12-21 | Semiconductor device including normally-off type transistors and normally-on type transistor connected series |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-190932 | 2014-09-19 | ||
JP2014190932A JP6266483B2 (ja) | 2014-09-19 | 2014-09-19 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US15/386,201 Continuation US10003331B2 (en) | 2014-09-19 | 2016-12-21 | Semiconductor device including normally-off type transistors and normally-on type transistor connected series |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016043192A1 true WO2016043192A1 (ja) | 2016-03-24 |
Family
ID=55533229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2015/076176 WO2016043192A1 (ja) | 2014-09-19 | 2015-09-15 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10003331B2 (ja) |
JP (1) | JP6266483B2 (ja) |
WO (1) | WO2016043192A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6789654B2 (ja) * | 2016-04-04 | 2020-11-25 | 東芝キヤリア株式会社 | 電源装置 |
JP7211393B2 (ja) * | 2020-04-22 | 2023-01-24 | 株式会社デンソー | 半導体装置 |
JP7510804B2 (ja) * | 2020-07-09 | 2024-07-04 | ローム株式会社 | 電源制御装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0463475A (ja) * | 1990-07-03 | 1992-02-28 | Toshiba Corp | 半導体装置 |
JP2006158185A (ja) * | 2004-10-25 | 2006-06-15 | Toshiba Corp | 電力用半導体装置 |
JP2011010487A (ja) * | 2009-06-26 | 2011-01-13 | Toshiba Corp | 電力変換装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3521087A (en) * | 1969-05-16 | 1970-07-21 | Spacelabs Inc | Current limiting circuit |
US5742463A (en) * | 1993-07-01 | 1998-04-21 | The University Of Queensland | Protection device using field effect transistors |
US6605978B1 (en) * | 2002-09-25 | 2003-08-12 | Semiconductor Components Industries Llc | Method of forming a voltage detection device and structure therefor |
US7245175B2 (en) * | 2003-06-30 | 2007-07-17 | Sanken Electric Co. Ltd. | Semiconductor switch |
US7272043B2 (en) * | 2004-12-27 | 2007-09-18 | Macronix International Co., Ltd. | Operation methods for a non-volatile memory cell in an array |
JP4600180B2 (ja) | 2005-06-27 | 2010-12-15 | 株式会社日立製作所 | 電界効果型パワー半導体素子を用いた半導体回路 |
JP5317413B2 (ja) | 2007-02-06 | 2013-10-16 | 株式会社東芝 | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 |
JP5130906B2 (ja) * | 2007-12-26 | 2013-01-30 | サンケン電気株式会社 | スイッチ装置 |
US8300373B2 (en) * | 2008-06-26 | 2012-10-30 | Bourns, Inc. | Voltage triggered transient blocking unit |
US8724273B2 (en) * | 2011-02-25 | 2014-05-13 | Bourns, Inc. | Transient blocking unit with strong reset capability |
JP5910395B2 (ja) | 2011-09-16 | 2016-04-27 | サンケン電気株式会社 | ドライブ回路 |
US9406673B2 (en) * | 2013-12-23 | 2016-08-02 | Infineon Technologies Austria Ag | Semiconductor component with transistor |
US9660062B2 (en) * | 2015-04-30 | 2017-05-23 | Semiconductor Components Industries, Llc | Bidirectional HEMT and an electronic package including the bidirectional HEMT |
-
2014
- 2014-09-19 JP JP2014190932A patent/JP6266483B2/ja active Active
-
2015
- 2015-09-15 WO PCT/JP2015/076176 patent/WO2016043192A1/ja active Application Filing
-
2016
- 2016-12-21 US US15/386,201 patent/US10003331B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0463475A (ja) * | 1990-07-03 | 1992-02-28 | Toshiba Corp | 半導体装置 |
JP2006158185A (ja) * | 2004-10-25 | 2006-06-15 | Toshiba Corp | 電力用半導体装置 |
JP2011010487A (ja) * | 2009-06-26 | 2011-01-13 | Toshiba Corp | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6266483B2 (ja) | 2018-01-24 |
JP2016063448A (ja) | 2016-04-25 |
US20170104484A1 (en) | 2017-04-13 |
US10003331B2 (en) | 2018-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10084442B2 (en) | Semiconductor device | |
JP6223918B2 (ja) | 半導体装置 | |
JP5996465B2 (ja) | 半導体装置 | |
US9362903B2 (en) | Gate drivers for circuits based on semiconductor devices | |
US8912839B2 (en) | Bridge circuits and their components | |
JP6223729B2 (ja) | 半導体装置 | |
JP5492238B2 (ja) | 低電圧デバイス保護付き高電圧複合半導体デバイス | |
US9349715B2 (en) | Depletion mode group III-V transistor with high voltage group IV enable switch | |
EP2787641B1 (en) | Cascoded semiconductor devices | |
JP6203097B2 (ja) | 半導体装置 | |
JP2020109909A (ja) | 半導体装置及び半導体パッケージ | |
WO2009153965A1 (ja) | 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置 | |
KR20150000815A (ko) | 반도체 장치 | |
JP5600875B2 (ja) | 双方向スイッチ及びスイッチング素子 | |
JP2012199549A (ja) | パッシブ発振防止用のiii族窒化物トランジスタ | |
US20140225163A1 (en) | Inverter Circuit Including Short Circuit Protected Composite Switch | |
US20160248422A1 (en) | Switching circuit, semiconductor switching arrangement and method | |
JP6266483B2 (ja) | 半導体装置 | |
WO2013153937A1 (ja) | 半導体ダイオード装置 | |
JP2016139997A (ja) | 半導体装置 | |
JP2020120435A (ja) | 電力変換装置 | |
JP2017123359A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15841885 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 15841885 Country of ref document: EP Kind code of ref document: A1 |