JP2013502563A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013502563A
JP2013502563A JP2012525085A JP2012525085A JP2013502563A JP 2013502563 A JP2013502563 A JP 2013502563A JP 2012525085 A JP2012525085 A JP 2012525085A JP 2012525085 A JP2012525085 A JP 2012525085A JP 2013502563 A JP2013502563 A JP 2013502563A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
diamond
substrate
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012525085A
Other languages
English (en)
Other versions
JP5671028B2 (ja
Inventor
ディパロ,ミケーレ
コーン,エアハルト
Original Assignee
ウニヴェルズィテート・ウルム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウニヴェルズィテート・ウルム filed Critical ウニヴェルズィテート・ウルム
Publication of JP2013502563A publication Critical patent/JP2013502563A/ja
Application granted granted Critical
Publication of JP5671028B2 publication Critical patent/JP5671028B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403Cells and electrode assemblies
    • G01N27/414Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/28Electrolytic cell components
    • G01N27/30Electrodes, e.g. test electrodes; Half-cells
    • G01N27/308Electrodes, e.g. test electrodes; Half-cells at least partially made of carbon

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】
【解決手段】本発明は基板と、該基板上のGaNを含む第1層とAlGaNを含む第2層とを含む構成を含む半導体装置に関する。第1層上に第2層を堆積させ、第1層及び第2層は少なくとも部分的に基板を被覆する。また該構造はダイヤモンドを含む第3層を含む。
【選択図】図3

Description

本発明は、半導体装置及びかかる半導体装置の製造方法に関する。
ChemFET(電界効果トランジスタ型化学センサ)等の半導体技術に基づく化学センサは、性能やコストの点で非常に有望である。しかしこれまでは、これらのChemFETは全て、貴金属を除いて唯一不活性及び耐食性を示す合成ドープダイヤモンド電極素子を用いることなく製造されてきた。現在利用できるChemFET技術にこれを用いないことで、装置は腐食に対する構造安定性が低い、多くの環境で寿命が短い、また用途範囲が限定されることとなり、その用途には過酷な環境や、酸化及び腐食媒体、又はアノードのオーバーポテンシャル等の状況を含むことができない。このような制約があるためにChemFETの使用は非常に限定され、不活性金属、ガラス、膜をベースとした、より伝統的な電気化学電極及びセンサが好まれてきた。
例えば過酷な環境の中で高い安定性や長寿命等の優れた、そして魅力的な特性を有する新たな化学センサを製造するには、シリコンMOS電界効果トランジスタ(Si-MOSFET)又は窒化ガリウム高電子移動度トランジスタ(GaN HEMT)等の従来の定着した半導体技術にダイヤモンドの能動素子を集約することが有利且つコスト効果の高い方法である。しかし、かかる集約は、電気化学的に行うダイヤモンドの成長条件がシリコン又はGaNをベースとする装置に適合しないことでこれまで成功したことがなく、そして最も決定的には、電気化学的に行うダイヤモンドの成長させるための基板の温度は、水素ラジカルが多い雰囲気で650℃から800℃であるのが典型的であるが、これはシリコン、GaN等の半導体ベースの装置の熱安定性の限界を超える温度である。
従来技術のChemFETの例にはシリコンChemFET(Si-ChemFET)又は窒化アルミニウムガリウム/窒化ガリウムChemFET(AlGaN/GaN-ChemFET)があるが、これらについて以下でより詳細に説明する。
シリコン−イオン感応性電界効果トランジスタ(Si-ISFET)は従来的に、Si-MOSFETをベースとして製造される。しかし、二酸化ケイ素(SiO2)表面はその電気化学的安定性と耐食性に限界があるため、液体と接触するゲート電極は、大抵の場合には金属酸化物又は金属窒化物電極である。従って、この場合には、感度及び安定性といったChemFETの化学的特性は金属酸化物又は金属窒化物電極によって決まる。これらの様々な電極表面の安定性は限られているため、このような装置を過酷な状況で使用することは困難である。
これまでAlGaN/GaNヘテロ構造は、生化学的な用途においてChemFETとして使用されてきた。この場合、電極表面として使用するのはAlGaN表面である。ここで、大気中で表面の酸素終端から生じる表面のヒドロキシル結合によって、電気化学的作用が生じる。ヘテロ構造は水素が豊富な状況で成長させるため水素終端となるが、表面は、大気中で素早く酸素終端に換わる。アノード分極下では、AlGaNバリア材が酸化し続け、バリア層がゆっくりと分解する。よって、AlGaN/GaN HEMTが安定するのは電解液中のみである。従ってAlGaN/GaN HEMTは、やや生化学的な使途に限定される。
にもかかわらずAlGaN/GaN FETは、光電子工学的な用途に対して材料が十分に開発されているため、今日では電子的性能を示す標準的な装置の1つであり、費用効果が高い。さらにAlGaN/GaNはUV波までの波長に対して光学的に透明な材料である。生化学及び電気化学分野においてそれらを開発すれば、重要な功績となるであろう。
メイ等(P. May et al.)著「GaN上へのCVD堆積(Deposition of CVD onto GaN)、ダイヤモンド及び関連材料(Diamond and Related Materials)15巻(Vol. 15)4−8号(Issues 4-8)」pp. 526-530,2006年4−8月 ゼールマン−エッゲベルト等(M. Seelmann-Eggebert et al.)著「GaNベースの高出力トランジスタ装置のための熱拡散ダイヤモンド薄膜(Heat-spreading diamond film for GaN-based high-power transistor devices)、ダイヤモンド及び関連材料(Diamond and Related Materials)10巻(Vol. 10)3−7号(Issues 3-7)」pp. 744-749,2001年3−7月
従って本発明の目的は、ダイヤモンド固有の電気化学的特性とAlGaN/GaN FETの性能及び経済的利点とを組み合わせることのできる半導体装置と、かかる半導体装置を製造する方法を得ることである。
この目的は、請求項1に記載する半導体装置及び請求項20に記載する半導体装置の製造方法によって解決される。半導体装置及びその製造方法の有利な展開は、それぞれの従属請求項により規定する。
本発明による半導体装置は、基板と、前記基板上のGaNを含む第1層と、AlGaNを含む第2層とを含む構造を含み、前記第1層上に前記第2層を堆積し、前記第1層及び前記第2層は少なくとも部分的に前記基板を被覆し、前記構造はダイヤモンドを含む第3層を含む。
本発明は新規の半導体装置及びその製造方法に関する。この新規の半導体装置は、AlGaN/GaN FETと、新規のダイヤモンド成長技術によってAlGaN/GaN FETの同一基板上に成長させた、ドープダイヤモンド活性電気化学電極とを含む。AlGaN/GaNは高出力の電子FET装置で一般に使用されるヘテロ構造であるが、上述の化学的/熱的安定性の問題のために、ダイヤモンドの成長との組み合わせが成功したことはなかった。
本発明に記載の新規のダイヤモンド成長方法は低温CVD法に関するが、これによりAlGaN/GaNヘテロ構造とその特性を維持しながら、生化学的及び電気化学的用途に対する十分な品質を備えた準金属的伝導性ダイヤモンドを得ることができる。
新規センサの概念(ダイヤモンド−AlGaN/GaN化学センサ)は、AlGaN/GaN FETと同一の基板上で該AlGaN/GaN FETの傍らに成長させたダイヤモンド活性電気化学電極を含む。ダイヤモンド電気化学電極は、AlGaN/GaN FETのゲートパッドに電気的に接続し、分析する媒体と直接接触する。
この化学センサに使用するAlGaN/GaNヘテロ構造は本質的に、他の電子装置に使用されるAlGaN/GaNヘテロ構造の標準的な特徴を備えることができる。化学センサに使用するヘテロ構造の主な要件は、ピンチオフ電圧が低いことと、熱的安定性が比較的高いことである。
AlGaN/GaN FETは約−2Vのピンチオフ電圧を有すると共に、ゲートバイアスを+1まで又は+1.5Vまでとするエンハンスメントモードで使用できるようにすべきである。このように、全体のダイヤモンド電気化学電極の電位窓はμA/cm2域で約3Vであり、これをAlGaN/GaN FETの高相互コンダクタンスで活用することができる。AlGaN/GaNヘテロ構造は、ダイヤモンド成長プロセスを乗り切るために約400から450℃までの温度で熱的に安定すべきである。2005年、メイ等(P. May et al.)著(「GaN上へのCVD堆積(Deposition of CVD onto GaN)、ダイヤモンド及び関連材料(Diamond and Related Materials)15巻(Vol. 15)4−8号(Issues 4-8)」pp. 526-530, 2006年4−8月)は、学術論文で、CVDによるダイヤモンド成長中に、GaN層は500℃までは安定状態にあるのみであることを示した。従って、要件とする熱的安定性は標準的なAlGaN/GaN成長及び製造プロセスで現在も得ることができる。半導体AlGaN/GaN装置の基板はサファイヤ、シリコン、炭化ケイ素、又はダイヤモンドであり得る。
化学センサの相互コンダクタンス及び感度はAlGaN/GaN FETの特徴に関係する。ChemFET構造には約30%のアルミニウム含有量と約10から20nmのバリア層厚さが適している。
好ましくは、前記半導体装置は前記基板上に堆積した前記第1層と、少なくとも部分的に前記第1層を被覆するよう前記第1層上に堆積した前記第2層と、前記第1層上で前記第2層に加え堆積した前記第3層とを含む。
垂直方向に熱伝導性の低い層を前記第1層及び前記第2層上に堆積し、水平方向に熱伝導性の高い層を前記熱伝導性の低い層の上に堆積し、これらに加え前記第3層を堆積することができる。
好ましくは、前記垂直方向に熱伝導性の低い層と前記水平方向に熱伝導性の高い層は、バリア層を形成することができる。
有利には、前記基板を完全に又は部分的に被覆するよう前記基板上に前記第1層を堆積し、前記第1層上に第2層を堆積し、前記第1層及び前記第2層に加え前記基板上又は前記第1層上に前記第3層を堆積する。
本発明の半導体装置の前記基板はサファイヤ、シリコン、炭化ケイ素、又はダイヤモンドを含む又はから成ることができる。
前記半導体装置は前記第1層及び/又は前記第2層及び/又は前記第3層上に堆積したゲートを含むことができる。
前記第3層はナノ結晶、又は単結晶、又は多結晶であり得る。さらに、前記第3層は10nmから5μmの結晶粒度を有することができる。上記範囲の結晶粒度を表面に用いることにより、高い電気化学的活性を得ることができる。
半導体装置の前記第3層は、部分的にドープしていない及び/又は部分的に準金属的にドープした、例えば窒素でn型ドープした、又は例えばホウ素でp型ドープしたダイヤモンドを含むことが好ましい。
前記第3層はホウ素でドープすることが好ましいが、好適にはドープ濃度はp>1018cm-3、好ましくはp>1019cm-3、及び/又は好ましくはp<1021cm-3、好ましくはp<1020cm-3とする。
ダイヤモンド電気化学電極は生化学及び電気化学の分野で、そして特に過酷な環境で使用するために、特定の要件を満たさなければならない。まず第一に、前記ダイヤモンド電極は準金属的な電気伝導性を示す必要があり、これは1020cm-3より高いホウ素濃度でホウ素をドープすることにより達成できる。第二に、前記ダイヤモンド電極はグラファイト、非晶質炭素又はホウ素、及びホウ素−炭素クラスタのような、ダイヤモンドの化学的安定性と化学的反応性を保持しない非ダイヤモンドの炭素相を少量含まなければならない。結果として、高濃度ドープダイヤモンド層の化学的不活性と化学的構造安定性は高くなる。
上記2つの要件を満たすには、650℃から800℃の温度でダイヤモンドを成長させることが通常必要であるが、これはAlGaN/GaNの熱的安定性に適合しない。そのため本発明では、低い温度でAlGaN/GaN上に少量のグラファイト相を用いて準金属的な伝導性のダイヤモンドを成長させる新規方法を導入する。従って、本発明の次の項目では、この方法について別途詳述する。
本発明の新規構造に必要な低温での高品質且つ高伝導性のダイヤモンド成長はこれまで、そして今もなお未解決の問題である。学術文献では、AlGaN/GaN又は他の半導体ベースのFETトランジスタにおける高品質且つ高伝導性のダイヤモンドの成長について報告したものは論文にも本にもない。2001年に、ゼールマン−エッゲベルト等(M. Seelmann-Eggebert et al.)著(「GaNベースの高出力トランジスタ装置のための熱拡散ダイヤモンド薄膜(Heat-spreading diamond film for GaN-based high-power transistor devices)、ダイヤモンド及び関連材料(Diamond and Related Materials)10巻(Vol. 10)3−7号(Issues 3-7)」pp. 744-749,2001年3−7月)は、放熱板の用途に対してGaNベースの装置上にダイヤモンド薄膜を低温で成長させることについて報告した。しかし、彼らの研究には成長させたダイヤモンド薄膜の質に関する情報は含まれておらず、また最も重要なことに、成長させたダイヤモンド薄膜をドープしなかったため、本発明に記載のChemFET構造又は任意の他の化学センサ構造には全く適合しない。
一方、AlGaN/GaN FETの傍らで成長させた合成ダイヤモンド電極を含む新規のAlGaN/GaN ChemFETの特定の構成によれば、低温で高品質且つ準金属的な伝導性のダイヤモンドを成長させる新規方法を使用することが可能となる。
AlGaN/GaN FETに対するダイヤモンド電極の水平方向の位置づけによって、ダイヤモンド成長プロセス中にAlGaN/GaNヘテロ構造上にバリア又は保護中間層を使用することが可能となる。このようなバリア層は、マイクロ波プラズマ又は熱フィラメントによって表面上に生じる水素ラジカル、熱、及び放射物からAlGaN/GaNを保護しなければならない。しかし、ダイヤモンド電気化学電極をAlGaN/GaN FETの傍らで成長させるため、このバリア層はダイヤモンド成長には必ずしも適切ではなく、他の中間層を使用してもよい。選択するChemFET構成によっては、ダイヤモンド成長プロセス後にAlGaN/GaN FETから前記バリア層を取り除いてもよい。この場合には、その下のAlGaN/GaNの完全性には影響を及ぼさずに、ダイヤモンド成長プロセスで前記バリア層がその表面にダメージを被る場合もある。このことで、前記バリア層の可能な構成の数がかなり増えるため、熱及び放射線からの保護を最大限に行うよう最適化することができる。
特定のナノ粒子、炭化物及び/又は金属化合物、好ましくは白金又は金によって、前記第3層の表面を改質することができる。ダイヤモンド薄膜の表面を炭化物形成金属、炭化物/金属化合物、白金又は金のような特別なナノ粒子で改質すれば、特定のドーピングプロファイル等の特定の電気化学的反応及び/又は効果を促進することができる。
好適には、前記第3層は、液体と部分的に接触するダイヤモンドを含む。
本発明の好適な実施形態では、前記半導体装置は前記第3層と前記基板との間又は前記第3層と前記第1層との間に堆積した中間層を有する。
前記中間層は金属、好適には炭化物形成金属、例えばイリジウム(Ir)、金属合金、金属酸化物、例えば酸化アルミニウム(Al2O3)、アモルファスシリコン、窒化ケイ素(Si3N4)、二酸化ケイ素(SiO2)、又はその他のシリコン化合物、又は熱伝導性の低いその他の材料の組み合わせを含むことができる。
この中間層上にダイヤモンドを堆積した場合には前記中間層は核生成層として、及び/又は絶縁層として作用するよう使用することができる。
本発明の半導体装置の前記第2層は5nmから25nm、好適には10nmの厚さを有する。前記第2層のアルミニウム含有量は0%から40%、好適には30%とすることができる。
本発明の半導体装置の前記第1層は500nmから2μm、好適には1μmの厚さを有することができる。
前記半導体装置の前記第1層と前記第2層の間に、窒化アルミニウム(AlN)を含有するスペーサ層を配置することができる。このスペーサ層は、高移動性を得る層として作用するよう使用することができる。
本発明による半導体装置は、少なくとも1つの不動態化領域を含むことができる。これを選択的に成長させ、例えば溶液から保護するためのものとすることができる。
不動態化領域は、多結晶ダイヤモンド、ナノ結晶ダイヤモンド、エポキシ薄膜、ポリイミド薄膜、ポリテトラフルオルエチレン(PTFE)を含む又はからなることが好ましい。
本発明の半導体装置の前記バリア層の厚さは10nmから20μm、好適には1μmから10μmであり得る。
半導体装置は電界効果トランジスタ、又は高電子移動性トランジスタ、又はイオン感応性電界効果トランジスタであり得る。
本発明によれば、GaNを含む第1層と、AlGaNを含む第2層と、ダイヤモンドを含む第3層を相互に及び/又は基板上に堆積することによって構造を製造する、半導体装置の製造方法を示す。
この新規技術は、400℃未満の基板設定温度を用いて、合理的な成長率でダイヤモンドを成長させ、熱フィラメント又はマイクロ波プラズマ等の標準的なCVD法によりドーピングを行うことができる。この場合には実際、ダイヤモンドを成長させる必要のある基板表面の温度は、プラズマ又は熱フィラメントの加熱により、一層高くなる。表面の温度がより高くなることで、高品質且つ準金属的な伝導性のダイヤモンドの成長が可能となる。しかしこのプロセスの間、AlGaN/GaNヘテロ構造は前段落で述べたバリア層によってプラズマ(又は熱フィラメント)から隔離されているため、分解しない。
新規のダイヤモンド成長方法には以下のことが必要である:
・AlGaN/GaN FET領域上にバリア層を堆積する。前記バリア層はAlGaN/GaNヘテロ構造をガスラジカルの化学的活性から、そしてCVDエネルギー源(例えばマイクロ波プラズマ又は熱フィラメント)によって生じる熱から保護する。前記バリア層の厚さは、その組成、基板温度、及びガスラジカルの出力密度により数十ナノメートルから数ミクロンまで変化し得る。前記バリア層は、熱伝導性の低いSiO2又は他の要素/化合物を含み得る。
・ダイヤモンド電極を成長させる必要のある領域上に中間層を堆積する。前記中間層はダイヤモンド核生成の犠牲層として作用する。この中間層は層を1つのみ含み得る又は複数の層が積み重なったものであり得る。前記中間層の材料は、シリコン、シリコンをベースとした化合物(SiO2、Si3N4、…)、金属、金属合金、及びAl2O3のような金属酸化物を含み得る。
・ダイヤモンド核生成ステップ。ダイヤモンド核生成は、BEN(バイアス促進核生成)、ナノ粒子種付け又は掻集によって得る。BENプロセスは、基板にマイナス電位を印加し、基板表面のイオン衝撃を達成することにより、ダイヤモンド成長に使用する同一のCVDシステムで実行し得る。
・ダイヤモンド成長ステップ。ダイヤモンド成長ステップは、ホウ素ドープダイヤモンドの成長のみからなるか、又は電気的絶縁性のダイヤモンド層と伝導性のホウ素ドープダイヤモンド層とを含む積層の成長からなり得る。上位のホウ素ドープダイヤモンド層は、少量の非ダイヤモンド炭素相を含み、高伝導性(準金属的)でなければならない。さらに上位のダイヤモンド層は機能化してもよい。
好適にはダイヤモンド薄膜を表面全体の上に成長させ、(例えば酸素プラズマにより)活性FET構造外に位置する電極領域をエッチングする。
周囲の電解質溶液と接触する面として、高濃度ドープ多結晶及びナノ結晶ダイヤモンドを使用することができる。
一実施形態では、オーミック接触及び/又はショットキー接触を構築する前に、前記第3層を堆積することができる。オーミック接触及び/又はショットキー接触の堆積後に、不動態化領域を堆積することができる。
好適には、上述のように半導体装置を製造することができる。
以下、図1から図6と実施例1を参照して本発明を説明する。
不動態化層のない状態の、AlGaN/GaN装置に加えて存在するダイヤモンド電気化学電極を示す図である。 不動態化領域のある、図1Aのダイヤモンド電気化学電極を示す図である。 AlGaNをGaN上に堆積し、GaN上に堆積した中間層上にダイヤモンド層を堆積した半導体装置を示す図である。 基板上にGaNを堆積し、GaN上にAlGaNを堆積し、それらに加え基板上の中間層上にダイヤモンド電極を堆積した構造を示す図である。 基板上にGaNを、GaN上にAlGaNを、AlGaN上にバリア層を堆積し、それらに加えGaN上にダイヤモンド電極を堆積し、GaNとダイヤモンド電極の間に中間層が存在する構造を示す図である。 ダイヤモンド核生成ステップ後の試料表面を示す図である。 図4に示す核生成後の試料に成長させた、ホウ素ドープダイヤモンド層を示す図である。 400℃と700℃の温度で成長させた、ホウ素ドープダイヤモンド層のサイクリックボルタモグラムを示す図である。
図1Aは、本発明の半導体装置1を示す図である。図1Aに示すように、ダイヤモンド電気化学電極4をAlGaN3/GaN2の傍らに成長させ得る。AlGaN3/GaN2FETのゲート5は、ゲートパッド又は金属線によりダイヤモンド電気化学電極4に電気的に接続する必要がある。ダイヤモンド電極とAlGaN3/GaN2FETの相対的な位置は重要ではなく、用途によって調整可能である。例えばマルチセンサチップの場合には、AlGaN3/GaN2FETそれぞれをダイヤモンド電気化学電極に接続したアレイとして製造することができる。オーミック接触は、AlGaN3層上に少なくとも部分的に堆積する。
図1Bは、装置1全体の上に不動態化層7を堆積した後の、図1Aと同じ構造を示す図である。不動態化層7がダイヤモンド電極4上に開口部を有することで、ダイヤモンド電極4を電解質溶液と直接接触させる又は更なる処理に対して機能化することができる。
合成ダイヤモンド電気化学電極4を有するAlGaN3/GaN2化学センサの典型的な製造フローをここに挙げる。
・シリコン、炭化ケイ素、酸化アルミニウム、ダイヤモンド、又は他の基板8上にAlGaN3/GaN2ヘテロ構造を堆積する。
・AlGaN3/GaN2ヘテロ構造のメサ構造をエッチングする。
・中間層9及び/又はバリア層12を堆積し、構造化する。
・ダイヤモンド電極層4を成長させる。
・ダイヤモンド層のエッチング及び中間層9との積層のエッチングによりダイヤモンド電極4をパターン化する。
・AlGaN3/GaN2FETのオーミック接触6を堆積する。
・ダイヤモンド電極4に電気的に接続するゲート接触部5を堆積する。
・構造全体の上に不動態化層7を堆積する。
・不動態化層7をパターン化して、ダイヤモンド電極4に対する開口部を設ける。
上に挙げた製造ステップは、製造すべき特定の構造によって、順序を入れ替えたりわずかに変更したりすることができる。例えばAlGaN3/GaN2のメサエッチングを、GaNバッファ2又は基板8まで下に行うことができる。その後、ダイヤモンド電気化学電極4をGaNバッファ2上に又は基板8上に成長させる。これら2つの可能な構成を図2A及び図2Bに示す。
さらに、メサエッチングのみを行った後、又はメサエッチングとオーミック接触の堆積を行った後、又はメサエッチング、オーミック接触、及びゲートの堆積を含めて完全にFETを製造した後に、ダイヤモンド成長プロセスを行ってもよい。ダイヤモンドの堆積は、電極領域にのみ選択的に行い、AlGaN/GaN FET領域にはダイヤモンド堆積を行わないようにしてもよい。
ダイヤモンド、エポキシ、又はポリイミド薄膜のような化学的に安定した、そして化学的に不活性の材料で、装置を不動態化すべきである。軽度の化学的媒体又は弱いpH値の電解液中で使用する場合には、他のタイプの不動態化を使用してもよい。
図2Aは、GaN層2が基板8の表面の大部分を被覆した半導体装置1を示す図である。GaN層2上にAlGaN層3を堆積し、その上にゲート5と不動態化領域7を置く。AlGaN層3に加え、GaN層2上に中間層9を堆積する。中間層9の上にダイヤモンド層4がある。不動態化領域7は、ダイヤモンド層4上に開口部を有する1つの連続した層である。
図2Bで示す半導体装置1では、基板8上にGaN層2とAlGaN層3を堆積し、それらに加え中間層9とダイヤモンド層4を堆積している。この半導体装置1はゲート5と不動態化領域7を含み、不動態化層7はダイヤモンド層4上に開口部を有する1つの連続した層である。
バリア層12の構成が満たすべき要件は3つあり、これらを図3に示す。AlGaN3/GaN2のヘテロ構造上のバリア層12は1つ以上の層からなり得る。AlGaN3層と接するバリア層の下位層は、AlGaN3/GaN2構造を保護するべく400℃から500℃の温度でAlGaNと反応しないようにすべきである。バリア層の中間部10は、垂直方向に極めて低い熱伝導性を有するものとし、ダイヤモンド成長環境からの熱流束がAlGaN3層に到達しないようにすべきである。最後に、バリア層の上位層11は装置のAlGaN3/GaN2領域から熱を遠ざけるように伝導するよう、水平方向に高い熱伝導性を示すべきである。中間層9をGaN層2上に堆積し、中間層9上にダイヤモンド層4を置く。
(実施例1)
メタンを含む水素に富んだ雰囲気中で、マイクロ波プラズマCVDにより400℃の基板温度にて、GaN層を高濃度ドープダイヤモンドでコーティングした。ダイヤモンド成長の前に、非常に低い熱伝導性を有する250nmのSiO2バリア層でGaN層を保護した。SiO2バリア層上にアモルファスシリコンを堆積し、マイクロ波プラズマCVDによりバイアス促進核生成を行った。
図4は、基板温度400℃で行ったダイヤモンド核生成ステップ後の上記試料の表面を示す図である。この画像は、基板温度がこのように低くとも1010cm-2より高い核生成密度を達成したことを示している。
低い基板温度でこのように高い核生成密度を達成したのは、ラジカル濃度が高いことと、マイクロ波プラズマの出力密度が高いことによるものである。この核生成密度により、200nmから400nmという厚さでもピンホールのない閉塞状態のダイヤモンド層を得ることができる。図4はまた、400℃での核生成プロセス後の、ダイヤモンド核の下の中間層表面に傾斜、裂け目、又は気泡がないことを示しているが、これはプロセスの間GaN層が安定していたことを示している。
図5は、図4で示す核生成した試料上にマイクロ波プラズマCVDにより400℃で成長させた、ホウ素ドープダイヤモンド層を示している。ダイヤモンドの厚さは約400nmである。この走査型電子顕微鏡(SEM)画像に示すダイヤモンド層は、典型的なダイヤモンドの結晶性を有する閉塞層であることを示している。結晶粒度は約50nmである。400℃で成長させたホウ素ドープダイヤモンド層の結晶性表面の形態は、材料をダイヤモンド相炭素が主に占めることを示している。この場合のホウ素ドープ源は、成長の間にプラズマ中に導入したホウ素をコーティングした金属棒とした。マイクロ波プラズマの出力密度が高いことで、成長雰囲気中、そしてまた成長させるダイヤモンド層において、高いホウ素濃度を得ることができた。
図6は、pH1の電解液(0.1MのH2SO4水溶液)中でGaN上に400℃で成長させたホウ素ドープダイヤモンド層と、700℃で成長させたホウ素ドープダイヤモンド層とを比較したサイクリックボルタモグラムを示しており、標準的な3電極電気化学セルを用いて測定を行った。このグラフは、2つの電気化学電位窓がμA/cm2域で略3Vの同程度の幅を有することを示しているが、これはダイヤモンド表面の特性を反映している。比較として、プラチナ又はグラファイト電極は実際にそれぞれ1.5Vと2Vの電位窓幅を有する。従って400℃で成長させても、ホウ素ドープダイヤモンド層の電気化学電位窓に影響はない。
さらに低い温度で成長させたホウ素ドープダイヤモンドの電位窓内のバックグラウンド電流は、高温で成長させた試料のバックグラウンド電流よりわずかに高いだけである。一方、低温で成長させたホウ素ドープダイヤモンドのバックグラウンド電流密度は、AlGaN/GaN FETの典型的なゲートダイオードの漏れ電流より相当小さい。従って、400℃で成長させたホウ素ドープダイヤモンド層をAlGaN/GaN FETのゲートに接続する電気化学電極として使用して、FETのチャネルを変調することができる。この特徴により、ホウ素ドープダイヤモンドとAlGaN/GaNの組み合わせを二重モードChemFET/電極化学センサとして使用することが可能となる。
1 半導体装置
2 GaN層
3 AlGaN層
4 ダイヤモンド電極層
5 ゲート接触部
7 不動態化層
8 基板
9 中間層

Claims (20)

  1. 半導体装置であって、
    基板と、
    前記基板上のGaNを含む第1層と、
    AlGaNを含む第2層と、
    を含む構造を含み、前記第1層上に前記第2層を堆積し、前記第1層及び前記第2層が少なくとも部分的に前記基板を被覆し、前記構造がダイヤモンドを含む第3層を含む、半導体装置。
  2. 前記半導体装置が、前記基板上に堆積した前記第1層と、少なくとも部分的に前記第1層を被覆するよう前記第1層上に堆積した前記第2層と、前記第1層上で前記第2層に加え堆積した前記第3層とを含むこと、を特徴とする先行する請求項に記載の半導体装置。
  3. 垂直方向に熱伝導性の低い層を前記第1層及び前記第2層上に堆積し、水平方向に熱伝導性の高い層を前記熱伝導性の低い層の上に堆積し、これらに加え前記第3層を堆積すること、を特徴とする請求項2に記載の半導体装置。
  4. 前記垂直方向に熱伝導性の低い層と前記水平方向に熱伝導性の高い層が、バリア層を形成すること、を特徴とする1つ前の請求項に記載の半導体装置。
  5. 前記基板を部分的に被覆するよう前記基板上に前記第1層を堆積し、前記第1層上に第2層を堆積し、前記第1層及び前記第2層に加え前記基板上に前記第3層を堆積すること、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  6. 前記基板がサファイヤ、シリコン、炭化ケイ素、又はダイヤモンドを含む又はから成ること、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  7. 前記半導体装置が、前記第1層及び/又は前記第2層及び/又は前記第3層上に堆積したゲートを含むこと、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  8. 前記第3層がナノ結晶、又は単結晶、又は多結晶であり、前記第3層が好ましくは10nmから5μmの結晶粒度を有すること、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  9. 前記第3層が、部分的にドープしていない及び/又は部分的に準金属的にドープした、例えば窒素でn型ドープした、又は例えばホウ素でp型ドープしたダイヤモンドを含むこと、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  10. 炭化物形成金属、炭化物/金属化合物、白金又は金のような特定のナノ粒子で一部改質したダイヤモンドを前記第3層に含ませて、特定の電気化学的反応/効果を促進する特定のドーピングプロファイルとすること、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  11. 前記第3層が、液体と部分的に接触するダイヤモンドを含むこと、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  12. 前記第3層と前記基板との間又は前記第3層と前記第1層との間に中間層を堆積すること、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  13. 前記第2層が5nmから25nm、好適には10nmの厚さを有し、好適には前記第2層のアルミニウム含有量が0%から40%、好適には30%であること、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  14. 前記第1層が500nmから2μm、好適には1μmの厚さを有すること、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  15. 前記第1層と前記第2層の間に、AlNを含有するスペーサ層を配置すること、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  16. 前記半導体装置が少なくとも1つの不動態化領域を含むこと、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  17. 前記不動態化領域が、多結晶ダイヤモンド、ナノ結晶ダイヤモンド、エポキシ薄膜、ポリイミド薄膜、ポリテトラフルオルエチレン(PTFE)を含む又はからなること、を特徴とする1つ前の請求項に記載の半導体装置。
  18. 前記バリア層の厚さが10nmから20μm、好適には1μmから10μmであること、を特徴とする請求項4から17のうちの一項に記載の半導体装置。
  19. 前記半導体装置が電界効果トランジスタ、又は高電子移動性トランジスタ、又はイオン感応性電界効果トランジスタであること、を特徴とする先行する請求項のうちの一項に記載の半導体装置。
  20. GaNを含む第1層と、AlGaNを含む第2層と、ダイヤモンドを含む第3層を相互に及び/又は基板上に堆積して配置することによって構造を製造する、請求項1から19のうちの一項に記載の半導体装置の製造方法。
JP2012525085A 2009-08-18 2010-08-18 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5671028B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20090010625 EP2290359A1 (en) 2009-08-18 2009-08-18 Semiconductor device and method for manufacturing a semiconductor device
EP09010625.3 2009-08-18
PCT/EP2010/005074 WO2011020607A1 (en) 2009-08-18 2010-08-18 Semiconductor device and method for manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JP2013502563A true JP2013502563A (ja) 2013-01-24
JP5671028B2 JP5671028B2 (ja) 2015-02-18

Family

ID=41491587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012525085A Expired - Fee Related JP5671028B2 (ja) 2009-08-18 2010-08-18 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20120286289A1 (ja)
EP (1) EP2290359A1 (ja)
JP (1) JP5671028B2 (ja)
WO (1) WO2011020607A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015036674A (ja) * 2013-08-16 2015-02-23 国立大学法人東北大学 電気化学センサーおよびその製造方法
JP2016538555A (ja) * 2013-11-29 2016-12-08 エレメント シックス テクノロジーズ リミテッド 電気化学センサ装置及び電気化学センシング方法
JP2020517119A (ja) * 2017-04-10 2020-06-11 アメリカ合衆国 ハイパワーデバイスの熱管理用ダイヤモンドエアブリッジ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201204388D0 (en) * 2012-03-13 2012-04-25 Element Six Ltd Synthetic diamond materials for electrochemical sensing applications
GB2504613A (en) * 2012-07-17 2014-02-05 Element Six Technologies Us Corp Integrated diamond p-channel FETs and GaN n-channel FETs
KR102094471B1 (ko) 2013-10-07 2020-03-27 삼성전자주식회사 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
KR102099877B1 (ko) 2013-11-05 2020-04-10 삼성전자 주식회사 질화물 반도체 디바이스의 제조 방법
US9362198B2 (en) 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication
GB201701529D0 (en) * 2017-01-31 2017-03-15 Element Six Tech Ltd Diamond based electrochemical sensors
DE102019122888B4 (de) 2019-08-27 2024-09-26 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131057A (ja) * 1986-11-20 1988-06-03 Terumo Corp 酵素センサ
JPH08240555A (ja) * 1995-03-01 1996-09-17 Kobe Steel Ltd ダイヤモンド薄膜バイオセンサ
JP2004198418A (ja) * 2002-12-13 2004-07-15 General Electric Co <Ge> 油入高電圧電気機器において溶解炭化水素ガスを検出するためのセンサデバイス
JP2007278760A (ja) * 2006-04-04 2007-10-25 Toyohashi Univ Of Technology 化学・物理現象検出装置
JP2008124374A (ja) * 2006-11-15 2008-05-29 Sharp Corp 絶縁ゲート電界効果トランジスタ
JP2009505045A (ja) * 2005-08-08 2009-02-05 ミクロガン ゲーエムベーハー 半導体センサ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7948041B2 (en) * 2005-05-19 2011-05-24 Nanomix, Inc. Sensor having a thin-film inhibition layer
US8039301B2 (en) * 2007-12-07 2011-10-18 The United States Of America As Represented By The Secretary Of The Navy Gate after diamond transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131057A (ja) * 1986-11-20 1988-06-03 Terumo Corp 酵素センサ
JPH08240555A (ja) * 1995-03-01 1996-09-17 Kobe Steel Ltd ダイヤモンド薄膜バイオセンサ
JP2004198418A (ja) * 2002-12-13 2004-07-15 General Electric Co <Ge> 油入高電圧電気機器において溶解炭化水素ガスを検出するためのセンサデバイス
JP2009505045A (ja) * 2005-08-08 2009-02-05 ミクロガン ゲーエムベーハー 半導体センサ
JP2007278760A (ja) * 2006-04-04 2007-10-25 Toyohashi Univ Of Technology 化学・物理現象検出装置
JP2008124374A (ja) * 2006-11-15 2008-05-29 Sharp Corp 絶縁ゲート電界効果トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015036674A (ja) * 2013-08-16 2015-02-23 国立大学法人東北大学 電気化学センサーおよびその製造方法
JP2016538555A (ja) * 2013-11-29 2016-12-08 エレメント シックス テクノロジーズ リミテッド 電気化学センサ装置及び電気化学センシング方法
JP2020517119A (ja) * 2017-04-10 2020-06-11 アメリカ合衆国 ハイパワーデバイスの熱管理用ダイヤモンドエアブリッジ

Also Published As

Publication number Publication date
EP2290359A1 (en) 2011-03-02
JP5671028B2 (ja) 2015-02-18
US20120286289A1 (en) 2012-11-15
WO2011020607A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
JP5671028B2 (ja) 半導体装置及び半導体装置の製造方法
EP2096675B1 (en) III-V nitride semiconductor device comprising a diamond layer
Ng et al. Single crystal nanowire vertical surround-gate field-effect transistor
US7902089B2 (en) N-type transistor, production methods for n-type transistor and n-type transistor-use channel, and production method of nanotube structure exhibiting n-type semiconductor-like characteristics
JP5695642B2 (ja) ダイヤモンドを含む電極を有する半導体部品及びその使用
Yang et al. pH sensing characteristics of extended-gate field-effect transistor based on Al-doped ZnO nanostructures hydrothermally synthesized at low temperatures
CN103325836B (zh) 一种石墨烯场效应晶体管及其制备方法
Kumazaki et al. Precise thickness control in recess etching of AlGaN/GaN hetero-structure using photocarrier-regulated electrochemical process
Chang et al. Strain Balanced AlGaN/GaN/AlGaN nanomembrane HEMTs
US8008691B2 (en) Ion sensitive field effect transistor and production method thereof
CN111739799B (zh) 一种硅基氮化镓微波器件及制备方法
Reddy et al. Effect of copper phthalocyanine thickness on surface morphology, optical and electrical properties of Au/CuPc/n-Si heterojunction
Kozak et al. Directly grown nanocrystalline diamond field-effect transistor microstructures
CN100499162C (zh) 场效应晶体管
WO2019218907A1 (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用
US9048103B2 (en) Method for producing semiconductor device
Inahara et al. Investigation of Electrical Properties of N‐Polar AlGaN/AlN Heterostructure Field‐Effect Transistors
Scheck et al. Selective metal electrodeposition through doping modulation of semiconductor surfaces
Shikata et al. Recent progress of diamond device toward power application
JP5112404B2 (ja) ダイヤモンド電界効果トランジスタ
US20240136180A1 (en) Diamond-Capped Gallium Oxide Transistor
WO2021210547A1 (ja) 半導体装置
CN216054722U (zh) 一种p型沟道氮化镓器件
JP7195539B2 (ja) 半導体装置、パワーデバイスおよび制御用電子装置
CN111033750B (zh) 用于p沟道氮化物晶体管的基于数字合金的背势垒

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140508

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140528

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141218

R150 Certificate of patent or registration of utility model

Ref document number: 5671028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees