JP5112404B2 - ダイヤモンド電界効果トランジスタ - Google Patents

ダイヤモンド電界効果トランジスタ Download PDF

Info

Publication number
JP5112404B2
JP5112404B2 JP2009201821A JP2009201821A JP5112404B2 JP 5112404 B2 JP5112404 B2 JP 5112404B2 JP 2009201821 A JP2009201821 A JP 2009201821A JP 2009201821 A JP2009201821 A JP 2009201821A JP 5112404 B2 JP5112404 B2 JP 5112404B2
Authority
JP
Japan
Prior art keywords
diamond
effect transistor
field effect
type
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009201821A
Other languages
English (en)
Other versions
JP2011054728A (ja
Inventor
一行 平間
芳孝 谷保
誠 嘉数
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2009201821A priority Critical patent/JP5112404B2/ja
Publication of JP2011054728A publication Critical patent/JP2011054728A/ja
Application granted granted Critical
Publication of JP5112404B2 publication Critical patent/JP5112404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、ダイヤモンド電界効果トランジスタに係わり、特に、大電流、高温、低消費電力で安定動作するダイヤモンド電界効果トランジスタに関する。
ダイヤモンドは、物質中で最大の熱伝導率を有するうえ、高い絶縁破壊電界と高いキャリア速度を有している。このため、ダイヤモンドを使用した電界効果トランジスタは、SiやGaAsなどの既存の材料を使用した電界効果トランジスタでは原理的に実現できない、高温環境下でも大電流で動作することが期待されている。
しかしながら、従来のダイヤモンド表面を水素で終端して表面近傍の正孔伝導層をチャネルに利用したダイヤモンド電界効果トランジスタでは、誘起できる正孔密度は低い。さらに、高温環境では正孔密度が減少する問題がある。このため、大電流かつ高温動作するダイヤモンド電界効果トランジスタを作製することは極めて困難である。以下に、従来のダイヤモンド電界効果トランジスタの報告例について述べる。
図1は、従来技術によるダイヤモンド表面近傍の伝導層を利用したダイヤモンド電界効果トランジスタの工程図である。まず、図1(a)に示すように、水素プラズマによりダイヤモンド101表面を水素で終端することにより、正孔伝導層を表面近傍に形成する。続いて、図1(b)に示すように、水素終端したダイヤモンド表面にソース電極112とドレイン電極113となる金薄膜を空間的に離れた領域に形成する。そして、図1(c)に示すように、ソース電極112とドレイン電極113の間の空間的に離れた領域にゲート電極124を形成する。ゲート電極124のゲート長及びゲート幅はそれぞれ0.2μm、50μmである。
図2に従来技術により作製したダイヤモンド電界効果トランジスタの最大ドレイン電流と動作温度の関係200を示す。室温において、ダイヤモンド表面に誘起される正孔密度は、最大で約1×1013cm-2と少ないため、従来技術により作製したダイヤモンド電界効果トランジスタではドレイン電流100mA/mm以上の大電流動作ができなかった。
また、従来技術により作製したダイヤモンド電界効果トランジスタでは動作温度が100℃を越えると劇的にドレイン電流が減少する(非特許文献1参照)。そして、500℃以上の高温ではダイヤモンドの伝導性がなくなるため、従来技術では電界効果トランジスタは動作しない。
一方、従来のダイヤモンド電界効果トランジスタは、ノーマリーオン型だけである。ノーマリーオン型の電界効果トランジスタだけで構成したスイッチングデバイスやパワーアンプなどの応用装置は、VGS(ゲート電圧):0Vでドレイン電流が流れ続けるため大量の消費電力を必要とする問題がある。
M.Kubovic,Y.Yamauchi,M.Kasu,"Improvements in Thermal Stability of Hydrogen−terminated Diamond FETs",Extended Abstract of the 2008 International Conference on Solid State Devices and Materials,Tsukuba,2008,pp.1036−1037.
本発明の第一の目的は、ダイヤモンド電界効果トランジスタのドレイン電流値が低かった点を解決し、大電流動作が可能な構造を提供することである。
本発明の第二の目的は、ダイヤモンド電界効果トランジスタが高温で動作できなかった点を解決し、高温でも動作可能な構造を提供することである。
本発明の第三の目的は、ダイヤモンド電界効果トランジスタではノーマリーオン型の構造しか作製できなかった点を解決し、ノーマリーオン型に加えてノーマリーオフ型の構造を提供することにある。
上記課題を解決するために、本発明のダイヤモンド電界効果トランジスタは、P型ダイヤモンド上に、少なくともAl、Ga、B、Inの1つを含むP型窒化物層を有し、P型ダイヤモンドとP型窒化物層とのヘテロ接合界面に電気的にオーミック接触するソース電極およびドレイン電極と、ソース電極とドレイン電極の間のP型窒化物層上にゲート電極を有し、前記P型窒化物層がC、Be、Zn、Caの少なくとも1つのアクセプタを含有することを特徴とする。さらに、P型窒化物層とP型ダイヤモンドのヘテロ界面におけるP型ダイヤモンドのC原子の一部がO、N、Fの少なくとも1つの原子と結合していることを特徴とする。
従来の技術とは、P型ダイヤモンド上に、少なくともAl、Ga、B、Inの1つを含むP型窒化物層が形成されている点、P型窒化物層がMg、C、Be、Zn、Caの少なくとも1つのアクセプタを含有する点、P型窒化物層とP型ダイヤモンドのヘテロ界面におけるP型ダイヤモンドのC原子の一部がH、O、N、Fの少なくとも1つの原子と結合している点で異なる。
本発明によれば、室温におけるダイヤモンドの正孔密度を増加できるとともに、ダイヤモンド電界効果トランジスタの大電流動作が可能となる。さらにその大電流特性を高温環境下でも安定に維持できる。また、ノーマリーオフ動作のダイヤモンド電界効果トランジスタを作製することが可能となり、ダイヤモンド電界効果トランジスタを低消費電力で動作させることができる。従って、優れたダイヤモンド電界効果トランジスタを実用化させることができる。
従来技術によるダイヤモンド電界効果トランジスタの作製工程図を示す図である。 従来技術によるダイヤモンド電界効果トランジスタの最大ドレイン電流と動作温度の関係を示す図である。 本発明の実施例1に係るダイヤモンド電界効果トランジスタの作製工程図を示す図である。 従来技術と本発明のダイヤモンド電界効果トランジスタの最大ドレイン電流と動作温度の関係を比較する図である。 本発明の実施例2に係るP型窒化物層とP型ダイヤモンドにおけるダイヤモンドのC原子が特定の原子と一部結合したダイヤモンド電界効果トランジスタの作製工程図を示す図である。 従来技術と本発明のダイヤモンド電界効果トランジスタのドレイン電流とゲート・ソース間電圧の関係を示す図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
本発明の実施例1について図面を参照して詳細に説明する。図3(a)〜(c)は、P型窒化物層とP型ダイヤモンドのヘテロ界面において、P型ダイヤモンドの炭素原子の一部がO原子と結合しており、P型窒化物層をAlN、アクセプタをMgとした場合の本発明のダイヤモンド電界効果トランジスタの工程図である。図3(a)は、P型ダイヤモンド基板301にとってオーミック金属である白金を蒸着し、ソース電極302及びドレイン電極303を作製する工程を示す図である。厚さ200nmの白金薄膜を空間的に分離してP型ダイヤモンド基板301上に蒸着する。図3(b)は、オーミック電極間に有機金属気相成長法を使用してP型AlN314を成膜する工程を示す図である。Al原料としてトリメチルアルミニウム(TMA)、N原料としてアンモニア(NH3)を使用した。またAlN314をP型にするため成長中にアクセプタとなるMg原子を添加する。Mg原料としてジシクロペンタジエニルマグネシウム(Cp2Mg)を使用した。図3(c)は、ソース電極302とドレイン電極303間のP型AlN層314上にショットキー接触のゲート電極325を形成する工程を示す図である。ゲート電極325のゲート長及びゲート幅はそれぞれ0.2μm、50μmである。これによりP型AlN314とP型ダイヤモンド界面301に二次元正孔を有するPチャネルのダイヤモンド電界効果トランジスタが完成する。
なお、ここでは、少なくともAl、Ga、B、Inの1つを含むP型窒化物層としてAlNを使用した場合を例にして説明したが、P型窒化物層としてBN、AlGaN、AlInNなどを使用する場合も同様の工程である。また、アクセプタとしてMgを使用した場合を例にして説明したが、アクセプタとしてC、Be、Zn、Caを使用する場合も同様の工程である。
図4は、P型窒化物層をAlN、アクセプタをMgとした場合の本発明によるダイヤモンド電界効果トランジスタのドレイン電流と動作温度の関係を示す。本発明によるP型AlN314とP型ダイヤモンド301のヘテロ界面に正孔を蓄積させたダイヤモンド電界効果トランジスタでは、室温においてドレイン電流1000mA/mmの大電流動作が獲得され、本発明によりドレイン電流は従来素子の10倍に増加した。また、高温においても、最大ドレイン電流は、800mA/mm以上であり、従来では動作できなかった500℃以上での高温動作が可能となった。
表1は、窒化物層としてAlN、BN、AlGaN、AlInN、それらのアクセプタとしてMg、C、Be、Zn、Caの少なくとも1つを含有させて作製した本発明のダイヤモンド電界効果トランジスタと従来のダイヤモンド電界効果トランジスタの特性である。従来技術(番号21)では正孔密度が1×1013cm-2、最大ドレイン電流が約100mA/mmである。本発明のダイヤモンド電界効果トランジスタ(番号1〜20)では、P型窒化物層のアクセプタから高濃度の正孔がダイヤモンドに供給されるため、ダイヤモンドの正孔密度は2〜5×1013cm-2となり、従来素子の2〜5倍に増加した。このため、最大ドレイン電流は、400〜1000mA/mmとなり、従来素子の4〜10倍に増加した。このように、本発明により、従来素子よりも高い正孔密度及び最大ドレイン電流が獲得された。
また、500℃の高温環境下において従来のダイヤモンド電界効果トランジスタ(番号21)ではドレイン電流が流れない。一方、本発明のダイヤモンド電界効果トランジスタ(番号1〜20)は、500℃の高温環境下においても、360〜900mA/mmの高いドレイン電流が獲得され、高温環境下においても動作する。さらに、本発明のダイヤモンド電界効果トランジスタでは、500℃における最大ドレイン電流は室温における最大ドレイン電流の約9割と高い値を維持しており、高温環境下でも特性が劣化しない。
以上により、本発明によるダイヤモンド電界効果トランジスタでは、従来のダイヤモンド電界効果トランジスタと比較して、大電流かつ高温での動作が可能である。
Figure 0005112404
図5は、本発明の実施例2に係るP型窒化物層とP型ダイヤモンドのヘテロ界面において、P型ダイヤモンドのC原子の一部がO原子と結合しており、P型窒化物層をAlN、アクセプタをMgとした場合の本発明のダイヤモンド電界効果トランジスタの工程図である。図5(a)は、P型ダイヤモンド501表面に酸素プラズマを照射する工程を示す図である。図5(b)は、P型ダイヤモンド501にとってオーミック金属である白金を空間的に分離して蒸着し、ソース電極512及びドレイン電極513を作製する工程を示す図である。図5(c)は、オーミック電極間に有機金属気相成長法を使用してP型AlN524を成膜する工程を示す図である。Al原料としてトリメチルアルミニウム(TMA)、N原料としてアンモニア(NH3)を使用した。またAlN524をP型にするため成長中にアクセプタとなるMg原子を添加する。Mg原料としてジシクロペンタジエニルマグネシウム(Cp2Mg)を使用した。図5(d)は、ソース電極512とドレイン電極513間のP型AlN層524上にショットキー接触のゲート電極535を形成する工程を示す図である。ゲート電極535のゲート長及びゲート幅はそれぞれ0.2μm、50μmである。これによりP型ダイヤモンドのC原子の一部がO原子と結合したダイヤモンド電界効果トランジスタが完成する。
なお、ここでは、少なくともAl、Ga、B、Inの1つを含むP型窒化物層としてAlN524を使用した場合を例にして説明したが、P型窒化物層としてBN、AlGaN、AlInNなどを使用する場合も同様の工程である。また、アクセプタとしてMgを使用した場合を例にして説明したが、アクセプタとしてC、Be、Zn、Caを使用する場合も同様の工程である。ダイヤモンドのC原子をHで終端する場合は、水素プラズマをダイヤモンド表面501に照射する。ダイヤモンドのC原子をNで終端する場合は、アンモニア水溶液中でのUV照射、アンモニアガス雰囲気中でのUV照射、アンモニアまたは窒素プラズマ照射のいずれかを行う。また、Fで終端する場合は、四フッ化メタンまたはトリフルオロメタンプラズマをダイヤモンド表面に照射する。
図6は、本発明の一実施形態によるダイヤモンド電界効果トランジスタのドレイン電流電圧特性と終端原子の関係を示す図である。従来技術ではH終端の場合にノーマリーオン動作であり、H以外の場合は動作しなかった。本発明によれば、H終端ではノーマリーオン動作であり、O、N、F終端ではノーマリーオフ動作である。終端原子の種類により、P型窒化物層とP型ダイヤモンド界面における、ダイヤモンド表面のエネルギーバンドベンディングの方向を上方または下方に制御できるため、VGS0Vにおけるダイヤモンドの正孔密度を制御することが可能となる。すなわちノーマリーオン型とノーマリーオフ型の作り分けが可能となる。
表2は、本発明の一実施形態によるダイヤモンド電界効果トランジスタの閾値電圧と、ドレイン電流電圧特性の動作形態をまとめたものである。従来技術(番号17)と同様、本発明の電界効果トランジスタも終端原子がHの場合(番号1,5,9,13)の閾値電圧は+3Vであり、ノーマリーオン動作である。ただし、実施例1で記載のとおり本発明によるドレイン電流は従来技術よりも高い。
一方、終端原子がO、N、Fの場合、従来素子(番号18,19,20)ではドレイン電流が流れず、素子は動作しないのに対し、本発明の電界効果トランジスタ(番号2,3,4,6,7,8,10,11,12,13,14,15,16)では、閾値電圧−0.2〜−2.8V以下でドレイン電流が流れるノーマリーオフ動作をした。つまり、従来技術ではノーマリーオン型の電界効果トランジスタのみ作製可能であったのに対し、本発明を利用すればダイヤモンド電界効果トランジスタにおいてノーマリーオフ型とノーマリーオン型の両方を作製することが可能となる。
Figure 0005112404
本発明は、大電流、高温、低消費電力で安定動作するダイヤモンド電界効果トランジスタに関するものである。
301,501 P型ダイヤモンド基板
302,512 ソース電極
303,513 ドレイン電極
314,524 P型AlN
325,535 ゲート電極

Claims (2)

  1. P型ダイヤモンド上に、少なくともAl、Ga、B、Inの1つを含むP型窒化物層を有し、
    P型ダイヤモンドとP型窒化物層とのヘテロ接合界面に電気的にオーミック接触するソース電極およびドレイン電極と、ソース電極とドレイン電極との間のP型窒化物層上にゲート電極を有し、
    前記P型窒化物層がC、Be、Zn、Caの少なくとも1つのアクセプタを含有することを特徴とするダイヤモンド電界効果トランジスタ。
  2. P型窒化物層とP型ダイヤモンドのヘテロ界面において、P型ダイヤモンドのC原子の一部がO、N、Fの少なくとも1つの原子と結合していることを特徴とする請求項1に記載のダイヤモンド電界効果トランジスタ。
JP2009201821A 2009-09-01 2009-09-01 ダイヤモンド電界効果トランジスタ Active JP5112404B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009201821A JP5112404B2 (ja) 2009-09-01 2009-09-01 ダイヤモンド電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009201821A JP5112404B2 (ja) 2009-09-01 2009-09-01 ダイヤモンド電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2011054728A JP2011054728A (ja) 2011-03-17
JP5112404B2 true JP5112404B2 (ja) 2013-01-09

Family

ID=43943456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009201821A Active JP5112404B2 (ja) 2009-09-01 2009-09-01 ダイヤモンド電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JP5112404B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5747245B2 (ja) * 2010-10-14 2015-07-08 国立研究開発法人物質・材料研究機構 電界効果トランジスタ及びその製造方法
JP6685870B2 (ja) * 2016-09-15 2020-04-22 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123127B2 (ja) * 1991-07-22 2001-01-09 住友電気工業株式会社 電界効果型トランジスタ
JP4582542B2 (ja) * 2005-02-02 2010-11-17 株式会社神戸製鋼所 ダイヤモンド電界効果トランジスタ及びその製造方法
EP2118335A1 (en) * 2007-01-22 2009-11-18 Element Six Limited High uniformity boron doped diamond material
JP2009071061A (ja) * 2007-09-13 2009-04-02 Toshiba Corp 半導体装置
JP5036568B2 (ja) * 2008-01-07 2012-09-26 株式会社神戸製鋼所 電子素子構造

Also Published As

Publication number Publication date
JP2011054728A (ja) 2011-03-17

Similar Documents

Publication Publication Date Title
JP5580602B2 (ja) デプレッションモードGaNベースFETを使用したカスコード回路
JP4531071B2 (ja) 化合物半導体装置
CN101689561B (zh) 高压GaN基异质结晶体管的终止结构和接触结构
JP4744109B2 (ja) 半導体装置とその製造方法
TWI429076B (zh) 二元第iii族-氮化物基高電子移動性電晶體及其製造方法
JP2008091595A (ja) 半導体装置およびその製造方法
US20130240901A1 (en) Nitride semiconductor device
EP1887618A1 (en) Group iii-v nitride compound semiconductor device and electrode-forming method
JP2010522435A (ja) 高電圧GaNベースヘテロ接合トランジスタ構造およびそれを形成する方法
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
JP4474292B2 (ja) 半導体装置
US9679762B2 (en) Access conductivity enhanced high electron mobility transistor
JP2008010526A (ja) 窒化物半導体装置及びその製造方法
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2003258258A (ja) 半導体装置およびその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP5112404B2 (ja) ダイヤモンド電界効果トランジスタ
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP2013140981A (ja) 窒化物系半導体素子及びその製造方法
JP2019192795A (ja) 高電子移動度トランジスタ
US10777654B2 (en) Method for manufacturing nitrogen-face polarity gallium nitride epitaxial structure
JP2006261474A (ja) 窒化物系半導体デバイス
JP2012049169A (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120810

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20120810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5112404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350