JP5050364B2 - 電界効果半導体装置及びその製造方法 - Google Patents

電界効果半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5050364B2
JP5050364B2 JP2006034946A JP2006034946A JP5050364B2 JP 5050364 B2 JP5050364 B2 JP 5050364B2 JP 2006034946 A JP2006034946 A JP 2006034946A JP 2006034946 A JP2006034946 A JP 2006034946A JP 5050364 B2 JP5050364 B2 JP 5050364B2
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
gate
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006034946A
Other languages
English (en)
Other versions
JP2007214483A (ja
Inventor
未生 鈴木
昭夫 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2006034946A priority Critical patent/JP5050364B2/ja
Priority to KR1020060128546A priority patent/KR100844701B1/ko
Priority to US11/674,051 priority patent/US7859019B2/en
Publication of JP2007214483A publication Critical patent/JP2007214483A/ja
Application granted granted Critical
Publication of JP5050364B2 publication Critical patent/JP5050364B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ノーマリオフ（normally−off）状態を得ることが可能な例えばＭＥＳＦＥＴ、ＨＥＭＴ等の電界効果半導体装置及びその製造方法に関する。
３−５族化合物半導体の１種である窒化物半導体を用いたメタル・セミコンダクタ電界効果トランジスタ即ちＭＥＳＦＥＴ（Metal Semiconductor Filed Effect Transistor）や高電子移動度トランジスタ即ちHEMT( High Electron Mobility Transistor)等の半導体デバイスは例えば特開２００５−１５８８８９号公報（特許文献１）等で公知である。
上記特許文献１に開示されているＨＥＭＴは、例えば、シリコン基板の上にバッファ層を介して形成されたアンドープＧａＮから成る電子走行層と、ｎ型ＡｌＧａＮから成る電子供給層と、電子供給層の上に形成されたソース電極とドレイン電極とゲート電極とを有している。電子走行層と電子供給層とはバンドギャプの異なる異種材料から成り、ヘテロ接合されている。従って、ヘテロ接合面のピエゾ分極と自発分極とに基づいて周知の２次元電子ガス層即ち２ＤＥＧ層が生じる。２ＤＥＧ層は周知のようにドレイン電極とソース電極との間の電流通路（チャネル）として利用され、この電流通路を流れる電流はゲート電極に印加されるバイアス電圧で制御される。
ところで、一般的な構成のＨＥＭＴは、ノーマリオン特性を有する。ノーマリオン特性のＨＥＭＴをオフ状態にするためにはゲート電極を負電位にするための負電源が必要になり、電気回路が必然的に高価になる。また、ノーマリオン特性のＨＥＭＴは電源投入時に過大電流が流れる可能性があるという欠点を有するので、過大電流を抑制するための特別な回路が必要になる。従って、ノーマリオン特性のＨＥＭＴの使い勝手は良くない。
そこで、ＡｌＧａＮから成る電子供給層を薄く形成することによってノーマリオフ特性を得ることが試みられている。ＡｌＧａＮから成る電子供給層を薄く形成すると、電子供給層と電子走行層との間のヘテロ接合に基づくピエゾ分極による電界が弱くなり、２ＤＥＧ層の電子濃度が減少する。電子濃度が低下した２ＤＥＧ層に対して電子供給層とここにショットキー接触しているゲート電極との間にビルトインポテンシャル（built−in potential）即ちバイアス電圧が無い状態での電位差に基づく電界が作用すると、ゲート電極の直下の２ＤＥＧ層が消失する。このため、ゲート電極にバイアス電圧を加えない状態においてドレイン・ソース間がオフ状態になる。
上述のように電子供給層を薄くすることによってノーマリオフのＨＥＭＴを提供することができる。しかし、電子供給層を薄くすると、ゲート電極の直下以外の２ＤＥＧ層においても電子濃度の低下が生じ、ドレイン・ソース間のオン抵抗が増大する。そこで、電子供給層のゲート電極の下の部分のみを薄くしてノーマリオフ特性を得ることが考えられる。しかし、この方法を採用すると、選択的エッチングによって電子供給層を薄くする時に電子走行層及び電子供給層の半導体結晶にダメージが生じ、ＨＥＭＴの電気的特性が劣化する。また、電子供給層の選択的エッチングを容易且つ正確に達成することが困難であった。このため、現在、ノーマリオフのＨＥＭＴが実用化されていない。
ノーマリオフの要望は、２ＤＥＧ層の代わりに２次元ホールガス層を使用するＨＥＭＴにもある。また、ＨＥＭＴに類似しているＭＥＳＦＥＴにおいても同様な問題がある。即ち、代表的なＭＥＳＦＥＴは、基板と、この上に形成されたバッファ層と、この上に形成されたｎ型ＧａＮ層と、この上に形成されたソース電極とドレイン電極とゲート電極とから成り、ノーマリオン特性を有しているのでＨＥＭＴと同様な問題を有する。
特開２００５−１５８８８９号公報
従って、本発明が解決しようとする課題は、ノーマリオフが可能であり且つ比較的良好な電気的特性を有している電界効果半導体装置を得ることが困難なことである。
上記課題を解決するための本発明は、
互いに対向する一方及び他方の主面を有する半導体領域と、
前記半導体領域の前記一方の主面上に形成されたソース電極及びドレイン電極と、
前記半導体領域の前記一方の主面における前記ソース電極と前記ドレイン電極との間に配置された第１の絶縁膜と、
前記第１の絶縁膜の上に配置され且つ前記ソース電極と前記ドレイン電極との間をノーマリオフにするためのキャリアを有しているキャリア蓄積層と、
前記キャリア蓄積層の上に配置された第２の絶縁膜と、
前記ソース電極と前記ドレイン電極との間を流れる電流を制御するために前記第２の絶縁膜の上に配置されたゲート電極と
を備え、前記半導体領域は、第１の半導体層と、２次元キャリアガス層を生成するために前記第１の半導体層と異なるバンドギャップを有する半導体材料から成り且つ前記第１の半導体層に隣接配置されている第２の半導体層とを備えていることを特徴とする電界効果半導体装置に係わるものである。
なお、請求項２に示すように、前記半導体領域は化合物半導体、好ましくは３−５族化合物半導体又は２−６族化合物半導体（例えばＺｎＯ）から成ることが望ましい。
また、請求項３に示すように、前記第１の絶縁膜は、前記半導体領域にホットキャリアを生じさせることが可能な電位を前記ゲート電極に与えた時に前記半導体領域から飛び出したホットキャリアがトンネル効果に基づいて通過することが可能な厚みを有していることが望ましい。
また、請求項４に示すように、更に、前記半導体領域の一方の主面における前記キャリア蓄積層と前記ドレイン電極との間の部分に配置されたフィールドプレート用絶縁膜と、前記フィールドプレート用絶縁膜の上に配置され且つ前記ゲート電極に接続されたフィールドプレート用導電体層とを有することが望ましい。
また、請求項５に示すように、本発明の電界効果半導体装置の製造方法は、互いに対向する一方及び他方の主面を有する半導体領域と、前記半導体領域の前記一方の主面上に形成されたソース電極及びドレイン電極と、前記半導体領域の前記一方の主面における前記ソース電極と前記ドレイン電極との間に配置された第１の絶縁膜と、前記第１の絶縁膜の上に配置され且つ前記ソース電極と前記ドレイン電極との間をノーマリオフにするためのキャリアを蓄積することができる材料で形成されているキャリア蓄積層と、前記キャリア蓄積層の上に配置された第２の絶縁膜と、前記ソース電極と前記ドレイン電極との間を流れる電流を制御するために前記第２の絶縁膜の上に配置されたゲート電極とを備え、前記半導体領域は、第１の半導体層と、２次元キャリアガス層を生成するために前記第１の半導体層と異なるバンドギャップを有する半導体材料から成り且つ前記第１の半導体層に隣接配置されている第２の半導体層とを備えている電界効果半導体装置を形成する工程と、前記ドレイン電極と前記ソース電極との間に所定の振幅値を有する電圧を印加すると同時に、前記ソース電極と前記ゲート電極との間に通常のオン動作時に印加されるゲート・ソース間電圧よりも高い振幅値を有するゲート・ソース間電圧を印加して前記キャリア蓄積層にキャリアを蓄積させる工程とを有しているが望ましい。
また、請求項６に示すように、更に、前記電界効果半導体装置のしきい値電圧を測定する工程と、測定されたしきい値電圧が基準値か否かを判定する工程と、もし、しきい値電圧が前記基準値よりも低いことを示す判定結果が得られた時には、通常のオン動作時に前記ソース電極と前記ゲート電極との間に印加されるゲート・ソース間電圧よりも高い振幅値を有するゲート・ソース間電圧を前記ソース電極と前記ゲート電極との間に印加して前記キャリア蓄積層におけるキャリアの蓄積量を増大させ、もし、しきい値電圧が前記基準値よりも高いことを示す判定結果が得られた時には、通常のオン動作時に前記ソース電極と前記ゲート電極との間に印加されるゲート・ソース間電圧と逆の極性を有するゲート・ソース間電圧を前記ソース電極と前記ゲート電極との間に印加して前記キャリア蓄積層におけるキャリアの蓄積量を減少させる工程とを有していることが望ましい。
また、請求項７に示すように、前記キャリア蓄積工程において前記キャリア蓄積層にキャリアを蓄積させる時に、前記ソース電極と前記ゲート電極との間にパルス電圧を印加することが望ましい。
また、請求項８に示すように、前記キャリア蓄積工程において前記キャリア蓄積層にキャリアを蓄積させる時に、前記キャリア蓄積層におけるキャリアの蓄積量を調整するために、前記パルス電圧の振幅値を調整することが望ましい。
本発明は次の効果を有する。
（１） 本発明に従うキャリア蓄積層は、電界効果作用によって半導体領域の電流通路（例えば、ＨＥＭＴ型電界効果半導体装置の２ＤＥＧ層又は２次元ホールガス層）を遮断するように機能する。即ち、キャリア蓄積層は、ゲート電極に所定のバイアス電圧を印加した時と同様に機能し、電流通路を遮断する。この結果、ゲート電極にバイアス電圧を印加しない状態でドレイン電極とソース電極との間をオフ状態にすること、即ちノーマリオフが可能になる。ノーマリオフ特性を有する電界効果半導体装置は、電気回路において使い勝手が良い。
（２） 半導体領域（例えば電子供給層）を薄くする等の特別な加工を加えることなしにノーマリオフ特性を得ることができるので、ノーマリオフにすることに基づいた電気的特性の低下を抑えることができる。例えば、電流通路がＨＥＭＴ型電界効果半導体装置における２ＤＥＧ層の場合には、電子供給層（第２の半導体層）が比較的厚くともノーマリオフ特性が得られる。電子供給層（第２の半導体層）が比較的厚い場合には、２ＤＥＧ層の電子濃度が高くなり、ＨＥＭＴ型電界効果半導体装置のオン抵抗が低くなる。
次に、本発明の実施形態を図１〜図７を参照して説明する。
図１に示すに従う横方向の電流通路を有するＨＥＭＴ型電界効果半導体装置は、単結晶シリコン半導体から成る支持基板１と、この基板１の一方の主面１ａの上にバッファ領域２を介して配置された第１の半導体層としての電子走行層３及び第２の半導体層としての電子供給層４とから成る半導体領域５と、半導体領域５の一方の主面６上に形成されたソース電極７及びドレイン電極８と、半導体領域５の一方の主面６上に第１の絶縁膜９を介して配置されたキャリア蓄積層１０と、このキャリア蓄積層１０の上に第２の絶縁膜１１を介して配置されたゲート電極１２と、支持基板１の他方の主面１ｂに形成された背面電極１３とを備えている。次に、ＨＥＭＴ型電界効果半導体装置の各部を詳しく説明する。
支持基板１は、半導体領域５をエピタキシャル成長させるための基板としての機能と、半導体領域５を機械的に支持する機能を有する。本実施例では、コストの低減のために支持基板１がシリコンで形成されている。
支持基板１の一方の主面１ａ上のバッファ領域２は、周知のＭＯＣＶＤ法等の気相成長法で形成されている。図１では、図示を簡略化するためにバッファ領域２が１つの層で示されているが、実際には複数の層で形成されている。即ち、このバッファ領域２は、ＡｌＮ（窒化アルミニウム）から成る第１のサブレイヤ−とＧａＮ（窒化ガリウム）から成る第２のサブレイヤーとが交互に積層された多層構造バッファである。このバッファ領域２はＨＥＭＴ型電界効果半導体装置の動作に直接に関係していないので、これを省くこともできる。また、バッファ領域２の半導体材料をＡｌＮ、ＧａＮ以外の３−５族化合物半導体に置き換えること、又は単層構造のバッファ層にすることもできる。
バッファ領域２の上に形成された電子走行層（第１の半導体層）３は、半導体領域５の一方の主面６に対して平行に延びる電流通路としての２ＤＥＧ層１４（破線で示す）を得るためのものであって、不純物が添加されていないアンドープＧａＮ（窒化ガリウム）から成り、１〜３μｍの厚さを有する。なお、この電子走行層３をＧａＮ以外の３−５族化合物半導体で形成することもできる。
電子走行層３の上に形成された電子供給層（第２の半導体層）４は、好ましくは次式で示される窒化物半導体で形成される。
ＡｌxＧａ1-XＮ，
ここで、ｘは０＜ｘ＜１を満足する数値であり、好ましくは０．２〜０．４であり、より好ましくは０．３である。
この実施例１の電子供給層４はアンドープのＡｌＧａＮから成るが、ｎライク特性即ちｎ型半導体特性を示す。このアンドープのＡｌＧａＮから成る電子供給層４の代わりにｎ型（第１導電型）の不純物を添加したＡｌＧａＮから成る電子供給層を設けることもできる。
電子供給層４は、電子走行層３よりも薄い２０ｎｍ程度の厚みに形成されているので、半導体領域５の一方の主面６に対して垂直方向の抵抗は無視できる程小さく、一方の主面６に平行な方向（横方向）の抵抗は垂直方向よりも大きい。また、この実施例では、電子供給層４の表面即ち半導体領域５の一方の主面６は特別な加工が施されていない平坦面である。なお、電子供給層４をＡｌＧａＮ以外の３−５族化合物半導体で形成することもできる。また、電子供給層４の厚みを例えば５〜５０ｎｍの範囲で変更することができる。
電子供給層４は、この下の電子走行層３よりも大きいバンドギャプを有し且つ異なる格子定数を有する窒化物半導体から成る。従って、電子供給層４と電子走行層３とのヘテロ接合面におけるピエゾ分極に基づいて、図１で点線で示す周知の２ＤＥＧ層１４が電子走行層３内に形成される。なお、図１には、ドレイン電極８とソース電極３との間がオン状態の時の２ＤＥＧ層１４が示されている。
ソース電極７及びドレイン電極８は、半導体領域５の一方の主面６上に所定間隔を有して配置され、電子供給層４に低抵抗性接触している。このソース電極７及びドレイン電極４は、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体で形成することができる。
第１の絶縁膜９は、半導体領域５の一方の主面６を覆うように形成され、キャリア蓄積層１０に対するキャリア（電子）の蓄積モード時に２ＤＥＧ層１４から飛び出した電子（ホットエレクトロン）を周知のトンネル効果によって通過させてキャリア蓄積層１０に蓄積すること、及びキャリア蓄積層１０からのキャリア（電子）の放出モード時にキャリア蓄積層１０のキャリア（電子）を周知のトンネル効果によって通過させて半導体領域５に放出することが可能な厚みＴ１（好ましくは１ｎｍ〜１０0ｎｍ、より好ましくは８ｎｍ〜１０0ｎｍ）を有する。即ち、後述から明らかなように、第１の絶縁膜９の厚みＴ１は、キャリア蓄積層１０に対するキャリア（電子）の蓄積又はキャリア蓄積層１０からのキャリア（電子）の放出のためにゲート電極１２とソース電極７との間に第１、第２及び第３のパルス電圧V1,V2、V3のような所定のパルス電圧を印加し、トンネル効果によってキャリア（電子）を通過させることができる値に設定され、好ましくは第２の絶縁膜１１の厚みＴ２よりも薄く設定される。
この第１の絶縁膜９は、例えばポリシリコンを酸化したシリコン酸化物から成り、例えば周知のＣＶＤ法によって形成される。なお、第１の絶縁膜９はキャリア蓄積層１０と半導体領域５とを電気的に分離するためのものであるので、図１に示す半導体領域５の一方の主面６の露出部分の全体に形成する代わりに、キャリア蓄積層１０と半導体領域５との間に限定的に形成することもできる。
キャリア蓄積層１０は、半導体領域５の一方の主面６上のソース電極７とドレイン電極８との間において第１の絶縁膜９の上に配置されている。このキャリア蓄積層１０は、ＨＥＭＴのノーマリオフ状態を得るためのキャリア（電子）を蓄積することができる導体から成り、好ましく導電性を有するポリシリコンで形成される。このキャリア蓄積層１０は外部回路、ソース電極７、ドレイン電極８及びゲート電極１２に対して電気的に接続されていないので、浮遊ゲート電極即ちフローティングゲート電極と呼ぶこともできる。キャリア蓄積層１０に対するキャリアの蓄積動作即ち初期化動作後においては、ソース電極７とドレイン電極８との間をノーマリオフにすることができる量のキャリア（電子）がキャリア蓄積層１０に蓄積されている。なお、キャリア蓄積層１０を金属又は結晶性半導体又は有機半導体等で形成することもできる。
第２の絶縁膜１１は例えば周知のＣＶＤ法で形成されたシリコン酸化物から成り、キャリア蓄積層１０を覆うように形成されている。従って、キャリア蓄積層１０は第１及び第２の絶縁膜９，１１の中に埋設されている。第２の絶縁膜１１の厚みＴ２は、第１の絶縁膜９の厚みＴ１よりも厚いことが望ましく、例えば８ｎｍ〜２０0ｎｍに設定される。勿論、第１及び第２の絶縁膜９、１１の厚みは、ゲート電極１２によって半導体領域５を制御することが可能な範囲に設定される。なお、図１で第２の絶縁膜１１が第１の絶縁膜９の全部をキャリア蓄積層１０を介して覆うように形成されているが、この代わりにキャリア蓄積層１０のみを覆うように限定的に設けることもできる。
ゲート電極１２は、キャリア蓄積層１０の上に第２の絶縁膜１１を介して形成された例えばAlから成る金属層から成る。図１では、キャリア蓄積層１０とゲート電極１２とが同一の寸法に形成され、完全に対向しているが、この代わりに両者を異なるサイズに形成すること、及び互いに対向する部分と対向しない部分とを有するように形成することもできる。ゲート電極１２には外部回路が接続されるので、これをコントロールゲート電極と呼ぶこともできる。本発明の実施例１に従う図１のＨＥＭＴのゲート電極１２は、特許文献１に開示されているような典型的な従来のＨＥＭＴのショットキー接触するゲート電極と異なる。しかし、図１の電界効果半導体装置、及び後述する図４、図５、図６の電界効果半導体装置は、従来の典型的なＨＥＭＴと同様に２ＤＥＧ層１４を使用した半導体装置であるので、本願ではこれ等をＨＥＭＴ又はＨＥＭＴ型電界効果半導体装置と呼ぶことにする。
図１には、本実施例のＨＥＭＴの動作の理解を助けるために、ＨＥＭＴの電源回路、及び初期化回路の一例が示されている。即ち、ソース電極７とドレイン電極８との間には、負荷１５とドレイン電源スイッチ１６とを介して直流電源１７が接続されている。また、ゲート電極１２とソース電極７との間にゲート制御スイッチ１８を介してゲート駆動電源１９が接続されている。また、ゲート電極１２とソース電極７との間に初期化回路２０が接続されている。初期化回路２０は、キャリア蓄積層１０に対するキャリア（電子）の蓄積を制御するための信号をゲート電極１２に与えるものである。この初期化回路２０の詳細は追って説明する。初期化回路２０の動作を助けるために電流検出器２１が設けられ、この出力ライン２１ａが初期化回路２０に接続されている。電流検出器２１はソース電極７に接続されたライン２２に電磁結合され、ソース電流の流れ始め即ちＨＥＭＴのオン開始を初期化回路２０に知らせる。また、初期化回路２０は、ゲート制御スイッチ１８をオン・オフ制御するためのライン２３とドレイン電源スイッチ１６をオン・オフ制御するライン２４とを有する。また、初期化の動作及びＨＥＭＴの主動作を安定化させるためにソース電極７がライン２５によって背面電極１３に接続され且つ接地されている。
初期化回路２０は、キャリア蓄積制御回路と呼ぶこともできるものであって、キャリア蓄積層１０にキャリア（電子）を蓄積するための電圧をゲート電極１２とソース電極７との間に供給する機能と、ＨＥＭＴのしきい値電圧Ｖｔｈを測定する機能と、測定されたしきい値電圧が基準値か否かを判定する機能と、しきい値電圧Ｖｔｈを基準値に調整する機能とを有する。これ等の機能を得るために初期化回路２０は、図２に示すように、制御回路３０と、パルス発生器３１と、第１及び第２のしきい値電圧発生回路３２、３３と、オン検出用比較器３４と、基準電圧源３５と、第１及び第２のサンプルホールド回路３６、３７とを有している。
パルス発生器３１は、制御回路３０に基づく制御に従ってＨＥＭＴの初期化動作時に、ＨＥＭＴの初期化動作後の通常のオン動作時のゲート・ソース間電圧Ｖｎの最大振幅値よりも十分に高い電圧振幅値を有するパルス電圧を発生する。また、このパルス発生器３１は、図３に示す第１及び第２のパルス電圧Vp１、Vp２のように第１の極性（正極性）を有するパルス電圧を発生する機能の他に、第３のパルス電圧Vp３のように第１の極性（正極性）と逆の第２の極性（負極性）を有するパルス電圧を発生する機能を有し、更に、パルス電圧の電圧振幅値を変える機能を有する。図３のｔ1〜ｔ18期間は初期化動作期間を示し、ｔ19時点よりも後はノーマリオフのＨＥＭＴの初期化動作後の通常動作を示す。図３の例では、図３のｔ1〜ｔ2、ｔ7〜ｔ8、ｔ13〜ｔ14期間にパルス発生器３１から第１のパルス電圧Vp１、第２のパルス電圧Vp２、第３のパルス電圧Vp３が発生している。ドレイン電極８とソース電極７との間に電源１７から所定の振幅値を有する電圧Vdを負荷１５を介して印加すると同時に、ｔ１〜ｔ２、ｔ7〜ｔ8期間に示すように、ゲート電極１２とソース電極７との間に、ＨＥＭＴの初期化動作後の通常のオン動作時のゲート制御信号Ｖｎの振幅値よりも高い第１及び第２の振幅値を有する第１及び第２のパルス電圧Vp１、Ｖｐ２を印加すると、ソース電極７からドレイン電極８に向って２DEG層１４を流れる電子に対して第１及び第２のパルス電圧Vp１、Ｖｐ２によって運動エネルギーが与えられ、電子が加速される。この電子の加速はゲート電極１２のソース電極７側の端からドレイン電極８側の端に向って増大する。加速された電子が半導体領域５の中の原子と衝突すると、電子と正孔が発生する。これにより発生した高エネルギーの電子即ちホットエレクトロンは、２DEG層１４から飛び出し、その一部が電子供給層４と第１の絶縁層９とをトンネル効果によって通過し、キャリア蓄積層１０に至り、ここに蓄積される。観点を変え、このキャリア蓄積層１０に対する電子の蓄積は、２DEG層１４の電子がゲート電極１２の高い電位によってキャリア蓄積層１０の方向に引っ張られ、トンネル効果によって第１の絶縁膜９を通り抜けてキャリア蓄積層１０に至ることによって生じると考えることもできる。
なお、図３の第２のパルス電圧Ｖｐ２は第１のパルス電圧Vp１よりも高い振幅を有するが、第２のパルス電圧Ｖｐ２の振幅を第１のパルス電圧Vp１の振幅と同一にすることもできる。
ゲート電極１２とソース電極７との間に通常のオン動作のための比較的低い電圧振幅のゲート制御信号Vnが印加されている時には、キャリア蓄積層１０に蓄積された電子（キャリア）がほとんど放出されず、長時間保持される。従って、電子が蓄積されたキャリア蓄積層１０は、ゲート電極１２に負のバイアス電圧を印加した時と同様な機能を有し、電子走行層３に空乏層を形成する。即ち、ゲート電極１２にバイアス電圧を印加しないノーマル状態において電子走行層３に空乏層が形成され、ソース電極７とドレイン電極８との間の電子の流れが遮断され、ノーマリオフ動作が得られる。
もし、図３のｔ1〜ｔ2の第１のパルス電圧Vp１の印加で目標とする電子をキャリア蓄積層１０に蓄積することができれば、これによって初期化動作を終了させることができる。しかし、１回又は所定複数回のパルス電圧の印加で目標とする量の電子（キャリア）がキャリア蓄積層１０に蓄積されない場合もある。このため、本実施例では、キャリア蓄積層１０に対する電子の蓄積量をHEMTのしきい値電圧Vthによって判断している。第１のしきい値電圧発生回路３２は、制御回路３０からの指令に従って図３のｔ３〜ｔ4、ｔ9〜ｔ10、ｔ15〜ｔ16において第１及び第２のパルス電圧Vp１、Ｖｐ２よりも十分に低い振幅を有する第１のしきい値電圧Vth１を発生し、これをゲート電極１２に供給する。第２のしきい値電圧発生回路３３は、制御回路３０の指令に従って図３のt５〜t６、ｔ11〜ｔ12、ｔ17〜ｔ18において第１及び第２のパルス電圧Vp１、Ｖｐ２よりも十分に低く且つ第１のしきい値電圧Vth1よりも高い振幅を有する第２のしきい値電圧Vth2を発生し、これをゲート電極１２に供給する。第１のしきい値電圧Vth1は目標しきい値電圧の下限を示し、第２のしきい値電圧Vth2は目標しきい値電圧の上限を示している。本実施例では、複数のHEMTにおけるしきい値電圧のバラツキを抑えるために、完成したHEMTのしきい値電圧が第１及び第２のしきい値電圧Vth1、Vth2の間になるようにキャリア蓄積層１０のキャリア（電子）の蓄積量が調整される。従って、本実施例のＨＥＭＴの初期化動作後の通常のオン動作時のしきい値電圧の基準値（目標値）は第１及び第２のしきい値電圧Vth1、Vth2の間の値である。
図２のオン検出用比較器３４の一方の入力端子は図１の電流検出器２１の出力ライン２１aに接続され、他方の入力端子は基準電圧源３５に接続されている。基準電圧源３５の基準電圧Vrは、HEMTのオン開始時点のソース電流（又はドレイン電流）に対応する値を有する。従って、HEMTのオン期間には、ライン２１aの電圧で示される電流検出信号Viが基準電圧Vrよりも高くなり、オン検出用比較器３４の出力が高レベル（第１の電圧レベル）になる。逆に、HEMTのオフ期間には、ライン２１aの電圧で示される電流検出信号Viが基準電圧Vrよりも低くなり、オン検出用比較器３４の出力が低レベル（第２の電圧レベル）になる。
第１のサンプルホールド回路３６は、制御回路３０の指令に従って図３のt３〜t４、ｔ9〜ｔ10、ｔ15〜ｔ16期間中の好ましくは後半においてオン検出用比較器３４の出力をサンプリング（抽出）し、このサンプリング時のオン検出用比較器３４の出力をホールド（保持）して制御回路３０に送る。第２のサンプルホールド回路３７は、制御回路３０の指令に従って図３のt５〜t６、ｔ11〜ｔ12、ｔ17〜ｔ18期間中の好ましくは後半においてオン検出用比較器３４の出力をサンプリングし、このサンプリング時のオン検出用比較器３４の出力をホールド（保持）して制御回路３０に送る。なお、第１及び第２のサンプルホールド回路３６，３７にホールドされたデータは、次のサンプリング時点又はホールド時点までに消去される。
制御回路３０は、初期化回路２０の中のパルス発生器３１と第１及び第２のしきい値電圧発生回路３２、３３と第１及び第２のサンプルホールド回路３６、３７とに接続され、且つ図１のスイッチ１６，１８、電流検出器２１、及びゲート電極１２に接続されており、キャリア蓄積層１０にキャリア（電子）を蓄積するための電圧をゲート電極１２とソース電極７との間に供給するための機能と、ＨＥＭＴのしきい値電圧Ｖｔｈを測定するための機能と、測定されたしきい値電圧が基準値か否かを判定する機能と、しきい値電圧Ｖｔｈを基準値に調整する機能とを有する。
この制御回路３０は、まず、図示が省略さている初期化指令手段からライン３８に与えられた初期化指令に従って図３（Ａ）に示す電圧Ｖｄを負荷１５を介してドレイン電極８とソース電極７との間に印加するように図１のドレイン電源スイッチ１６をオン制御し、且つ図３（Ｂ）のｔ1〜ｔ2期間に第１のパルス電圧Vp１を発生するようにパルス発生器３１を制御する。これによりパルス発生器３１から発生した第１のパルス電圧Vp１がゲート電極１２とソース電極７との間に印加され、前述したキャリア蓄積層１０に対するキャリア（電子）の蓄積が生じる。
次に、制御回路３０は、しきい値電圧測定のために図３のｔ1〜ｔ4時点で第１のしきい値電圧発生回路３２から第１のしきい値電圧Vth1を発生させる。図３の例では、t１〜t２の第１のパルス電圧Vp１の印加で所望量のキャリア（電子）をキャリア蓄積層１０に蓄積できないと仮定している。このため、ｔ3〜ｔ4で第１のしきい値電圧Vth1をゲート電極１２に印加した時にHEMTがオンになる。この結果、オン検出用比較器３４からHEMTがオンであることを示す出力が得られる。制御回路３０は、ｔ3〜ｔ4期間（好ましくはｔ3〜ｔ4期間の後半又はｔ４時点）でオン検出用比較器３４の出力をサンプリングし且つホールドするように第１のサンプルホールド回路３６を制御し、且つ第１のサンプルホールド回路３６の出力（HEMTのオンを示すデータ）を受け取る。
次に、制御回路３０は、図３のｔ5〜ｔ6期間に第２のしきい値電圧発生回路３３から第２のしきい値電圧Vth２を発生させる。これにより、ゲート電極１２に第２のしきい値電圧Vth2が印加される。図３の例では、ｔ5〜ｔ6期間の第２のしきい値電圧Vth2の印加時においてもｔ3〜ｔ4の第１のしきい値電圧Vth1の印加時と同様にHEMTはオン状態に保たれる。従って、ｔ5〜ｔ6期間にはオン検出用比較器３４からHEMTがオンであること示す出力が得られる。制御回路３０は、ｔ5〜ｔ6期間（好ましくはｔ5〜ｔ6期間の後半又はｔ６時点）でオン検出用比較器３４の出力をサンプリングし且つホールドするように第２のサンプルホールド回路３７を制御し、且つ第２のサンプルホールド回路３７の出力（HEMTのオンを示すデータ）を受け取る。なお、第２のしきい値電圧Vth2を第１のしきい値電圧Vth1よりも先に発生させることもできる。
制御回路３０は、ｔ3〜ｔ4期間の第１のサンプルホールド回路３６の出力とｔ5〜ｔ6期間の第２のサンプルホールド回路３７の出力とに基づいてHEMTのしきい値電圧が基準値か否かを判定する。図３のｔ3〜ｔ4期間、ｔ5〜ｔ6期間に対応する第１及び第２のサンプルホールド回路３６，３７の出力は共にHEMTがオンであることを示しているので、制御回路３０はHEMTのしきい値電圧が基準値よりも低く且つキャリア蓄積層１０のキャリア（電子）の蓄積量が不足していると判定し、t７〜t８期間に第１のパルス電圧Vp１と同一又はこれよりも振幅値の高い第２のパルス電圧Vp２を発生させ、且つt９〜t10期間、t11〜t12期間にｔ3〜ｔ4期間、ｔ5〜ｔ6期間と同様なしきい値電圧測定動作を繰返して生じさせる。もし、ｔ9〜ｔ10期間で第１のしきい値電圧Vth1をゲート電極１２に印加した時にHEMTがオフであることを示すデータが第１のサンプルホールド回路３６から制御回路３０に送られ、且つｔ11〜ｔ12期間で第２のしきい値電圧Vth2をゲート電極１２に印加した時にHEMTがオンであることを示すデータが第２のサンプルホールド回路３７から制御回路３０に送られれば、制御回路３０はHEMTのしきい値電圧が基準値であり且つキャリア蓄積層１０に所望量のキャリア（電子）が蓄積されたと判定し、キャリア蓄積層１０に対するキャリア（電子）の蓄積動作即ち初期化動作を終了させる。また、ｔ9〜ｔ10期間で第１のしきい値電圧Vth1をゲート電極１２に印加した時にHEMTがオンであることを示すデータが第１のサンプルホールド回路３６から制御回路３０に送られ、且つｔ11〜ｔ12期間で第２のしきい値電圧Vth2をゲート電極１２に印加した時にHEMTがオンであることを示すデータが第２のサンプルホールド回路３７から制御回路３０に送られれば、制御回路３０はHEMTのしきい値電圧が基準値よりも低いと判定し、第２のパルス電圧Vp２と同一又はこれよりも高い振幅値を有する図示されていないパルス電圧をゲート電極１２に印加するようにパルス発生器３１を制御し、キャリア蓄積層１０にキャリア（電子）を蓄積させ、t９〜t10期間、t11〜t12期間と同様なしきい値電圧測定動作を繰返して生じさせる。
図３のｔ9〜ｔ10、ｔ11〜ｔ12の期間に第１及び第２のサンプルホールド回路３６、３７の両方の出力がHEMTのオフを示している時には、キャリア蓄積層１０にキャリア（電子）が過剰に蓄積され、目標とするしきい値電圧でHEMTをオンにすることができない。そこで、キャリア蓄積層１０の過剰にキャリア（電子）を放出するためにゲート電極１２とソース電極７との間に図３（B）のｔ13〜ｔ14に示す負極性の第３のパルス電圧Vp３を印加する。第３のパルス電圧Vp３の振幅の絶対値は、第１及び第２のパルス電圧Vp１、Ｖｐ２と同様に初期化動作終了後の通常のオン時のゲート制御信号Vnの振幅値よりも高い。図３の第３のパルス電圧Vp３を印加するｔ13〜ｔ14において、ドレイン電極８とソース電極７との間に電圧Ｖｄが負荷１５を介して印加されている。しかし、この代わりにドレイン電極８の電位を電圧Ｖｄ以下、例えばソース電極７の電位と同一にすることもできる。ゲート電極１２に第３のパルス電圧Vp３を印加すると、キャリア蓄積層１０に蓄積されたキャリア（電子）の一部がトンネル効果によって第１の絶縁膜９を通って半導体領域５に放出され、キャリア蓄積層１０のキャリア（電子）の量が低減する。次に、ｔ15〜ｔ16、ｔ17〜ｔ18においてｔ3〜ｔ4、ｔ5〜ｔ6と同一の動作を繰返し、目標しきい値電圧が得られたか否かを判定する。もし、ｔ15〜ｔ16でHEMTがオフであることを示す出力が第１のサンプルホールド回路３６から得られ、ｔ13〜ｔ18でHEMTがオンであることを示す出力が第２のサンプルホールド回路３７から得られた時には、目標しきい値電圧が得られたと判断し、制御回路３０によるしきい値電圧の調整が終了する。また、目標しきい値電圧が得られないと時には、ｔ13〜ｔ18又はｔ1〜ｔ18期間と同様なしきい値電圧の調整を実行する。
もし、図３のｔ18時点で目標しきい値電圧が得られたと仮定すれば、初期化動作が終了し、目標とするノーマリオフのＨＥＭＴが得られる。ノーマリオフのＨＥＭＴを使用する時には、例えば図３のｔ18時点以降でゲート電源スイッチ１８をオンにする。このノーマリオフのHEMTをオン動作させる時には、例えば図３のｔ19以後に示すゲート制御信号Vnをゲート電極１２に供給する。ゲート制御信号Vnの最大電圧振幅値は、初期化動作終了後のHEMTのしきい値電圧以上であり且つ第１及び第２のパルス電圧Ｖｐ１，Ｖｐ２よりも十分に低い値に設定される。初期化動作終了後のHEMTのしきい値電圧は、既に説明したように第１のしきい値電圧Vth１第２のしきい値電圧Vth２との間の値を有する。初期化動作終了後のＨＥＭＴのゲート電極１２にこれをオンにするためのゲート制御信号Vnを印加すると、キャリア蓄積層１０に蓄積された電子に基づく電界が打ち消され、キャリア蓄積層１０の電子に基づいて遮断状態（非導通状態）にされていた２ＤＥＧ層１４が非遮断状態（導通状態）に転換し、ソース電極７、電子供給層４、２ＤＥＧ層１４、電子供給層４、及びドレイン電極８の経路で電子が流れる。
また、初期化動作終了後のHEMTをオフ状態にする時には、ゲート電極１２の電圧を図３のｔ18〜ｔ19に示すように初期化動作終了後のHEMTのしきい値電圧よりも低い値又は零にする。
なお、HEMTをスイッチング素子として使用する時には、例えばゲート電源スイッチ１８を半導体スイッチで構成し、これをオン・オフ制御することによってHEMTもオン・オフさせる。
また、HEMTのドレイン電流のレベルを変える時にはゲート電源１９の電圧の振幅を変える。
キャリア蓄積層１０に蓄積されたキャリア（電子）は長時間保持されるので、初期化動作終了後に初期化回路２０をHEMTから取り除くことができる。また、再度の初期化が必要な時には、初期化回路２０をＨＥＭＴと一体的に形成することもできる。
本実施例のＨＥＭＴは次の効果を有する。
（１） 電子供給層４を比較的厚く保ち且つ電子供給層４を構成するＡｌＧａＮのＡｌの割合を比較的大きく保ってノーマリオフ特性を得ることができる。従って、ノーマリオフ特性を有しているにも拘わらず電子走行層３に形成される２ＤＥＧ層１４の電子濃度を高く保つことができ、オン抵抗の小さいノーマリオフ型ＨＥＭＴを提供することができる。
（２） ゲート電極１２に高い電圧を印加することによってキャリア蓄積層１０にキャリア（電子）を蓄積することができるので、キャリアの蓄積を容易に達成することができる。
（３） 第１のパルス電圧Vp１を供給した後にしきい値電圧を測定し、必要に応じて第２のパルス電圧Vp２及び第３のパルス電圧Vp３のいずれか一方又は両方を供給するので、所望のしきい値電圧を有するHEMTを容易に形成することができる。従って、同一半導体基板に複数のHEMTを形成する場合、又は複数の個別のHEMTを形成する場合、又は１枚の半導体ウエハに複数のHEMTを形成し、その後に分離する場合における複数のHEMTのしきい値電圧のバラツキを小さくすることができ、HEMTの製造上の歩留りを改善することができる。
次に、図４に示す実施例２に従うHEMTを説明する。但し、図４及び後述する図５〜図６において図１と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
図４のHEMTは、変形されたゲート電極１２aを有する。このゲート電極１２aは、キャリア蓄積層１０の上に第２の絶縁膜１１を介して配置されたゲート電極部分４１の他にドレイン電極８の方向に延びたフィールドプレート部分４２を有する。フィールドプレート部分４２はフィールドプレート効果を得るための導電体層であって、第１及び第２の絶縁膜９、１１を介して半導体領域５の一方の主面６に対向し、耐圧向上に寄与する。なお、ゲート電極１２a のフィールドプレート部分４２の下に配置されている第１及び第２の絶縁膜９、１１をフィールドプレート用絶縁膜と呼ぶこともできる。
図４のHEMTは更に、第２の絶縁膜１１の上にｎ型有機半導体膜４３を有する。このｎ型有機半導体膜４３は、ｎライク型電子供給層４と同様に２DEG層１４における電子濃度の増大に寄与し、ソース電極７とドレイン電極８との間のオン抵抗を低減することができる。このｎ型有機半導体膜４３は、例えばフラーレン（Fullerene）又はフラーレン誘導体（好ましくはC６０又はC７０）、又はCu等を含む金属フタロシアニン等で例えば約２００nmの厚さに形成される。
図５の実施例３のHEMTは、変形された半導体領域５aを設けた他は図１と同一に形成したものである。変形された半導体領域５aは、図１と同一の電子走行層３と、アンドープAlGaNから成るスペーサー層５１と、ｎ型不純物が添加された電子供給層４´とから成る。
図５のスペーサー５１は電子走行層３と電子供給層４´との間に配置され、例えば２〜５nｍの厚さを有し、電子供給層４´の不純物が電子走行層３に拡散することを防ぐ効果を有する。なお、スペーサー層５１をAlGaN以外のAlN等の別の３−５族化合物半導体で形成することもできる。
この図５のHEMTによっても図１のHEMTと同様な効果を得ることができる。なお、図５の電子供給層４´及びスペーサー層５１を図４及び図７の実施例２及び実施例５のHEMTにも設けることができる。
次に、図６を参照して実施例４のMESFET型の電界効果半導体装置を説明する。但し、図６において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。
図６のMESFET型の電界効果半導体装置は、図１の半導体領域５の代わりに、ｎ型不純物として例えばＳｉがドープされたｎ型GaN層３aから成る半導体領域５bを設け、この他は図１と同一に形成したものである。即ち、図６において支持基板１、バッファ領域２、ソース電極７、ドレイン電極８、第１及び第２の絶縁膜９，１１、キャリア蓄積層１０、ゲート電極１２は図１で同一符号で示すものと同様に形成されている。ｎ型GaN層３aはチャネル層又は活性層とも呼ぶことができるものであり、バッファ領域２の上に配置されている。ソース電極７及びドレイン電極８はｎ型GaN層３a にオーミック接触し、キャリア蓄積層１０及びゲート電極１２は半導体領域５ｂの一方の主面６上に図１と同様に形成されている。
図６のMESFET型の電界効果半導体装置においても、もし本発明に従うキャリア蓄積層１０が無い場合には、ノーマリオン動作する。これに対し、電子が蓄積されたキャリア蓄積層１０を設けると、これに基づいてｎ型GaN層３aに空乏層が形成され、ソース電極７とドレイン電極８との間の電流通路が遮断され、ノーマリオフ型の電界効果半導体装置となる。
従来の典型的なMESFETのゲート電極は半導体領域にショットキー接触している。また、従来の典型的な絶縁ゲート型FETのゲート電極は、半導体領域の上のゲート絶縁膜の上に直接に配置されている。従って、図６の電界効果半導体装置はゲート構造において従来の典型的なMESFET及び従来の典型的な絶縁ゲート型FETと相違している。しかし、ゲート構造を除いて図６の電界効果半導体装置は、従来の典型的なMESFETと同様に構成されているので、図６の電界効果半導体装置を本願ではMESFET型の電界効果半導体装置又はMESFETと呼ぶことにする。
ノーマリオフ特性を得るための図６のキャリア蓄積層１０に対する電子の蓄積は、図１の実施例１と同一の方法で実行される。
この図６の実施例４によれば、キャリア蓄積層１０の働きによってノーマリオフ特性を有するMESFET型の電界効果半導体装置を提供することができ、図１の実施例１と同様な効果を得ることができる。
本発明は、上述の実施例に限定されるものでなく、例えば、次の変形が可能なものである。
（１） 図１、図４〜図６の実施例においてソース電極７及びドレイン電極８のオーミック接触を助けるための半導体層（コンタクト層）を半導体領域５，５a、５bに設けることができる。
（２） 半導体領域５、５a、５bの各層３，３a、４を、ＧａＮ、AｌＧａＮ以外のIｎＧａＮ、ＡｌｌｎＧａＮ、ＡｌＮ、ＩｎＡｌＮ、ＡｌＰ、ＧａＰ、ＡｌｌｎＰ、ＧａｌｎＰ、ＡｌＧａＰ、ＡｌＧａＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＩｎＰ，ＩｎＮ、ＧａＡｓＰ等の別の３−５族化合物半導体、又はＺｎＯ等の２−６族化合物半導体、又は更に別の化合物半導体で形成することができる。
（３）支持基板１をシリコン以外のＳｉＣ、サファイア、セラミックス等の半導体又は絶縁体で形成することができる。
（４） インバータ回路又はコンバータ回路等をＨＥＭＴ等の電界効果半導体装置で形成するために、本発明に従う電界効果半導体装置（例えばＨＥＭＴ又はＭＥＳＦＥＴ）を同一支持基板上に複数個設けることができる。
（５） ソース電極７及びドレイン電極８を電子供給層４に接続する代わりに電子走行層３に直接に接続することができる。また、ソース電極７及びドレイン電極８の下の電子供給層４を除去し、ソース電極７及びドレイン電極８と電子走行層３との間にオーミックコンタクト層（例えばｎ型半導体層）を設け、このオーミックコンタクト層にソース電極７及びドレイン電極８を接続することができる。
（６） 図１、図４、及び図５のＨＥＭＴの電子供給層４をｐ型半導体の正孔供給層に置き換えることができる。また、図６のＭＥＳＦＥＴの半導体領域５ｂをｐ型半導体に置き換えることができる。これら場合には、２ＤＥＧ層１４に対応する領域に２次元キャリアガス層として２次元正孔ガス層が生じる。この様に２次元キャリアを正孔とする場合には、キャリア蓄積層１０に正孔を蓄積させる。
（７）キャリア蓄積層１０に所望量のキャリア（例えば電子）が蓄積されたか否かを判定するために、ソース電極７を流れる電流を検出するための第１の電流検出器とドレイン電極８を流れる電流を検出するための第２の電流検出器とを設け、初期化動作中即ちキャリア蓄積動作中において第１の電流検出器で検出された電流量と第２の電流検出器で検出された電流量との差を求め、この差によってキャリア蓄積層１０に所望量のキャリア（例えば電子）が蓄積されたか否かを判定することができる。即ち、ソース電極７から流れ出た電子の内でドレイン電極８に到達しなかったものがキャリア蓄積層１０に蓄積される。従って、ソース電極７から流れ出た電子量からドレイン電極８に到達した電子量を差し引くと、キャリア蓄積層１０におけるキャリア（例えば電子）量が得られる。そこで、初期化動作中即ちキャリア蓄積動作中にキャリア蓄積層１０におけるキャリア（例えば電子）量を監視し、キャリア（例えば電子）量が所望量になった時に、初期化動作を終了させることができる。
（８）ゲート電極１２にパルス電圧Vp1,Vp2を印加してキャリア蓄積層１０にキャリア（例えば電子）を蓄積させる代わりに、ゲート電極１２にパルス電圧Vp1,Vp2等の平均値に相当する電圧、即ち直流電圧を連続的に印加してキャリア蓄積層１０にキャリア（例えば電子）を蓄積させることもできる。この場合、直流電圧値を初期化動作終了後の通常のオン時のゲート制御信号Vnよりも高くする。
（９）ゲート電極１２にパルス電圧Vp1,Vp2を印加してキャリア蓄積層１０にキャリア（例えば電子）を蓄積させる代わりに、周知のイオン注入法によって電子線又はプロトンをキャリア蓄積層１０に投射し、キャリア蓄積層１０に電子又は正孔を蓄積させることができる。
本発明の実施例１のＨＥＭＴ型電界効果半導体装置を示す断面図である。 図１の初期化回路を詳しく示すブロック図である。 初期化動作時の図１及び図２の各部の電圧を示す波形図である。 本発明の実施例２のＨＥＭＴ型電界効果半導体装置を示す断面図である。 本発明の実施例３のＨＥＭＴ型電界効果半導体装置を示す断面図である。 本発明の実施例４のMESFET型電界効果半導体装置を示す断面図である。
符号の説明
１ 支持基板
２ バッファ領域
３ 電子走行層
３a n型GaN
４ 電子供給層
５，５a,５b 半導体領域
７ ソース電極
８ ドレイン電極
９，１１ 第１及び第２の絶縁膜
１０ キャリア蓄積層
１２ ゲート電極
２０ 初期化回路

Claims (8)

  1. 互いに対向する一方及び他方の主面を有する半導体領域と、
    前記半導体領域の前記一方の主面上に形成されたソース電極及びドレイン電極と、
    前記半導体領域の前記一方の主面における前記ソース電極と前記ドレイン電極との間に配置された第１の絶縁膜と、
    前記第１の絶縁膜の上に配置され且つ前記ソース電極と前記ドレイン電極との間をノーマリオフにするためのキャリアを有しているキャリア蓄積層と、
    前記キャリア蓄積層の上に配置された第２の絶縁膜と、
    前記ソース電極と前記ドレイン電極との間を流れる電流を制御するために前記第２の絶縁膜の上に配置されたゲート電極と
    を備え、前記半導体領域は、第１の半導体層と、２次元キャリアガス層を生成するために前記第１の半導体層と異なるバンドギャップを有する半導体材料から成り且つ前記第１の半導体層に隣接配置されている第２の半導体層とを備えていることを特徴とする電界効果半導体装置。
  2. 前記半導体領域は化合物半導体から成ることを特徴とする請求項１記載の電界効果半導体装置。
  3. 前記第１の絶縁膜は、前記半導体領域にホットキャリアを生じさせることが可能な電位を前記ゲート電極に与えた時に前記半導体領域から飛び出したホットキャリアがトンネル効果に基づいて通過することが可能な厚みを有していることを特徴とする請求項１又は２記載の電界効果半導体装置。
  4. 更に、前記半導体領域の一方の主面における前記キャリア蓄積層と前記ドレイン電極との間の部分に配置されたフィールドプレート用絶縁膜と、前記フィールドプレート用絶縁膜の上に配置され且つ前記ゲート電極に接続されたフィールドプレート用導電体層とを有することを特徴とする請求項１乃至３のいずれか１つに記載の電界効果半導体装置。
  5. 互いに対向する一方及び他方の主面を有する半導体領域と、前記半導体領域の前記一方の主面上に形成されたソース電極及びドレイン電極と、前記半導体領域の前記一方の主面における前記ソース電極と前記ドレイン電極との間に配置された第１の絶縁膜と、前記第１の絶縁膜の上に配置され且つ前記ソース電極と前記ドレイン電極との間をノーマリオフにするためのキャリアを蓄積することができる材料で形成されているキャリア蓄積層と、前記キャリア蓄積層の上に配置された第２の絶縁膜と、前記ソース電極と前記ドレイン電極との間を流れる電流を制御するために前記第２の絶縁膜の上に配置されたゲート電極とを備え、前記半導体領域は、第１の半導体層と、２次元キャリアガス層を生成するために前記第１の半導体層と異なるバンドギャップを有する半導体材料から成り且つ前記第１の半導体層に隣接配置されている第２の半導体層とを備えている電界効果半導体装置を形成する工程と、
    前記ドレイン電極と前記ソース電極との間に所定の振幅値を有する電圧を印加すると同時に、通常のオン動作時に前記ソース電極と前記ゲート電極との間に印加されるゲート・ソース間電圧よりも高い振幅値を有するゲート・ソース間電圧を印加して前記キャリア蓄積層にキャリアを蓄積させる工程と
    を有する電界効果半導体装置の製造方法。
  6. 更に、前記電界効果半導体装置のしきい値電圧を測定する工程と、
    測定されたしきい値電圧が基準値か否かを判定する工程と、
    もし、しきい値電圧が前記基準値よりも低いことを示す判定結果が得られた時には、通常のオン動作時に前記ソース電極と前記ゲート電極との間に印加されるゲート・ソース間電圧よりも高い振幅値を有するゲート・ソース間電圧を前記ソース電極と前記ゲート電極との間に印加して前記キャリア蓄積層におけるキャリアの蓄積量を増大させ、もし、しきい値電圧が前記基準値よりも高いことを示す判定結果が得られた時には、通常のオン動作時に前記ソース電極と前記ゲート電極との間に印加されるゲート・ソース間電圧と逆の極性を有するゲート・ソース間電圧を前記ソース電極と前記ゲート電極との間に印加して前記キャリア蓄積層におけるキャリアの蓄積量を減少させる工程と
    を有していることを特徴とする請求項５記載の電界効果半導体装置の製造方法。
  7. 前記キャリア蓄積工程において前記キャリア蓄積層にキャリアを蓄積させる時に、前記ソース電極と前記ゲート電極との間にパルス電圧を印加することを特徴とする請求項５又は６記載の電界効果半導体装置の製造方法。
  8. 前記キャリア蓄積工程において前記キャリア蓄積層にキャリアを蓄積させる時に、前記キャリア蓄積層におけるキャリアの蓄積量を調整するために、前記パルス電圧の振幅値を調整することを特徴とする請求項７記載の電界効果半導体装置の製造方法。
JP2006034946A 2006-02-13 2006-02-13 電界効果半導体装置及びその製造方法 Active JP5050364B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006034946A JP5050364B2 (ja) 2006-02-13 2006-02-13 電界効果半導体装置及びその製造方法
KR1020060128546A KR100844701B1 (ko) 2006-02-13 2006-12-15 전계효과 반도체장치 및 그 제조 방법
US11/674,051 US7859019B2 (en) 2006-02-13 2007-02-12 Normally-off field-effect semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006034946A JP5050364B2 (ja) 2006-02-13 2006-02-13 電界効果半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007214483A JP2007214483A (ja) 2007-08-23
JP5050364B2 true JP5050364B2 (ja) 2012-10-17

Family

ID=38367477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006034946A Active JP5050364B2 (ja) 2006-02-13 2006-02-13 電界効果半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7859019B2 (ja)
JP (1) JP5050364B2 (ja)
KR (1) KR100844701B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
KR100770132B1 (ko) 2006-10-30 2007-10-24 페어차일드코리아반도체 주식회사 질화물계 반도체 소자
JP5192683B2 (ja) * 2006-11-17 2013-05-08 古河電気工業株式会社 窒化物系半導体ヘテロ接合電界効果トランジスタ
US8008689B2 (en) * 2007-08-23 2011-08-30 Ngk Insulators, Ltd. MIS gate structure type HEMT device and method of fabricating MIS gate structure type HEMT device
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
KR100906690B1 (ko) 2008-02-29 2009-07-08 전자부품연구원 필드 플레이트를 구비한 반도체 소자
US8350296B2 (en) * 2008-08-21 2013-01-08 International Rectifier Corporation Enhancement mode III-nitride device with floating gate and process for its manufacture
KR101632314B1 (ko) 2009-09-11 2016-06-22 삼성전자주식회사 전계 효과형 반도체 소자 및 그 제조 방법
US9064945B2 (en) * 2009-10-30 2015-06-23 Alpha And Omega Semiconductor Incorporated Normally off gallium nitride field effect transistors (FET)
JP2012049169A (ja) * 2010-08-24 2012-03-08 New Japan Radio Co Ltd 窒化物半導体装置およびその製造方法
JP5406146B2 (ja) * 2010-08-31 2014-02-05 日立オートモティブシステムズ株式会社 電動駆動制御装置の過電流検出装置および過電流検出方法
JP5835771B2 (ja) * 2011-10-21 2015-12-24 国立大学法人北海道大学 論理回路
US9281413B2 (en) 2014-01-28 2016-03-08 Infineon Technologies Austria Ag Enhancement mode device
JP6260435B2 (ja) * 2014-04-25 2018-01-17 株式会社デンソー 半導体装置およびその製造方法
WO2016026322A1 (zh) * 2014-08-17 2016-02-25 复旦大学 半浮栅功率器件及其制造方法
JP2017123383A (ja) * 2016-01-06 2017-07-13 白田　理一郎 窒化物半導体トランジスタ装置
CN106158954A (zh) * 2016-09-26 2016-11-23 南方科技大学 一种高电子迁移率晶体管及制备方法
US10418475B2 (en) * 2016-11-28 2019-09-17 Arizona Board Of Regents On Behalf Of Arizona State University Diamond based current aperture vertical transistor and methods of making and using the same
JP7060207B2 (ja) * 2018-12-06 2022-04-26 理一郎 白田 窒化物半導体トランジスタ装置
CN112864221B (zh) * 2019-11-27 2022-04-15 苏州东微半导体股份有限公司 半导体超结功率器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404475A (en) * 1981-04-08 1983-09-13 Xicor, Inc. Integrated circuit high voltage pulse generator system
US5180681A (en) 1990-03-15 1993-01-19 North Carolina State University Method of making high current, high voltage breakdown field effect transistor
JPH06204422A (ja) * 1992-12-28 1994-07-22 Fujitsu Ltd 半導体記憶装置およびその書き込み、読み出し方法
JP3260194B2 (ja) * 1993-01-21 2002-02-25 新日本製鐵株式会社 Ｍｏｓ電界効果型トランジスタ及び不揮発性半導体記憶装置
JPH06252176A (ja) * 1993-02-25 1994-09-09 Sony Corp 高電子移動度トランジスタ
JP2970556B2 (ja) * 1996-11-01 1999-11-02 日本電気株式会社 不揮発性トランジスタ
JP2001077353A (ja) 1999-06-30 2001-03-23 Toshiba Corp 高電子移動度トランジスタ及び電力増幅器
JP2001284576A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
JP3922516B2 (ja) * 2000-09-28 2007-05-30 株式会社ルネサステクノロジ 不揮発性メモリと不揮発性メモリの書き込み方法
JP3744381B2 (ja) * 2001-05-17 2006-02-08 日本電気株式会社 電界効果型トランジスタ
JP2003030994A (ja) * 2001-07-18 2003-01-31 Fujitsu Ltd 半導体記憶装置および半導体記憶装置の駆動方法
JP4865189B2 (ja) * 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
JP4372406B2 (ja) * 2002-11-11 2009-11-25 株式会社ルネサステクノロジ 不揮発性半導体記憶装置および半導体集積回路装置
CN100388509C (zh) * 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件
JP2004047094A (ja) * 2003-08-11 2004-02-12 Toshiba Corp 不揮発性半導体記憶装置
JP4525894B2 (ja) 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate

Also Published As

Publication number Publication date
US20070187718A1 (en) 2007-08-16
KR100844701B1 (ko) 2008-07-07
KR20070081740A (ko) 2007-08-17
JP2007214483A (ja) 2007-08-23
US7859019B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
JP5050364B2 (ja) 電界効果半導体装置及びその製造方法
JP5130641B2 (ja) 複合半導体装置
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
JP5071377B2 (ja) 化合物半導体装置及びその製造方法
US9318593B2 (en) Forming enhancement mode III-nitride devices
JP5334149B2 (ja) 窒化物半導体電界効果トランジスタ
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP2014236105A (ja) 半導体装置および半導体装置の製造方法
JP2008244002A (ja) 電界効果半導体装置
JP5071761B2 (ja) 窒化物半導体電界効果トランジスタ
JP5055737B2 (ja) ２次元キャリアガス層を有する電界効果トランジスタ
JP2010206125A (ja) 窒化ガリウム系高電子移動度トランジスタ
JP2008244001A (ja) 窒化物半導体装置
US20140117375A1 (en) Semiconductor device and method for manufacturing the same
JP2010153748A (ja) 電界効果半導体装置の製造方法
JP6472839B2 (ja) 半導体装置
JP2012094746A (ja) 窒化物半導体装置およびその製造方法
US20230299190A1 (en) Iii-nitride devices including a depleting layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R150 Certificate of patent or registration of utility model

Ref document number: 5050364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250