JPH06252176A - 高電子移動度トランジスタ - Google Patents
高電子移動度トランジスタInfo
- Publication number
- JPH06252176A JPH06252176A JP3686893A JP3686893A JPH06252176A JP H06252176 A JPH06252176 A JP H06252176A JP 3686893 A JP3686893 A JP 3686893A JP 3686893 A JP3686893 A JP 3686893A JP H06252176 A JPH06252176 A JP H06252176A
- Authority
- JP
- Japan
- Prior art keywords
- ohmic contact
- contact layer
- layer
- recess
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ゲート耐圧の向上と、リーク電流の低減化を
はかる。 【構成】 半絶縁性基体１上に、少なくともアンドープ
のチャネル層３と、電子蓄積層５と、オーミックコンタ
クト層７とを有する高電子移動度トランジスタにおい
て、そのオーミックコンタクト層７の表面からこのオー
ミックコンタクト層７の厚さ以上の深さＤ1 を有する第
１の凹部３１と、この第１の凹部３１に連なりその外側
にこの第１の凹部３１より浅くかつオーミックコンタク
ト層７を排除する深さＤ2 の第２の凹部３２とが形成さ
れ、第１の凹部３１内においてゲート電極８が形成さ
れ、オーミックコンタクト層７にソース及びドレイン電
極９及び１０がオーミックコンタクトされた構成とす
る。
はかる。 【構成】 半絶縁性基体１上に、少なくともアンドープ
のチャネル層３と、電子蓄積層５と、オーミックコンタ
クト層７とを有する高電子移動度トランジスタにおい
て、そのオーミックコンタクト層７の表面からこのオー
ミックコンタクト層７の厚さ以上の深さＤ1 を有する第
１の凹部３１と、この第１の凹部３１に連なりその外側
にこの第１の凹部３１より浅くかつオーミックコンタク
ト層７を排除する深さＤ2 の第２の凹部３２とが形成さ
れ、第１の凹部３１内においてゲート電極８が形成さ
れ、オーミックコンタクト層７にソース及びドレイン電
極９及び１０がオーミックコンタクトされた構成とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、高電子移動度トランジ
スタ（以下ＨＥＭＴという）に係わる。
スタ（以下ＨＥＭＴという）に係わる。
【０００２】
【従来の技術】ＨＥＭＴ、例えばＡｌＩｎＡｓ／ＧａＩ
ｎＡｓ系ＨＥＭＴにおいては、ソース及びドレイン電極
を良好にオーミックコンタクトするために最上層にＧａ
ＩｎＡｓによるオーミックコンタクト層を設け、これに
ソース及びドレイン電極をコンタクトしている。
ｎＡｓ系ＨＥＭＴにおいては、ソース及びドレイン電極
を良好にオーミックコンタクトするために最上層にＧａ
ＩｎＡｓによるオーミックコンタクト層を設け、これに
ソース及びドレイン電極をコンタクトしている。
【０００３】図３はこの種従来のＨＥＭＴの略線的断面
図を示す。この場合、半絶縁性のＩｎＰ基体１上に、順
次アンドープのＩｎＰあるいはＡｌＩｎＰのバッファ層
２、アンドープＧａＩｎＡｓのチャネル層３、アンドー
プＡｌＩｎＡｓのスペーサ層４、ｎ型ＡｌＩｎＡｓの電
子蓄積層５、アンドープＡｌＩｎＡｓのショットキーエ
ンハンスメント層６、ｎ型ＧａＩｎＡｓのオーミックコ
ンタクト層７が順次エピタキシャル成長されて成る。
図を示す。この場合、半絶縁性のＩｎＰ基体１上に、順
次アンドープのＩｎＰあるいはＡｌＩｎＰのバッファ層
２、アンドープＧａＩｎＡｓのチャネル層３、アンドー
プＡｌＩｎＡｓのスペーサ層４、ｎ型ＡｌＩｎＡｓの電
子蓄積層５、アンドープＡｌＩｎＡｓのショットキーエ
ンハンスメント層６、ｎ型ＧａＩｎＡｓのオーミックコ
ンタクト層７が順次エピタキシャル成長されて成る。
【０００４】そして、ゲート電極形成部において良好な
ショットキー接合を形成しにくいオーミックコンタクト
層７を除去して、良好なショットキー接合を形成し得る
ショットキーエンハンスメント層６を外部に露出する第
１の凹部２１が形成され、この露出部においてゲート電
極８がショットキーエンハンスメント層６に対してショ
ットキー接合を形成して被着形成され、これを挟んでそ
の両側においてオーミックコンタクト層７上にソース及
びドレイン各電極９及び１０が被着され、これがチャネ
ル形成層３を横切る深さにアロイされる。
ショットキー接合を形成しにくいオーミックコンタクト
層７を除去して、良好なショットキー接合を形成し得る
ショットキーエンハンスメント層６を外部に露出する第
１の凹部２１が形成され、この露出部においてゲート電
極８がショットキーエンハンスメント層６に対してショ
ットキー接合を形成して被着形成され、これを挟んでそ
の両側においてオーミックコンタクト層７上にソース及
びドレイン各電極９及び１０が被着され、これがチャネ
ル形成層３を横切る深さにアロイされる。
【０００５】このようにして、チャネル層３の電子蓄積
層５側の界面、この例ではスペーサ層４との界面に２次
元電子ガス層が形成されるようになされる。
層５側の界面、この例ではスペーサ層４との界面に２次
元電子ガス層が形成されるようになされる。
【０００６】１１は表面パッシベーション用のＳｉＮ、
ＳｉＯ2 等より成る絶縁層である。
ＳｉＯ2 等より成る絶縁層である。
【０００７】上述の構成では、第１の凹部２１のみが形
成されてゲート電極８に接近して高濃度すなわち低比抵
抗のオーミックコンタクト層７が存在し、電界が集中す
る屈曲部すなわち凹部２１の底部屈曲部ａがゲート電極
８の近傍に存在していることが相俟ってゲート耐圧が低
くなるという問題がある。
成されてゲート電極８に接近して高濃度すなわち低比抵
抗のオーミックコンタクト層７が存在し、電界が集中す
る屈曲部すなわち凹部２１の底部屈曲部ａがゲート電極
８の近傍に存在していることが相俟ってゲート耐圧が低
くなるという問題がある。
【０００８】そこで、図４に示すように、上述の第１の
凹部２１の外側に、これより浅い第２の凹部２２をオー
ミックコンタクト層７の厚さより小なる深さに形成する
ことの提案がなされた。
凹部２１の外側に、これより浅い第２の凹部２２をオー
ミックコンタクト層７の厚さより小なる深さに形成する
ことの提案がなされた。
【０００９】このように、２段の凹部を設けることによ
り電界の集中を分散させることができてゲート耐圧の或
る程度の改善はなされたが、この場合ゲート・ドレイン
耐圧が劣化するという問題がある。
り電界の集中を分散させることができてゲート耐圧の或
る程度の改善はなされたが、この場合ゲート・ドレイン
耐圧が劣化するという問題がある。
【００１０】これは、この種のＨＥＭＴにおいては、表
面にＳｉＮ、ＳｉＯ2 等のパッシベーション用の絶縁層
１１が被着形成されていて、このＳｉＮ、ＳｉＯ2 によ
る絶縁層１１と特にＧａＩｎＡｓよりなるオーミックコ
ンタクト層７との界面におけるいわゆる界面リークが大
きいことに因る。
面にＳｉＮ、ＳｉＯ2 等のパッシベーション用の絶縁層
１１が被着形成されていて、このＳｉＮ、ＳｉＯ2 によ
る絶縁層１１と特にＧａＩｎＡｓよりなるオーミックコ
ンタクト層７との界面におけるいわゆる界面リークが大
きいことに因る。
【００１１】因みに、この従来の構造において、第２の
凹部２２の形成部においてもオーミックコンタクト層７
を一部の厚さを残すようにしたのは、このオーミックコ
ンタクト層７がソース側においてゲート部近傍に延在す
ることによって、この延在部において、ショットキーエ
ンハンスメント層６、電子蓄積層５等を横切ってチャネ
ルに向かうトンネル電流が生じこれによってソース抵抗
の低減化がはかられ、電流駆動能力Ｇｍの向上がはから
れると考えられていたことによる。
凹部２２の形成部においてもオーミックコンタクト層７
を一部の厚さを残すようにしたのは、このオーミックコ
ンタクト層７がソース側においてゲート部近傍に延在す
ることによって、この延在部において、ショットキーエ
ンハンスメント層６、電子蓄積層５等を横切ってチャネ
ルに向かうトンネル電流が生じこれによってソース抵抗
の低減化がはかられ、電流駆動能力Ｇｍの向上がはから
れると考えられていたことによる。
【００１２】
【発明が解決しようとする課題】本発明は、ＨＥＭＴに
おいて、ゲート耐圧の向上と、リーク電流の低減化をは
かる。
おいて、ゲート耐圧の向上と、リーク電流の低減化をは
かる。
【００１３】
【課題を解決するための手段】第１の本発明は、図１に
その一例の略線的断面図を示すように、半絶縁性基体１
上に、少なくともアンドープのチャネル層３と、電子蓄
積層５と、オーミックコンタクト層７とを有する高電子
移動度トランジスタにおいて、そのオーミックコンタク
ト層７の表面からこのオーミックコンタクト層７の厚さ
以上の深さＤ1を有する第１の凹部３１と、この第１の
凹部３１に連なりその外側にすなわちソース及びドレイ
ンの形成部側に広がってこの第１の凹部３１より浅くか
つオーミックコンタクト層７を排除する深さＤ2 の第２
の凹部３２とが形成され、第１の凹部３１内においてゲ
ート電極８が形成され、オーミックコンタクト層７にソ
ース及びドレイン電極９及び１０がオーミックコンタク
トされた構成とする。
その一例の略線的断面図を示すように、半絶縁性基体１
上に、少なくともアンドープのチャネル層３と、電子蓄
積層５と、オーミックコンタクト層７とを有する高電子
移動度トランジスタにおいて、そのオーミックコンタク
ト層７の表面からこのオーミックコンタクト層７の厚さ
以上の深さＤ1を有する第１の凹部３１と、この第１の
凹部３１に連なりその外側にすなわちソース及びドレイ
ンの形成部側に広がってこの第１の凹部３１より浅くか
つオーミックコンタクト層７を排除する深さＤ2 の第２
の凹部３２とが形成され、第１の凹部３１内においてゲ
ート電極８が形成され、オーミックコンタクト層７にソ
ース及びドレイン電極９及び１０がオーミックコンタク
トされた構成とする。
【００１４】また、第２の本発明は、半絶縁性基体例え
ばＩｎＰ基体１上に、少なくともアンドープの特にＧａ
ＩｎＡｓチャネル層と、ｎ型不純物がドープされたＡｌ
ＩｎＡｓ電子蓄積層と、ｎ型ＧａＩｎＡｓオーミックコ
ンタクト層とを有する高電子移動度トランジスタ構成を
採る場合において、オーミックコンタクト層７の表面か
らこのオーミックコンタクト層７の厚さ以上の深さＤ1
を有する第１の凹部３１と、この第１の凹部３１に連な
りその外側にこの第１の凹部３１より浅くかつオーミッ
クコンタクト層７を排除する深さＤ2 の第２の凹部３２
とが形成され、第１の凹部３１内においてゲート電極８
が形成され、オーミックコンタクト層７にソース及びド
レイン電極９及び１０がオーミックコンタクトされた構
成とする。
ばＩｎＰ基体１上に、少なくともアンドープの特にＧａ
ＩｎＡｓチャネル層と、ｎ型不純物がドープされたＡｌ
ＩｎＡｓ電子蓄積層と、ｎ型ＧａＩｎＡｓオーミックコ
ンタクト層とを有する高電子移動度トランジスタ構成を
採る場合において、オーミックコンタクト層７の表面か
らこのオーミックコンタクト層７の厚さ以上の深さＤ1
を有する第１の凹部３１と、この第１の凹部３１に連な
りその外側にこの第１の凹部３１より浅くかつオーミッ
クコンタクト層７を排除する深さＤ2 の第２の凹部３２
とが形成され、第１の凹部３１内においてゲート電極８
が形成され、オーミックコンタクト層７にソース及びド
レイン電極９及び１０がオーミックコンタクトされた構
成とする。
【００１５】
【作用】上述の構成によれば、第１及び第２の２重の凹
部３１及び３２をゲート電極８とソース及びドレインと
の間に形成したことから電界の集中を緩和できてゲート
耐圧の向上をはかることができると共に、第２の凹部３
２によってゲート電極８の近傍のオーミックコンタクト
層６を排除したことによってオーミックコンタクト層６
がゲート電極８に近接しないようにしたことによって、
オーミックコンタクト層６とその表面のパッシベーショ
ン絶縁層１１との界面に生じるゲート・ドレイン間のリ
ーク電流の発生を効果的に改善できた。
部３１及び３２をゲート電極８とソース及びドレインと
の間に形成したことから電界の集中を緩和できてゲート
耐圧の向上をはかることができると共に、第２の凹部３
２によってゲート電極８の近傍のオーミックコンタクト
層６を排除したことによってオーミックコンタクト層６
がゲート電極８に近接しないようにしたことによって、
オーミックコンタクト層６とその表面のパッシベーショ
ン絶縁層１１との界面に生じるゲート・ドレイン間のリ
ーク電流の発生を効果的に改善できた。
【００１６】そして、この場合オーミックコンタクト層
６の排除によってソース電極９とチャネル層３に対する
電子蓄積層５を通じてのトンネル電流の発生が阻害され
るこによるソース抵抗の増大はさほどみられなかった。
これは、実際には、ＡｌＩｎＡｓ／ＧａＩｎＡｓのヘテ
ロ接合におけるバリアが高く、前述の図４の構成におい
てもこのトンネル電流の発生はさほど生じていないもの
であり、このためソース抵抗の低減化がさほど生じてい
なかったことによるものと思われる。
６の排除によってソース電極９とチャネル層３に対する
電子蓄積層５を通じてのトンネル電流の発生が阻害され
るこによるソース抵抗の増大はさほどみられなかった。
これは、実際には、ＡｌＩｎＡｓ／ＧａＩｎＡｓのヘテ
ロ接合におけるバリアが高く、前述の図４の構成におい
てもこのトンネル電流の発生はさほど生じていないもの
であり、このためソース抵抗の低減化がさほど生じてい
なかったことによるものと思われる。
【実施例】図１を参照して本発明の一実施例を詳細に説
明する。この例では、半絶縁性のＩｎＰ基体１上に、順
次アンドープのＩｎＰあるいはＡｌＩｎＰのバッファ層
２、例えば厚さ５００ÅのアンドープＧａＩｎＡｓのチ
ャネル層３、厚さ２０ÅのアンドープＡｌＩｎＡｓのス
ペーサ層４、厚さ１００Åで不純物濃度が５×１０18at
oms/cm3 のｎ型ＡｌＩｎＡｓの電子蓄積層５、厚さ１５
０ÅのアンドープＡｌＩｎＡｓのショットキーエンハン
スメント層６、厚さ１００Åの不純物濃度が５×１０18
atoms/cm3 のｎ型ＧａＩｎＡｓのオーミックコンタクト
層７が順次エピタキシャル成長されて成る。
明する。この例では、半絶縁性のＩｎＰ基体１上に、順
次アンドープのＩｎＰあるいはＡｌＩｎＰのバッファ層
２、例えば厚さ５００ÅのアンドープＧａＩｎＡｓのチ
ャネル層３、厚さ２０ÅのアンドープＡｌＩｎＡｓのス
ペーサ層４、厚さ１００Åで不純物濃度が５×１０18at
oms/cm3 のｎ型ＡｌＩｎＡｓの電子蓄積層５、厚さ１５
０ÅのアンドープＡｌＩｎＡｓのショットキーエンハン
スメント層６、厚さ１００Åの不純物濃度が５×１０18
atoms/cm3 のｎ型ＧａＩｎＡｓのオーミックコンタクト
層７が順次エピタキシャル成長されて成る。
【００１７】そして、ゲート電極形成部においてオーミ
ックコンタクト層７の表面側よりこのオーミックコンタ
クト層７の厚さより深くショットキーエンハンスメント
層６内に入り込む深さを有し、ショットキーエンハンス
メント層６の一部を外部に露出する第１の凹部３１が形
成される。
ックコンタクト層７の表面側よりこのオーミックコンタ
クト層７の厚さより深くショットキーエンハンスメント
層６内に入り込む深さを有し、ショットキーエンハンス
メント層６の一部を外部に露出する第１の凹部３１が形
成される。
【００１８】また、この第１の凹部３１に連なりその外
側にすなわちソース及びドレイン側に広がるように、こ
の第１の凹部３１より浅くしかもオーミックコンタクト
層７の厚さ以上の深さの第２の凹部３２が形成される。
側にすなわちソース及びドレイン側に広がるように、こ
の第１の凹部３１より浅くしかもオーミックコンタクト
層７の厚さ以上の深さの第２の凹部３２が形成される。
【００１９】この第２の凹部３２の形成は、実際にはオ
ーミックコンタクト層７とこれとは異なる化合物半導体
材料のショットキーエンハンスメント層６とのエッチン
グ特性の差を利用して選択的エッチングすることがで
き、その深さはオーミックコンタクト層７の厚さに相当
する深さとし得る。
ーミックコンタクト層７とこれとは異なる化合物半導体
材料のショットキーエンハンスメント層６とのエッチン
グ特性の差を利用して選択的エッチングすることがで
き、その深さはオーミックコンタクト層７の厚さに相当
する深さとし得る。
【００２０】そして、第１の凹部３１によって露出した
ショットキーエンハンスメント層６に対してショットキ
ー接合を形成するようにゲート電極８が被着形成され
る。
ショットキーエンハンスメント層６に対してショットキ
ー接合を形成するようにゲート電極８が被着形成され
る。
【００２１】そして、このゲート電極８を挟んでその両
側においてオーミックコンタクト層７上にソース及びド
レイン各電極９及び１０が被着され、これがチャネル形
成層３を横切る深さにアロイされる。
側においてオーミックコンタクト層７上にソース及びド
レイン各電極９及び１０が被着され、これがチャネル形
成層３を横切る深さにアロイされる。
【００２２】１１は表面パッシベーション用のＳｉＮ等
より成る絶縁層である。
より成る絶縁層である。
【００２３】この構成によれば、第１及び第２の２重の
凹部３１及び３２をゲート電極８のソース及びドレイン
間に形成したことから電界の集中を緩和できてゲート耐
圧の向上をはかることができると共に、第２の凹部３２
によってゲート電極８の近傍のオーミックコンタクト層
６を排除したことによってオーミックコンタクト層６が
ゲート電極８に近接しないようにしたことによって、オ
ーミックコンタクト層６とその表面のパッシベーション
絶縁層１１との界面に生じるゲート・ドレイン間のリー
ク電流の発生を効果的に改善できた。
凹部３１及び３２をゲート電極８のソース及びドレイン
間に形成したことから電界の集中を緩和できてゲート耐
圧の向上をはかることができると共に、第２の凹部３２
によってゲート電極８の近傍のオーミックコンタクト層
６を排除したことによってオーミックコンタクト層６が
ゲート電極８に近接しないようにしたことによって、オ
ーミックコンタクト層６とその表面のパッシベーション
絶縁層１１との界面に生じるゲート・ドレイン間のリー
ク電流の発生を効果的に改善できた。
【００２４】図２は、ゲート・ドレイン間電圧に対する
ゲート・ドレイン間電流の測定結果を示すもので、曲線
４１が図１で説明した本発明によるＨＥＭＴの場合であ
り、曲線４２が図４に示した従来構造のＨＥＭＴの場合
である。これら曲線を比較して明らかなように、本発明
によればゲート・ドレイン間のリーク電流の発生を効果
的に改善できる。
ゲート・ドレイン間電流の測定結果を示すもので、曲線
４１が図１で説明した本発明によるＨＥＭＴの場合であ
り、曲線４２が図４に示した従来構造のＨＥＭＴの場合
である。これら曲線を比較して明らかなように、本発明
によればゲート・ドレイン間のリーク電流の発生を効果
的に改善できる。
【００２５】なお、上述した例では、ＡｌＩｎＡｓ／Ｇ
ａＩｎＡｓ系ＨＥＭＴ構成とした場合、特にパッシベー
ション用の絶縁層１１との間の界面リークの問題の改善
がはかられるが、同様の問題のある他の化合物半導体材
料を用いる場合、あるいは他のＧａＡｓ／ＡｌＧａＡｓ
系ＨＥＭＴ構成とすることもできるなど種々の構成を採
り得る。
ａＩｎＡｓ系ＨＥＭＴ構成とした場合、特にパッシベー
ション用の絶縁層１１との間の界面リークの問題の改善
がはかられるが、同様の問題のある他の化合物半導体材
料を用いる場合、あるいは他のＧａＡｓ／ＡｌＧａＡｓ
系ＨＥＭＴ構成とすることもできるなど種々の構成を採
り得る。
【００２６】また、上述の例では、バッファ層２が設け
られた構造とした場合であるが、これを省略してチャネ
ル層３の厚さを大としてこれ自体でバッファ層の効果を
得る構造とすることもできるなど種々の変形変更をとる
ことができる。
られた構造とした場合であるが、これを省略してチャネ
ル層３の厚さを大としてこれ自体でバッファ層の効果を
得る構造とすることもできるなど種々の変形変更をとる
ことができる。
【００２７】
【発明の効果】上述したように、本発明によれば、ＨＥ
ＭＴにおいてゲート耐圧の向上と例えばＡｌＩｎＡｓ／
ＧａＩｎＡｓ系において問題となるリーク電流の低減化
をはかることができるという実用上大きな利益をもたら
すものである。
ＭＴにおいてゲート耐圧の向上と例えばＡｌＩｎＡｓ／
ＧａＩｎＡｓ系において問題となるリーク電流の低減化
をはかることができるという実用上大きな利益をもたら
すものである。
【図１】本発明による高電子移動度トランジスタの一例
の略線的断面図である。
の略線的断面図である。
【図２】ゲート・ドレイン間電流−ゲート・ドレイン間
電圧の測定曲線図である。
電圧の測定曲線図である。
【図３】従来の高電子移動度トランジスタの略線的断面
図である。
図である。
【図４】従来の高電子移動度トランジスタの略線的断面
図である。
図である。
１ 基体 ３ チャネル層 ５ 電子蓄積層 ６ ショットキーエンハンスメント層 ７ オーミックコンタクト層 ８ ゲート電極 ９ ソース電極 １０ ドレイン電極 ３１ 第１の凹部 ３２ 第２の凹部
Claims (2)
- 【請求項１】 半絶縁性基体上に、少なくともアンドー
プのチャネル層と、電子蓄積層と、オーミックコンタク
ト層とを有する高電子移動度トランジスタにおいて、 上記オーミックコンタクト層の表面から該オーミックコ
ンタクト層の厚さ以上の深さを有する第１の凹部と、該
第１の凹部に連なりその外側に該第１の凹部より浅くか
つ上記オーミックコンタクト層を排除する深さの第２の
凹部とが形成され、 上記第１の凹部内においてゲート電極が形成され、 上記オーミックコンタクト層にソース及びドレイン電極
がオーミックコンタクトされたことを特徴とする高電子
移動度トランジスタ。 - 【請求項２】 半絶縁性基体上に、少なくともアンドー
プのＧａＩｎＡｓチャネル層と、ｎ型不純物がドープさ
れたＡｌＩｎＡｓ電子蓄積層と、ｎ型ＧａＩｎＡｓオー
ミックコンタクト層とを有する高電子移動度トランジス
タにおいて、 上記オーミックコンタクト層の表面から該オーミックコ
ンタクト層の厚さ以上の深さを有する第１の凹部と、該
第１の凹部に連なりその外側に該第１の凹部より浅くか
つ上記オーミックコンタクト層を排除する深さの第２の
凹部とが形成され、 上記第１の凹部内においてゲート電極が形成され、 上記オーミックコンタクト層にソース及びドレイン電極
がオーミックコンタクトされたことを特徴とする高電子
移動度トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3686893A JPH06252176A (ja) | 1993-02-25 | 1993-02-25 | 高電子移動度トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3686893A JPH06252176A (ja) | 1993-02-25 | 1993-02-25 | 高電子移動度トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252176A true JPH06252176A (ja) | 1994-09-09 |
Family
ID=12481769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3686893A Pending JPH06252176A (ja) | 1993-02-25 | 1993-02-25 | 高電子移動度トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252176A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4875892A (en) * | 1988-01-19 | 1989-10-24 | Mazda Motor Corporation | Steplessly variable transmission control for automotive vehicle |
| US6809350B1 (en) * | 1998-06-23 | 2004-10-26 | Thomson-Csf | Quantum well detector with layer for the storage of photo-excited electrons |
| KR100844701B1 (ko) * | 2006-02-13 | 2008-07-07 | 산켄덴키 가부시키가이샤 | 전계효과 반도체장치 및 그 제조 방법 |
| JP2017126670A (ja) * | 2016-01-14 | 2017-07-20 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-02-25 JP JP3686893A patent/JPH06252176A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4875892A (en) * | 1988-01-19 | 1989-10-24 | Mazda Motor Corporation | Steplessly variable transmission control for automotive vehicle |
| US6809350B1 (en) * | 1998-06-23 | 2004-10-26 | Thomson-Csf | Quantum well detector with layer for the storage of photo-excited electrons |
| KR100844701B1 (ko) * | 2006-02-13 | 2008-07-07 | 산켄덴키 가부시키가이샤 | 전계효과 반도체장치 및 그 제조 방법 |
| JP2017126670A (ja) * | 2016-01-14 | 2017-07-20 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3716906B2 (ja) | 電界効果トランジスタ | |
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| US7456444B2 (en) | Field effect transistor | |
| JPH0435904B2 (ja) | ||
| JPH05275463A (ja) | 半導体装置 | |
| JP3107031B2 (ja) | 電界効果トランジスタ | |
| US6605831B1 (en) | Field-effect semiconductor device | |
| US6057566A (en) | Semiconductor device | |
| JP2600708B2 (ja) | ヘテロ接合ｆｅｔ | |
| JPH06252176A (ja) | 高電子移動度トランジスタ | |
| JPH07142706A (ja) | ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置 | |
| US20210210627A1 (en) | Enhancement mode mishemt with gan channel regrowth under a gate area | |
| EP1083608B1 (en) | Field-effect semiconductor device | |
| US6570194B2 (en) | Compound semiconductor field effect transistor with improved ohmic contact layer structure and method of forming the same | |
| JPH0964340A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH11214676A (ja) | 半導体装置 | |
| JPH0289324A (ja) | 変調ドープ電界効果トランジスタ | |
| JP2001127281A (ja) | 半導体装置 | |
| JP2669327B2 (ja) | 電界効果トランジスタ | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JPH06252175A (ja) | 高電子移動度トランジスタ | |
| JP3112075B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US6320210B1 (en) | Hetero-junction field effect transistor | |
| JPH09283745A (ja) | 高電子移動度トランジスタ | |
| JPH01107578A (ja) | 高電子移動度電界効果トランジスタ |