JPH01107578A - 高電子移動度電界効果トランジスタ - Google Patents

高電子移動度電界効果トランジスタ

Info

Publication number
JPH01107578A
JPH01107578A JP23866688A JP23866688A JPH01107578A JP H01107578 A JPH01107578 A JP H01107578A JP 23866688 A JP23866688 A JP 23866688A JP 23866688 A JP23866688 A JP 23866688A JP H01107578 A JPH01107578 A JP H01107578A
Authority
JP
Japan
Prior art keywords
semiconductor layer
aluminum
layer
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23866688A
Other languages
English (en)
Inventor
Erhard Dr Kohn
エルハルト、コーン
Chia-Jen Wu
チアジエン、ウー
Hao Lee
ハオ、リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH01107578A publication Critical patent/JPH01107578A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電界効果トランジスタ特に高電子移動度電
界効果トランジスタ(HEMT−FET)に関するもの
である。
〔従来の技術〕
ガリウム・ヒ素(GaAs)を使用する電界効果トラン
ジスタ(FET)は高速動作が可能であることでよく知
られている。ガリウム・ヒ素/アルミニウム・ガリウム
・ヒ素へテロ構造(GaA\ s / A l G a A s )を利用するデバイ
スでは2次元電子ガス(2DEG)が形成される。この
ようなデバイスでは電子が流れる能動チャネルからドナ
ー不純物が締め出される。このような電子層からのドナ
ー不純物の分離によりデバイスは橿めて高速の電子移動
度を示すようになり、例えば高速スイッチング等の高速
動作が可能となる。
典型的なHEMT構造では半絶縁性GaAs基板表面に
無ドープのGaAsバッファ層が形成され、その上にn
型ドープAn!GaAs層が300人から500人の厚
さに形成され、その下にある無ドープのGaAsバッフ
ァ層内に2次元電子ガス能動チャネルを作る電子供与層
となる。供与層は無ドープGaAsバッファ層から無ド
ープA1GaAsの薄い中間スペーサ層によつて分離さ
れるが、この層は15人から50人の厚さであって同時
に能動チャネルの電子をn型ドープAf!GaAs層の
ドーパント原子から隔離するのに使用される。スペーサ
層の実際の厚さは、厚い層は移動度を高めるが能動チャ
ネル内の電子密度を低下させるという事情を考慮して選
定される。ゲート電極は一般にAI!GaAsドナー層
上にショットキ障壁電極として設けられ、ソースとドレ
ンの電極はこのゲート電極の両側に配置される。ゲート
電極は一般に高性能FET(例えばマイクロ波のもの)
の凹みに形成されるから、寄生キャパシタンスと直列抵
抗を極めて小さくすることができる。
しかしデバイス構造内にAjICaAsが存在する場合
ゲートの凹みがAffiGaAs層内まで達すると上記
のように多くの問題が生ずる。凹みの形成に際してはA
jICaAsとGaAsの間のエツチング性の差を考慮
する必要がある。更に処理中のAlGaAs表面の安定
性の欠除は完成したデバイスの性能に著しい影響を及ぼ
す、シぢットキ障壁が金属の沈着によって形成される場
合には、電極を設けるように準備された表面にエツチン
グ過程において酸化アルミニウムが形成されることが問
題である。
これに加えてAj!GaAs層に形成されたゲート電極
を持つデバイスはその動作特性が高温において不安定と
なる傾向を示すが、その原因はインターフェース酸化膜
、金属反応および内部拡散のショットキ障壁特性に及ぼ
す影響にあると信じられている。このような不安定性は
GaAs上にゲート電極を形成する場合よりも遥かに低
い温度で起こる。
ソースとドレンの電極に要求されるオーム接触の挙動も
、特にA u G aベースのオーム接触の場合アルミ
ニウム存在下の合金化の問題によって影響される。
上記の問題は一般に、垂直ゲートチャネル間隔に対する
チャネル長のアスペクト比の高いことが高性能に対して
要求されることによって更に重大化される。高性能のH
EMTの全AlGaAs系は0.25μm又はそれ以下
のゲートが使用される場合、例えば250人又はそれ以
下の寸法に圧縮されなければならない。
〔発明が解決しようとする課題〕
この発明は高電子移動度電界効果トランジスタにおける
上記の問題を解決することを目的とする。
〔課題を解決するための手段〕
この発明の1つの実施形態では、HEMTが実質的に無
ドープのガリウム・ヒ素の第1半導体層と第1半導体層
上に形成された第1導電型のアルミニウム・ガリウム・
ヒ素の第2半導体層を含む。
第1導電型であって第1面と第2面を備える第3半導体
層が第2半導体層上に設けられ、その第1面が第2半導
体層と第1インターフェースを形成する。この第3半導
体層はアルミニウム・ガリウム・ヒ素(AIGaAs)
であって、第1インターフェースに続く部分のアルミニ
ウム量は第3半導体層の厚さ方向においてインターフェ
ースから離れるにつれて減少する。更に導電ゲートが第
3半導体層の第2面上に形成される。
この発明の第2の実施形態では、アルミニウム量が層の
厚さ方向に沿って実質的に指数法則に従って減少する。
更に別の第3の実施形態では、アルミニウム量がインタ
ーフェースに対向する第3半導体層側で実質的にゼロで
ある。
第4の実施形態では、HEMTの第1層と第2層の間に
第5半導体層が設けられる。この第5層は第2半導体層
に比べて薄く、実質的に無ドープのアルミニウム・ガリ
ウム・ヒ素から成る。第5の実施形態では、ゲート電極
が第3半導体層に対してショットキ障壁を形成する金属
電極となっている。
〔実施例〕
図面についてこの発明を更に詳細に説明する。
第1図のトランジスタ構造において10は実質的に無ド
ープのガリウム・ヒ素の層であり、一般にバッファ層と
呼ばれている。このバッファ層は図に示されていない半
絶縁性GaAs基板上に形成される。バッファ1181
0の上には実質的に無ドープのアルミニウム・ガリウム
・ヒ素(AI!、GaAs)の比較的薄い層12が形成
される0層12は一般にスペーサ層と呼ばれ、その厚さ
は前に述べた電子移動度および電子密度と層の厚さの相
関性を考慮して選定される。しかしスペーサ層12は本
質的に必要なものではなく、あるいは単原子層の厚さで
あってもよい、スペーサ層12の上には、スパイクドー
プ層又はパルスドープ層と呼ばれる比較的高密度にn型
ドープされたAj!GaAS層14が設けられる。層1
4はバッファ層10内に2次元電子ガスを成立させる電
子供与層として作用する。
層14上には遷移N16が形成される。遷移層16の暦
14に続く部分はAffiGaAsであるが、そのアル
ミニウム量は1114のインターフェースからの距離と
共に低下する。この低下は緩慢であって、アルミニウム
の濃度は遷移層16の上表面18近くでゼロに近づき、
遷移層16は実質的にGaAs1iとなる。遷移層16
はn型ドープされるが、その濃度は層14よりも低い。
GaAsのキャップ層20が遷移層16の上に形成され
る。キャップ層20には凹み又は穴22があり、その側
面は遷移層16の上面にまで達し、上面の一部24はキ
ャップ層20で覆われていない。
金属ゲート電極26は凹み22内で表面部分24に設け
られ、遷移層16との間にシ町フトキ障壁を形成する。
キャップ層20は遷移層16に続く区域28においては
比較的低濃度にnドープされ、その上面に近い区域30
では比較的高濃度にドープされる。
ソース電極32とドレン電極34は凹み22の両側にお
いてキャップ層20の対応する個所に形成され、比較的
高濃度にドープされて比較的高い導電率をもつ。
遷移層16内のアルミニウム濃度の勾配の結果としてゲ
ート電極26の下のシロットキ障壁は金属とGaAsの
間に形成される。このような接合の技術と安定性は充分
理解されているもので、アルミニウムを含むショットキ
接合に関する上記の問題は避けることができる。ll1
lち凹み22のエツチングに伴うA j! G a A
 sの酸化の問題はなく、シッットキ障壁は理想的なも
のに近く寄生的なり一ケージは少ない、更に遷移層内の
アルミニウム濃度が下向きにゆっくり増大することから
、GaAsからAItGaAsへの突然の移り変わりは
生じない、濃度変化は、アルミニウム濃度が遷移層の底
面から頂上面に向かって進むにつれて指数法則に従って
低下するように選ばれる。この勾配分布は2次元インタ
ーフェース上の第2伝導帯不連続性を避けるために選定
されたものである。この場合第1不連続性はAlGaA
sスペーサ層12と2次元電子ガスを成立させる電位障
壁を作るGaAsバッファ層】Oとの間にあって、ゲー
ト20の電位でコントロールされてバッファ層10内に
能動伝導領域を作るものである。このような第2伝導帯
不連続性が生ずると、供与層14から与えられた電子が
トランジスタの動作に必要とされている2次元電子ガス
領域から逸散するという望ましくない現象が起こる。オ
ーム接触用のトンネル効果と2次元電子ガスへの移送効
率は遷移層内のこの発明によるアルミニウム濃度の傾斜
によって増強され、高相互コンダクタンスのトランジス
タが得られる。
遷移層16の上面側は実質的にGaAsであって、何ら
のエネルギー・ギャップ不連続性を生ずることなくキャ
ップ層20への滑らかな移行を可能にする。従ってソー
ス接触32とドレン接触34のそれぞれとチャネル終端
との間の通路が低抵抗となるが、これはトランジスタに
とって望ましいことである。
第2図は、凹み22が遷移層16の上面18までは達せ
ずゲート電極26と遷移層16の間に比較的薄いキャッ
プ層20の部分がはさまれている実施例を示す、既に説
明したようにキャップN20はGaAsであって、遷移
層16の上面に続く部分28では比較的低いドーピング
・レベルである。従ってこの実施例のショットキ障壁接
合にはAj!GaAsシッットキ障臂接合の問題は生じ
ない、第2図の実施例の遷移層16は第1図のものと同
様にアルミニウム量が傾斜分布しているから、そこに克
服すべき問題に関しては第1図の実施例と同様な考察が
通用される。
この発明を実施例について説明してきたが、この方面の
当事者にとっては特許請求の範囲において限定されてい
る構造から逸脱することなく種々の変更が可能である0
例えば遷移層16内のアルミウニラム濃度は指数法則以
外の傾斜分布例えば誤差関数、ガウス関数等の緩慢変化
剤に従うものとすることができる。更に別の例としては
スペーサー層と第2図はこの発明のそれぞれ別の実施例
の構成を概略的に示す断面図である。
lO・・・GaAsバッファ層 12・・・スペーサー層 14−AIlGaAs供与層 16・・・遷移層 20・・・キャップ層 26・・・金属ゲート電極 32・・・ソース接触 34・・・ドレン接触 FIG I FIG 2

Claims (1)

  1. 【特許請求の範囲】 1)実質的に無ドープのガリウム・ヒ素から成る第1半
    導体層と、第1半導体層上に形成された第1導電型のア
    ルミニウム・ガリウム・ヒ素から成る第2半導体層と、
    第2半導体層上に形成された第1導電型の第3半導体層
    と、第3半導体層の第2面上に形成された導電ゲート電
    極とを備え、第2半導体層との間にインターフェースを
    形成する第3半導体層の第1面に続く部分はアルミニウ
    ム・ガリウム・ヒ素(AlGaAs)であって、この層
    の厚さの方向においてインターフェースから離れるにつ
    れてアルミニウム量が低減していることを特徴とする高
    電子移動度電界効果トランジスタ。 2)アルミニウム量が実質的に指数法則に従って減少し
    ていることを特徴とする請求項1記載の電界効果トラン
    ジスタ。 3)アルミニウム量が第3半導体層のインターフェース
    に対して反対側の第2面において実質的にゼロであるこ
    とを特徴とする請求項1記載の電界効果トランジスタ。 4)アルミニウム量が実質的に指数法則に従って減少し
    ていることを特徴とする請求項3記載の電界効果トラン
    ジスタ。 5)第1層と第2層の間に第4半導体層が設けられ、こ
    の層が第2半導体層に比べて薄く、実質的に無ドープの
    アルミニウム・ガリウム・ヒ素であることを特徴とする
    請求項1記載の電界効果トランジスタ。 6)ゲート電極が第3半導体層に対してショットキ障壁
    を形成する金属電極であることを特徴とする請求項1記
    載の電界効果トランジスタ。 7)ゲート電極が第3半導体層に対してショットキ障壁
    を形成する金属電極であることを特徴とする請求項2記
    載の電界効果トランジスタ。 8)ゲート電極が第3半導体層に対してショットキ障壁
    を形成する金属電極であることを特徴とする請求項3記
    載の電界効果トランジスタ。 9)ゲート電極が第3半導体層に対してショットキ障壁
    を形成する金属電極であることを特徴とする請求項4記
    載の電界効果トランジスタ。 10)ゲート電極が第3半導体層に対してショットキ障
    壁を形成する金属電極であることを特徴とする請求項5
    記載の電界効果トランジスタ。 11)第3半導体層上に形成された第1導電型のガリウ
    ム・ヒ素から成る第4半導体層を含むことを特徴とする
    請求項1記載の電界効果トランジスタ。 12)ゲート電極が金属電極であり、第4半導体層の少
    なくとも比較的薄い部分がこの金属電極の下で第3半導
    体層の上に拡がり金属電極に対してショットキ障壁を形
    成することを特徴とする請求項11記載の電界効果トラ
    ンジスタ。 13)アルミニウム量が実質的に指数法則に従って減少
    することを特徴とする請求項12記載の電界効果トラン
    ジスタ。 14)アルミニウム量が第3半導体層のインターフェー
    スに対して反対側の第2面において実質的にゼロである
    ことを特徴とする請求項12記載の電界効果トランジス
    タ。 15)アルミニウム量が実質的に指数法則に従って減少
    することを特徴とする請求項14記載の電界効果トラン
    ジスタ。 16)実質的に無ドープのガリウム・ヒ素の第1半導体
    層と、実質的に無ドープのアルミニウム・ガリウム・ヒ
    素から成り第1半導体層との間に第1インターフェース
    を形成する第2半導体層と、所定の導電型のアルミニウ
    ム・ガリウム・ヒ素から成り第2半導体層との間に第2
    インターフェースを形成する第3半導体層と、所定の導
    電型であって第1面が第3半導体層との間に第3インタ
    ーフェースを形成しこの第1面ではアルミニウム・ガリ
    ウム・ヒ素であり第1面からそれに対向する第2面に向
    かってアルミニウム量が低減する第4半導体層と、第4
    半導体層の第2面に形成されたゲート電極を備えること
    を特徴とする高電子移動度の電界効果トランジスタ。 17)第4半導体層のアルミニウム量がその第1面から
    次第に低下し第2面において実質的にゼロであることを
    特徴とする請求項16記載の電界効果トランジスタ。 18)第4半導体層のアルミニウム量が実質的に指数法
    則に従って低下し第2面において実質的にゼロとなるこ
    とを特徴とする請求項16記載の電界効果トランジスタ
    。 19)所定の導電型の第5半導体層を含みこの半導体層
    の凹みにゲート電極が収容され、ソースとドレンの接触
    が第5半導体層に設けられることを特徴とする請求項1
    6記載の電界効果トランジスタ。 20)実質的に無ドープのガリウム・ヒ素から成る第1
    半導体層と、実質的に無ドープのアルミニウム・ガリウ
    ム・ヒ素から成り第1半導体層と第1インターフェース
    を形成する第2半導体層と、所定の導電型のアルミニウ
    ム・ガリウム・ヒ素から成り第2半導体層と第2インタ
    ーフェースを形成する第3半導体層と、所定の導電型で
    あって第1面が第3半導体層と第3インターフェースを
    形成し、この第1面側ではアルミニウム・ガリウム・ヒ
    素であってそのアルミニウム量は第1面からそれに対向
    する第2面に向かって減少する第4半導体層と、第4半
    導体層上に形成されこの層に達する凹みを備え、第4半
    導体層の近傍では導電率が比較的低く、それから離れる
    につれて導電率が上昇する第5半導体層と、第5半導体
    層の凹みの対向面に続く高い導電率部分に形成されたソ
    ースとドレンの電極および第5半導体層の凹み内で第4
    半導体層上に作られたゲート電極とを備えることを特徴
    とする高電子移動度電界効果トランジスタ。 21)第4半導体層のアルミニウム量が指数法則に従っ
    て減少することを特徴とする請求項20記載の電界効果
    トランジスタ。 22)アルミニウム量が第2面において実質的にゼロで
    あることを特徴とする請求項21記載の電界効果トラン
    ジスタ。 23)実質的に無ドープのガリウム・ヒ素から成る第1
    半導体層と、実質的に無ドープのアルミニウム・ガリウ
    ム・ヒ素から成り第1半導体層と第1インターフェース
    を形成する第2半導体層と、所定の導電型のアルミニウ
    ム・ガリウム・ヒ素から成り第2半導体層と第2インタ
    ーフェースを形成する第3半導体層と、所定の導電型で
    あって第1面が第3半導体層と第3インターフェースを
    形成し、この第1面側ではアルミニウム・ガリウム・ヒ
    素であってそのアルミニウム量は第1面からそれに対向
    する第2面に向かって減少する第4半導体層と、第4半
    導体層上に形成され、この層まで達していない凹みを備
    え、第4半導体層の近傍では導電率が比較的低くそれか
    ら離れるにつれて導電率が上昇する第5半導体層と、第
    5半導体層の凹みの対向面に続く高い導電率部分に形成
    されたソースとドレンの電極および第5半導体層の凹み
    内でこの凹みの底を形成する第5半導体層部分に形成さ
    れたゲート電極とを備えることを特徴とする高電子移動
    度電界効果トランジスタ。 24)アルミニウム量が指数法則に従って減少すること
    を特徴とする請求項23記載の電界効果トランジスタ。 25)アルミニウム量が第4半導体層の第2面において
    実質的にゼロであることを特徴とする請求項24記載の
    電界効果トランジスタ。
JP23866688A 1987-09-25 1988-09-22 高電子移動度電界効果トランジスタ Pending JPH01107578A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10110787A 1987-09-25 1987-09-25
US101107 1987-09-25

Publications (1)

Publication Number Publication Date
JPH01107578A true JPH01107578A (ja) 1989-04-25

Family

ID=22283065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23866688A Pending JPH01107578A (ja) 1987-09-25 1988-09-22 高電子移動度電界効果トランジスタ

Country Status (2)

Country Link
EP (1) EP0308969A3 (ja)
JP (1) JPH01107578A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69031813T2 (de) * 1989-04-04 1998-04-09 Siemens Ag HEMT-Struktur
CN101764152B (zh) * 2008-12-24 2011-06-01 中国科学院半导体研究所 一种增强型高电子迁移率晶体管结构及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124771A (ja) * 1982-12-30 1984-07-18 Fujitsu Ltd 化合物半導体装置
JPH0797633B2 (ja) * 1984-01-25 1995-10-18 富士通株式会社 電界効果トランジスタ

Also Published As

Publication number Publication date
EP0308969A3 (en) 1989-10-18
EP0308969A2 (en) 1989-03-29

Similar Documents

Publication Publication Date Title
US5705827A (en) Tunnel transistor and method of manufacturing same
US4984036A (en) Field effect transistor with multiple grooves
JP2676442B2 (ja) ヘテロ接合電界効果トランジスタおよびその製造方法
US4740822A (en) Field effect device maintaining a high speed operation in a high voltage operation
US5436474A (en) Modulation doped field effect transistor having built-in drift field
US6605831B1 (en) Field-effect semiconductor device
US4600932A (en) Enhanced mobility buried channel transistor structure
JPH01107578A (ja) 高電子移動度電界効果トランジスタ
JPH07142706A (ja) ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置
EP1083608B1 (en) Field-effect semiconductor device
US6570194B2 (en) Compound semiconductor field effect transistor with improved ohmic contact layer structure and method of forming the same
JPH11214676A (ja) 半導体装置
KR940010557B1 (ko) 반도체장치
EP0558011A2 (en) High electron mobility transistor
JPH08316461A (ja) 電界効果型半導体装置
JP2616634B2 (ja) 電界効果トランジスタ
JPH06252176A (ja) 高電子移動度トランジスタ
JPH0289324A (ja) 変調ドープ電界効果トランジスタ
JPH0261149B2 (ja)
JPH05315365A (ja) 電界効果トランジスタ
JPH03211839A (ja) 化合物半導体装置及びその製造方法
KR930007758B1 (ko) 단층형 고전자이동도 트랜지스터 및 그 제조방법
JP2695832B2 (ja) ヘテロ接合型電界効果トランジスタ
JPS6317563A (ja) 半導体装置
JP2659181B2 (ja) 半導体装置