JP2007537607A - スピン・バリア改良型二重化磁気抵抗効果素子およびそれを使用する磁気メモリ - Google Patents

Abstract

磁気メモリで使用することができる磁気素子を提供するための方法およびシステム。この磁気素子は、第１のピン止め層と、スペーサ層と、自由層と、スピン・バリア層と、第２のピン止め層とを含む。スペーサ層は非磁気性であり、ピン止め層と自由層との間に位置する。書き込み電流が磁気素子を通過する場合には、自由層をスピン・トランスファにより切り替えることができる。自由層は、スペーサ層とスピン・バリア層との間に位置する。スピン・バリア層は、自由層と第２のピン止め層との間に位置する。スピン・バリア層は、自由層の減衰定数への外面による寄与を低減するように構成される。ある態様においては、スピン・バリア層は、高い面積抵抗を有し、スピン・ポンピング誘起減衰をほぼ除去することができる。他の態様においては、この磁気素子は、また、スピン・バリア層と自由層との間にスピン蓄積層を含む。スピン蓄積層は、高い導電性を有し、長いスピン拡散長さを有することができる。

Description

本発明は、磁気記憶システムに関し、特にスイッチングの際にスピン・トランスファ効果を使用し、より低いスイッチング電流密度で切り替えることができる磁気素子を提供するための方法およびシステムに関する。

図１Ａ、図１Ｂおよび図１Ｃは、磁気メモリで使用することができる従来の磁気素子１０、１０'および１０"である。例えば、非特許文献１及び非特許文献２などの論文には、磁気メモリの分野における開発の最新の論評が掲載されていることに留意されたい。従来の磁気素子１０は、スピン・バルブであり、従来の反強磁性（ＡＦＭ）層１２、従来のピン止め層１４、導電性の従来のスペーサ層１６、および従来の自由層１８を含む。シード層またはキャッピング層のような他の層（図示せず）も使用することができる。従来のピン止め層１４および従来の自由層１８は強磁性である。それ故、従来の自由層１８は、図に示すように交換可能な磁化１９を有する。従来のスペーサ層１６は非磁気性である。ＡＦＭ層１２は、特定の方向にピン止め層１４の磁化を固定またはピン止めするために使用される。自由層１８の磁化は、通常、外部の磁界に応答して自由に回転する。これらの図は、また、従来の磁気素子１０を通して電流を流すために使用することができる頂部接点２０および底部接点２２も示す。

図１Ｂの従来の磁気素子１０'は、スピン・トンネル接合である。従来のスピン・トン
ネル接合１０'の一部は、従来のスピン・バルブ１０に似ている。それ故、従来の磁気素
子１０'は、ＡＦＭ層１２'従来のピン止め層１４'、絶縁バリア層１６'である従来のスペース層、および交換可能な磁化１９'を有する従来の自由層１８'を含む。従来のバリア層１６'は非常に薄いので、電子は従来のスピン・トンネル接合１０'をトンネルする、即ち通り抜けることができる。

従来の磁気素子１０"は、ＡＦＭ層１２'、従来のピン止め層１４'、電流制限層１６"である従来のスペーサ層、および変更可能な磁化１９"を有する従来の自由層１８"を含む。従来の電流制限層１６"は、金属性伝導エリア（以後導電性チャネル１５と呼ぶ）と絶縁
体であってもよい比抵抗の高い領域（以後絶縁マトリックス１７と呼ぶ）とが混在する不均質層である。強磁性層１４"および１８"の間の伝導は、本質的には導電性チャネル１５に制限される。それ故、従来の磁気素子１０"は、電流制限磁気抵抗効果薄膜構造と呼ば
れる。従来の磁気素子１０"については、非特許文献３の磁気抵抗ハード・ディスク・ド
ライブ読み出しヘッドに関する箇所に詳細に記載されている。

それぞれ、従来の自由層１８／１８'／１８"および従来のピン止め層１４／１４'／１
４"の磁化１９／１９'／１９"の向きにより、従来の磁気素子１０／１０'／１０"の抵抗
はそれぞれ変化する。従来の自由層１８／１８'／１８"の磁化１９／１９'／１９"が従来のピン止め層１４／１４'／１４"の磁化に平行である場合には、従来の磁気素子１０／１０'／１０"の抵抗は低い。従来の自由層１８／１８'／１８"の磁化１９／１９'／１９"が従来のピン止め層１４／１４'／１４"の磁気に逆平行である場合には、従来の磁気素子１０／１０'／１０"の抵抗は高い。従来の磁気素子１０／１０'／１０"の抵抗を感知するために、従来の磁気素子１０／１０'／１０"を通して電流が流される。通常、メモリとして使用する場合には、電流は、（図１Ａ、図１Ｂまたは図１Ｃに示すｚ方向に上方または下方に）従来の磁気素子１０／１０'／１０"の層に垂直に、ＣＰＰ（面に垂直な電流）構成として流れる。この構成の場合には、電流は、それぞれ頂部接点２０、２０'、２０"と底
部接点２２、２２'、２２"の間を流れる。

より高い密度のメモリ・セルを有する磁気メモリに関連するいくつかの問題を克服するために、従来の自由層１０／１０'／１０"の磁化１９／１９'／１９"を切り替えるためにスピン・トランスファを使用することができる。スピン・トランスファについては、従来の磁気素子１０'のところで説明するが、同様に従来の磁気素子１０および１０"にも適用することができる。スピン・トランスファの現在の知見については、非特許文献４〜８が詳細に記述している。。それ故、スピン・トランスファ現象の下記の記述は、現在の知見に基づくものであり、本発明の範囲を制限するものではない。

スピン偏極電流がＣＰＰ構成のスピン・トンネル接合１０'のような磁性多層を横切る
と、強磁性層上に入射する電子のスピン角運動量の一部を強磁性層に移送することができる。より詳細に説明すると、従来の自由層１８'に入射する電子は、そのスピン角運動量
の一部を従来の自由層１８'に移送することができる。角運動量のこの移送は、自由層磁
化１９'上に働くスピン・トランスファ・トルクであると見なすことができる。その結果
、スピン偏極電流は、電流密度が十分高く（約１０^７〜１０^８Ａ／ｃｍ^２）、スピン・トンネル接合の横寸法が小さい（約２００ナノメートル未満）の場合には、従来の自由層１８'の磁化１９'の方向を切り替えることができる。スピン・トランスファ誘起スイッチングを起こすことができる閾値電流を臨界電流Ｉ_ｃと呼ぶ。さらに、従来の自由層１８'の
磁化１９'の方向を切り替えることができるスピン・トランスファの場合には、従来の自
由層１８'は、十分薄くなくてはならず、例えば、好適には、Ｃｏの場合、約１０ナノメ
ートル未満であることが好ましいと一般的に考えられている。スピン・トランスファをベースとする磁化の切り替えは、他のスイッチング機構より盛んに使用されていて、従来の磁気素子１０'の横寸法が短い場合に、数百ナノメートルの範囲内で観察することができ
る。それ故、スピン・トランスファは、より小さい磁気素子１０'を含むより高密度の磁
気メモリ用に適している。

スピン・トランスファ現象は、従来の磁気素子１０／１０'／１０"の従来の自由層１８／１８'／１８"の磁化の方向を切り替えるために、外部スイッチング磁場の代わりとして、またはそれと一緒にＣＰＰ構成で使用することができる。例えば、従来の磁気素子１０'の場合には、従来の自由層１８'の磁化１９'は、従来のピン止め層１４'の磁化に逆平行の方向から、従来のピン止め層１４'の磁化に平行な方向に切り替えることができる。電
流は従来の自由層１８'から従来のピン止め層１４'に流れる（伝導電子は、従来のピン止め層１４'から従来の自由層１８'に流れる）。別の方法としては、電流が従来のピン止め層１４'から従来の自由層１８'に流れている場合には（伝導電子が反対方向に流れている場合には）、自由層１８'の磁化を、従来のピン止め層１４'の磁化に平行な方向から、従来のピン止め層１４'の磁化に逆平行な方向に切り替えることができる。

臨界電流Ｉ_ｃの大きさは、非特許文献９に記載されていて、特に非特許文献１０にさらに詳細に記載されている、一般に使用されているスピン・トランスファ・スピン・トルク・モデルにより決定することができる。Ｓｌｏｎｃｚｅｗｓｋｉのモデルによれば、スピン・トランスファ・スタックの自由層に対するスイッチング電流密度Ｉ_ｃは下記に比例する。

αｔＭ_ｓ［Ｈ_ｅｆｆ−２πＭ_ｓ］／ｇ（θ）
ここで、
α＝現象論的Ｇｉｌｂｅｒｔ減衰パラメータ；
ｔ＝自由層の厚さ；
Ｍ_ｓ＝自由層の飽和磁化；
Ｈ_ｅｆｆ＝自由層に対する実効磁場；
ｇ（θ）は、スピン・トランスファ効率を反映。
実効磁場Ｈ_ｅｆｆは、外部磁界、形状異方性磁場、面内および面外（すなわち、垂直）異方性、およびダイポーラおよび交換フィールドを含む。垂直異方性は、通常、結晶性異方性から生じる。項ｇ（θ）は、従来のピン止め層１４'および従来の自由層１８'の磁化の相対角度方向に依存する。

それ故、臨界電流Ｉ_ｃは、従来の自由層１８'のＧｉｌｂｅｒｔ減衰パラメータαに比
例する。このことは、同様に、１０のような従来のスピン・バルブ磁気抵抗効果素子および従来の電流制限磁気抵抗効果素子１０"のスピン・トランスファにも適用できると考え
られている。Ｇｉｌｂｅｒｔ減衰パラメータαは、従来の自由層の磁化１８'が受ける動
的減衰のレベルを数量化する次元のないパラメータである。残りの係数が同じまま変わらないと仮定した場合、αが低減するとＩ_ｃも比例して低減し、一方、αが増大するとＩ_ｃが比例して増大する。多層構造内に埋め込まれている薄い従来の磁気自由層１８'の場合
には、全減衰係数αを、通常、３つの貢献に分けることができることが分かっている。

α＝α^０＋（δα^ｏｕｔ＋δα^ｉｎ）ｔ_０／ｔ_ｆ
ここで、
α^０＝固有減衰パラメータ；
δα^ｏｕｔ＝例えば、従来の自由層１８'と頂部接点２０'との間のような、自由層の外側の界面のところで行われるプロセスからの表面貢献；
δα^ｉｎ＝例えば、従来の自由層１８'とバリア層１６'との間のような、自由層の内側の界面のところで行われるプロセスからの表面貢献；
ｔ_０＝任意のスケーリング長さ；
ｔ_ｆ＝ナノメートル単位の自由層の厚さ。
固有減衰パラメータα^０は、従来の自由層１８'を形成するのに使用する材料だけに依存
する。任意のスケーリング長さｔ_０は、一般性を失わないで、便宜上、３ナノメートルに等しいと見なす。従来の自由層１８'の厚さｔ_Ｆは、ナノメートル単位の自由層の厚さで
ある。

減衰パラメータδα^ｉｎへの内側表面の貢献は、従来の自由層１８'と従来のバリア層
１６'の間の界面、従来のバリア層１６'自身、おそらく従来のバリア層１６'と従来のピ
ン止め層１４'の間の界面、および従来のピン止め層１４'の構造および組成の詳細に依存する。より詳細に説明すると、磁気素子１０'は、自由層１０'の頂部（外側）界面のところで起こっている「スピン・ポンピング」にさかのぼることができるδα^ｏｕｔの有意で有害な貢献を受ける場合がある。スピン・ポンピング減衰は、頂部接点２０'に向けて自
由層を離れることができる自由電子との交換結合により、従来の自由層１８'の時間に依
存する磁化からの角運動量の損失によるものである。このような効果については、例えば、非特許文献１１に詳細に記述されている。このようなスピン・ポンピング誘起減衰は、通常、１〜５ナノメートルの範囲の厚さの自由層を有する、従来技術において周知の磁気抵抗効果薄膜構造に対してＩ_ｃを望ましいレベルに低減する機能での制限要因である。

それ故、スピン・トランスファは、従来の磁気素子１０／１０'／１０"を切り替えるための機構として機能するが、通常の当業者であれば、従来の磁気素子１０／１０'／１０"を切り替えるには、通常、大きな電流密度が必要であることを容易に理解することができるだろう。より詳細に説明すると、スイッチング電流密度は、１０^７Ａ／ｃｍ^２の数倍またはそれ以上である。それ故、高いスイッチング電流密度を得るために大きな書き込み電流が使用される。動作電流が大きくなると、加熱、高電力消費、トランジスタのサイズが大きくなること、および他の問題のような高密度ＭＲＡＭのための設計問題が発生する。

通常の当業者であれば、スイッチング電流を低減するための１つの機構が、二重化磁気
抵抗素子を使用することであると容易に理解することができるだろう。図２は、従来の二重化磁気抵抗素子５０を示す。二重化磁気抵抗素子５０は、ＡＦＭ層５２、第１の従来のピン止め層５４、第１の従来のスペーサ層５６、従来の自由層５８、第２の従来のスペーサ層６０、第２の従来のピン止め層６２、および第２のＡＦＭ層６４を含む。シード層またはキャッピング層のような他の層（図示せず）も使用することができる。この図は、また、底部接点６６および頂部接点６８も示す。従来のピン止め層５４および６２および従来の自由層５８は強磁性である。それ故、従来の自由層５８は、図に示すように交換できる磁化５９を有する。従来のスペーサ層５６および６０は非磁気性である。従来のスペーサ層５６および６０は、導電性のトンネル障壁層であってもよいし、または電流制限層であってもよい。それ故、従来のスペーサ層５６および６０は、図１Ａ〜図１Ｃの層１６、１６'および／または１６"に対応する。図２に戻って説明すると、ＡＦＭ層５２および６４は、特定の方向にピン止め層５４の磁化を固定またはピン止めするために使用される。自由層５８の磁化は、通常外部の磁界に応答して自由に回転する。

スピン偏極電流が、従来の磁気素子５０を横切って流れると、自由層５８の磁化５９をスピン・トランスファにより切り替えることができる。角運動量は、第１の従来のピン止め層５４および従来の自由層５８間の電流によるものである。この電流は、従来の自由層５８上に作用する第１のスピン・トランスファ・トルクＴ１を生成する。角運動量は、また、第２の従来のピン止め層６２および従来の自由層５８の間の電流によって行われる。この電流は、従来の自由層５８上に作用する第２のスピン・トランスファ・トルクＴ２を生成する。ピン止め層５４および６２の層の厚さ、組成、磁化方向を適当に選択することにより、２つのトルクＴ１およびＴ２が必要な方法で加算される従来の磁気素子５０を生成することができる。その結果、臨界電流Ｉ_ｃを有意に低減することができる。

臨界電流Ｉ_ｃを低減することはできるが、通常の当業者であれば、このような従来の磁気素子５０は、従来の磁気素子５０および最終的にそれから形成することができる磁気メモリの性能に悪影響を与える欠点を有する恐れがあることを容易に理解することができるだろう。

第一に、第２の従来のスペーサ層６０が導体であると仮定する。すでに説明したように、臨界電流Ｉ_ｃは、従来の自由層５８のＧｉｌｂｅｒｔ減衰パラメータαに比例する。すでに説明したように、αは、α^０、δα^ｏｕｔおよびδα^ｉｎに分けることができる。金属である第２の従来のスペーサ層６０を使用する従来の磁気素子５０は、第２の磁気ピン止め層６２と一緒に、自由層５８の頂部界面のところで起こっている「スピン・ポンピング」にさかのぼることができるδα^ｏｕｔからの有意で有害な追加の貢献を受ける。このような「スピン・ポンピング」は、上記スピン・ポンピング類似のものである。

第２の従来のスペーサ層６０がトンネル障壁である場合には、自由層５８と第２の従来のものでなないスペーサ層６０の間の界面のところの「スピン・ポンピング」は、臨界電流に悪影響を与えない。しかし、通常の当業者であれば、自由層５８、第１の従来のスペーサ層５６、および第１の従来のピン止め層５４からなるサブ構造が、従来の磁気素子５０の磁気抵抗効果を最大にするには、第１の従来のスペーサ層５６もトンネル障壁でなければならないこと、および第１のスペーサ層６０の面積抵抗が、第１のトンネル障壁５６の面積抵抗よりかなり低くなければならないことを容易に理解することができるだろう。このような従来のデュアル・スピン・トンネル接合５０の場合には、第２の従来のスペーサ層６０の面積抵抗は、通常、第１の従来のスペーサ層５６の面積抵抗の１／１０である。さらに、スピン・トランスファを使用するために書き込むことができる従来の磁気素子５０の場合には、第１の従来のスペーサ層５６さえも、通常２０Ω・μｍ^２未満である比較的小さな面積抵抗を有する。このような低い面積抵抗を有する２つのトンネル障壁５６および６０を含む、このような従来の磁気素子５０を製造するのは非常に難しい。それ故
、２つの低い面積抵抗の磁気トンネル接合を積み重ねる必要がない、δα^ｏｕｔにスピン・ポンピング貢献を抑制することができる二重化磁気抵抗効果薄膜構造のための他の設計を識別することは非常に望ましいことである。

最後に、第２の従来のスペーサ層６０が電流制限層であり、従来の自由層５８と第２の従来のスペーサ層６０との間の界面の面積抵抗が０．１Ω・μｍ^２より大きい場合には、従来の自由層５８に対する動的減衰へのスピン・ポンピング貢献が効果的に抑制されることを証明することができる。しかし、種々の材料の従来の値、およびこのような従来の磁気素子５０を定義している幾何学的パラメータの場合、２つの接点電極６６および６８間を流れる所与の電流にＩ対して従来の自由層５８上に生成される全スピン・トランスファ・トルクが、図１Ａ〜図１Ｃに示す簡単な磁気抵抗効果膜構造と比較した場合、３〜４の係数だけしか大きくないことを、磁気電子回路理論により決定することができる。非特許文献１２が、磁気電子回路理論の詳細な記述およびスピン・トランスファへのその適用のいくつかを記載している。それ故、同じ電流に対して従来の自由層５８上でもっと大きなスピン・トランスファ・トルクを示す改良形二重化磁気抵抗効果薄膜構造を形成することは望ましいことである。
William Reohr 、ＩＥＥＥ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｄｅｖｉｃｅｓ Ｍａｇａｚｉｎｅ、（２００２年９月）、１７〜２７ページ Saied Tehrani 、ＩＥＥＥ予稿集、（２００３年５月）、９１巻、５号、７０３〜７１４ページ M. Takagishi、ＩＥＥＥ Ｔｒａｎｓ．Ｍａｇｎ．３８号、（２００２年）、２２７７ページ Ｊ．Ｃ．Ｓｌｏｎｃｚｅｗｓｋｉ、Ｊｏｕｒｎａｌ ｏｆ Ｍａｇｎｅｔｉｓｍ ａｎｄ Ｍａｇｎｅｔｉｃ Ｍａｔｅｒｉａｌｓ、（１９９６年）、１５９巻、Ｌ１ページ Ｌ．Ｂｅｒｇｅｒ、Ｐｈｙｓ．Ｒｅｖ．Ｂ、（１９９６年）、５４巻、９３５３ページ Ｆ．Ｊ．Ａｌｂｅｒｔ、Ｊ．Ａ．ＫａｔｉｎｅおよびＲ．Ａ．Ｂｕｈｒｍａｎ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、（２０００年）、７７巻、２３号、３８０９ページ Ｊ．Ｓｌｏｎｃｚｅｗｓｋｉ、Ｐｈｙｓ．Ｒｅｖ．Ｂ３９、（１９８９年）、６９９５ページ Ｙ．Ｈｕａｉ等、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８４号、（２００４年）、３１１８ページ Ｊ．Ｃ．Ｓｌｏｎｃｚｅｗｓｋｉ、Ｊｏｕｒｎａｌ ｏｆ Ｍａｇｎｅｔｉｓｍ ａｎｄ Ｍａｇｎｅｔｉｃ Ｍａｔｅｒｉａｌｓ、（１９９６年）、１５９巻、Ｌ１〜Ｌ５ページ Ｊ．Ｇｒｏｌｌｉｅｒ等、Ｐｈｙｓ．Ｒｅｖ．Ｂ６７、（２００３年）、１７４４０２ページ Ｙ．Ｔｓｅｒｋｏｖｎｙａｋ等、Ｐｈｙｓ．Ｒｅｖ．Ｂ６７、（２００３年）、１４０４０４（Ｒ）ページ Ａ．Ｂｒａｔａａｓ、Ｙ．Ｖ．Ｎａｚａｒｏｖ、およびＧ．Ｅ．Ｗ．Ｂａｕｅｒ、Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．８４号、（２０００年）、２４８１ページ

それ故、小さな電流でスピン・トランスファにより切り替えることができ、電力消費が少ない二重化磁気抵抗素子を提供するためのシステムおよび方法が求められている。

本発明は、磁気メモリで使用することができる磁気素子を提供するための方法およびシステムを提供する。この磁気素子は、第１のピン止め層、スペーサ層、自由層、スピン・バリア層、および第２のピン止め層を含む。スペーサ層は非磁気性であり、ピン止め層と自由層との間に位置する。書き込み電流が磁気素子を通過する場合には、自由層をスピン・トランスファにより切り替えることができる。自由層は、スペーサ層とスピン・バリア層との間に位置する。スピン・バリア層は、自由層と第２のピン止め層との間に位置する。スピン・バリア層は、自由層の減衰定数への外面による寄与を低減するように構成されている。ある態様においては、スピン・バリア層は、高い面積抵抗を有し、スピン・ポンピング誘起減衰をほぼ除去することができる。他の態様においては、磁気素子は、また、スピン・バリア層と自由層との間にスピン蓄積層を含む。スピン蓄積層は、金属であり、長いスピン拡散長さを有することができる。

本明細書に開示するシステムおよび方法によれば、本発明は、小さな電流密度によるスピン・トランスファにより切り替えることができる磁気素子、および小さなスイッチング電流密度の付随の利点を提供する。

本発明は、磁気素子およびＭＲＡＭのような磁気メモリの改善に関する。以下の説明は、通常の当業者が本発明を製造し、使用することができるようにするためのものであり、特許出願およびその要件の形をしている。当業者であれば、好ましい実施形態に対する種々の修正を容易に考えつくことができるし、本明細書内に記載する一般的な原理を他の実施形態にも適用することができるだろう。それ故、本発明は図の実施形態に限定されるものではなく、本明細書に記載する原理および機能による最も広い範囲を含む。

本発明は、磁気メモリで使用することができる磁気素子を提供するための方法およびシステムを提供する。この磁気素子は、第１のピン止め層、スペーサ層、自由層、スピン・バリア層、および第２のピン止め層を含む。スペーサ層は非磁気性であり、ピン止め層と自由層の間に位置する。書き込み電流が磁気素子を通過する場合には、自由層をスピン・トランスファにより切り替えることができる。自由層は、スペーサ層とスピン・バリア層との間に位置する。スピン・バリア層は、自由層と第２のピン止め層の間に位置する。スピン・バリア層は、自由層の減衰定数への外面による寄与を低減するように構成されている。ある態様においては、スピン・バリア層は、高い面積抵抗を有し、スピン・ポンピング誘起減衰をほぼ除去することができる。他の態様においては、磁気素子は、また、スピン・バリア層と自由層との間にスピン蓄積層を含む。スピン蓄積層は、金属であり（例えば、高い導電性を有し）、長いスピン拡散長さを有することができる。

本発明を、特定の磁気メモリおよびいくつかの構成要素を含む特定の磁気素子により説明する。しかし、通常の当業者であれば、この方法およびシステムが、異なるおよび／または追加の構成要素を含む他の磁気メモリ素子、および／または本発明とは違う異なるおよび／または他の機能を有する他の磁気メモリに対しても、効果的に動作することを容易に理解することができるだろう。また、本発明をスピン・トランスファ現象の現在の理解レベルで説明する。それ故、通常の当業者であれば、この方法およびシステムの行動の理論的説明は、スピン・トランスファの現在の理解レベルに基づいて行われることも容易に理解することができるだろう。また、通常の当業者であれば、この方法およびシステムを、基板に対して特定の関係を有する構造により説明することも容易に理解することができるだろう。例えば、図面に示すように、構造の底部は、通常、構造の頂部よりも下に位置する基板に近い。しかし、通常の当業者であれば、この方法およびシステムは、基板に対して異なる関係を有する他の構造と一致することを容易に理解することができるだろう。さらに、この方法およびシステムを、合成および／または単一のいくつかの層により説明
する。しかし、通常の当業者であれば、これらの層は他の構造を有することもできることを容易に理解することができるだろう。例えば、この方法およびシステムを簡単な自由層により説明するが、本発明を合成自由層と一緒に使用しても一向に構わない。さらに、本発明を、特定の層を有する磁気素子により説明する。しかし、通常の当業者であれば、本発明とは違う追加および／または異なる層を有する磁気素子も使用することができることを容易に理解することができるだろう。さらに、いくつかの構成要素は強磁性であると説明している。しかし、本明細書で使用する場合、強磁性という用語は、フェリ磁性体または類似の構造を含む。それ故、本明細書で使用する場合、「強磁性」という用語は、強磁性体およびフェリ磁性体を含むがこれらに限定されない。また、本発明を１つの素子として説明する。しかし、通常の当業者であれば、本発明は、複数の素子、ビット線および語線を有する磁気メモリの使用と一致することを容易に理解することができるだろう。また、本発明を、小さいスイッチング電流密度を提供するための、自由層に対する減衰定数が低減した特定の機構により説明する。しかし、通常の当業者であれば、本明細書に記載する方法およびシステムは、低飽和磁化自由層のようなスイッチング電流密度を低減するための他の機構と組合わせることができることを容易に理解することができるだろう。

本発明による方法およびシステムをより詳細に説明するために、スピン・トランスファ・スイッチングのための書き込み電流密度が低減した、本発明による磁気素子１００の一部の第１の実施形態を示す図３Ａをここで参照する。好適には、磁気素子１００は、ＣＰＰ構成のＭＲＡＭのような磁気メモリで使用することが好ましい。それ故、磁気素子１００は、絶縁トランジスタ（図示せず）および磁気メモリの他の構成を含むメモリ・セルで使用することができる。さらに、好適には、磁気素子１００は、磁気素子１００の頂部および底部近くの２つの端子１０２および１０４を使用することが好ましい。しかし、例えば、磁気素子の中央付近の第３の端子のような、他の数の端子を使用しても一向に構わない。磁気素子１００は、第１のピン止め層１２０、スペーサ層１３０、自由層１４０、および第２のピン止め層１６０を含む。磁気素子１００は、通常、それぞれピン止め層１２０および１６０のそれぞれ磁化１２２および１６２、およびシード層（図示せず）およびキャッピング層（図示せず）をピン止めするために使用する第１のピン止めのための層１１０、および第２のピン止めのための層１７０も含む。さらに、磁気素子１００は、スピン・トランスファにより自由層１４０に書き込むことができるように構成されている。好ましい実施形態の場合には、それ故、自由層１４０の幅ｗのような横方向の寸法は短く、好適には２００ナノメートル未満であることが好ましい。さらに、好適には、自由層１４０が自由層１４０の平面内に特定の磁化容易軸を確実に有するように、横方向の寸法間に若干の違いを持たせることが好ましい。

好適には、ピン止めのための層１１０および１７０は、交換結合を通して、それぞれピン止め層１２０および１６０の磁化１２２および１６２をそれぞれピン止めする、それぞれのＡＦＭ層１１０および１７０であることが好ましい。ピン止め層の磁化１２２および１６２は図では逆平行になっているが、磁化１２２および１６２がそれぞれ他の方向を向いていても一向に構わない。例えば、ＡＦＭ層１７０は、ピン止め層１２０の磁化１２２に平行に、逆平行にまたは垂直にピン止め層１６０の磁化１６２をピン止めすることができる。ピン止め層１２０および１６０は強磁性である。一実施形態の場合には、ピン止め層１２０および／またはピン止め層１６０は合成である。このような実施形態の場合には、ピン止め層１２０および／またはピン止め層１６０は、非磁気層により分離している強磁性層を含むことができ、強磁性層が逆平行に整合するように構成される。ピン止め層１２０および／または１６０は、磁気素子１００の性能を改善するために使用する他の機能を有することができる。スペーサ層１３０は、非磁気性である。一実施形態の場合には、スペーサ層１３０は、例えばＣｕを含んでいる導電性のものであってもよい。他の実施形態の場合には、スペーサ層１３０は、アルミナのような絶縁体を含むバリア層である。このような実施形態の場合には、バリア層１３０は、電荷キャリアが自由層１４０とピン止
め層１２０の間を通り抜ける（ｔｕｎｎｅｌ）ことができるように構成される。他の実施形態の場合には、スペーサ層１３０は、電流制限層である。それ故、スペーサ層１３０は、それぞれ図１Ａ、図１Ｂまたは図１Ｃに示すスペーサ層１６、１６'または１６"に対応することができる。図３Ａに戻って説明すると、それ故、磁気素子１００は、電流制限磁気抵抗構造であってもよい。

自由層１４０は強磁性である。すでに説明したように、好適には、自由層１４０は、ピン止め層１２０の磁化１２２に平行または逆平行の場合に、自由層１４０の磁化１４２が安定するように、ある形状異方性を有することが好ましい。さらに、自由層１４０は、図３Ａに示すように１つの元素からなるものであってもよいし、合成であってもよい。

磁気素子１００は、また、自由層１４０と第２のピン止め層１６０との間にスピン・バリア層１５０を含む。それ故、スピン・バリア層１５０は、第２のスペーサ層として機能していると見なすこともできる。スピン・バリア層１５０は、自由層の減衰定数αへの外面による寄与を低減するように構成されている。好適には、スピン・バリア層１５０は、大きな面積抵抗ｒ_ｂを有することが好ましい。好ましい実施形態の場合には、大きな面積抵抗は少なくとも０．１Ω・μｍ^２である。図の実施形態の場合には、スピン・バリア層１５０は、本質的に、絶縁マトリックス１５４内に導電性チャネル１５２を含む電流制限層である。減衰定数への外面による寄与を低減するスピン・バリア層１５０が存在しているために、自由層１４０の磁化１４２の切り替わる臨界電流が低減する。

スピン・バリア層１５０の効果は、上記の現在盛んに使用されているスピン・トランスファ・スピン・トルク・モデルにより理解することができる。より詳細に説明すると、スピン・バリア層１５０は、自由層１４０の外部界面を変えるために、それ故、減衰パラメータδα^ｏｕｔ、全減衰パラメータへの外面による寄与を低減するために使用される。それ故、臨界電流が低減する。

スピン・バリア層１５０による臨界電流の低減をより詳細に説明するために、Ｓｌｏｎｃｚｅｗｓｋｉのモデルを参照する。このモデルによれば、スピン・トランスファ・スタックの自由層に対する臨界電流Ｉ_ｃは、自由層１４０の現象論的Ｇｉｌｂｅｒｔ減衰パラメータαに比例する。すでに説明したように、多層構造内に埋め込まれている薄い磁気自由層１４０の場合には、全減衰係数αは、一般的に、３つの貢献α＝α^０＋（δα^ｏｕｔ＋δα^ｉｎ）ｔ_０／ｔ_ｆに分けることができることが分かっている。

固有減衰パラメータα^０は自由層１４０用に使用する材料に依存するので、固有減衰パラメータは、通常、臨界電流を低減するための工学に対して使用することができない。減衰パラメータδα^ｉｎへの表面貢献は、自由層１４０と第１のスペーサ層１３０との間の界面、第１のスペーサ層１３０自身、おそらく第１のスペーサ層１３０と第１のピン止め層１２０との間の界面、および第１のピン止め層１２０の構造および組成の詳細に依存する。これらの種々の素子１２０、１３０および１４０の組成および構造は、通常、種々の他の制約に対して最適化される。より詳細に説明すると、自由層１４０、第１のスペーサ層１３０、および第１のピン止め層１２０は、通常、磁気素子１００のその部分の抵抗を最適化し、所望の適当な範囲内の磁気素子１００の面積抵抗および他の制約を調整するように構成される。それ故、結果として得られるδα^ｉｎは、通常、そのまま受け入れられる。

一方、自由層１４０の外部界面を変えることもできる。より詳細に説明すると、スピン・バリア層１５０は、自由層１４０の外部界面を変えるために、それ故、減衰パラメータδα^ｏｕｔへの、全減衰パラメータへの外面による寄与の貢献を低減するために使用される。この用途の場合には、減衰パラメータへの外面による寄与が低減すると、確実にこの
貢献δα^ｏｕｔは、自由層１４０だけに対するよりも小さくなる。

本発明の好ましい実施形態の場合には、スピン・バリア層１５０は、少なくとも０．１Ω・μｍ^２の大きな面積抵抗ｒ_ｂを有する。このような高い面積抵抗は、スピン・バリア層１５０を横切る自由層１４０の時間依存磁化と外部電極１０４内の伝導電子間の結合を低減する。それ故、この結合は、もはや自由層１５０の磁化の減衰に有意に貢献しない。別の言い方をすれば、スピン・バリア層１５０の面積抵抗が高いために、スピン・ポンピング誘起の追加の減衰が効果的に打ち消され、そのため減衰パラメータδα^ｏｕｔの表面貢献が低減する。それ故、自由層の磁化１４２を切り替えるのに必要な臨界電流の大きさＩ_ｃを有利に低減することができる。それ故、二重化磁気抵抗素子１００の臨界電流がさらに低減する。

図３Ａの磁気素子１００の場合には、スピン・バリア層１５０は電流制限スピン・バリア層である。スピン・バリア層１５０は、層１５０の面を横切る方向に不均質な薄い層である。それ故、スピン・バリア層１５０は、導電性チャネル１５２と呼ぶ金属性（オーム性）伝導エリア、および絶縁マトリックス１５４と呼ぶ比抵抗の高いエリアを有する。絶縁マトリックス１５４は、実際には絶縁エリアであってもよいし、単に導電性チャネル１５４と比較して高い比抵抗を有するエリアであってもよい。その結果、スピン・バリア層１５０を通しての電流の伝導は、主として、導電性チャネル１５４に限定される。磁気素子１００の場合には、スピン・バリア層１５０の面積抵抗は、導電性チャネル１５４のサイズおよび密度を変更することにより調整することができ、ｒ_ｂの目標とする仕様に比較的容易に適合させることができる。

磁気素子１００の好ましい実施形態の場合には、電流制限スピン・バリア層１５０は、好適には０．２〜５ｎｍの厚さを有することが好ましい。また、好ましい実施形態の場合には、スピン・バリア層１５０の大部分は、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｗ、Ｎｂ、Ｍｏ、Ｔａ、Ｖ、Ｔｉ、Ｃｒ、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された１つまたは複数の材料の酸化物からできている。導電性チャネル１５２は、酸素内の低い原子濃度のエリアに対応する。好ましい実施形態の場合には、３０％未満の酸素原子濃度のエリアは、導電性チャネル１５２であると見なされる。比抵抗の高いエリア、すなわち絶縁マトリックス１５４は、酸素内の原子濃度が高いエリアに対応することができる。好ましい実施形態の場合には、絶縁マトリックス１５４は、４０％を超える原子酸素濃度のエリアに対応する。さらに、スピン・バリア層１５０を横切る酸素原子濃度の横方向の変動は、好適には、金属元素のスピン・バリア層１５０または容易に酸化しない酸素分離剤への添加により誘起されることが好ましい。例えば、導電性チャネル１５２は、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、ＩｒおよびＯｓからなる群から選択した元素を含むことができる。

電流制限スピン・バリア層１５０の他の実施形態の場合には、好適には、電流制限スピン・バリア層１５０は、０．２〜５ｎｍの厚さを有することが好ましい。また、このような実施形態の場合には、スピン・バリア層１５０の大部分は、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｔｉからなる群から選択した元素（マトリックス元素）の窒化物からできている。導電性チャネル１５２は、窒素の低い原子濃度のエリアに対応する。好ましい実施形態の場合には、導電性チャネル１５２は、３０％未満の窒素原子濃度のエリアに対応する。絶縁マトリックス１５４は、好適には原子窒素濃度が４０％を超えることが好ましい比抵抗が高いエリアに対応する。さらに、スピン・バリア層１５０を横切る窒素原子濃度の横方向の変動は、好適には、金属元素のスピン・バリア層１５０または窒素により容易に還元しない窒素分離剤への添加により誘起されることが好ましい。例えば、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、ＩｒおよびＯｓからなる群から選択した元素であることが好ましい。

動作中、読み出しおよび書き込みのために異なる電流が使用される。読み出しの際には
、小さな読み出し電流が使用される。例えば、読み出し電流としては１００〜５００マイクロアンペアの電流を使用することができる。このような読み出し電流を使用すれば、磁気素子１００の状態を、自由層１４０のスピン・トランスファ誘起スイッチングを起こさない状態にすることができる。書き込み中、臨界電流Ｉ_ｃに少なくとも等しい書き込み電流が、磁気素子１００に書き込みを行うために、適当な方向に（すなわち図３Ａの上方または下方に）供給される。それ故、自由層１４０の磁化１４２を、ピン止め層１２０の磁化１２２に平行または逆平行に切り替えることができる。このような書き込み電流は、１０〜２，０００マイクロアンペアであってもよい。

それ故、スピン・バリア層１５０は、自由層の減衰定数αへの外表面貢献を低減する。その結果、自由層１４０の磁化１４２が切り替わる臨界電流が低減する。それ故、磁気素子１００の性能を改善することができる。

図３Ｂは、スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子１００'の一部の第１の実施形態のもう１つのバージョンである。磁
気素子１００'の構成要素は磁気素子１００に類似している。それ故、磁気素子１００'の一部に磁気素子１００と類似の参照番号をつけることができる。それ故、磁気素子１００'は、好適にはＡＦＭ層であることが好ましい第１のピン止め層１１０'、ピン止め層１２０'、スペーサ層１３０'、自由層１４０'、スピン・バリア層１５０'、第２のピン止め層１６０'、および好適にはＡＦＭ層であることが好ましい第２のピン止めのための層１７
０'を含む。好適には、電流を電極１０２'および１０４'によりＣＰＰ構成を通して流す
ことが好ましい。スペーサ層１３０'は、導電性層、トンネル障壁層、または電流制限層
を含む種々の形をとることができる。それ故、磁気素子１００'の層は、磁気素子１００
の層とほぼ同じであり、磁気素子１００の層と類似の方法で機能する。

スピン・バリア層１５０'は、スピン・バリア層１５０と類似の方法で機能するが、ス
ピン・バリア層１５０の構造は異なる。より詳細に説明すると、スピン・バリア層１５０'は、薄い絶縁層、半導体層、または他の類似の層を含むトンネル障壁である。それ故、
スピン・バリア層１５０'を通しての電流の伝導は、電子トンネリング、電子ホッピング
および／または熱作動伝導により行うことができる。このような磁気素子１００'の場合
には、スピン・バリア層１５０'の面積抵抗は、スピン・バリア層１５０'の厚さおよび組成を変えることにより調整することができる。それ故、ｒ_ｂの目標とする仕様に適合させることができる。

磁気素子１００'の好ましい実施形態の場合には、スピン・バリア層１５０'は、０．２〜５ｎｍの厚さを有する。また、好ましい実施形態の場合には、スピン・バリア層の大部分は、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｗ、Ｎｂ、Ｍｏ、Ｔａ、Ｖ、Ｔｉ、Ｃｒ、Ｆｅ、ＣｏまたはＮｉからなる群から選択した元素の酸化物からできている。磁気素子１００'の他の実
施形態の場合には、スピン・バリア層１５０'は、０．２〜５ｎｍの厚さを有し、その大
部分は、Ａ、Ｂ、Ｓｉ、Ｇｅ、Ｔｉからなる群から選択した元素の窒化物からできている。さらに他の実施形態の場合には、スピン・バリア層１５０'の大部分は、半導体材料か
らできている。このような磁気素子１００'の場合には、好適には、スピン・バリア層１
５０'は、０．２〜５ｎｍの厚さを有することが好ましい。好適には、このような実施形
態で使用する半導体材料は、Ｓｉ、Ｇｅ、Ｇａ、Ｃｄ、Ｔｅ、Ｓｂ、Ｉｎ、Ａｌ、Ａｓ、ＨｇおよびＣからなる群から選択した元素からできていることが好ましい。

スピン・バリア層１５０'は、自由層の減衰定数αへの外面による寄与を低減する。ス
ピン・バリア層１５０'は、上記と類似の方法で減衰定数への外面による寄与を低減する
ので、自由層１４０'の磁化１４２'が切り替わる臨界電流が低減する。それ故、磁気素子１００'の性能を改善することができる。

図３Ｃは、スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子１００"の一部の第１の実施形態の第３のバージョンである。磁気素
子１００"の構成要素は磁気素子１００に類似している。それ故、磁気素子１００"の一部に磁気素子１００および１００'と類似の参照番号を付けることができる。それ故、磁気
素子１００"は、好適にはＡＦＭ層であることが好ましい第１のピン止めのための層１１
０"、第１のピン止め層１２０"、スペーサ１３０"、自由層１４０"、スピン・バリア層１５０"、第２のピン止め層１６０"、および好適にはＡＦＭ層であることが好ましい第２のピン止めのための層１７０"を含む。好適には、電流を電極１０２"および１０４"により
ＣＰＰ構成を通して流すことが好ましい。スペーサ層１３０"は、導電性層、トンネル障
壁層、または電流制限層を含む種々の形をとることができる。それ故、磁気素子１００"
の層は、磁気素子１００および１００'の層とほぼ同じであり、磁気素子１００および１
００'の層と類似の方法で機能する。

スピン・バリア層１５０"はスピン・バリア層１５０のような電流制限スピン・バリア
層、またはスピン・バリア層１５０'のようなトンネリング・スピン・バリア層であって
もよい。それ故、スピン・バリア層１５０"は、スピン・バリア層１５０および１５０'と類似の方法で機能する。しかし、図の磁気素子１００"の場合には、ピン止め層１２０"および１６０"および自由層１４０"は合成である。それ故、第１のピン止め層１２０"は、
好適にはＲｕであることが好ましい非磁気スペーサ層１２６により分離している強磁性層１２４および１２８を含む。非磁気スペーサ層１２６は、強磁性層１２４および１２８の磁化１２５および１２７が、それぞれ反強磁性的に結合するように構成されている。第２のピン止め層１６０"は、好適にはＲｕであることが好ましい非磁気スペーサ層１６６に
より分離している強磁性層１６４および１６８を含む。非磁気スペーサ層１６６は、強磁性層１６４および１６８の磁化１６５および１６７が、それぞれ反強磁性的に結合するように構成されている。同様に、自由層１４０"は、好適にはＲｕであることが好ましい非
磁気スペーサ層１４６により分離している強磁性層１４４および１４８を含む。非磁気スペーサ層１４６は、強磁性層１４４および１４８の磁化１４５および１４７が、それぞれ反強磁性的に結合するように構成されている。

それ故、上記と類似の方法で、スピン・バリア層１５０'は、自由層の減衰定数αへの
外面による寄与を低減する。その結果、自由層１４０"の磁化１４２"が切り替わる臨界電流が低減する。それ故、磁気素子１００"の性能を改善することができる。

図４Ａは、スピン・トランスファ用の書き込み電流密度が低減した、本発明による磁気素子２００の一部の第２の実施形態である。好適には、磁気素子２００は、ＣＰＰ構成のＭＲＡＭのような磁気メモリで使用することが好ましい。それ故、磁気素子２００は、絶縁トランジスタ（図示せず）および磁気メモリの他の構成を含むメモリ・セルで使用することができる。さらに、好適には、磁気素子２００は、磁気素子２００の頂部および底部近くの２つの端子２０２および２０４を使用することが好ましい。しかし、例えば、磁気素子の中央付近の第３の端子のような他の数の端子を使用しても一向に構わない。磁気素子２００は、第１のピン止め層２２０、スペーサ層２３０、自由層２４０、スピン蓄積層２５０、スピン・バリア層２６０および第２のピン止め層２７０を含む。磁気素子２００は、通常、第１のピン止め層２２０の磁化２２２をピン止めするために使用する第１のピン止めのための層２１０、第２のピン止め層２７０の磁化２７２をピン止めするために使用する第２のピン止めのための層２８０、およびシード層（図示せず）およびキャッピング層（図示せず）も含む。さらに、磁気素子２００は、スピン・トランスファにより自由層２４０に書き込むことができるように構成されている。好ましい実施形態の場合には、それ故、自由層２４０の幅ｗのような横方向の寸法は短く、好適には２００ナノメートル未満であることが好ましい。さらに、好適には、自由層２４０が自由層２４０の平面内に
特定の磁化容易軸を確実に有するように、横方向の寸法間に若干の違いを持たせることが好ましい。

ピン止め層２２０および２８０は強磁性である。一実施形態の場合には、第１のピン止め層２２０および／または第２のピン止め層２８０は合成である。このような実施形態の場合には、第１のピン止め層２２０および／または第２のピン止め層２８０は、非磁気層により分離している強磁性層を含むことができ、強磁性層が逆平行に整合するように構成される。第１のピン止め層２２０および／または第２のピン止め層２８０は、磁気素子２００の性能を改善するために使用する他の機能を有することができる。スペーサ層２３０は非磁気性である。一実施形態の場合には、バリア層２３０は、例えば、Ｃｕを含んでいて導電性であってもよい。他の実施形態の場合には、スペーサ層２３０は、アルミナのような絶縁体を含むバリア層である。このような実施形態の場合には、スペーサ層２３０は、電荷キャリアが自由層２４０とピン止め層２２０の間を通り抜けることができるように構成される。他の実施形態の場合には、スペーサ層２３０は電流制限層である。それ故、スペーサ層２３０は、それぞれ図１Ａ、図１Ｂまたは図１Ｃに示すスペーサ層１６、１６'または１６"に対応することができる。図４Ａに戻って説明すると、それ故、磁気素子２００は、電流制限磁気抵抗構造であってもよい。

自由層２４０は強磁性である。すでに説明したように、好適には、自由層２４０は、ピン止め層２２０の磁化２２２に平行または逆平行の場合に、自由層２４０の磁化２４２が安定するようにある形状異方性を有することが好ましい。さらに、自由層２４０は、図４Ａに示すように１つの元素からなるものであってもよいし、合成であってもよい。

磁気素子２００は、また、スピン蓄積層２５０とスピン・バリア層２６０を含む。スピン蓄積層２５０とスピン・バリア層２６０の組合わせは、自由層２４０の外部界面を変えるために、それ故、減衰パラメータδα^ｏｕｔ、全減衰パラメータへの外面による寄与の貢献を低減するために使用される。それ故、スピン・バリア層２６０とスピン蓄積層２５０との組合わせは、自由層の減衰定数αへの外面による寄与を低減する。その結果、自由層２４０"の磁化２４２"が切り替わる臨界電流が低減する。それ故、磁気素子２００"の
性能を改善することができる。

スピン蓄積層２５０およびスピン・バリア層２６０の機能については以下に説明する。スピン蓄積層２５０は、（例えば、高い導電性を有する）金属である。また、好ましい実施形態の場合には、スピン蓄積層２５０は、非常に長いスピン・フリップ散乱時間、または等価的に長いスピン拡散長さを有する。本発明の好ましい実施形態の場合には、それ故、スピン蓄積層２５０は、非常に長いスピン拡散長さを有することが分かっているＡｌ、ＣｕまたはＡｇのような、非常に純度が高く、原子重量が比較的軽く、高導電性の金属からできている。このような金属層内の「長い」スピン拡散長さの典型的な値は、室温で４０ナノメートルを超える。さらに、本発明の好ましい実施形態の場合には、スピン蓄積層は、スピン蓄積層内のスピン拡散長さより遥かに薄い０．５ｎｍ〜５ｎｍの厚さを有する。スピン蓄積層２５０のスピン拡散長さが非常に長いために、自由層２４０の時間依存磁化からスピン・ポンピングによりスピン蓄積層２５０に移送される角運動量の寿命は長く、蓄積することができる。その結果、スピン・バリア層２６０の方向に外側に移送されるこの蓄積した角運動量に対するゼロでないある程度の確率が生じる。同様に、この蓄積した角運動量が自由層２４０内に内側に送り返される確率はゼロにならない。

スピン・バリア層２６０は、スピン・バリア層１５０、１５０'および１５０"と類似しているので、同じように機能する。好ましい実施形態の場合には、好適には、スピン・バリア層２６０は大きな面積抵抗ｒ_ｂを有することが好ましい。より詳細に説明すると、Ω・μｍ^２で表すスピン・バリア層２６０の面積抵抗は十分大きいので、次元を持たない積
ｇ_ｒ ^↑↓ｒ_ｂは１０より大きい。数量ｇ_ｒ ^↑↓は、Ω^−１・μｍ^−２単位の自由層２４０とスピン蓄積層２５０間の界面のスピン混合コンダクタンスである。スピン混合コンダクタンスは、Ｐｈｙｓ．Ｒｅｖ．Ｂ６５、（２００２年）、２２０４０１（Ｒ）ページ掲載のＫ．Ｘｉａ他の「強磁性／金属構造のスピン・トルク」（Ｓｐｉｎ ｔｏｒｑｕｅｓ ｉｎ ｆｅｒｒｏｍａｇｎｅｔｉｃ／ｍｅｔａｌ ｓｔｒｕｃｔｕｒｅｓ）に詳細に記載されているように、磁気抵抗効果膜構造の磁気電子理論で定義されてきた。金属／金属界面のスピン混合コンダクタンスの典型的な値は、１００〜１，０００Ω^−１・μｍ^−２の範囲内である。それ故、本発明の好ましい実施形態の場合には、スピン・バリア層２６０は、約１０という次元のない積を達成するために、０．０１Ω・μｍ^２より大きく、またおそらく０．１Ω・μｍ^２より大きい面積抵抗を有する。

スピン蓄積層２５０と一緒に使用した場合、大きな面積抵抗要件を満足させるスピン・バリア層２６０の場合には、磁気自由層２４０の方向に内側に送り返されるスピン蓄積層２５０内に蓄積する角運動量の確率は、スピン・バリア層２６０を通して外側に移送される確率より遥かに高くなる。別の言い方をすれば、スピン蓄積層２５０内に蓄積する角運動量が自由層２４０に戻る可能性が有意に高くなる。これにより、スピン・ポンピング誘起追加減衰が効果的に打ち消され、そのため減衰パラメータδα^ｏｕｔへの外面による寄与が低減する。それ故、自由層２４０の磁化を切り替える臨界電流の大きさＩ_ｃが有利に低減する。

図の実施形態の場合には、スピン・バリア層２６０は、本質的に電流制限層である。それ故、スピン・バリア層２６０は、図３Ａのスピン・バリア層１５０に類似している。図４Ａに戻って説明すると、スピン・バリア層２６０は、層２６０の平面を横切る方向に不均質な薄い層である。それ故、スピン・バリア層２６０は、導電性チャネル２６２と呼ぶ金属性（オーム性）伝導エリア、および絶縁マトリックス２６４と呼ぶ比抵抗の高いエリアを有する。絶縁マトリックス２６４は、実際には絶縁エリアであってもよいし、単に導電性チャネル２６４と比較して高い比抵抗を有するエリアであってもよい。その結果、スピン・バリア層２６０を通しての電流の伝導は、主として、導電性チャネル２６４に限定される。磁気素子２００の場合には、スピン・バリア層２６０の面積抵抗は、導電性チャネル２６４のサイズおよび密度を変更することにより調整することができ、ｒ_ｂの目標とする仕様に比較的容易に適合させることができる。

磁気素子２００の好ましい実施形態の場合には、電流制限スピン・バリア層２６０は、好適には０．２〜５ｎｍの厚さを有することが好ましい。また、好ましい実施形態の場合には、スピン・バリア層２６０の大部分は、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｗ、Ｎｂ、Ｍｏ、Ｔａ、Ｖ、Ｔｉ、Ｃｒ、Ｆｅ、ＣｏおよびＮｉからなる群から選択した１つまたは複数の材料の酸化物からできている。導電性チャネル２６２は、酸素内の低い原子濃度のエリアに対応することができる。好ましい実施形態の場合には、３０％未満の酸素原子濃度のエリアは、導電性チャネル２６２であると見なされる。比抵抗の高いエリア、すなわち絶縁マトリックス２６４は、酸素内の原子濃度が高いエリアに対応することができる。好ましい実施形態の場合には、絶縁マトリックス２６４は、４０％を超える原子酸素濃度のエリアに対応する。さらに、好適には、スピン・バリア層２６０を横切る酸素原子濃度の横方向の変動は、金属元素のスピン・バリア層２６０に容易に酸化しない酸素分離剤を添加することにより誘起するものであることが好ましい。例えば、導電性チャネル２６２は、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、ＩｒおよびＯｓからなる群から選択した元素を含むことができる。

電流制限スピン・バリア層２６０の他の実施形態の場合には、好適には、電流制限スピン・バリア層２６０は０．２〜５ｎｍの厚さを有することが好ましい。また、このような実施形態の場合には、スピン・バリア層２６０の大部分は、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｔｉ
からなる群から選択した元素（マトリックス元素）の窒化物からできている。導電性チャネル２６２は、窒素の低い原子濃度のエリアに対応する。好ましい実施形態の場合には、導電性チャネル２６２は、３０％未満の窒素原子濃度のエリアに対応する。絶縁マトリックス２６４は、好適には原子窒素濃度が４０％を超えることが好ましい比抵抗が高いエリアに対応する。さらに、好適には、スピン・バリア層２６０を横切る窒素原子濃度の横方向の変動は、金属元素のスピン・バリア層２６０に窒素により容易に還元しない窒素分離剤を添加することにより誘起するものであることが好ましい。例えば、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、ＩｒおよびＯｓからなる群から選択した元素であることが好ましい。

動作中、読み出しおよび書き込みのために異なる電流が使用される。読み出しの際には、小さな読み出し電流が使用される。例えば、読み出し電流としては１００〜５００マイクロアンペアの電流を使用することができる。このような読み出し電流を使用すれば、磁気素子２００の状態を、自由層２４０のスピン・トランスファ誘起スイッチングを起こさない状態にすることができる。書き込み中、臨界電流Ｉ_ｃに少なくとも等しい書き込み電流が、磁気素子２００に書き込みを行うために、適当な方向に（すなわち図４Ａの上方または下方に）供給される。それ故、自由層２４０の磁化２４２を、ピン止め層２２０の磁化２２２に平行または逆平行に切り替えることができる。このような書き込み電流は、１０〜２，０００マイクロアンペアであってもよい。

それ故、スピン角運動量を蓄積するスピン蓄積層２５０と蓄積したスピン角運動量に自由層２４０へ戻る確率を高くすることができるスピン・バリア層２６０の組合わせは、自由層の減衰定数αへの外面による寄与の低減を容易にする。その結果、自由層２４０の磁化２４２が切り替わる臨界電流が低減する。それ故、磁気素子２００の性能を改善することができる。

図４Ｂは、スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子２００'の一部の第２の実施形態のもう１つのバージョンである。磁
気素子２００'の構成要素は、磁気素子２００に類似している。それ故、磁気素子２００'の一部に磁気素子２００と類似の参照番号をつけることができる。それ故、磁気素子２００'は、好適にはＡＦＭ層であることが好ましい第１のピン止めのための層２１０'、第１のピン止め層２２０'、スペーサ層２３０'、自由層２４０'、スピン蓄積層２５０'、スピン・バリア層２６０'、第２のピン止め層２７０'、および好適にはＡＦＭ層であることが好ましい第２のピン止めのための層２８０'を含む。好適には、電流を電極２０２'および２０４'によりＣＰＰ構成を通して流すことが好ましい。スペーサ層２３０'は、導電性層、トンネル障壁層、または電流制限層を含む種々の形をとることができる。それ故、磁気素子２００'の層は、磁気素子２００の層とほぼ同じであり、磁気素子２００の層と類似
の方法で機能する。

スピン蓄積層２５０'とスピン・バリア層２６０'の組合わせは、スピン蓄積層２５０およびスピン・バリア層２５０の組合わせと類似の方法で機能するが、スピン・バリア層２６０'の構造は異なる。より詳細に説明すると、スピン・バリア層２６０'は、薄い絶縁層、半導体層、または他の類似の層を含むトンネル障壁である。それ故、スピン・バリア層２６０'を通しての電流の伝導は、電子トンネリング、電子ホッピングおよび／または熱
作動伝導により行うことができる。このような磁気素子２００'の場合には、スピン・バ
リア層２６０'の面積抵抗は、スピン・バリア層２６０'の厚さおよび組成を変えることにより調整することができる。それ故、ｒ_ｂの目標とする仕様に適合させることができる。

磁気素子２００'の好ましい実施形態の場合には、スピン・バリア層２６０'は、０．２〜５ｎｍの厚さを有する。また、好ましい実施形態の場合には、スピン・バリア層の大部分は、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｗ、Ｎｂ、Ｍｏ、Ｔａ、Ｖ、Ｔｉ、Ｃｒ、Ｆｅ、Ｃｏまた
はＮｉからなる群から選択した元素の酸化物からできている。磁気素子２００'の他の実
施形態の場合には、スピン・バリア層２６０'は、０．２〜５ｎｍの厚さを有し、その大
部分は、Ａ、Ｂ、Ｓｉ、Ｇｅ、Ｔｉからなる群から選択した元素の窒化物からできている。さらに他の実施形態の場合には、スピン・バリア層２６０'の大部分は、半導体材料か
らできている。このような磁気素子２００'の場合には、好適には、スピン・バリア層２
６０'は０．２〜５ｎｍの厚さを有することが好ましい。好適には、このような実施形態
で使用する半導体材料は、Ｓｉ、Ｇｅ、Ｇａ、Ｃｄ、Ｔｅ、Ｓｂ、Ｉｎ、Ａｌ、Ａｓ、ＨｇおよびＣからなる群から選択した元素からできていることが好ましい。

スピン蓄積層２５０'とスピン・バリア層２６０'の組合わせは、図４Ａのところで説明したのと類似の方法で自由層２４０'の減衰定数αへの外面による寄与を低減する。スピ
ン蓄積層２５０'はスピン・バリア層２６０'と一緒に、上記と類似の方法で減衰定数への外面による寄与を低減するので、自由層２４０'の磁化２４２'が切り替わる臨界電流が低減する。それ故、磁気素子２００'の性能を改善することができる。

図４Ｃは、スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子２００"の一部の第２の実施形態の第３のバージョンである。磁気素
子２００"の構成要素は、磁気素子２００に類似している。それ故、磁気素子２００"の一部に磁気素子３００および２００'と類似の参照番号をつけることができる。それ故、磁
気素子２００"は、好適にはＡＦＭ層であることが好ましい第１のピン止めのための層２
１０"、第１のピン止め層２２０"、スペーサ２３０"、自由層２４０"、スピン蓄積層２５０'、スピン・バリア層２６０"、第２のピン止め層２７０"、および好適にはＡＦＭ層で
あることが好ましい第２のピン止めのための層２８０"を含む。好適には、電流を電極２
０２"および２０４"によりＣＰＰ構成を通して流すことが好ましい。スペーサ層２３０"
は、導電性層、トンネル障壁層、または電流制限層を含む種々の形をとることができる。それ故、磁気素子２００"の層は、磁気素子２００および２００'の層とほぼ同じであり、磁気素子２００および２００'の層と類似の方法で機能する。

スピン・バリア層２６０"は、スピン・バリア層２５０のような電流制限スピン・バリ
ア層、またはスピン・バリア層２５０'のようなトンネリング・スピン・バリア層であっ
てもよい。それ故、スピン・バリア層２６０"とスピン蓄積層２５０"との組合わせは、スピン・バリア層２５０および２５０'と類似の方法で機能する。しかし、図の磁気素子２
００"の場合には、第１のピン止め層２２０"、自由層２４０"および第２のピン止め層２
７０"は合成である。それ故、ピン止め層２２０"は、好適にはＲｕであることが好ましい非磁気スペーサ層２２６により分離している強磁性層２２４および２２８を含む。非磁気スペーサ層２２６は、強磁性層２２４および２２８の磁化２２５および２２７が、それぞれ反強磁性的に結合するように構成されている。ピン止め層２７０"は、好適にはＲｕで
あることが好ましい非磁気スペーサ層２７６により分離している強磁性層２７４および２７８を含む。非磁気スペーサ層２７６は、強磁性層２７４および２７８の磁化２７５および２７７が、それぞれ反強磁性的に結合するように構成されている。同様に、自由層２４０"は、好適にはＲｕであることが好ましい非磁気スペーサ層２４６により分離している
強磁性層２４４および２４８を含む。非磁気スペーサ層２４６は、強磁性層２４４および２４８の磁化２４５および２４７が、それぞれ反強磁性的に結合するように構成されている。

それ故、磁気素子２００のところで説明したのと類似の方法で、スピン・バリア層２６０"〜スピン蓄積層２５０"の組合わせは、自由層２４０の減衰定数αへの外面による寄与を低減する。その結果、自由層２４０"の磁化２４２"が切り替わる臨界電流が低減する。それ故、磁気素子２００"の性能を改善することができる。

それ故、磁気素子１００、１００'、１００"、２００、２００'および２００"を使用すると、対応する自由層１３０、１３０'、１３０"、２３０、２３０'および２３０"の磁化方向を切り替える臨界電流が低減する。それ故、電力消費が改善され、Ｉ_ｃが低いことによる他の利点も得られる。

図５は、本発明による磁気素子の一実施形態を提供する本発明による方法の一実施形態の流れ図である。方法６００については、磁気素子１００、１００'、１００"、２００、２００'および２００"により説明する。ステップ３０２において、ピン止め層１２０、１２０'、１２０"、２２０、２２０'および／または２２０"のような第１のピン止め層が提供される。一実施形態の場合には、ステップ３０２において、合成ピン止め層が提供される。ステップ３０４において、スペーサ層１３０、１３０'、１３０"、２３０、２３０'
および／または２３０"が提供される。ステップ３０４において、バリア層、導電層また
は電流制限層を提供することができる。ステップ３０６において、自由層１４０、１４０'、１４０"、２４０、２４０'および／または２４０"が提供される。ステップ３０８において、製造している実施形態により、そうしたい場合には、スピン蓄積層２４０、２４０'または２４０"が提供される。一実施形態の場合には、ステップ３０８において、高純度の金属目標から高真空蒸着チャンバ内でスピン蓄積層２５０、２５０または２５０"がス
パッタされる。ステップ３１０において、スピン・バリア層１５０、１５０'、１５０"、２６０、２６０'および／または２６０"が提供される。それ故、ステップ３１０において、スピン拡散層１５０または２５０を形成することができる。一実施形態の場合には、ステップ３１０において、選択した酸素分離剤の高純度の目標により、選択したマトリックス素子の高純度の目標から、サブ単一層の高真空蒸着チャンバ内で選択したマトリックス素子のもう１つの共スパッタリングを行うことができる。共スパッタリングは、選択した割合になるように、選択した全厚になるように調整される。このような実施形態の場合には、蒸着の後で自然酸化が行われる。他の実施形態の場合には、ステップ３１０において、選択したマトリックス素子の高純度の目標、および選択した窒素分離剤の高純度の目標から、高真空蒸着チャンバ・サブ単一層内で別の反応性共スパッタリングが行われる。共スパッタリングは、選択した割合になるように、選択した全厚になるように調整される。マトリックスを窒化する際に、アルゴンと窒素の混合物をスパッタリング・ガスとして使用することができることに留意されたい。このような実施形態は、スピンバリア層１５０または２６０としての電流制限層になる。他の実施形態の場合には、ステップ３１０において、選択したマトリックス素子の高純度の目標から、高真空蒸着チャンバ内でスパッタリングを行い、その後で純粋な酸素の希薄な雰囲気内で自然酸化を行うことにより、トンネリング層１５０'または２６０'が提供される。もう１つのトンネル・スピン・バリア層を提供するために、アルゴンおよび窒素の混合物をスパッタリング・ガスとして使用して、選択したマトリックス素子の高純度の目標から、高真空蒸着チャンバ内で反応性スパッタリングを行うことができる。選択した半導体材料の高純度の目標から、高真空蒸着チャンバ内でスパッタリングを行うことにより、さらに他のトンネル・スピン・バリア層１５０'または１６０'を提供することができる。ステップ３１２において、ピン止め層１６０、１６０'、１６０"。２７０、２７０'および／または２７０"のような第２のピン止め層が提供される。磁気素子の残りの部分および対応する磁気メモリ（明示していない）。それ故、磁気素子１００、１００'、１００"、２００、２００'２００"を提供することができる。

小さなスイッチング電流密度でスピン・トランスファにより書き込むことができる磁気素子を提供するための方法およびシステムについて開示してきた。図の実施形態により本発明を説明してきたが、通常の当業者であれば、実施形態に種々の変更を行うことができ、そのような変更は、本発明の精神および範囲内に含まれることを容易に理解することができるだろう。それ故、通常の当業者であれば、添付の特許請求の範囲の精神および範囲から逸脱することなしに多くの修正を行うことができる。

従来の磁気素子、従来のスピン・バルブを示す断面図。 さらなる従来の磁気素子、及び従来のスピン・トンネル接合を示す断面図。 第３の従来の磁気素子、及び従来の電流制限磁気抵抗効果薄膜構造を示す断面図。 従来の二重化磁気抵抗磁気素子を示す断面図。 スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子の一部の第１の実施形態を示す断面図。 スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子の一部の第１の実施形態の別例を示す断面図。 スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子の一部の第１の実施形態のさらなる別例を示す断面図。 スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子の一部の第２の実施形態を示す断面図。 スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子の一部の第２の実施形態の別例を示す断面図。 スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子の一部の第２の実施形態のさらなる別例を示す断面図。 スピン・トランスファ・スイッチング用の書き込み電流密度が低減した、本発明による磁気素子の一実施形態を提供するための本発明による方法の一実施形態の流れ図。

Claims (43)

1. 磁気素子であって、
   第１のピン止め層と、
   非磁気性のスペーサ層と、
   自由層磁化を有する自由層と、
   スピン・バリア層と、
   第２のピン止め層とを備え、
   前記スペーサ層が前記ピン止め層と前記自由層との間に位置し、
   前記自由層が、前記スピン・バリア層と前記スペーサ層との間に位置し、前記スピン・バリア層が、前記自由層の減衰定数への外面による寄与を低減するように構成され、
   前記スピン・バリア層が前記自由層と前記第２のピン止め層との間に位置し、
   前記磁気素子が、書き込み電流が前記磁気素子を通過した場合に、スピン・トランスファにより前記自由層の磁化を切り替えることができるように構成される磁気素子。
2. 前記スピン・バリア層が、高い面積抵抗を有する請求項１に記載の磁気素子。
3. 前記高い面積抵抗が０．１Ω・μｍ^２以上である請求項２に記載の磁気素子。
4. 前記スピン・バリア層が、スピン・ポンピング誘起減衰が実質的に除去されるように構成される請求項１に記載の磁気素子。
5. 前記スピン・バリア層が、絶縁マトリックス内に導電性チャネルを含む電流制限層である請求項１に記載の磁気素子。
6. 前記スピン・バリア層が、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｗ、Ｎｂ、Ｍｏ、Ｔａ、Ｖ、Ｔｉ、Ｃｒ、Ｆｅ、Ｃｏ及びＮｉからなる群のうちの少なくとも１つからなる材料の酸化物を含む請求項５に記載の磁気素子。
7. 前記導電性チャネルが、前記酸化物が３０原子％未満の酸素である領域を含む請求項６に記載の磁気素子。
8. 前記スピン・バリア層が、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｒ及びＯｓのうちの少なくとも１つをさらに含む請求項６に記載の磁気素子。
9. 前記スピン・バリア層が、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｔｉからなる群のうちの少なくとも１つの材料の窒化物を含む請求項５に記載の磁気素子。
10. 前記導電性チャネルが、前記窒化物が３０原子％未満の窒素である領域を含む請求項９に記載の磁気素子。
11. 前記スピン・バリア層が、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｒ及びＯｓのうちの少なくとも１つをさらに含む請求項９に記載の磁気素子。
12. 前記スピン・バリア層が、前記スピン・バリア層を通しての伝導が、トンネリング・ホッピング及び熱作動伝導のうちの少なくとも１つを有するトンネル障壁である請求項１に記載の磁気素子。
13. 前記スピン・バリア層が絶縁体である請求項１２に記載の磁気素子。
14. 前記スピン・バリア層が、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｗ、Ｎｂ、Ｍｏ、Ｔａ、Ｖ、Ｔｉ、Ｃｒ、Ｆｅ、Ｃｏ，Ｎｉからなる群のうちの少なくとも１つからなる材料の酸化物を含む請求項１２に記載の磁気素子。
15. 前記スピン・バリア層が、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｔｉからなる群のうちの少なくとも１つからなる材料の窒化物を含む請求項１２に記載の磁気素子。
16. 前記スピン・バリア層が半導体である請求項１２に記載の磁気素子。
17. 前記スピン・バリア層が、Ｓｉ、Ｇｅ、Ｇａ、Ｃｄ、Ｔｅ、Ｓｂ、Ｉｎ、Ａｌ、Ａｓ、Ｈｇ及びＣからなる群から選択した材料を含む請求項１６に記載の磁気素子。
18. 前記スペーサ層が、導体、絶縁バリア層または電流制限層である請求項１に記載の磁気素子。
19. 前記自由層が、第１の強磁性層、第２の強磁性層、および前記第１の強磁性層と前記第２の強磁性層の間に非磁気スペーサ層を含む合成自由層であり、前記非磁気スペーサ層が、前記第１の強磁性層および前記第２の強磁性層が反強磁性的に結合するように構成される請求項１に記載の磁気素子。
20. 前記ピン止め層が、第１の強磁性層、第２の強磁性層、および前記第１の強磁性層と前記第２の強磁性層の間に非磁気スペーサ層を含む合成ピン止め層であり、前記非磁気スペーサ層が、前記第１の強磁性層および前記第２の強磁性層が反強磁性的に結合するように構成される請求項１に記載の磁気素子。
21. 前記スピン・バリア層と前記自由層との間に位置するスピン蓄積層をさらに備え、前記スピン蓄積層が高い導電性を有する請求項１に記載の磁気素子。
22. 前記スピン蓄積層が、長いスピン拡散長さを有する請求項２１に記載の磁気素子。
23. 前記スピン蓄積層が、Ａｌ、ＣｕまたはＡｇを含む請求項２１に記載の磁気素子。
24. 前記スピン・バリア層が、０．０１Ω・μｍ^２以上となる高い面積抵抗を有する請求項２１に記載の磁気素子。
25. 前記スピン・バリア層が、スピン・ポンピング誘起減衰が実質的に除去されるように構成される請求項２１に記載の磁気素子。
26. 前記スピン・バリア層が、絶縁マトリックス内に導電性チャネルを含む電流制限層である請求項２１に記載の磁気素子。
27. 前記スピン・バリア層が、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｗ、Ｎｂ、Ｍｏ、Ｔａ、Ｖ、Ｔｉ、Ｃｒ、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された材料の酸化物を含む請求項２６記載磁気素子。
28. 前記導電性チャネルが、前記酸化物が３０原子％未満の酸素である領域を含む請求項２７に記載の磁気素子。
29. 前記スピン・バリア層が、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｒ及びＯｓのうちの少なくとも１つをさらに含む請求項２７に記載の磁気素子。
30. 前記スピン・バリア層が、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｔｉからなる群から選択された材料の窒化物を含む請求項２６に記載の磁気素子。
31. 前記導電性チャネルが、前記窒化物が３０原子％未満の窒素である領域を含む請求項３０に記載の磁気素子。
32. 前記スピン・バリア層が、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｒ及びＯｓのうちの少なくとも１つをさらに含む請求項３０に記載の磁気素子。
33. 前記スピン・バリア層が、前記スピン・バリア層を通しての伝導が、トンネリング・ホッピング及び熱作動伝導のうちの少なくとも１つを有するトンネル障壁である請求項２１に記載の磁気素子。
34. 前記スピン・バリア層が、絶縁体である請求項３３に記載の磁気素子。
35. 前記スピン・バリア層が、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｗ、Ｎｂ、Ｍｏ、Ｔａ、Ｖ、Ｔｉ、Ｃｒ、Ｆｅ、Ｃｏ，Ｎｉからなる群から選択された少なくとも１つからなる材料の酸化物を含む請求項３３に記載の磁気素子。
36. 前記スピン・バリア層が、Ａｌ、Ｂ、Ｓｉ、Ｇｅ、Ｔｉからなる群から選択された材料の窒化物を含む請求項３３に記載の磁気素子。
37. 前記スピン・バリア層が半導体である請求項３３に記載の磁気素子。
38. 前記スピン・バリア層が、Ｓｉ、Ｇｅ、Ｇａ、Ｃｄ、Ｔｅ、Ｓｂ、Ｉｎ、Ａｌ、Ａｓ、Ｈｇ及びＣからなる群から選択された少なくとも１つの元素を含む請求項３７に記載の磁気素子。
39. 前記スペーサ層が、導体、絶縁バリア層または電流制限層である請求項２１に記載の磁気素子。
40. 前記自由層が、第１の強磁性層、第２の強磁性層、および前記第１の強磁性層と前記第２の強磁性層の間に非磁気スペーサ層を含む合成自由層であり、前記非磁気スペーサ層が、前記第１の強磁性層および前記第２の強磁性層が反強磁性的に結合するように構成される請求項２１に記載の磁気素子。
41. 前記ピン止め層層が、第１の強磁性層、第２の強磁性層、および前記第１の強磁性層と前記第２の強磁性層の間に非磁気スペーサ層を含む合成ピン止め層であり、前記非磁気スペーサ層が、前記第１の強磁性層および前記第２の強磁性層が反強磁性的に結合するように構成される請求項２１に記載の磁気素子。
42. 磁気素子を提供するための方法であって、
    （ａ）第１のピン止め層を提供するステップと、
    （ｂ）スペーサ層を提供するステップと、
    （ｃ）自由層の磁化を有する自由層を提供するステップと、
    （ｄ）スピン・バリア層を提供するステップと、
    （ｅ）第２のピン止め層を提供するステップとを含み、
    前記スペーサ層が非磁気性であり、
    前記スペーサ層が前記ピン止め層と前記自由層との間に位置し、
    前記自由層が、前記スピン・バリア層と前記スペーサ層との間に位置し、前記スピン・バリア層が、前記自由層の減衰定数に対する外面による寄与を低減するように構成され、
    前記磁気素子が、書き込み電流が前記磁気素子を通過した場合に、スピン・トランスファにより前記自由層の磁化を切り替えることができるように構成される方法。
43. （ｆ）前記スピン・バリア層と前記自由層との間に位置するスピン蓄積層を提供するステップをさらに含み、前記スピン蓄積層が高い導電性を有する請求項４２に記載の方法。

Images