KR20080070812A - 안정화 강자성 자유층 또는 다층 강자성 자유층을 지닌자기 장치 - Google Patents

안정화 강자성 자유층 또는 다층 강자성 자유층을 지닌자기 장치 Download PDF

Info

Publication number
KR20080070812A
KR20080070812A KR1020087009238A KR20087009238A KR20080070812A KR 20080070812 A KR20080070812 A KR 20080070812A KR 1020087009238 A KR1020087009238 A KR 1020087009238A KR 20087009238 A KR20087009238 A KR 20087009238A KR 20080070812 A KR20080070812 A KR 20080070812A
Authority
KR
South Korea
Prior art keywords
layer
ferromagnetic
magnetic
free
magnetic biasing
Prior art date
Application number
KR1020087009238A
Other languages
English (en)
Inventor
이밍 후아이
찌타오 디아오
유진 유준 첸
Original Assignee
그랜디스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/232,356 external-priority patent/US7777261B2/en
Application filed by 그랜디스, 인코포레이티드 filed Critical 그랜디스, 인코포레이티드
Publication of KR20080070812A publication Critical patent/KR20080070812A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/398—Specially shaped layers
    • G11B5/3983—Specially shaped layers with current confined paths in the spacer layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

본 발명은 자기 또는 자기 저항 터널 접합부(MTJ) 및 스핀 밸브와 같은, 예컨대 열요동 및 비정상적인 자기장에 의해 야기되는 변동에 대하여 소망하는 안정성을 얻도록 강자성 자유층(free ferromagnetic layer)에 이웃하며 자기적으로 커플링되는 자기 바이어싱층(magnetic biasing layer)을 갖는 자기 다층 구조에 관한 것이다. 종횡비가 낮은, 안정한 MTJ 셀은, 예컨대 고밀도 MRAM 메모리 장치의 경우에는 자기 바이어싱 층을 사용하여 CMOS 공정을 사용하여 제조된다. 그러한 다층 구조는 층에 대해 수직인 라이트 전류(write current)를 구동하는 것에 의해 스핀 전달 유도 스위칭(spin transfer induced switching)을 사용하여 프로그래밍될 수 있다. 각각의 강자성 자유층은 2개 이상의 층을 포함할 수 있으며, 제1 강자성층, 제2 강자성층 및 이들 제1 강자성층과 제2 강자성층 사이의 비자성 스페이서(non-magnetic space)를 포함하는 다층 강자성 자유 스택(multilayered free ferromagnetic stack)일 수 있다.

Description

안정화 강자성 자유층 또는 다층 강자성 자유층을 지닌 자기 장치{MAGNETIC DEVICES HAVING STABILIZED FREE FERROMAGNETIC LAYER OR MULTILAYERED FREE FERROMAGNETIC LAYER}
본 발명은 하나 이상의 강자성 자유층(free ferromagnetic layer)을 지닌 자성 재료 및 자기 구조에 관한 것이다.
다양한 자성 재료는, 자기 방향이 외부 자기장 또는 제어 전류에 의해 변할 수 있는 "자유"층으로 구성된 하나 이상의 강자성층을 지닌 다층 구조를 이용한다. 자기 메모리 장치는 자유층의 자기 방향에 기초하여 정보가 저장되는 다층 구조를 사용하여 구성될 수 있다.
그러한 다층 구조에 대한 일례로는, 3개 이상의 층, 즉 2개 이상의 강자성층, 그리고 이들 2개의 강자성층 사이에 있는 배리어층인 비자성 절연체로 이루어진 박층(薄層)을 포함하는 MTJ(Magnetoresistive Tunnel Junction)가 있다. 중앙 배리어층을 위한 절연체는 전기 전도성이 없고, 따라서 2개의 강자성층 사이의 베리어로서 기능한다. 그러나, 절연체의 두께가 충분히 얇은 경우, 예컨대 수 나노미터 이하인 경우, 2개의 강자성층에 있는 전자는, 배리어층을 가로질러 2개의 강자성층에 인가되는 바이어스 전압의 영향을 받아 터널링 효과(tunneling effect)로 인해 절연체로 이루어진 박층을 통과할 수 있다. 특히, MTJ 구조 전반에 걸친 전류에 대한 저항은 2개의 강자성층에서의 상대적인 자화 방향에 따라 변한다. 2개의 강자성층의 자화 방향이 서로 평행할 때, MTJ 구조 전반에 걸친 저항은 최소값(Rp)이다. 2개의 강자성층의 자화 방향이 역평행(antiparallel)할 때, MTJ 전반에 걸친 저항은 최대값(RAp)이다. 이러한 효과의 크기는 통상 (RAp-Rp)/Rp로 정의되는 TMR(Tunneling MagnetoResistance)을 특징으로 한다.
MTJ에 걸쳐 흐르는 전류에 대한 저항과, TMR 효과가 있는 2개의 강자성층 간의 상대적인 자기 방향 사이의 관계는 MTJ의 자기 상태로 정보를 저장하는 비휘발성 자기 메모리 장치를 위해 사용될 수 있다. TMR 효과에 기초하는 MRAM(Magnetic Random Access Memory) 장치는 전자 RAM 장치의 대안일 수 있고, 전자 RAM 장치에 필적할 수 있다. 그러한 장치에서, 하나의 강자성층은 고정 자기 방향을 갖도록 구성되고, 나머지 강자성층은 자기 방향이 고정 자기 방향과 평행하거나 반대로 변할 수 있는 "자유"층이다. 정보는 MTJ의 배리어의 양면 상에 있는 2개의 강자성층의 상대적인 자기 방향에 기초하여 저장된다. 예컨대, 이진 비트 "1"과 "0"은 MTJ에 있는 2개의 강자성층의 평행한 방향과 역평행한 방향으로 기록될 수 있다. MTJ에 비트를 기록, 즉 쓰는 것은 자유층의 자화 방향을 전환함으로써, 예컨대 십자형 스트라이프 형상으로 배치된 라인을 기록하는 전류를 공급함으로써 생성되는 기록 자기장(writing magnetic field)에 의해, 스핀 전달 효과(spin transfer effect)에 기초하는 MTJ에 걸쳐 흐르는 전류에 의해, 그리고 다른 수단에 의해 달성될 수 있 다. 스핀 전달 스위칭(spin-transfer switching)에서, 자유층의 자화 방향을 변경하는 데 필요한 전류는 작을 수 있으며(예컨대, 0.1 mA 이하), 자기장 스위칭을 위해 사용되는 전류보다 훨씬 작을 수 있다. 따라서, MTJ에서의 스핀 전달 스위칭은 셀의 전력 소비를 매우 감소시키는 데 사용될 수 있다.
MTJ 셀에 기초하는 자기 메모리 장치에서의 높은 저장 능력에 대한 필요성은 주어진 웨이퍼 영역에 있는 MTJ 셀의 개수를 증가시키기 위해 각각의 MTJ 셀이 소형일 것을 요구한다. MTJ 셀의 크기가 감소함에 따라, 각각의 셀에 있는 MTJ의 자화 방향이 열요동(thermal fluctuation), 외부 자기장의 방해 또는 초상자성(superparamagnetism)과 같은 다양한 인자에 점점 더 민감해질 수 있다. 이것은 부분적으로 디지털 비트를 저장 및 유지하는 MTJ의 보자력으로 인한 자기 에너지가 MTJ 셀의 크기와 함께 감소되기 때문이다. 디지털 비트를 저장 및 유지하는 자기 에너지가 MTJ 셀의 크기와 함께, 통상 방해원의 에너지의 수배인 한계 수준 미만일 때, 방해원의 에너지는 MTJ 셀의 자성 상태를 변경시키기에 충분할 수 있고, 따라서 저장된 비트를 변경할 수 있다. 따라서, 충분히 작은 MTJ에서의 MTJ의 자화 방향은 이들 인자 및 다른 인자의 중 어느 하나 또는 이들의 조합으로 인해 예기치 않게 변할 수 있고, 따라서 MTJ에 저장된 정보를 변경하거나 삭제할 수 있다. 방해는, MTJ 셀 주변의 열요동의 열에너지 또는 MTJ 셀과 MTJ 셀에 존재하는 비정상적인 자기장(astray magnetic field)간의 상호 작용으로 인한 에너지와 같은 다양한 인자에 의해 야기될 수 있다.
따라서, MTJ 셀 및 다른 다층 구조의 강자성 자유층의 보자력을 증가시키고, 따라서 다양한 방해에 대해 강자성 자유층의 자기 방향을 안정화시키는 것이 바람직하다.
본 출원은 여러 특징 가운데에서도 특히, 열요동 및 비정상적인 자기장에 대해 향상된 자기적 안정성을 위해 자유층의 보자력을 증가시키도록 자기 바이어싱층(magnetic biasing layer)을 사용하는 MTJ 및 다른 자기 다층 구조(magnetic multilayer structure)를 설명한다. 그러한 MTJ 및 다른 자기 다층 구조는, 각각의 셀이 작고 종횡비가 낮으며 COMS 공정에 기초하는 고밀도 집적 MRAM 칩과 같은 고도의 집적 회로에 있는 자기 메모리 셀을 구성하는 데 사용될 수 있다.
일양태에서는, 자화 방향이 제1 방향과 제2 방향 사이에서 변할 수 있는 강자성 자유층을 포함하는 장치가 설명된다. 이 장치에는, 강자성 자유층의 보자력을 증가시키고 강자성 자유층의 자화 방향이 제1 방향과, 이 제1 방향과 거의 반대인 제2 방향 사이에서 변할 수 있게 하도록 강자성 자유층과 접촉하고 자기적으로 커플링되는 자기 바이어싱층도 형성된다. 이 장치는 또한 자화 방향이 거의 제1 방향을 따라 고정되어 있는 강자성 고정층과, 강자성 자유층과 강자성 고정층 사이 및 절연체 배리어층에 걸쳐 바이어스 전압이 인가되는 상태에서 강자성 자유층과 강자성 고정층 사이에서의 전자 터널링을 실시하도록 강자성 자유층과 강자성 고정층 사이에 형성되는 절연체 배리어층을 포함한다. 강자성 자유층은 자기 바이어싱 층과 절연체 배리어층 사이에 배치된다.
다른 양태에서는, 다음을 포함하는 방법이 설명된다. 자화 방향이 변할 수 있는 강자성 자유층과, 자화 방향이 고정되어 있는 강자성 고정층, 그리고 강자성 자유층과 강자성 고정층 사이와 절연체 배리어층에 걸쳐 바이어스 전압이 인가되는 상태에서 강자성 자유층과 강자성 고정층 사이에서의 전자 터널링을 실시하도록 강자성 자유층과 강자성 고정층 사이에 형성되는 절연체 배리어층을 포함하는 MTJ가 마련된다. 강자성 자유층의 보자력을 증가시키고 강자성 자유층의 자화 방향이 변할 수 있게 하도록 강자성 자유층과 접촉하고 자기적으로 커플링되는 자기 바이어싱층도 마련된다. 강자성 자유층은 자기 바이어싱층과 절연체 배리어층 사이에 배치된다.
다른 양태에서, 본 출원은 자화 방향이 변할 수 있는 강자성 자유층과, 이 강자성 자유층의 자화 방향을 피닝(pinning)하는 일 없이 강자성 자유층의 보자력을 증가시키도록 강자성 자유층과 접촉하고 자기적으로 커플링되게 형성되는 자기 바이어싱층을 포함하는 장치를 설명한다. 자기 바이어싱층은 K·t < J를 만족하는 층 두께(t), 이방성 상수(anisotropy constant)(K), 인터페이스 교환 커플링 상수(interface exchange coupling constant)(J)를 갖는다. MTJ는 또한 자화 방향이 예정된 방향을 따라 고정되어 있는 피닝된 강자성층(pinned ferromagnetic layer)과, 이 피닝된 강자성층의 자화 방향이 예정된 방향을 따라 고정되게 하도록 피닝된 강자성층과 접촉하고 자기식으로 커플링되는 피닝 반강자성층(antiferromagnetic pinning layer)을 포함한다. 피닝 반강자성층은 K'·t' > J'를 만족하는 층 두께(t'), 이방성 상수(K'), 인터페이스 교환 커플링 상수(J')를 갖는다. 장치는 강자성 자유층과 피닝된 강자성층 사이에 형성된 중간층을 포함한다. 강자성 자유층은 자기 바이어싱층과 중간층 사이에 배치된다. 일실시예에서, 중간층은 절연 배리어층에 걸쳐 바이어스 전압이 인가되는 상태에서 강자성 자유층과 피닝된 강자성층 사이의 전자 터널링을 실시하도록 강자성 자유층과 피닝된 강자성층 사이에 형성되는 절연체 배리어층일 수 있다. 다른 실시예에서, 중간층은 비자성 금속층일 수 있다.
또 다른 양태에서, 본 출원은 적어도 다층 강자성 자유 스택(multilayered free ferromagnetic stack)을 지닌 MTJ 구조를 설명한다. 그러한 다층 강자성 자유 스택의 실시예는 단일 재료만 갖는 자유층에서는 얻기 어려울 수 있는 여러 가지 장점을 얻기 위해 사용될 수 있다. 예컨대, 다층 강자성 자유 스택 내의 비자성 스페이서층(non-magnetic spacer layer)은 사후 증착 어닐링(post-deposition annealing) 중에 바람직하지 않은 확산과 결정 방위 전파(crystalline orientation propagation)를 차단하는 확산 배리어층으로 기능할 수 있다.
다층 강자성 자유 스택에 기초하는 장치에 대한 일례에서, 장치는 기판과, 이 기판 상에 형성된 자기 셀을 포함한다. 자기 셀은 제1 방향과 이 제1 방향과 실질적으로 반대인 제2 방향 사이에서 변할 수 있는 최종 자화 방향(net magnetization direction)을 갖는 다층 강자성 자유 스택을 포함한다. 다층 강자성 자유 스택은 제1 강자성층 및 제2 강자성층과, 이들 제1 강자성층과 제2 강자성층 사이의 비자성 스페이서를 포함한다. 자화 방향이 고정되어 있는 강자성 고정층은 자기 셀에 포함된다. 자기 셀은 또한 다층 강자성 자유 스택과 강자성 고정층 사이 및 절연체 배리어층에 걸쳐 바이어스 전압이 인가되는 상태에서 다층 강자성 자유 스택과 강자성 고정층 사이의 전자 터널링을 실시하도록 다층 강자성 자유 스택과 강자성 고정층 사이에 형성되는 절연체 배리어층을 포함한다.
다층 강자성 자유 스택에 기초하는 장치에 대한 다른 예에서, 상기 장치는 다층 강자성 자유 스택의 보자력을 증가시키고 다층 강자성 자유 스택의 자화 방향이 제1 방향과, 이 제1 방향과 거의 반대인 제2 방향 사이에서 변하게 하도록 다층 강자성 자유 스택과 접촉하고 자기적으로 커플링되는 자기 바이어싱층을 포함할 수 있다.
참고 도면, 상세한 설명 및 청구 범위에서 이러한 양태 및 실시예와 다른 양태 및 실시예, 그리고 이들의 변형예 및 수정예를 보다 상세히 설명한다.
도 1a는 자기 바이어싱층이 없는 종래의 MTJ 셀 구조의 일례를 도시한 도면이다.
도 1b 및 도 1c는 각각의 MTJ 셀이 자기 바이어싱층을 지닌 MTJ를 사용할 수 있는, CMOS에 기초하는 칩 레이아웃의 구조의 일례와 칩 상의 MTJ 어레이를 보여주는 도면이다.
도 2는 커플링되어 있는 자유층의 보자력을 증가시키는 자기 바이어싱층을 지닌 MTJ의 예를 보여주는 도면이다.
도 3a 및 도 3b는 도 2의 MTJ 구조에 기초하는 예시적인 자기 바이어싱층과 커플링되어 있는 자유층의 자기적 특성을 보여주는 도면이다.
도 4 및 도 5는 자기 바이어싱층을 사용하는 MTJ의 2개의 예를 보여주는 도 면이다.
도 6a 및 도 6b는 자유층의 치수를 저감하고 스핀 전달에 기초하는 스위칭 전류(spin-transfer based switching current)를 저감하는, 도 2의 셀 구조의 2개의 변형예를 도시한 도면이다.
도 7a 및 도 7b는 자유층의 치수를 저감하고 스핀 전달에 기초하는 스위칭 전류를 저감하는, 도 5의 셀 구조의 2개의 변형예를 도시한 도면이다.
도 8은 자유층이 제1 강자성층 및 제2 강자성층과 이들 2개의 강자성층 사이의 비자성 스페이서층을 지닌 샌드위치형 다층 구조인 MTJ 구조의 일례를 도시한 도면이다.
도 9는 도 8의 MTJ 구조의 일실시예를 위한 약하게 피닝된 자성층의 자화 방향과 피닝된 층의 자화 방향 간의 오프셋을 도시한 도면이다.
본 명세서에서 설명하는 강자성 자유층을 안정화시키는 자기 바이어싱층을 사용하는 기술은 다양한 자기 다층 구조에 적용될 수 있다. 다양한 실시예에서, 강자성 자유층의 자화 방향은 스핀 전달 효과를 사용함으로써 스위칭될 수 있다. MTJ는 그러한 구조의 일례일뿐이다. 강자성 자유층을 지닌 그러한 다층 구조의 다른 예는 자기 메모리 장치와 다른 자기 장치에 사용될 수도 있는 스핀 밸브 구조이다. 스핀 밸브는 2개의 강자성층과 이들 2개의 강자성층 사이의 스페이서층인 비자성 금속층으로 이루어진 박층을 포함할 수 있다. MTJ와 유사하게, 하나의 강자성층은 고정층이고, 나머지 강자성층은 자유층이다. 스핀 밸브에 있는 자유층은 MTJ의 경우와 유사한 안정성 문제를 겪는다. 따라서, 자기 바이어싱층이 스핀 밸브에서 구현될 수도 있다. 다음 예는, 예컨대 다양한 자기 바이어싱층의 구조, 예 및 작동을 예시하는 예로서 MTJ를 사용한다.
도 1a에는 Si 기판과 같은 기판(101) 상에 형성된 MTJ(100)의 예가 도시되어 있다. MTJ(100)는 기판(101) 바로 위에 형성되어 있는 하나 이상의 시드층(102) 상에 구성된다. 시드층(102) 상에는, 우선 반강자성(AntiFerroMagnetic; AFM)층(113)이 형성된 다음, 이 AFM층(113)의 상부에 제1 강자성층(111)이 형성된다. 사후 어닐링후, 다음에 제1 강자성층(111)이 고정된 자화를 갖도록 피닝(pinning)된다. 몇몇 실시예에서, 이 고정된 자화는 기판(101)(즉, 기판 표면)과 평행할 수 있다. 제1 강자성층(111) 상부 상에는 금속 산화물층과 같은 얇은 절연체 배리어층(130)이 있다. MTJ(100)에서는, 제2 강자성층(112)이 배리어층(130) 상부 상에 직접 형성된다. 추가적으로, MTJ를 보호하기 위해 하나 이상의 캡핑층(capping layer)(114)이 제2 강자성층(112) 상부 상에 형성된다.
강자성층(112)의 자화는 피닝되지 않고, 외부 제어 자기장 또는 MTJ를 수직으로 통과하여 흐르는 구동 전류를 제어하는 상태에서 피닝된 층(111)의 고정된 자화와 평행하거나 역평행하게 자유로이 변할 수 있다. 이러한 이유로, 강자성층(112)은 자유층(FL)이다. 자기장 작동 범위 내의 자기장 또는 전류 작동 범위 내의 MTJ에 걸쳐 인가되는 전류는 자유층(112)의 자화가 피닝된 층(111)의 고정된 자화와 실질적으로 평행하거나 실질적으로 반대 방향이 되게 강제할 수 있다. 많은 자기 장치는 각각의 강자성층에 있는 자구(磁區) 또는 나노자석의 완벽하게 평 행하거나 역평행한 정렬을 방지하는, 경합 에너지 공헌도(competing energy contribution)를 갖는다. MTJ에는, 자유층(112) 내에 있는 나노자석의 에너지 상태에 대한 우세한 기여도는 나노자석을 평행 또는 역평행 정렬로 강제하고, 이에 따라 실질적으로 평행하거나 역평행한 정렬를 이루는 경향이 있다.
도 1b에는 도 1a의 MTJ 구조 또는 다른 MTJ 구조에 기초하는 MTJ 셀의 2차원 어레이가 기판(101) 상에 모놀리식으로 형성되어 있는 자기 메모리 칩의 예가 도시되어 있다. 칩의 상이한 치수를 나타내기 위해 직교 좌표계(x, y, z)가 사용된다. 도 1의 직사각형 블럭은 메모리 칩의 MTJ 셀의 상대적인 위치와 각각의 MTJ 셀의 치수를 나타내기 위해 사용된다. 실제 장치에서, 각각의 셀은 타원형으로 형성될 수 있고 x 방향을 따라 길게 형성될 수 있다. 도 1c에는 각각의 MTJ가 기판 상의 금속 비아 플러그 상에 제조되는, 도 1b에 있는 메모리 칩의 MTJ를 포함하는 다양한 구조의 하나의 예시적인 레이아웃이 도시되어 있다. 각각의 MTJ 셀은 x 방향을 따른 길이(L1)와, y 방향을 따른 길이(L2)를 갖는 것으로 도시되어 있으며, x 방향과 y 방향 모두는 기판의 평면과 평행하다. x 방향과 y 방향에서의 각각의 MTJ 셀의 종횡비는 A = L1/L2이다. 메모리 칩의 저장 영역 밀도를 증가시키기 위해, L1 및 L2 모두는 메모리 장치에서 주어진 영역에 있는 MTJ 셀의 개수를 증가시키도록 감소된다.
MTJ 셀의 열적 안정성을 증가시키는 한가지 공지의 기술은 특정 자화 방향을 공간적으로 부여하는 자기 셀의 자기 기록층의 형상 이방성(shape anisotropy)을 사용한다. 몇몇 경우에, 큰 형상 이방성을 사용하여, 이방성 자기장의 관점에서 수 에르스텟 내지 수십 에르스텟일 수 있는 불충분한 양의 고유한 결정 이방성을 보완할 수 있다. 정자기 모델(static-magnetic model)에 따르면, 타원형 형상의 MTJ 셀을 위한 스위칭 자기장은 평면 내에서 형성된 이방성(in-plane dominant aniotropy)을 갖는 필름의 경우에 다음과 같이 나타낼 수 있다.
Hkeff = Hkins + Hkshape
여기서, Hkins는 결정 이방성으로 인한 이방성 자기장을 나타내고, Hkshape는 형상 이방성으로 인한 이방성 자기장을 나타낸다. 특히, Hkshape는 A·tF/L1에 비례하는데, 여기서 A는 MTJ층과 평행한 평면에서의 MTJ의 종횡비이고, L1은 자기 셀의 길이 방향 축을 따른 길이이며, tF는 자유층의 두께이다. 명백히, A는 충분히 큰 Hkshape과, 이에 따라 셀에 부여되는 열적 안정성 요건에 부합하는 매우 효과적인 이방성 Hkeff를 유지하기 위해 1보다 커야 한다는 것이 명백하다. 큰 이방성은 (KUV/KBT)인 열적 활성 인자에 대응하는데, 여기서 KU는 단축 이방성 에너지이고, V는 자유층의 체적이다.
그러나, CMOS 제조 공정에서 매설되는 자기 셀의 스케일링(scaling)은 셀의 크기, 기하학적 형상 및 종횡비(A)에 대한 제한을 부여할 수 있다. 예컨대, 130-nm-노드 CMOS 기술은, 오버랩 규칙(overlap rule)이 무시되는 경우에는 MTJ 셀의 종횡비(A)의 상한을 약 1.77로 제한할 수 있고, 한변 당 오버랩이 0.055 ㎛인 0.23 ㎛의 비아 크기를 구성하도록 오버랩 규칙을 고려하는 경우 약 1로 제한할 수 있 다. 90 nm 노드의 보다 진보된 노드 기술이 사용될 때, MTJ 셀의 종횡비(A)는 한변 당 오버랩이 0.03 ㎛인 0.15 ㎛의 비아 크기에 있어서 실질적으로 1.67에서 1로 감소된다. 따라서, 각 셀의 종횡비(A)에 대한 CMOS 제조 한계로 인해, 큰 종횡비(A)와 높은 셀 밀도를 동시에 얻기가 어려울 수 있다. 이와 같이, 형상 이방성에 기초하여 MTJ 셀을 안정화하는 데 대한 해결책은 영역 셀 밀도가 높은 메모리 장치에서는 실시하기 어렵다. 추가적으로, 비대칭 형상을 갖는 셀은 제조중에 공정의 복잡성을 증가시킬 수 있고, 셀의 균일성을 제어하기 어려울 수 있다.
본 발명은 셀의 형상을 비대칭으로 하는 것을 요구하는 일 없이 열요동 및 비정상적인 자기장과 같은 방해에 대하여 MTJ 셀의 안정성을 향상하도록, MTJ에 있는 자유층의 높은 이방성 자기장 또는 보자력을 생성하는 기술 및 MTJ 셀을 설명한다. 열적 안정성이 높은 자기 셀은 자기 바이어싱층에 의해 마련되는, MTJ 셀에 있는 자유층의 큰 이방성 자기장 또는 보자력으로 인한 낮은 종횡비에 의해 얻어질 수 있다. 그 결과, 표준 CMOS 제조 공정은 MRAM 및 다른 장치에서 사용되는 고도로 집적된 MTJ 셀을 구성하는, 치수가 작은 MTJ 셀의 제조 공정과 호환 가능할 수 있다. 다양한 실시예에서, 보자력이 높은 자유층을 지닌 MTJ 셀은 데이터 기록을 위해 스핀 전달 유도 자화 스위칭(spin-transfer induced magnetization switching)에 기초하여 작동하도록 구성될 수 있다. 그러한 MTJ 셀은 낮은 전력 소모와 신속한 기록 및 판독을 얻는 데 사용될 수 있다.
도 2에는 낮은 종횡비에서 소망하는 레벨의 열적 안정성을 얻기에 적합한, 보자력이 높은 강자성 자유층(202)을 지닌 MTJ 셀 구조(200)의 일례가 도시되어 있 다. 도 2에 있는 MTJ의 경우의 기본적인 층들은 도 1에 있는 구조와 유사하다. 자유층(202)은 자기 바이어싱층(201)이 자유층(202)의 보자력을 증가시키도록 자유층(202)에 접촉하고 자기적으로 커플링되게 형성된다는 점에서 도 1에 있는 자유층(112)과 다르다. 자기 바이어싱층(201)과 자유층(202) 사이의 자기적 커플링은, 예컨대 스핀 전달 스위칭에 기초하는 MTJ를 통과하는 구동 전류를 사용하여 자유층(202)의 자화 방향이 2개의 서로 반대되는 방향 사이에서 변할 수 있거나 스위칭되게 하는 수준으로 설정된다. 몇몇 실시예에서, 자기 바이어싱층(201)의 자화 방향은 교환 자기장 또는 루프 시프트(loop shift)를 저감하거나 최소화시키도록 자유층(202)의 자화 용이축(magnetic easy axis)에 대해 수직으로 정렬될 수 있다. 다른 실시예에서, 자기 바이어싱층(201)의 자화 방향은 자유층(202)의 자화 용이축과 평행하게 정렬될 수 있다.
도 2에 도시되어 있는 구조에서, 피닝된 층(111)은 제1 방향이나 제2 방향을 따를 수 있는 고정 자화 방향을 갖는다. 자유층(202)과 피닝된 층(111) 사이와 절연체 배리어층(130)에 걸쳐 바이어스 전압이 인가되는 상태에서 전자 터널링을 실시하도록 절연체 배리어층(130)이 자유층(202)과 피닝된 층(111) 사이에 형성된다. 절연체 배리어층(130)을 형성하는 금속은, 예컨대 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 탄탈(Ta) 및 마그네슘(Mg)일 수 있다. 추가적으로, 절연체 배리어층(130)을 구현하기 위해 상이한 금속을 주성분으로 하는 다양한 질화물층이 사용될 수 있다. 몇몇 예는 알루미늄 질화물(예컨대, AlN), Ti 질화물(예컨대, TiN), AlTi 질화물(예컨대, TiAlN) 및 마그네슘 질화물이다. 층들(111, 202, 113) 각각 은 2개 이상의 하위층(sublayer)을 포함하는 다층 구조를 가질 수 있다. 자기 바이어싱층(201)은 반강자성일 수도 있고 준강자성일 수도 있다.
이러한 구성에서, 강자성층(111)은 AFM층(113)과 접촉하고 AFM층(113)과 자기적으로 커플링된다. 강자성층(111)은 "자유"층이 아니며, 스위칭될 수 없는데, 그 이유는 강자성층(111)의 자화 방향이 AFM층(113)에 의해 고정되기 때문이다. AFM층(113)은 특히 강자성층(111)의 자화 방향을 피닝하도록 구성된다. 이러한 관계에 있어서, AFM층(113)은, 층 두께(tAF), 이방성 상수(KAF) 및 강자성층(111)과의 인터페이스 교환 커플링 상수(Jint)의 3개의 파라메터를 특징으로 할 수 있다. AFM층(113)을 위한 이들 파라메터가 KAF ·tAF > Jint의 조건을 만족할 때, AMF층(113)의 자기 이방성이 형성되며, AFM층(113)은 층들(113, 111) 간의 자기적 커플링을 통해 층(111)의 이방성을 자기적으로 제어한다. 이러한 조건에서, 강자성층(111)의 자화 방향은 AFM층(113)의 단향 이방성(unidirectional anisotropy)에 의해 고정된다. 이러한 피닝 조건은, 예컨대 큰 AFM층 두께(tAF), 이방성 상수(KAF)가 큰 AFM 재료, 또는 큰 AFM층 두께(tAF) 및 큰 이방성 상수(KAF) 양자에 의해 얻어질 수 있다. 피닝 조건은 AFM층 두께(tAF)는 크지만 이방성 상수(KAF)는 비교적 작은 AFM 재료를 사용하여 얻어질 있다.
자기 바이어싱층(201)은 강자성층(111)을 피닝하는 AFM층(113)과는 자기적으로 다르게 구성되며, AFM층(113)과 다른 기능을 제공하도록 구성된다. 자기 바이 어싱층(201)과 자유층(202)이 서로 자기적으로 커플링되기는 하지만, 자유층(202)은 여전히 "자유로우며", 자유층(202)의 자화 방향은 스핀 전달 스위칭에 기초하는 구동 전류에 의해 바뀔 수 있다. 이와 같이, 자기 바이어싱층(201)은 다음 조건을 만족하도록 구성된다.
KAF·tAF < Jint
자기 바이어싱층(201)의 두께가 얇게 설정될 때, 교환 바이어스 자기장은 무시할 수 있을만큼 작을 수 있지만, 보자력은 자유층(202)에서의 총 이방성 에너지의 증가로 인해 AFM층의 두께와 함께 증가한다. 따라서, 자기 바이어싱층(201)은 자유층(202)을 위한 큰 이방성 자기장을 제공하도록 구성된다. 다양한 실시예에서, 자기 바이어싱층(201)을 위한 AFM 재료는 MTJ 셀의 작동 온도보다 높은 방해 온도(blocking temperature), 큰 인터페이스 교환 커플링 상수(Jint), 및 적절하게 큰 이방성 상수(KAF)를 갖도록 선택된다. 반강자성 재료의 경우, 이 재료의 닐 온도(Neel temperature)가 방해 온도이다. 준강자성 재료의 경우, 이 재료의 퀴리 온도(Curie temperature)가 방해 온도이다. 여러 용례에서, 자기 바이어싱층(201)의 두께(tAF)는 고정값으로 설정될 수도 있고 변할 수도 있다. 따라서, 나머지 2개의 파라메터인 이방성 상수(KAF)와 인터페이스 교환 커플링 상수(Jint)는 자유층(202)에서의 이방성 자기장 또는 보자력(Hc)이 자기 셀 구조에 있어서의 열적 안정성의 요건과 매칭하기에 충분하도록 KAF·tAF < Jint라는 조건을 얻도록 조정 및 선 택된다.
이방성 상수(KAF)와 인터페이스 교환 커플링 상수(Jint)가 고정값을 갖는 경우, 한계 AFM 두께는 tAF 임계 = Jint /KAF이며, 2개의 작동 방식 간의 교환 바이어스 자기장의 형성(set-on)의 표지(標識)로서 사용된다. 널리 사용되는 AFM 재료인 IrMn 및 PtMn에 있어서, 각각 Jint = 0.04 (IrMn) 및 0.08(PtMn) erg/㎠ 이고 KAF = 1 × 10+5 erg/㎤인 경우에 tAF 임계에 대한 추정값은 각각 40 Å 및 80 Å이다. 실제 장치의 구현에 있어서, tAF 임계에 대한 추정값은 제조 공정에서의 다양한 복잡성으로 인해 상기 추정값에서 변할 수 있다.
자기 바이어싱층(201)은 인접한 자유층(202)을 위한 충분히 큰 보자력을 전달하기 위해 KAF·tAF < Jint의 범위 내에 있도록 구성된다. 예로서, 10년 동안 데이터를 유지하기 위해 요구될 수 있는 KUV/KBT = 55인 자기 셀 구조의 경우, IrMn AFM층이 면적 = 0.02 ㎛2, tF = 25 Å, Ms = 1050 emu/cc, 및 A = 1:1을 위한 자기 바이어싱층으로 사용될 때, 자유층에서의 대응하는 보자력은 약 100 Oe이다. 그러나, 기존의 실험 데이터는 가장 중요한 Hc는 수십 에르스텟 내에 있을 것이고 또한 Hc는 통상 교환 바이어스 자기장(exchange bias field)(Hex)과 함께 증가한다는 것을 시사한다. 그러한 환경에서, 자유층의 이방성을 증대시키기 위해 자유층과 함께 자기 바이어싱층을 사용하는 것은, Hex는 억제하지만 보자력은 KAF·tAF < Jint의 범위 내로 증대시키는 AFM 스택 구조와 공정 공학(process engineering)을 필요로 할 수 있다.
도 3a에는 KAF·tAF < Jint 방식에서의 Hc 증대 모드가 도시되어 있으며, 여기서 KAF = 1 × 10+5 erg/㎤, tF = 25 Å, 및 Ms = 1050 emu/cc이다. 도 3b에는 자유층에서 큰 보자력(Hc)을 생성하기 위해 KAF·tAF가 0.01 erg/㎠일 것을 요구하는 AFM 자기 바이어싱층(IrMn)으로부터의 이방성 에너지가 도시되어 있다.
도 2에 있는 자기 바이어싱층(201)은 다양한 구성으로 구현될 수 있다. 예컨대, 자기 바이어싱층(201)은 Mn 함량이 IrMn의 경우에는 50 내지 96 원자%의 범위가 되도록, PtMn의 경우에는 30 내지 80 원자%의 범위가 되도록 공정 조건 제어를 통한 오프셋 구성을 사용하여 단일 AFM층으로 형성될 수 있다. AFM층의 두께는 10 내지 200 Å일 수 있다.
다른 예로서, 자기 바이어싱층(201)은 각각 2개의 AFM 재료, AFM1 및 AFM2로 형성된 2개의 AFM 하위층으로 이루어진 이중층일 수도 있고, AFM1 및 AFM2로 이루어진 이중층의 스택일 수도 있다. 각각의 AFM 하위층의 두께는 10 내지 200 Å일 수 있고, IrMn 또는 PtMn로 형성될 수 있다. 예컨대, 하위층(AFM1)은 Mn 함량이 IrMn의 경우에는 75 내지 85 원자%이고, PtMn의 경우에는 45 내지 55 원자%일 수 있다. 층 두께는 IrMn의 경우에는 20 내지 40 Å일 수 있고, PtMn의 경우에는 40 내지 80 Å일 수 있다. 하위층(AFM2)은 Mn 함량이, 조정 가능한 층 두께를 갖는 IrMn의 경우에는 50 내지 85 원자% 또는 85 내지 95 원자%이고, 조정 가능한 층 두 께를 갖는 PtMn의 경우에는 5 내지 45 원자% 또는 55 내지 80 원자%일 수 있다.
자기 바이어싱층(201)은 또한 2개의 AFM층(AFM1, AFM2) 사이에 비자성 스페이서가 배치(즉, AFM1/스페이서/AFM2)된 3개의 층으로 이루어진 삼중층, 또는 2개 이상의 이중층(AFM1/스페이서)으로 이루어진 다층 스택일 수 있다(스페이서 = Ru, Ta, Cu, NiFeCr, 2 내지 20 Å).
이러한 예 및 다른 예에 있어서, AFM1층 및 AFM2층은 유사하거나 상이한 조성 및 구조를 가질 수 있다. 2개 이상의 하위층을 지닌 자기 바이어싱층에 있어서, 자유층과 인터페이싱하는 AFM 하위층은 AFM층의 한계 두께보다 작은 두께를 갖도록 구성된다. 이것은 총 자기 바이어스층이 성장할 때 보자력(Hc)을 증가시키면서 교환 바이어스 자기장(Hex)을 더욱 제어한다.
자기 바이어싱층을 제조하는 데 마그네트론 스퍼터링(Magnetron sputtering)을 사용할 수 있다. 대안으로서, IBD를 사용하는 이온 빔 보조 증착법(ion beam assisted deposition process)을 사용하여 Hc는 증가시키고 Hex는 감소시키도록 층 구조 및 내용물을 수정할 수 있다. 추가적으로, 자기장에서의 자기 바이어싱층의 이온 조사(照射)를 사용하여 Hc는 증가시키고 Hex는 감소시킬 수 있다.
전체 자기 바이어싱층(201)의 하나 이상의 하위층을 구성하기 위해 다양한 AFM 재료를 사용할 수 있다. 예컨대,다음 AFM 재료 중 임의의 것 또는 이들 중 2개 이상의 조합을 사용할 수 있다.
(1) AFM 금속 재료: IrMn, PtMn, PtPdMn, NiMn, FeMn(Rh), CrMn, FeNiMn, CoMn, RhMn, CrMn(Pt, Cu, Rh, Pd, Ir, Ni, Co, Ti), 및 CrAl
(2) AFM 산화물 재료: Ni(Fe)O, Fe(Co)O, Co(Fe)O, NiFe(Co)O, CrO
(3) FeS
추가적으로, 자기 바이어싱층(201)을 위한 각각의 AFM 재료는 TbCo, DyCo, TbFe, TbFeCo, CoFeO, FeO, 및 (Mn, Zn)FeO와 같은 준강자성 재료 중 어느 하나 또는 이들 중 2개 이상의 조합으로 대체될 수도 있다. 상기 조성식에서, 괄호 안의 원소는 함량이 적은 원소를 나타낸다. 예컨대, Fe(Co)O에서 Co의 함량은 Fe의 함량보다 적다.
CMOS 설계 및 제조에 있어서의 비아 공정은 오버랩 규칙을 부여하고, 따라서 자기 셀의 종횡비 및 크기를 제한한다. 자기 바이어싱층을 사용하는 MTJ 셀은 자유층의 열적 안정성을 향상시키고, COMS 공정의 한계 내에서 제조된 안정한 MTJ 셀을 허용한다. 자유층은, 스핀 전달 효과에 기초하여 자유층의 자화 방향을 전환시키기 위해 필요한 스핀 전달 스위칭 전류 밀도를 저감하도록, 두께가 작고 자기 모멘트가 작게 구성될 수 있다. 자기 바이어싱층의 존재로 인해 보자력이 증대되고 소망하는 열적 안정성을 지닌 얇은 자유층을 얻게 된다.
MTJ 셀의 크기 및 종횡비가 200 nm 미만 또는 100 nm 미만의 치수로 감소되고 나면, 그러한 소형 MTJ 셀은 열적으로 불안정하고 자구 구조의 에지 효과와 비정상적인 자기장의 영향을 받게 되는 경향이 있다. 에지 효과는 스핀 컬링업(spin curling up)을 야기하거나 스핀 와류 상태를 형성함으로써 스핀 상태를 변경하는 경향이 있다. 스핀 상태의 변경은 자기 셀의 자기 성능을 떨어뜨릴 수 있고 정보 저장에 있어서 데이터 에러율을 증가시킬 수 있다. 자기 바이어싱층의 사용은, 자 기 바이어싱층과 자유층 간의 이방성 에너지 상호 작용으로 인한 자기 바이어싱층의 자화 용이축을 따라 스핀이 정렬하여 자기 셀의 자기 성능을 향상하도록 다양한 실시예에서의 이들 문제점을 해결하는 데 사용될 수 있다.
특히, 자기 바이어싱층과의 자기적 상호 작용으로 인한 자유층에서의 증가된 보자력으로 인해 MTJ 셀은 셀의 형상 이방성에 의존하는 일 없이 열요동 및 비정상적인 자기장에 대하여 소망하는 레벨의 안정성을 얻게 된다. 이와 같이, 셀이 약 100 nm의 치수를 갖도록 COMS 공정을 사용하여 제조되는 경우와 같이 셀의 형상 이방성의 정도가 제한되는 경우, 자기 바이어싱층의 사용으로 인해 MTJ 셀이 COMS 공정 기술에 의해 부여되는 낮은 종횡비를 따르도록 구성 및 제조되게 된다. 이러한 관점에서, 자기 셀의 기하학적 형상 또는 종횡비는 더 이상 MTJ 셀에 대한 제한 인자가 아니다. 따라서, 자기 바이어싱층의 사용으로 인해 셀 구조와 레이아웃을 용이하게 할 수 있다. 추가적으로, 자유층의 보자력은 구조 및 공정 제어를 통해 자기 바이어싱층의 이방성을 조정함으로서 소망하는 양으로 설정될 수 있다. 이러한 조정은 COMS 공정에서의 각각의 셀의 종횡비의 제어와 비교하여 비교적 용이하며 개선된 균일성과 공정 이득을 갖게 얻어질 수 있다.
도 2의 구조에 있어서의 자기 바이어싱층 이외의 층에 대한 다양한 예들을 아래에서 설명한다.
1. 자유층
자유층(FL)은 결정 구조를 갖는, 또는 붕소 또는 다른 비정질 형성 요소(amorphous forming element)를 상이한 조성(0 내지 30 원자%)으로 첨가하는 것 에 의해 개질된 비정질 상태를 갖는 Co, Fe, Ni 또는 이들의 합금이다. 자유층의 포화 자화(saturation magnetization)는 비정질 형성 요소를 변화시킴으로써 400 내지 1500 emu/㎝3 사이에서 조정될 수 있다. 층 두께는 (전류 유도 스위칭을 최적화하면서) 출력 신호가 받아들일 수 있는 레벨로 남아 있도록 제어될 수 있다.
자유층은 단일층 구조일 수도 있고 다층 구조일 수도 있다. 단일층의 경우, 강자성 재료 또는 준강자성 재료가 사용될 수 있다. 다층 구조를 이루는 각각의 층은 강자성이거나 준강자성인 자성 재료의 조합이나, (2개의 강자성층이 비자성 스페이서에 의해 분리되어 있는 합성 반강자성과 같은) 자성층 및 비자성층의 조합일 수 있다. 이러한 합성 구조에서 사용되는 스페이서층은 또한 반강자성층에서 사용되는 Mn 원소가 배리어층으로 확산될 가능성을 방지하는 확산 정지층의 이점을 제공한다. 강자성층은 Co, CoFe(5 내지 40 %), CoFe(5 내지 40 %)B(5 내지 30 %), CoFe(5 내지 40 %)Ta(5 내지 30 %), NiFe (20 % 까지), CoPt(5 내지 40 %), CoPd(5 내지 40 %), FePt(5 내지 40 %), Co2Mn(Al, Si) 또는 Co2(Cr, Fe)(Al, Si)일 수 있다. 준강자성층은 CoGd(15 내지 35 %) 또는 FeGd (10 내지 40 %)일 수 있다. 비자성 스페이서는 Ru, Re 또는 Cu일 수 있다. 모든 조성은 원자%이다.
2. 핀층
핀층(PL)은 결정 구조를 갖는, 또는 붕소 또는 다른 비정질 형성 요소를 상이한 조성(0 내지 30 원자%)으로 첨가하는 것에 의해 개질된 비정질 상태를 갖는 Co, Fe, Ni 또는 이들의 합금이다. 핀층은 단일층 구조일 수도 있고 다층 구조일 수도 있다. 단일층의 경우, 강자성 재료 또는 준강자성 재료가 사용될 수 있다. 다층 구조를 이루는 각각의 층은 강자성이거나 준강자성인 자성 재료의 조합이나, (2개의 강자성층이 비자성 스페이서에 의해 분리되어 있는 합성 반강자성과 같은) 자성층 및 비자성층의 조합일 수 있다. 강자성층은 Co, CoFe(5 내지 40 %), CoFe(5 내지 40%)B(5 내지 30 %), CoFe(5 내지 40 %)Ta(5 내지 30 %), NiFe(20 %까지), CoPt(5 내지 40 %), CoPd(5 내지 40 %), FePt(5 내지 40%), Co2Mn(Al, Si) 또는 Co2(Cr, Fe)(Al, Si)일 수 있다. 준강자성층은 CoGd(15 내지 35 %) 또는 FeGd (10 내지 40 %)일 수 있다. 비자성 스페이서는 Ru, Re 또는 Cu일 수 있다. 모든 조성은 원자%이다.
3. 배리어층
터널링 배리어층은 AlO(40 내지 70 %), MgO(30 내지 60 %), AlO(40 내지 70 %)N(2 내지 30%), AlN(30 내지 60 %) 및 Al(Zr, Hf, Ti, Ta)O으로 이루어진 단일층이나 결정 구조를 갖거나 또는 비정질 상태를 갖는 전술한 필름으로 이루어진 다층일 수 있다. 두께가 5 Å 내지 40 Å인 배리어층은 이 배리어층에 걸쳐 터널링 전류가 흐르도록 고유 금속 시작 재료를 증착한 다음에 이렇게 증착된 필름을 자연 산화 및/또는 플라즈마 산화를 이용하여 산화시키는 것, 또는 고유 산화물 시작 재료를 RF 스퍼터링하는 것에 의해 처리된다. 배리어층의 저항-영역 생성 범위는 10 내지 100 Ω-㎛2이다. 배리어층과 자유층 간의 인터페이스 구조와 배리어층과 피닝된 층 간의 인터페이스 구조는 전자의 최대 스핀 분극(분극 > 40 %)과 최대 터널링 자기저항(Tunneling MagnetoResistance: TMR) 값(예컨대, TMR > 20 %)를 얻도록 최적화된다.
4. 스페이서층
스핀 밸브 셀에서, MTJ 셀용의 전술한 배리어층(130)은 비자성 금속 스페이서층에 의해 대체된다. 스페이서 재료에 대한 예로는 Cu, Ag, Pt, Ru, Re, Rh , Ta, Ti, 이들 금속 중 2종 이상의 조합, 또는 이들 금속의 합금을 들 수 있다. 비자성 스페이서층은 나노산화물(NOL)층 또는 전류 제한층(current confinement layer) 삽입과 함께, 전술한 금속 중 1종 이상으로 형성될 수 있다. 몇몇 실시예에서, 비자성 스페이서층은 우선 고유 금속 시작 재료를 증착한 다음, 이렇게 증착된 필름을 자연 산화 및/또는 플라즈마 산화를 이용하여 산화시키는 것에 의해, 또는 고유 산화물 시작 재료를 RF 스퍼터링하는 것에 의해 형성될 수 있다. 시작 금속 재료는 Al, Ta, Ru, 및 Ti와 같은 비자성 재료 및 CoFe, CoFeB, 및 CoFeNiB와 같은 자성 재료 등의 핀층 재료 또는 자유층 재료와 유사한 재료를 사용할 수 있다. 전류 제한층은, 예컨대 Cu/CoFe, FeSi, Al, Ta, Ru 또는 Ti/NOL/Cu일 수 있다.
도 2에 있는 자기 바이어싱층을 지닌 MTJ 셀은 피닝된 강자성층(111)이 배리어층(130)과 기판(101) 사이에 위치하는 "저부 MTJ" 구조를 이용한다. 대안으로서, 자유층(202)과 그 자기 바이어싱층(201)은 "상부 MTJ" 구조에서 배리어층(130) 아래에, 그리고 기판(101) 위에 배치될 수 있다. 도 4에는 자기 바이어싱층(201)이 시드층(들)(102)의 상부 상에서 직접 성장하는 MTJ의 일례(400)가 도시되어 있 다.
자기 바이어싱층을 갖는 상기 MTJ에 기초하여 보다 복잡한 구조가 구성될 수 있다. 도 5에는 2개의 MTJ(510, 520)이 상하로 적층되고 공통 자기 바이어싱층(501)을 공유하는 이중 MTJ 구조(500)가 도시되어 있다. 이 예에서, 제1 MTJ(510)는 시드층(102) 상부에 직접 형성되는 피닝 AFM층(113A)과 MTJ(510)의 다른 층들을 갖고, AFM층(113A) 위에 피닝된 층(11lA), 배리어층(130A), 자유층(511) 및 자기 바이어싱층(501)이 순서대로 배치된다. MTJ(510)를 위한 자기 바이어싱층(501)은 또한 자기 바이어싱층(501) 상부에 순서대로 배치되는 자유층(521), 배리어층(130B), 피닝된 층(11lB) 및 피닝 AFM층(113B)를 포함하는 MTJ(520)를 위한 자기 바이어싱층이다. 다음에, 하나 이상의 캡핑층(114)이 MTJ(520) 상부 상에 형성된다.
상기 자기 셀 구조에서, 스핀 전달에 기초하여 자유층의 자화 방향을 스위칭하는 데 사용되는 전류는 자유층의 횡방향 치수(lateral dimension)를 저감함으로써 감소될 수 있다. 스위칭 전류의 감소는 메모리 셀의 전력 소비를 저감할 수 있고, 고도로 집적된 메모리 셀 구조에서의 열소산 문제를 완화할 수 있다. 얇은 자유층의 열적 안정성을 증대시키기 위해 바이어싱층을 구비하는 것에 더하여, 셀의 기하학적 형상을 보다 낮은 스핀 전달 스위칭 전류 밀도를 얻도록 구성할 수 있다.
도 6a 및 도 6b에는 자유층의 치수가 감소된 도 2의 셀 구조를 구현하기 위한 2개 셀의 프로파일 구조가 도시되어 있다. 도 6a에서, 각각의 셀을 위한 다층 스택(601)의 측부 프로파일은 경사지거나 테이퍼져 자유층(202)의 횡방향 치수를 저감한다. 도 6b에서, 각각의 셀을 위한 다층 스택(602)은 자유층(202)과 자기 바이어싱층(201)을 포함하는 메사(mesa)형 상부와, 배리어층(130), 피닝된 층(111), AFM층(113) 및 시드층(102)을 지닌 저부를 갖는 거꾸로 된 T자 형상으로 성형된다. 메사형 상부의 치수는 이 메사형 상부에 있는 자유층의 횡방향 치수를 저감하도록 저부의 치수보다 작다. 이와 마찬가지로, 도 7a 및 도 7b에는 자유층의 치수가 감소된 도 5의 셀 구조를 구현하기 위한 2개 셀의 프로파일 구조가 도시되어 있다.
도 6a 및 도 7a의 상기 경사진 측벽 프로파일은 공정 중에 경사진 마스킹층에 의해 얻을 수 있고, 도 6b 및 도 7b의 거꾸로 된 T자 형상은 측벽 스페이서 공정(sidewall spacer process)를 이용하는 것에 의해 얻을 수 있다.
MTJ 구조를 위한 앞서 설명한 예들은 MTJ 절연체 배리어층을 비자성 금속 스페이서층으로 대체함으로써 스핀 밸브 구조로 대체될 수도 있다. 도 5에서, 예컨대 도시한 이중 구조는 2개의 배리어층 중 하나를 비자성 스페이서층으로 교환함으로써 스핀 밸브와 MTJ를 상하로 적층한 이중 스핀 필터일 수 있다.
자기 바이어싱층을 지닌 상기 MTJ 셀에 기초하는 MRAM 메모리 장치는 셀에 비트를 기록하기 위해 스핀 전달 스위칭을 사용하도록 구성될 수 있다. 워드 라인(word line)과 비트 라인(bit line)을 포함하는, 열 선택 및 행 선택을 이루기 위한 회로 요소가 MRAM 메모리 장치에 포함된다. 데이터를 기록하기 위해 분극 전류(polarized current)를 공급하는 라이트 전류원(write current source)과 독출을 위해 감지 전류를 공급하는 리드 전류원(read current source)도 메모리 장치에 제 공된다. 그러한 메모리 장치에서의 스핀 전달 스위칭은 다양한 구성으로 구현될 수 있다. 스핀 전달에 관한 현재의 지식은 J. C. Slonczewski 저, "자기 다층의 전류 구동 여기(Current-driven Excitation of Magnetic Multilayers)", 자기학 및 자성 재료의 저널, 제159권, 제L1면 내지 제L5면(1996)과, L. Berger 저, "전류가 횡단하는 자기 다층에 의한 스핀파의 방출(Emission of Spin Waves by a Magnetic Multilayer Traversed by a Current)", Phys Rev B, 제54권, 제9353면(1996), 그리고 F. J. Albert, J. A. Katine 및 R. A. Burhman 저, "Co 박막 나노자석의 스핀 분극 전류 스위칭(Spin-polarized Current Switching of a Co Thin Film Nanomagnet)", Appl . Phys. Lett., 제77권 제23호 제3809면 내지 제3811면(2000)에 설명되어 있다. 그러나, 스핀 전달은 상기 참고 간행물에서 설명한 기술 이외의 다른 구성으로 구현될 수도 있다.
상기 참고 간행물에 기초하여, 스핀 전달 효과는 강자성 정상 금속 다층의 스핀 종속 전자 수송 특성으로 인해 일어난다. 스핀 분극 전류가 자기 다층에 대해 수직인 방향으로 자기 다층 구조를 가로지를 때, 강자성층에 입사하는 전자의 스핀 각도 모멘텀은 강자성층과 정상 금속층 사이의 인터페이스 근처에 있는 강자성층의 자기 모멘텀과 상호 작용한다. 이러한 상호 작용을 통해, 전자는 그들의 각도 모멘텀의 일부를 강자성층에 전달한다. 그 결과, 전류 밀도가 충분히 높은 경우(대략 스핀 분극 전류가 107 내지 108 A/㎠)인 경우, 그리고 수직 전류에 의해 형성되는 나선형 자기장이 중요하지 않도록 다층의 치수가 작은 경우(대략 200 nm 미만), 스핀 분극 전류는 강자성층의 자화 방향을 스위칭할 수 있다. 추가적으로, 자유층의 자화 방향을 변경하는 스위칭 전류를 저감하기 위해서, 강자성층은 충분히 얇아야 하는데, 예컨대 몇몇 실시예에서 Co의 경우에는 바람직하게는 대략 10 nm 미만이어야 한다. 자기 바이어싱층이 없는 얇은 자유층은 보다 큰 스위칭 전류를 필요로 하는 두꺼운 자유층보다 보자력이 보다 작고, 보다 덜 안정적이다. 자기 바이어싱층의 사용으로 인해 자유층은, 열요동 및 비정상적인 자기장에 대하여 자유층 내에서의 충분한 보자력 레벨을 유지하면서 작은 스위칭 전류를 얻게 된다.
전술한 바와 같이, 다양한 자성 구조의 예에 있어서의 강자성 자유층은 2개 이상의 층을 포함할 수 있다. 그러한 다층 강자성 자유층은 다양한 구성으로 구현될 수 있다. 예컨대, 다층 강자성 자유층은 자성 재료들의 조합을 포함할 수 있으며, 자성 재료 각각은 강자성이거나 준강자성일 수 있다. 강자성 자유층을 위한 그러한 조합에 있어서의 강자성 재료는 Co, Co를 함유하는 합금, Fe, Fe를 함유하는 합금, Ni, 또는 Ni를 함유하는 합금을 포함할 수 있다. 따라서, 특별한 예로서, 강자성 자유층을 위한 그러한 조합에 있어서의 강자성 재료는 Co, Co를 함유하는 합금, Fe, Fe를 함유하는 합금, Ni, 또는 Ni를 함유하는 합금 중 2종 이상을 포함할 수 있다. 강자성 자유층을 위한 조합에 적절한 강자성 합금의 몇몇 예는 CoFe, CoFeB, CoFeNiB, CoFeTa, NiFe, CoPt, CoPd, FePt, Co2Mn(Al, Si) and Co2(Cr, Fe)(Al, Si)를 포함한다. 준강자성층을 위한 준강자성 재료는, 예컨대 CoGd 또는 FeGd일 수 있다.
특히, 다층 강자성층은 자성층과 비자성층의 조합을 포함할 수 있다, 특별한 일례는 2개의 강자성층과, 이들 2개의 강자성층 사이에 있는 비자성 스페이서층을 지닌 샌드위치형 다층 구조이다.
도 8에는 다층 강자성 자유 스택(810)이 제1 강자성층(811) 및 제2 강자성층(812)과, 이들 2개의 강자성층(811, 812) 사이에 있는 비자성 스페이서층(813)을 갖는 샌드위치형 다층 구조인 MTJ 구조(800)의 예가 도시되어 있다. 비자성 스페이서층(813)이 2개의 강자성층(811, 812) 사이의 자기적 커플링을 허용하도록 구성되어, 다층 강자성 자유 스택(810)은 그 전체가, MTJ에 흐르는 구동 전류를 통해 스위칭될 수 있고 MTJ에 있는 자기 바이어싱층(201)에 의해 안정화될 수 있는 강자성 자유층과 같이 거동한다. 이러한 다층 강자성 자유 스택(810)은 도 1a, 도 4, 도 5, 도 6a, 도 6b, 도 7a 및 도 7b에 도시한 예와 같은 다른 구조의 자유층을 구현하는 데 사용될 수도 있다. 자기 메모리 장치로서 사용될 때, 배리어층(130)과 접촉하는 제1 강자성층(811)은 주로 기록된 비트를 2개의 방향 중 어느 한 방향에 저장하는 기록층으로서 기능한다.
다층 강자성 자유 스택(810)은 단일 재료만을 지닌 자유층에서는 얻기 어려울 수 있는 여러 가지 장점을 제공하도록 구성될 수 있다. 예컨대, 비자성 스페이서층(813)은 사후 증착 어닐링 중의 바람직하지 않은 확산 및 결정 방위 전파를 차단하는 확산 배리어층으로 기능할 수 있다.
다른 예로서, 강자성 재료는 자기 변형 효과(magnetostriction effect), 즉자기장에 의한 재료의 치수 및 형상의 변화를 나타낼 수 있다. 자기 변형 효과는, 부분적으로는 MTJ 어레이에 있는 MTJ 셀 마다의 형상 또는 치수에 있어서의 임의의 변화가 MTJ 셀의 거동에 있어서의 변화를 초래하고, 이에 따라 장치 성능을 악화시키기 때문에 바람직하지 않다. 다층 강자성 자유 스택(810)을 위한 샌드위치형 다층 구조에서 2개의 강자성층(811, 812)를 사용하는 것으로 인해, 샌드위치형 다층 구조는 다층 강자성 자유 스택(810)을 위한 샌드위치형 다층 구조의 순(純)자기 변형 효과를 저감하도록 구성되게 된다. 예컨대, 2개의 강자성층(811, 812)을 위한 재료는 자기 변형 효과가 0에 가깝게 선택될 수 있다. 이것이 불가능하거나 이것을 얻기 어려울 때, 2개의 강자성층(811, 812)를 위한 재료는 반대 방향의 자기 변형을 나타내도록 선택될 수 있기 때문에, 이러한 재료의 자기 변형 효과는 다층 강자성 자유 스택(810)을 위한 샌드위치형 다층 구조에서 서로 상쇄되어 0인 순자기 변형 또는 0에 가까운 순자기 변형을 얻는다.
따라서, 다층 강자성 자유 스택(810)을 위한 샌드위치형 다층 구조는, 층(811, 812, 813)을 위한 재료를 선택하고 단일 재료 자유층 구조에서는 수용하기 어려울 수 있는 구조의 전체적인 특성을 구성하는 데 있어서 공학적인 유연성을 제공할 수 있다.
다층 강자성 자유 스택(810)에 있는 2개의 강자성층(811, 812)의 상대적인 자화 방향은 2가지 구성으로 구현될 수 있다. 제1 구성은 2개의 강자성층(811, 812)의 자화 방향이 이들 2개의 강자성층(811, 812) 사이의 반강자성 커플링으로 인해 서로 반대 방향으로 설정되는 역평행 구성이다. 2개의 강자성층(811, 812) 사이의 반강자성 커플링은 이러한 역평행 구성을 유지하여, 2개의 강자성층(811, 812)의 자화 방향이 함께 스위칭된다. 제2 구성은 2개의 강자성층(811, 812)의 자화 방향이 이들 2개의 강자성층(811, 812) 사이의 강자성 커플링으로 인해 서로 평행하게 설정되는 평행 구성이다. 2개의 강자성층(811, 812) 사이의 강자성 커플링이 이러한 평행 구성을 유지하여, 2개의 강자성층(811, 812)의 자화 방향이 함께 스위칭된다. 이들 2개의 구성은 상이하다. 스핀 토크 전달 스위칭의 영향을 받아, 역평행 구성은 평행 구성에 비해 더 높은 한계 스위칭 전류를 갖는 경향이 있다. 따라서, 평행 구성은 낮은 스위칭 전류를 얻고, 이에 따라 전력 소모를 저감하는 몇몇 장치에서 유리하게 구현될 수 있다.
2개의 주어진 강자성층(811, 812)에 있어서, 이들 2개의 층(811, 812) 사이에 있는 비자성 스페이서층(813)은 다층 강자성 자유 스택(810)을 상기 2개의 구성 중 어느 한 구성으로 설정하도록 이루어질 수 있다. 스페이서층(813)인 주어진 도전성 비자성 재료에 있어서, 스페이서층(813)의 두께는 강자성 커플링이나 반강자성 커플링을 얻도록 제어될 수 있다. 스페이서층(813)이 루테늄으로 이루어는 경우, 예컨대 반강자성 커플링은 Ru층(813)의 두께가 대략 3 Å, 또는 7 Å, 또는 18 Å, 또는 31 Å일 때 얻어진다. Ru층(813)의 두께가 3 내지 7 Å, 또는 7 내지 18 Å, 또는 18 내지 31 Å일 때, 2개의 강자성층(811, 812) 간의 강자성 커플링이 얻어진다.
실시예에서, 2개의 강자성층(811, 812)에 적절한 강자성 재료로는, 예컨대 Co, Co를 함유하는 합금, Fe, Fe를 함유하는 합금, Ni, 또는 Ni를 함유하는 합금을 들 수 있다. 특별한 예로서, 강자성 재료로는 CoFe, CoFeB, CoFeNiB, CoFeTa, NiFe, CoPt, CoPd, FePt, Co2Mn(Al, Si) 또는 Co2(Cr, Fe)(Al, Si)를 들 수 있다. 비자성 스페이서층(813)은, 예컨대 Ru, Re 또는 Cu일 수 있다. 다층 강자성 자유 스택(810)을 자기적으로 안정화시키는 자기 바이어싱층(201)으로 인해, 자기 바이어싱층(201), 다층 강자성 자유 스택(810), 절연체 배리어층(130) 및 피닝된 강자성층(111)을 포함하는 각각의 MTJ 셀은 각각의 층과 평행한 2개의 직교 방향을 따른 치수들 간의 종횡비가 낮게 패터닝될 수 있다. 이러한 낮은 종횡비는 셀 밀도를 증가시키고 CMOS 제조 공정에 적합하게 약 1로 설정될 수 있다.
다층 강자성 자유 스택(810)의 샌드위치형 다층 구조에 대한 특별한 예로서, 배리어층(130)과 접촉하는 제1 강자성층(811)은 CoFeX- 여기서, X는 B, P, Si, Nb, Zr, Hf, Ta, 및 Ti 중 1종 이상을 포함함 -일 수 있다. 자기 바이어싱층(201)과 접촉하는 제2 강자성층(812)은 자기 변형이 0에 가까운, NiFe 또는 NiFeCo 합금과 같은 연질의 자성 재료로 이루어진 층일 수 있다. 제1 강자성층(811)을 위한 CoFeX 재료의 조성과 제2 강자성층(812)을 위한 재료의 조성은 자유층 스택(810)의 총 자기 변형이 0에 가까울 수 있도록 반대되는 자기 변형 효과를 갖게 선택될 수 있다. 소망하는 재료 조성을 얻기 위한 한가지 방법은 제1 강자성층(811)을 위한 CoFeX의 원소(즉, Co, Fe 및 X)의 상대적인 비율 및 제2 강자성층(812)을 위한 NiFe 또는 NiFeCo에 있는 원소의 상대적인 비율을 제어하는 것이다.
비자성 스페이서층(813)은 2개의 강자성층(811, 812)이 자기적으로 커플링되도록 충분히 얇게 형성될 수 있다, 2개의 강자성층 간의 이러한 자기적 커플링은 복수 개의 자기적 커플링 메커니즘 중 임의의 것이나 이들의 조합일 수 있다. 그러한 자기적 커플링 메커니즘의 일례는 전도 전자(conduction electron)를 통한 상호 작용에 의한 금속에서의 국부화된 내부 d쉘 전자 스핀 또는 핵자기 모멘트(nuclear magnetic moment)에 기초하는 RKKY(Ruderman-Kittel-Kasuya-Yosida) 중간층 커플링에 의한 강자성 커플링이다. 다른 예는 비자성 스페이서층의 인터페이스 조도(粗度)에 의해 유도되는 "오렌지 필(orange peel)" 정자기 커플링이다. 세번째 예는 비자성 스페이서층(813)에 형성되는 핀홀(pin hole)과 같은 공간적인 불연속성을 통한 자기적 커플링이다. 비자성 스페이서층(813)을 위한 재료는 Ru, Re, Cu, Ta 중 어느 하나 또는 이들 재료 중 임의의 것을 함유하는 비자성 합금일 수 있다. 비자성 스페이서층의 두께는 0 내지 수십 Å의 범위이다. 특별한 예로서, 4 내지 10 Å의 얇은 비자성 스페이서층을 사용할 수 있다.
자기 바이어싱층(201)은 PtMn과 같은 단일 AFM층으로 이루어질 수 있고, 강력한 피닝 자기장과 관련한 한계 두께보다 얇은 두께를 가질 수 있다. 대안으로서, 자기 바이어싱층(201)은 비자성층이 삽입된 다층 구조를 가질 수 있다. 전술한 바와 같이, 자기 바이어싱층(201)은 인접한 다층 강자성 자유 스택(810)의 면내 이방성 또는 보자력을 증대시키고, 또한 인접한 다층 강자성 자유 스택(810)에 약한 피닝 자기장을 제공한다. 자기 바이어싱층(201)의 자화 방향은 인접한 다층 강자성 자유 스택(810)에서의 약한 피닝 자기장이 터널 배리어층(130) 아래에 있는 피닝된 층(111)의 피닝된 자화 방향과는 다른 방향이 되도록 설정될 수 있다.
도 9에는 약하게 피닝된 다층 강자성 자유 스택(810)의 자화 방향과 피닝된 층(111)의 자화 방향 간의 오프셋이 도시되어 있다. 다층 강자성 자유 스택(810)의 자화 방향이 피닝된 층의 자화 방향과 소정 각도(Θ)만큼 다르게 설정될 때, 스핀 토크 전달 전류(spin torque transfer current)로부터 생성되는 시작 토크값은 크고, 각도가 무작위적인 열교란(thermal random agitation)에 의해 변동 및 분포되게 되는 경우에 비해 변화가 훨씬 작다. 이러한 오프셋 구성에 있어서, 평균 STT 스위칭 전류는 감소되고, 고속 스위칭 속도에서의(예컨대, ns 정도의 스위칭 시간에 대한) 이 전류의 분포는 최소화될 수 있다. 실시예에서, 오프셋 각도(Θ)는 0 내지 180도, 예컨대 0 내지 135도의 값으로 설정될 수 있다. 이러한 오프셋 각도는, 예컨대 피닝된 층(PL)의 세팅(PL/PtMn)을 위한 제1 어닐링에 비해 더 약한 자기장에서, 그리고 더 낮은 온도로의 MTJ 필름(또는 패터닝된 장치)의 제2 어닐링을 통해 얻을 수 있다.
본 출원의 명세서는 여러 가지 상세 사항을 포함하고 있지만, 이들은 본 발명의 범위 또는 청구할 수 있는 대상의 범위에 대한 제한으로 해석되어서는 안되며, 오히려 특정 실시예에 대한 특별한 특징의 설명으로 해석해야 한다. 개별 실시예의 관점에서 본 명세서에서 설명한 몇몇 특징들은 단일 실시예에서 조합되어 구현될 수 있다. 역으로, 단일 실시예의 관점에서 설명한 다양한 특징들은 또한 복수 개의 실시예에서 개별적으로 구현될 수도 있고, 임의의 적절한 하위 조합으로 실시될 수도 있다. 더욱이, 특징들은 어떠한 조합으로 작용하는 것으로 전술할 수 있고, 심지어는 당초에 그와 같이 청구될 수 있지만, 청구된 조합으로부터의 하나 이상의 특징은 몇몇 경우에, 조합으로부터 삭제될 수 있고, 청구되는 조합은 하위 조합 또는 하위 조합의 변형에 관련될 수 있다.
단지 몇몇 실시예만을 설명하였다. 당업자라면 설명한 예들을 변형, 수정 및 개선할 수 있다는 것을 용이하게 인식할 것이다.

Claims (66)

  1. 기판과,
    이 기판 상에 형성된 자기 셀을 포함하며, 이 자기 셀은
    최종 자화 방향(net magnetization direction)이 제1 방향과 이 제1 방향과 거의 반대인 제2 방향 사이에서 변할 수 있고, 제1 강자성층, 제2 강자성층, 및 이들 제1 강자성층과 제2 강자성층 사이의 비자성 스페이서(non-magnetic spacer)를 포함하는 다층 강자성 자유 스택(multilayered free ferromagnetic stack)과,
    상기 다층 강자성 자유 스택의 보자력을 증가시키고, 다층 강자성 자유 스택의 자화 방향이 제1 방향과 이 제1 방향과 거의 반대인 제2 방향 사이에서 변할 수 있게 하도록, 다층 강자성 자유 스택에 접촉하고 자기적으로 커플링되는 자기 바이어싱층(magnetic biasing layer)과,
    자화 방향이 고정되어 있는 강자성 고정층(fixed ferromagnetic layer), 그리고
    절연체 배리어층으로서, 상기 다층 강자성 자유 스택과 강자성 고정층 사이와 이 절연체 배리어층에 걸쳐 바이어스 전압이 인가되는 상태에서 다층 강자성 자유 스택과 강자성 고정층 사이에서의 전자의 터널링을 실시하도록 다층 강자성 자유 스택과 강자성 자유층 사이에 형성되는 것인 절연체 배리어층
    을 포함하고, 상기 다층 강자성 자유 스택은 자기 바이어싱층과 절연체 배리어층 사이에 배치되는 것인 장치.
  2. 제1항에 있어서, 다층 강자성 자유 스택에 있는 제1 강자성층과 제2 강자성층 사이의 비자성 스페이서는 Ru, Re, Cu, Ta 또는 Cu, 또는 이들 Ru, Re, Cu, Ta 또는 Cu를 함유하는 합금을 포함하는 것인 장치.
  3. 제2항에 있어서, 비자성 스페이서의 두께는 4 내지 10 Å인 것인 장치.
  4. 제1항에 있어서, 다층 강자성 자유 스택에 있는 제1 강자성층과 제2 강자성층 중 하나 이상을 위한 강자성 재료는 Co, Co를 함유하는 합금, Fe, Fe를 함유하는 합금, Ni, 또는 Ni를 함유하는 합금을 포함하는 것인 장치.
  5. 제4항에 있어서, 다층 강자성 자유 스택에 있는 제1 강자성층과 제2 강자성층 중 하나 이상을 위한 강자성 재료는 CoFe, CoFeB, CoFeNiB, CoFeTa, NiFe, CoPt, CoPd, FePt, Co2Mn(Al, Si) 또는 Co2(Cr, Fe)(Al, Si)를 포함하는 것인 장치.
  6. 제1항에 있어서, 제1 강자성층은 절연체 배리어층과 접촉하고, CoFeX- 여기서, X는 B, P, Si, Nb, Zr, Hf, Ta 및 Ti 중 1종 이상을 포함함 -를 포함하며, 제2 강자성층은 자기 바이어싱층과 접촉하고 연질의 자성 재료를 포함하는 것인 장치.
  7. 제6항에 있어서, 제2 강자성층은 NiFe 또는 NiFeCo를 포함하는 것인 장치.
  8. 제6항에 있어서, 제1 강자성층 및 제2 강자성층은 반대되는 자기 변형 효과(magnetostriction effect)를 갖는 것인 장치.
  9. 제8항에 있어서, 다층 강자성 자유 스택은 순(純)자기 변형이 0에 가까운 것인 장치.
  10. 제1항에 있어서, 다층 강자성 자유 스택은 강자성 고정층의 고정 자화 방향과는 다른 제1 방향으로의 자화 방향을 갖도록 자기 바이어싱층에 의해 약하게 피닝(pinning)되는 것인 장치.
  11. 제10항에 있어서, 다층 강자성 자유 스택의 제1 방향으로의 자화 방향은 강자성 고정층의 고정 자화 방향으로부터 0 내지 135°의 각도만큼 오프셋되는 것인 장치.
  12. 제1항에 있어서, 자기 셀은 기판과 평행한 2개의 직교 방향을 따른 치수들 사이에서 1.77 미만의 종횡비를 갖는 것인 장치.
  13. 제12항에 있어서, 자기 셀은 기판과 평행한 2개의 직교 방향을 따른 치수들 사이에서 약 1의 종횡비를 갖는 것인 장치.
  14. 제1항에 있어서, 강자성 고정층의 자화를 고정 자화 방향을 따라 피닝하도록 강자성 고정층과 접촉하게 형성되는 반강자성(AntiFerroMagnetic; AFM)층을 더 포함하는 장치.
  15. 제1항에 있어서, 자기 바이어싱층은 다층 강자성 자유 스택에 자기적으로 커플링되어 다층 강자성층의 보자력을 증가시키는 한편, 다층 강자성 자유 스택의 자화 방향의 스위칭을 허용하는 반강자성(AFM)층을 포함하는 것인 장치.
  16. 제15항에 있어서, 자기 바이어싱층은 IrMn 또는 PtMn를 포함하는 것인 장치.
  17. 제1항에 있어서, 자기 바이어싱층은 PtPdMn, NiMn, FeMn, FeMnRh, CrMn, FeNiMn, CoMn, RhMn, CrMnPt, CrMnCu, CrMnRh, CrMnPd, CrMnIr, CrMnNi, CrMnCo, CrMnTi 및 CrAl 중 1종 이상을 포함하는 것인 장치.
  18. 제1항에 있어서, 자기 바이어싱층은 반강자성 금속 재료를 포함하는 것인 장치.
  19. 제1항에 있어서, 자기 바이어싱층은 반강자성 산화물 재료를 포함하는 것인 장치.
  20. 제19항에 있어서, 자기 바이어싱층은 Ni(Fe)O, Fe(Co)O, Co(Fe)O, NiFe(Co)O 및 CrO 중 1종 이상을 포함하는 것인 장치.
  21. 제1항에 있어서, 자기 바이어싱층은 FeS를 포함하는 것인 장치.
  22. 제1항에 있어서, 자기 바이어싱층은 준강자성 재료를 포함하는 것인 장치.
  23. 제22항에 있어서, 자기 바이어싱층은 TbCo, DyCo, TbFe, TbFeCo, CoFeO, FeO, MnFeO 및 ZnFeO 중 1종 이상을 포함하는 것인 장치.
  24. 제1항에 있어서, 자기 바이어싱층은 2개의 반강자성층을 포함하는 것인 장치.
  25. 제1항에 있어서, 자기 바이어싱층은 제1 반강자성층 및 제2 반강자성층과, 이들 제1 반강자성층과 제2 반강자성층 사이의 스페이서층을 포함하는 것인 장치.
  26. 제1항에 있어서, 자기 바이어싱층은 반강자성층과, 이 반강자성층과 접촉하는 스페이서층을 포함하는 것인 장치.
  27. 제26항에 있어서, 자기 바이어싱층은 반강자성층과 접촉하는 제2 스페이서층과, 이 제2 스페이서층과 접촉하는 제2 반강자성층을 포함하는 것인 장치.
  28. 제1항에 있어서, 제1 강자성층 및 제2 강자성층은 반대의 자화 방향을 갖도록 비자성 스페이서를 통해 반강자성적으로 커플링되는 것인 장치.
  29. 제1항에 있어서, 제1 강자성층과 제2 강자성층은 평행한 자화 방향을 갖도록 비자성 스페이서를 통해 강자성적으로 커플링되는 것인 장치.
  30. 제1항에 있어서, 어레이를 형성하도록 기판 상에 형성되는 복수 개의 자기 셀을 더 포함하는 장치.
  31. 기판과,
    이 기판 상에 형성된 자기 셀을 포함하며, 이 자기 셀은
    최종 자화 방향이 제1 방향과 이 제1 방향과 거의 반대인 제2 방향 사이에서 변할 수 있고, 제1 강자성층, 제2 강자성층, 및 이들 제1 강자성층과 제2 강자성층 사이의 비자성 스페이서를 포함하며, 상기 제1 강자성층과 제2 강자성층이 평행한 자화 방향을 갖도록 비자성 스페이서를 통해 강자성적으로 커플링되는 것인 다층 강자성 자유 스택과,
    자화 방향이 고정되어 있는 강자성 고정층, 그리고
    절연체 배리어층으로서, 상기 다층 강자성 자유 스택과 강자성 고정층 사이와 이 절연체 배리어층에 걸쳐 바이어스 전압이 인가되는 상태에서 다층 강자성 자유 스택과 강자성 고정층 사이에서의 전자의 터널링을 실시하도록 다층 강자성 자유 스택과 강자성 고정층 사이에 형성되는 것인 절연체 배리어층
    을 포함하는 것인 장치.
  32. 제31항에 있어서, 다층 강자성 자유 스택에 있는 제1 강자성층과 제2 강자성층 사이의 비자성 스페이서는 Ru, Re, Cu, Ta 또는 Cu, 또는 이들 Ru, Re, Cu, Ta 또는 Cu를 함유하는 합금을 포함하는 것인 장치.
  33. 제31항에 있어서, 다층 강자성 자유 스택에 있는 제1 강자성층과 제2 강자성층 중 하나 이상을 위한 강자성 재료는 Co, Co를 함유하는 합금, Fe, Fe를 함유하는 합금, Ni, 또는 Ni를 함유하는 합금을 포함하는 것인 장치.
  34. 제33항에 있어서, 다층 강자성 자유 스택에 있는 제1 강자성층과 제2 강자성층 중 하나 이상을 위한 강자성 재료는 CoFe, CoFeB, CoFeNiB, CoFeTa, NiFe, CoPt, CoPd, FePt, Co2Mn(Al, Si) 또는 Co2(Cr, Fe)(Al, Si)를 포함하는 것인 장치.
  35. 제31항에 있어서, 제1 강자성층은 절연체 배리어층과 접촉하고, CoFeX- 여기서, X는 B, P, Si, Nb, Zr, Hf, Ta 및 Ti 중 1종 이상을 포함함 -를 포함하고, 제2 강자성층은 자기 바이어싱층과 접촉하며 연질의 자성 재료를 포함하는 것인 장치.
  36. 제35항에 있어서, 제2 강자성층은 NiFe 또는 NiFeCo를 포함하는 것인 장치.
  37. 제35항에 있어서, 제1 강자성층 및 제2 강자성층은 반대되는 자기 변형 효과를 갖는 것인 장치.
  38. 제37항에 있어서, 다층 강자성 자유 스택은 순자기 변형이 0에 가까운 것인 장치.
  39. 제31항에 있어서, 다층 강자성 자유 스택은 강자성 고정층의 고정 자화 방향과는 다른 제1 방향으로의 자화 방향을 갖도록 자기 바이어싱층에 의해 약하게 피닝되는 것인 장치.
  40. 제39항에 있어서, 다층 강자성 자유 스택의 제1 방향으로의 자화 방향은 강자성 고정층의 고정 자화 방향으로부터 0 내지 135°의 각도만큼 오프셋되는 것인 장치.
  41. 자화 방향이 제1 방향과 이 제1 방향과 거의 반대인 제2 방향 사이에서 변할 수 있는 강자성 자유층(free ferromagnetic layer)과,
    상기 강자성 자유층의 보자력을 증가시키고, 강자성 자유층의 자화 방향이 제1 방향과 이 제1 방향과 거의 반대인 제2 방향 사이에서 변할 수 있게 하도록, 강자성 자유층에 접촉하고 자기적으로 커플링되게 형성되는 자기 바이어싱층과,
    자화 방향이 실질적으로 제1 방향을 따라 고정되어 있는 강자성 고정층, 그리고
    절연체 배리어층으로서, 상기 강자성 자유층과 강자성 고정층 사이와 이 절연체 배리어층에 걸쳐 바이어스 전압이 인가되는 상태에서 강자성 자유층과 강자성 고정층 사이에서의 전자의 터널링을 실시하도록 강자성 자유층과 강자성 고정층 사이에 형성되는 것인 절연체 배리어층
    을 포함하고, 상기 강자성 자유층은 자기 바이어싱층과 절연체 배리어층 사이에 배치되는 것인 장치.
  42. 제41항에 있어서, 강자성 고정층의 자화를 제1 방향을 따라 피닝하도록 강자성 고정층과 접촉하게 형성되는 반강자성(AFM)층을 더 포함하는 장치.
  43. 제41항에 있어서, 자기 바이어싱층은 강자성 자유층의 자화 방향을 고정하는 일 없이 강자성 자유층의 보자력을 증가시키도록 강자성 자유층에 자기적으로 커플링되는 반강자성(AFM)층을 포함하는 것인 장치.
  44. 제43항에 있어서, 자기 바이어싱층은 반강자성 금속 재료를 포함하는 것인 장치.
  45. 제43항에 있어서, 자기 바이어싱층은 반강자성 산화물 재료를 포함하는 것인 장치.
  46. 제41항에 있어서, 자기 바이어싱층은 준강자성 재료를 포함하는 것인 장치.
  47. 제41항에 있어서, 자기 바이어싱층은 2개의 반강자성층을 포함하는 것인 장치.
  48. 제41항에 있어서, 자기 바이어싱층은 제1 반강자성층 및 제2 반강자성층과, 이들 제1 반강자성층과 제2 반강자성층 사이의 스페이서층을 포함하는 것인 장치.
  49. 제41항에 있어서, 자기 바이어싱층은 반강자성층과, 이 반강자성층과 접촉하는 스페이서층을 포함하는 것인 장치.
  50. 제41항에 있어서, 자기 바이어싱층은 함께 적층된 복수 개의 2층 구조를 포함하고, 각각의 2층 구조는 반강자성층과, 이 반강자성층과 접촉하는 스페이서층을 포함하는 것인 장치.
  51. 제41항에 있어서,
    자화 방향이 변할 수 있고 보자력이 증가되도록 자기 바이어싱층에 접촉하고 자기적으로 커플링되는 제2 강자성 자유층과,
    자화 방향이 고정되어 있는 제2 강자성 고정층, 그리고
    제2 절연체 배리어층으로서, 상기 제2 강자성 자유층과 제2 강자성 고정층 사이와 이 제2 절연체 배리어층에 걸쳐 바이어스 전압이 인가되는 상태에서 제2 강자성 자유층과 제2 강자성 고정층 사이에서의 전자의 터널링을 실시하도록 제2 강자성 자유층과 제2 강자성 고정층 사이에 형성되는 것인 제2 절연체 배리어층
    을 더 포함하는 장치.
  52. 제41항에 있어서,
    자화 방향이 변할 수 있고 보자력이 증가되도록 자기 바이어싱층에 접촉하고 자기적으로 커플링되는 제2 강자성 자유층과,
    자화 방향이 고정되어 있는 제2 강자성 고정층, 그리고
    제2 강자성 자유층 및 제2 강자성 고정층과 함께 스핀 밸브를 형성하도록 제2 강자성 자유층과 제2 강자성 고정층 사이에 형성되는 비자성 스페이서층
    을 더 포함하는 장치.
  53. 제41항에 있어서, 자기 바이어싱층, 강자성 자유층, 절연체 배리어층 및 강자성 고정층은, 강자성 자유층의 횡방향 치수가 강자성 고정층의 횡방향 치수보다 작도록 측부 프로파일이 테이퍼진 스택을 형성하는 것인 장치.
  54. 제41항에 있어서, 자기 바이어싱층, 강자성 자유층, 절연체 배리어층 및 강자성 고정층은, 강자성 자유층을 구비하는 메사(mesa)형 상부와 강자성 고정층을 구비하는 저부를 포함하는 스택을 형성하며, 상기 메사형 상부는 강자성 자유층의 횡방향 치수가 강자성 고정층의 횡방향 치수보다 작도록 저부의 횡방향 치수보다 작은 횡방향 치수를 갖는 것인 장치.
  55. 제41항에 있어서, 자기 바이어싱층의 자화 방향은 강자성 자유층의 자화 용이축(magnetic easy axis)에 대해 수직으로 정렬되는 것인 장치.
  56. 제41항에 있어서, 자기 바이어싱층의 자화 방향은 강자성 자유층의 자화 용이축과 평행하게 정렬되는 것인 장치.
  57. 자화 방향이 변할 수 있는 강자성 자유층, 자화 방향이 고정되어 있는 강자성 고정층, 및 절연체 배리어층을 포함하는 자기 터널 접합부(magnetic tunnel junction)를 마련하는 단계로서, 상기 절연체 배리어층은 강자성 자유층과 강자성 고정층 사이와 이 절연체 배리어층에 걸쳐 바이어스 전압이 인가되는 상태에서 강 자성 자유층과 강자성 고정층 사이에서의 전자의 터널링을 실시하도록 강자성 자유층과 강자성 고정층 사이에 형성되는 것인 자기 터널 접합부 마련 단계와,
    상기 강자성 자유층의 보자력을 증가시키는 한편, 강자성 자유층의 자화 방향이 변할 수 있게 하도록 강자성 자유층에 접촉하고 자기적으로 커플링되는 자기 바이어싱층을 마련하는 자기 바이어싱층 마련 단계
    를 포함하고, 상기 강자성 자유층은 자기 바이어싱층과 절연체 배리어층 사이에 위치하는 것인 방법.
  58. 제57항에 있어서, 강자성 자유층의 자화 방향을 변화시켜 제1 강자성층과 제2 강자성층 사이의 저항을 변경하도록 제어 자기장을 인가하는 단계를 더 포함하는 방법.
  59. 제57항에 있어서, 강자성 자유층의 자화 방향을 변화시키고, 그에 따라 제1 강자성층과 제2 강자성층 사이의 저항을 변경하도록, 자기 터널 접합부에 있는 강자성 자유층과 강자성 고정층 사이에서 수직으로 흐르는 가변 분극 전류(variable and polarized current)를 인가하는 단계를 더 포함하는 방법.
  60. 자화 방향이 변할 수 있는 강자성 자유층과,
    강자성 자유층의 자화 방향을 피닝하는 일 없이 강자성 자유층의 보자력을 증대시키도록 강자성 자유층에 접촉하고 자기적으로 커플링되게 형성되는 자기 바 이어싱층과,
    자화 방향이 예정된 방향을 따라 고정되어 있는 피닝된 강자성층(pinned ferromagnetic layer)과,
    상기 피닝된 강자성층의 자화 방향이 예정된 방향을 따라 고정되게 하도록 피닝된 강자성층에 접촉하고 자기적으로 커플링되는 피닝 반강자성(antiferromagnetic pinning layer)층,
    그리고 상기 강자성 자유층과 상기 피닝된 강자성층 사이에 형성되는 중간층
    을 포함하고, 상기 자기 바이어싱층은 K·t < J를 만족하는 층 두께(t), 이방성 상수(anisotropy constant)(K), 및 인터페이스 교환 커플링 상수(interface exchange coupling constant)(J)를 가지며,
    상기 피닝 반강자성층은 K'·t' > J'를 만족하는 층 두께(t'), 이방성 상수(K'), 및 인터페이스 교환 커플링 상수(J')를 갖고,
    상기 강자성 자유층은 자기 바이어싱층과 중간층 사이에 배치되는 것인 장치.
  61. 제60항에 있어서, 자기 바이어싱층은 장치의 작동 온도보다 높은 닐 온도(Neel temperature)를 갖는 반강자성 재료를 포함하는 것인 장치.
  62. 제60항에 있어서, 자기 바이어싱층은 장치의 작동 온도보다 높은 퀴리 온도(Curie temperature)를 갖는 준강자성 재료를 포함하는 것인 장치.
  63. 제60항에 있어서, 중간층은 절연체 배리어층이며, 이 절연체 배리어층은 절연체 배리어층에 걸쳐 바이어스 전압이 인가되는 상태에서 강자성 자유층과 피닝된 강자성층 사이에서의 전자 터널링을 실시하도록 강자성 자유층과 피닝된 강자성층 사이에 형성되는 것인 장치.
  64. 제60항에 있어서, 중간층은 비자성 금속 스페이서층인 것인 장치.
  65. 제60항에 있어서, 강자성 자유층은 피닝된 강자성층과 피닝 반강자성층보다 작은 횡방향 치수를 갖는 것인 장치.
  66. 제60항에 있어서, 자기 바이어싱층의 자화 방향은 강자성 자유층의 자화 용이축에 대해 수직으로 정렬되는 것인 장치.
KR1020087009238A 2005-09-20 2006-09-19 안정화 강자성 자유층 또는 다층 강자성 자유층을 지닌자기 장치 KR20080070812A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/232,356 US7777261B2 (en) 2005-09-20 2005-09-20 Magnetic device having stabilized free ferromagnetic layer
US11/232,356 2005-09-20
US11/498,294 2006-08-01
US11/498,294 US7973349B2 (en) 2005-09-20 2006-08-01 Magnetic device having multilayered free ferromagnetic layer

Publications (1)

Publication Number Publication Date
KR20080070812A true KR20080070812A (ko) 2008-07-31

Family

ID=39420744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087009238A KR20080070812A (ko) 2005-09-20 2006-09-19 안정화 강자성 자유층 또는 다층 강자성 자유층을 지닌자기 장치

Country Status (6)

Country Link
US (1) US7973349B2 (ko)
EP (1) EP1935029A4 (ko)
JP (1) JP2009509357A (ko)
KR (1) KR20080070812A (ko)
TW (1) TW200713648A (ko)
WO (1) WO2007035786A2 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018502B1 (ko) * 2009-10-29 2011-03-03 인하대학교 산학협력단 스핀 토크 나노 진동 소자 및 초고주파 발진기
US8804410B2 (en) 2011-08-16 2014-08-12 Samsung Electronics Co., Ltd. Stacked MRAM device and memory system having the same
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US9083279B2 (en) 2012-05-24 2015-07-14 Korea Institute Of Science And Technology Oscillator using spin transfer torque
KR20150103866A (ko) * 2014-03-04 2015-09-14 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
WO2016209227A1 (en) * 2015-06-24 2016-12-29 Intel Corporation A spin logic device with high spin injection efficiency from a matched spin transfer layer
WO2016209249A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Perpendicular magnetic memory with filament conduction path
KR20170057106A (ko) * 2015-11-16 2017-05-24 삼성전자주식회사 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부
US10453510B2 (en) 2016-02-05 2019-10-22 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Memory device
KR20200050400A (ko) * 2018-10-29 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 장치 및 자기 랜덤 액세스 메모리
KR20200050431A (ko) * 2018-10-31 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 막대형 자기저항성 랜덤 액세스 메모리 셀
KR20200137359A (ko) * 2019-05-30 2020-12-09 한국과학기술연구원 전기장 제어 마그네틱램

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005004152A1 (ja) * 2003-07-03 2006-08-17 富士通株式会社 磁気ヘッドスライダ及びその製造方法
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7436636B2 (en) * 2004-11-10 2008-10-14 Hitachi Global Storage Technologies Netherlands B.V. Dual CPP GMR sensor with in-stack bias structure
US8130474B2 (en) * 2005-07-18 2012-03-06 Hitachi Global Storage Technologies Netherlands B.V. CPP-TMR sensor with non-orthogonal free and reference layer magnetization orientation
US7411765B2 (en) * 2005-07-18 2008-08-12 Hitachi Global Storage Technologies Netherlands B.V. CPP-GMR sensor with non-orthogonal free and reference layer magnetization orientation
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP2008041163A (ja) * 2006-08-04 2008-02-21 Hitachi Global Storage Technologies Netherlands Bv 垂直通電型磁気抵抗効果型ヘッド
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US8374025B1 (en) * 2007-02-12 2013-02-12 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
US8623452B2 (en) * 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US7859069B2 (en) * 2007-03-16 2010-12-28 Seagate Technology Llc Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current
US7483295B2 (en) * 2007-04-23 2009-01-27 Mag Ic Technologies, Inc. MTJ sensor including domain stable free layer
JP2008277586A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 磁気素子、磁気記録ヘッド及び磁気記録装置
US7602033B2 (en) * 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7697322B2 (en) * 2007-07-10 2010-04-13 Qimonda Ag Integrated circuits; method for manufacturing an integrated circuit; method for decreasing the influence of magnetic fields; memory module
US20090034321A1 (en) * 2007-08-01 2009-02-05 Honeywell International Inc. Magnetoresistive Element with a Biasing Layer
JP4358279B2 (ja) * 2007-08-22 2009-11-04 株式会社東芝 磁気記録ヘッド及び磁気記録装置
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8994587B2 (en) 2010-05-14 2015-03-31 Qualcomm Incorporated Compressed sensing for navigation data
JP2009070439A (ja) * 2007-09-11 2009-04-02 Toshiba Corp 磁気記録ヘッド及び磁気記録装置
JP4929108B2 (ja) * 2007-09-25 2012-05-09 株式会社東芝 磁気ヘッドおよび磁気記録装置
JP2009080875A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気ヘッド及び磁気記録装置
US8004881B2 (en) * 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
US9021685B2 (en) * 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
US8242776B2 (en) * 2008-03-26 2012-08-14 Everspin Technologies, Inc. Magnetic sensor design for suppression of barkhausen noise
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
JP5377893B2 (ja) * 2008-06-19 2013-12-25 株式会社東芝 磁気ヘッドアセンブリおよび磁気記録再生装置
JP5361259B2 (ja) * 2008-06-19 2013-12-04 株式会社東芝 スピントルク発振子、磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP2010040060A (ja) * 2008-07-31 2010-02-18 Toshiba Corp 高周波アシスト記録用磁気ヘッドおよびそれを用いた磁気記録装置
JP2010040126A (ja) 2008-08-06 2010-02-18 Toshiba Corp 磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
JP5062597B2 (ja) * 2008-08-29 2012-10-31 独立行政法人産業技術総合研究所 トンネル磁気抵抗素子
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
JP5320009B2 (ja) * 2008-10-06 2013-10-23 株式会社東芝 スピントルク発振子、磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
JP2010093091A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 磁気メモリ、磁気メモリアレイおよび磁気メモリアレイへの情報書込み方法
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
US7944738B2 (en) * 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8045366B2 (en) * 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
JP5173750B2 (ja) * 2008-11-06 2013-04-03 株式会社東芝 スピントルク発振子、磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US7929370B2 (en) * 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
US8289756B2 (en) * 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
JP5558698B2 (ja) 2008-11-28 2014-07-23 株式会社東芝 磁気記録ヘッド、磁気ヘッドアセンブリ、磁気記録装置及び磁気記録方法
US7940600B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7859892B2 (en) * 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US7994597B2 (en) * 2009-03-13 2011-08-09 Magic Technologies, Inc. MRAM with coupling valve switching
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8611055B1 (en) 2009-07-31 2013-12-17 Western Digital (Fremont), Llc Magnetic etch-stop layer for magnetoresistive read heads
US8469832B2 (en) * 2009-11-03 2013-06-25 Wonderland Nurserygoods Company Limited Swing apparatus with detachable infant holding device
JP2013101989A (ja) * 2010-02-10 2013-05-23 Hitachi Ltd 強磁性トンネル接合素子
US8324697B2 (en) * 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
US8358149B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8427199B2 (en) 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8358154B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US9028910B2 (en) 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
US8427197B2 (en) 2011-06-15 2013-04-23 Honeywell International Inc. Configurable reference circuit for logic gates
US9172030B2 (en) 2011-07-15 2015-10-27 The Johns Hopkins University Magneto-electronic devices and methods of production
KR101831931B1 (ko) * 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
KR102001186B1 (ko) * 2011-09-12 2019-07-17 삼성전자주식회사 단일 스택에서, 다수의 자기-정렬된 로직 셀들을 제공하기 위한 방법 및 시스템
US9236561B2 (en) * 2011-09-12 2016-01-12 Samsung Electronics Co., Ltd. Method and system for providing multiple self-aligned logic cells in a single stack
KR101311128B1 (ko) * 2012-01-25 2013-09-25 인하대학교 산학협력단 스핀 전달 토크 자기 랜덤 억세스 메모리
DE102012005134B4 (de) * 2012-03-05 2015-10-08 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Spin-Ventil und Verwendung einer Vielzahl von Spin-Ventilen
JP5606482B2 (ja) 2012-03-26 2014-10-15 株式会社東芝 磁気ヘッド、磁気ヘッドアセンブリ、磁気記録再生装置及び磁気ヘッドの製造方法
US8952470B2 (en) * 2012-09-10 2015-02-10 James John Lupino Low cost high density nonvolatile memory array device employing thin film transistors and back to back Schottky diodes
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9130155B2 (en) 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
KR102099879B1 (ko) 2013-05-03 2020-04-10 삼성전자 주식회사 자기 소자
KR20140135566A (ko) * 2013-05-16 2014-11-26 삼성전자주식회사 자기저항요소 및 이를 포함하는 메모리소자
EP3050132A4 (en) * 2013-09-27 2017-05-24 Intel Corporation Voltage controlled nano-magnetic random number generator
US9529060B2 (en) 2014-01-09 2016-12-27 Allegro Microsystems, Llc Magnetoresistance element with improved response to magnetic fields
US9099120B1 (en) 2014-04-09 2015-08-04 HGST Netherlands, B.V. Interlayer coupling field control in tunneling magnetoresistive read heads
US9508924B2 (en) 2014-07-03 2016-11-29 Samsung Electronics Co., Ltd. Method and system for providing rare earth magnetic junctions usable in spin transfer torque magnetic random access memory applications
US9715915B2 (en) 2014-10-30 2017-07-25 Samsung Electronics Co., Ltd. Magneto-resistive devices including a free layer having different magnetic properties during operations
US9257970B1 (en) 2014-12-19 2016-02-09 Honeywell International Inc. Magnetic latch
US20180261269A1 (en) * 2015-01-02 2018-09-13 Jannier Maximo Roiz Wilson Three-dimensional mram cell configurations
JP6778866B2 (ja) * 2015-03-31 2020-11-04 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US9812637B2 (en) * 2015-06-05 2017-11-07 Allegro Microsystems, Llc Spin valve magnetoresistance element with improved response to magnetic fields
US9842615B1 (en) 2015-06-26 2017-12-12 Western Digital (Fremont), Llc Magnetic reader having a nonmagnetic insertion layer for the pinning layer
US9842988B2 (en) * 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US9941469B2 (en) 2015-10-06 2018-04-10 International Business Machines Corporation Double spin filter tunnel junction
CN108780779B (zh) * 2016-06-10 2023-04-25 Tdk株式会社 交换偏置利用型磁化反转元件、交换偏置利用型磁阻效应元件、交换偏置利用型磁存储器、非易失性逻辑电路及磁神经元元件
US10784441B2 (en) * 2016-08-04 2020-09-22 Industrial Technology Research Institute Perpendicularly magnetized spin-orbit magnetic device
KR101963482B1 (ko) * 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
US11022661B2 (en) 2017-05-19 2021-06-01 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US10620279B2 (en) 2017-05-19 2020-04-14 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US10325639B2 (en) 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10777345B2 (en) 2018-02-21 2020-09-15 Allegro Microsystems, Llc Spin valve with bias alignment
US10431275B2 (en) 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
KR102127043B1 (ko) * 2018-04-17 2020-06-25 고려대학교 산학협력단 자기 소자
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11616192B2 (en) * 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US10943950B2 (en) * 2019-03-27 2021-03-09 Intel Corporation Magnetic memory devices with enhanced tunnel magnetoresistance ratio (TMR) and methods of fabrication
US11737368B2 (en) 2019-03-27 2023-08-22 Intel Corporation Magnetic memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
EP3731289B1 (en) 2019-04-23 2024-06-12 IMEC vzw A magnetic tunnel junction device
US10777248B1 (en) 2019-06-24 2020-09-15 Western Digital Technologies, Inc. Heat assisted perpendicular spin transfer torque MRAM memory cell
JP7202267B2 (ja) 2019-08-06 2023-01-11 株式会社日立ハイテク 磁気抵抗効果素子および磁気抵抗効果デバイス
US11127518B2 (en) 2019-08-30 2021-09-21 Allegro Microsystems, Llc Tunnel magnetoresistance (TMR) element having cobalt iron and tantalum layers
US11217626B2 (en) 2019-08-30 2022-01-04 Allegro Microsystems, Llc Dual tunnel magnetoresistance (TMR) element structure
TWI751728B (zh) * 2020-10-07 2022-01-01 財團法人工業技術研究院 平面式磁化自旋軌道磁性元件
JP2024129598A (ja) * 2023-03-13 2024-09-27 ソニーセミコンダクタソリューションズ株式会社 記憶素子、記憶装置及び電子機器

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347485A (en) * 1992-03-03 1994-09-13 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory
US5448515A (en) * 1992-09-02 1995-09-05 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory and recording/reproduction method therefor
JPH0766033A (ja) * 1993-08-30 1995-03-10 Mitsubishi Electric Corp 磁気抵抗素子ならびにその磁気抵抗素子を用いた磁性薄膜メモリおよび磁気抵抗センサ
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US6124711A (en) * 1996-01-19 2000-09-26 Fujitsu Limited Magnetic sensor using tunnel resistance to detect an external magnetic field
WO1997028515A1 (fr) * 1996-02-02 1997-08-07 Tokyo Mechatronics Co., Ltd. Carte pour donnees capacitives et lecteur associe
US5909345A (en) * 1996-02-22 1999-06-01 Matsushita Electric Industrial Co., Ltd. Magnetoresistive device and magnetoresistive head
TW367493B (en) * 1996-04-30 1999-08-21 Toshiba Corp Reluctance component
KR19980042427A (ko) 1996-11-18 1998-08-17 다까노야스아끼 자기 저항 효과막
US6137662A (en) 1998-04-07 2000-10-24 Read-Rite Corporation Magnetoresistive sensor with pinned SAL
US6100188A (en) * 1998-07-01 2000-08-08 Texas Instruments Incorporated Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing
US6175476B1 (en) * 1998-08-18 2001-01-16 Read-Rite Corporation Synthetic spin-valve device having high resistivity anti parallel coupling layer
US6005800A (en) 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6222707B1 (en) * 1998-12-28 2001-04-24 Read-Rite Corporation Bottom or dual spin valve having a seed layer that results in an improved antiferromagnetic layer
US6351355B1 (en) * 1999-02-09 2002-02-26 Read-Rite Corporation Spin valve device with improved thermal stability
US6201673B1 (en) 1999-04-02 2001-03-13 Read-Rite Corporation System for biasing a synthetic free layer in a magnetoresistance sensor
US6687098B1 (en) * 1999-07-08 2004-02-03 Western Digital (Fremont), Inc. Top spin valve with improved seed layer
US7027268B1 (en) * 1999-07-08 2006-04-11 Western Digital (Fremont), Inc. Method and system for providing a dual spin filter
US6201763B1 (en) * 1999-09-20 2001-03-13 The United States Of America As Represented By The Secretary Of The Navy Depthimeter
US6205052B1 (en) * 1999-10-21 2001-03-20 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
US6381105B1 (en) * 1999-10-22 2002-04-30 Read-Rite Corporation Hybrid dual spin valve sensor and method for making same
US6266218B1 (en) * 1999-10-28 2001-07-24 International Business Machines Corporation Magnetic sensors having antiferromagnetically exchange-coupled layers for longitudinal biasing
US6447935B1 (en) * 1999-11-23 2002-09-10 Read-Rite Corporation Method and system for reducing assymetry in a spin valve having a synthetic pinned layer
US6172904B1 (en) * 2000-01-27 2001-01-09 Hewlett-Packard Company Magnetic memory cell with symmetric switching characteristics
WO2001067460A1 (en) 2000-03-09 2001-09-13 Koninklijke Philips Electronics N.V. Magnetic device with a coupling layer and method of manufacturing and operation of such device
TW495745B (en) * 2000-03-09 2002-07-21 Koninkl Philips Electronics Nv Magnetic field element having a biasing magnetic layer structure
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
US6469926B1 (en) 2000-03-22 2002-10-22 Motorola, Inc. Magnetic element with an improved magnetoresistance ratio and fabricating method thereof
DE10022464A1 (de) * 2000-05-09 2001-11-22 Sca Hygiene Prod Gmbh Flächiges Erzeugnis mit mehreren adhäsiv verbundenen faserhaltigen Lagen
JP3839644B2 (ja) * 2000-07-11 2006-11-01 アルプス電気株式会社 交換結合膜と、この交換結合膜を用いた磁気抵抗効果素子、ならびに前記磁気抵抗効果素子を用いた薄膜磁気ヘッド
US6538859B1 (en) * 2000-07-31 2003-03-25 International Business Machines Corporation Giant magnetoresistive sensor with an AP-coupled low Hk free layer
JP4693292B2 (ja) 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
US6710987B2 (en) * 2000-11-17 2004-03-23 Tdk Corporation Magnetic tunnel junction read head devices having a tunneling barrier formed by multi-layer, multi-oxidation processes
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6351409B1 (en) * 2001-01-04 2002-02-26 Motorola, Inc. MRAM write apparatus and method
US6649960B1 (en) 2001-02-16 2003-11-18 Maxtor Corporation Synthetic free layer structure for MRAM devices
JP2002289942A (ja) * 2001-03-23 2002-10-04 Sony Corp 巨大磁気抵抗効果素子、磁気抵抗効果型ヘッド、薄膜磁気メモリ、並びに薄膜磁気センサ
JP2002353417A (ja) * 2001-05-30 2002-12-06 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
JP3590006B2 (ja) * 2001-06-22 2004-11-17 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US6347049B1 (en) * 2001-07-25 2002-02-12 International Business Machines Corporation Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
US6430085B1 (en) * 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
JP2003067904A (ja) 2001-08-28 2003-03-07 Hitachi Ltd 磁気抵抗効果型磁気ヘッドおよびその製造方法
US6888703B2 (en) 2001-09-17 2005-05-03 Headway Technologies, Inc. Multilayered structures comprising magnetic nano-oxide layers for current perpindicular to plane GMR heads
JP4428051B2 (ja) * 2001-10-12 2010-03-10 ソニー株式会社 磁気抵抗効果素子、磁気メモリ素子、磁気メモリ装置
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6717194B2 (en) * 2001-10-30 2004-04-06 Micron Technology, Inc. Magneto-resistive bit structure and method of manufacture therefor
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
US7162302B2 (en) 2002-03-04 2007-01-09 Nanoset Llc Magnetically shielded assembly
US6801471B2 (en) 2002-02-19 2004-10-05 Infineon Technologies Ag Fuse concept and method of operation
SG115462A1 (en) * 2002-03-12 2005-10-28 Inst Data Storage Multi-stage per cell magnetoresistive random access memory
US6751149B2 (en) * 2002-03-22 2004-06-15 Micron Technology, Inc. Magnetic tunneling junction antifuse device
US6518071B1 (en) * 2002-03-28 2003-02-11 Motorola, Inc. Magnetoresistive random access memory device and method of fabrication thereof
US7161771B2 (en) 2002-04-02 2007-01-09 Hitachi Global Storage Technologies Netherlands B.V. Dual spin valve sensor with a longitudinal bias stack
KR100829556B1 (ko) 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
US6633498B1 (en) 2002-06-18 2003-10-14 Motorola, Inc. Magnetoresistive random access memory with reduced switching field
US20030235016A1 (en) 2002-06-19 2003-12-25 International Business Machines Corporation Stabilization structures for CPP sensor
GB0214209D0 (en) * 2002-06-19 2002-07-31 Univ Keele Method
WO2004006335A1 (ja) 2002-07-09 2004-01-15 Nec Corporation 磁気ランダムアクセスメモリ
JP2004047656A (ja) * 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
US6765819B1 (en) * 2002-07-25 2004-07-20 Hewlett-Packard Development Company, Lp. Magnetic memory device having improved switching characteristics
JP3959335B2 (ja) * 2002-07-30 2007-08-15 株式会社東芝 磁気記憶装置及びその製造方法
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) * 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6989972B1 (en) * 2002-09-30 2006-01-24 Western Digital (Fremont), Inc. Magnetoresistive sensor with overlapping leads having distributed current
US6958927B1 (en) 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US6985338B2 (en) * 2002-10-21 2006-01-10 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US6771534B2 (en) * 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP3863484B2 (ja) * 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US6791868B2 (en) * 2003-01-02 2004-09-14 International Business Machines Corporation Ferromagnetic resonance switching for magnetic random access memory
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6888704B1 (en) 2003-01-22 2005-05-03 Western Digital (Fremont), Inc. Method and system for providing high sensitivity giant magnetoresistive sensors
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6768150B1 (en) * 2003-04-17 2004-07-27 Infineon Technologies Aktiengesellschaft Magnetic memory
US6933155B2 (en) * 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US7006375B2 (en) * 2003-06-06 2006-02-28 Seagate Technology Llc Hybrid write mechanism for high speed and high density magnetic random access memory
US6893741B2 (en) * 2003-06-24 2005-05-17 Hitachi Global Storage Technologies Netherlands B.V. Magnetic device with improved antiferromagnetically coupling film
JP4253225B2 (ja) * 2003-07-09 2009-04-08 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2005044847A (ja) * 2003-07-23 2005-02-17 Tdk Corp 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイスならびにそれらの製造方法
US7245462B2 (en) * 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US20060281258A1 (en) 2004-10-06 2006-12-14 Bernard Dieny Magnetic tunnel junction device and writing/reading method for said device
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7256971B2 (en) * 2004-03-09 2007-08-14 Headway Technologies, Inc. Process and structure to fabricate CPP spin valve heads for ultra-high recording density
US7233039B2 (en) 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7098494B2 (en) * 2004-06-16 2006-08-29 Grandis, Inc. Re-configurable logic elements using heat assisted magnetic tunneling elements
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7369427B2 (en) * 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
JP2006093432A (ja) 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
US7126202B2 (en) * 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US20060128038A1 (en) 2004-12-06 2006-06-15 Mahendra Pakala Method and system for providing a highly textured magnetoresistance element and magnetic memory
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7612970B2 (en) * 2005-02-23 2009-11-03 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor with a free layer stabilized by direct coupling to in stack antiferromagnetic layer
US7190612B2 (en) 2005-03-31 2007-03-13 Grandis, Inc. Circuitry for use in current switching a magnetic cell
US7289356B2 (en) 2005-06-08 2007-10-30 Grandis, Inc. Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein
US7224630B2 (en) * 2005-06-24 2007-05-29 Freescale Semiconductor, Inc. Antifuse circuit
US7224601B2 (en) * 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7272035B1 (en) 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7272034B1 (en) 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7286395B2 (en) 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
US20070096229A1 (en) * 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
US7187577B1 (en) * 2005-11-23 2007-03-06 Grandis, Inc. Method and system for providing current balanced writing for memory cells and magnetic devices
JP4779608B2 (ja) * 2005-11-30 2011-09-28 Ｔｄｋ株式会社 磁気メモリ
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7515457B2 (en) * 2006-02-24 2009-04-07 Grandis, Inc. Current driven memory cells having enhanced current and enhanced current symmetry
US20070246787A1 (en) 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
US20070279967A1 (en) 2006-05-18 2007-12-06 Xiao Luo High density magnetic memory cell layout for spin transfer torque magnetic memories utilizing donut shaped transistors
US7345912B2 (en) * 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
US7379327B2 (en) * 2006-06-26 2008-05-27 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells having enhanced read and write margins
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US8004880B2 (en) 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US7742329B2 (en) 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US7728622B2 (en) 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
US7764537B2 (en) 2007-04-05 2010-07-27 Qualcomm Incorporated Spin transfer torque magnetoresistive random access memory and design methods
US7764536B2 (en) * 2007-08-07 2010-07-27 Grandis, Inc. Method and system for providing a sense amplifier and drive circuit for spin transfer torque magnetic random access memory
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US20090103354A1 (en) * 2007-10-17 2009-04-23 Qualcomm Incorporated Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018502B1 (ko) * 2009-10-29 2011-03-03 인하대학교 산학협력단 스핀 토크 나노 진동 소자 및 초고주파 발진기
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US9065039B2 (en) 2011-03-18 2015-06-23 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US8804410B2 (en) 2011-08-16 2014-08-12 Samsung Electronics Co., Ltd. Stacked MRAM device and memory system having the same
US9083279B2 (en) 2012-05-24 2015-07-14 Korea Institute Of Science And Technology Oscillator using spin transfer torque
KR20150103866A (ko) * 2014-03-04 2015-09-14 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10622132B2 (en) 2015-06-24 2020-04-14 Intel Corporation Spin logic device with high spin injection efficiency from a matched spin transfer layer
CN107667406A (zh) * 2015-06-24 2018-02-06 英特尔公司 具有从匹配自旋转移层的高自旋注入效率的自旋逻辑装置
CN107667406B (zh) * 2015-06-24 2020-12-08 英特尔公司 具有从匹配自旋转移层的高自旋注入效率的自旋逻辑装置
WO2016209227A1 (en) * 2015-06-24 2016-12-29 Intel Corporation A spin logic device with high spin injection efficiency from a matched spin transfer layer
WO2016209249A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Perpendicular magnetic memory with filament conduction path
US10340443B2 (en) 2015-06-26 2019-07-02 Intel Corporation Perpendicular magnetic memory with filament conduction path
KR20170057106A (ko) * 2015-11-16 2017-05-24 삼성전자주식회사 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부
US10643681B2 (en) 2016-02-05 2020-05-05 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Memory device
US10783945B2 (en) 2016-02-05 2020-09-22 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Memory device
US10854254B2 (en) 2016-02-05 2020-12-01 IUCF-HYU (Industry—University Cooperation Foundation Hanyang University) Memory device
US10453510B2 (en) 2016-02-05 2019-10-22 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Memory device
KR20200050400A (ko) * 2018-10-29 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 장치 및 자기 랜덤 액세스 메모리
US11672185B2 (en) 2018-10-29 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device and magnetic random access memory
US12035636B2 (en) 2018-10-29 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device and magnetic random access memory
US11165012B2 (en) 2018-10-29 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
KR20200050431A (ko) * 2018-10-31 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 막대형 자기저항성 랜덤 액세스 메모리 셀
US11997931B2 (en) 2018-10-31 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bar-type magnetoresistive random access memory cell
US12108687B2 (en) 2018-10-31 2024-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making bar-type magnetoresistive device
KR20200137359A (ko) * 2019-05-30 2020-12-09 한국과학기술연구원 전기장 제어 마그네틱램

Also Published As

Publication number Publication date
WO2007035786A3 (en) 2009-05-07
US7973349B2 (en) 2011-07-05
TW200713648A (en) 2007-04-01
JP2009509357A (ja) 2009-03-05
EP1935029A4 (en) 2009-11-11
US20070063237A1 (en) 2007-03-22
EP1935029A2 (en) 2008-06-25
WO2007035786A2 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
US7973349B2 (en) Magnetic device having multilayered free ferromagnetic layer
US7777261B2 (en) Magnetic device having stabilized free ferromagnetic layer
US7859034B2 (en) Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US11349067B2 (en) Storage element and memory
US7430135B2 (en) Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7924607B2 (en) Magnetoresistance effect element and magnetoresistive random access memory using the same
US7660153B2 (en) Memory device and memory
US7851840B2 (en) Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US8823118B2 (en) Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US6831312B2 (en) Amorphous alloys for magnetic devices
EP2502232B1 (en) Mtj incorporating cofe/ni multilayer film with perpendicular magnetic anisotropy for mram application
US7881097B2 (en) Storage element and memory
US8436438B2 (en) Memory element and memory device
JP4277870B2 (ja) 記憶素子及びメモリ
US11631804B2 (en) Magnetoresistive effect element and magnetic memory
US20160380029A1 (en) Magnetoresistive element and magnetic memory
KR100586265B1 (ko) 비정질 코발트-철-실리콘-보론 자유층을 구비하는 자기 터널 접합
KR100586267B1 (ko) 비정질 니켈-철-실리콘-보론 자유층을 구비하는 자기 터널접합

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application