JP2015076523A - 記憶素子、記憶素子の製造方法、記憶装置 - Google Patents

記憶素子、記憶素子の製造方法、記憶装置 Download PDF

Info

Publication number
JP2015076523A
JP2015076523A JP2013212095A JP2013212095A JP2015076523A JP 2015076523 A JP2015076523 A JP 2015076523A JP 2013212095 A JP2013212095 A JP 2013212095A JP 2013212095 A JP2013212095 A JP 2013212095A JP 2015076523 A JP2015076523 A JP 2015076523A
Authority
JP
Japan
Prior art keywords
layer
storage
magnetization
memory element
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013212095A
Other languages
English (en)
Inventor
大森 広之
Hiroyuki Omori
広之 大森
細見 政功
Masakatsu Hosomi
政功 細見
別所 和宏
Kazuhiro Bessho
和宏 別所
肥後 豊
Yutaka Higo
豊 肥後
一陽 山根
Kazuaki Yamane
一陽 山根
裕行 内田
Hiroyuki Uchida
裕行 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013212095A priority Critical patent/JP2015076523A/ja
Priority to US14/476,970 priority patent/US20150097254A1/en
Publication of JP2015076523A publication Critical patent/JP2015076523A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Abstract

【課題】記憶素子自体の漏洩磁場を低減し、記憶素子を高密度に充填したとしても、安定した保持特性や記録特性を有する記憶素子を提供する。【解決手段】記憶素子10は、情報に対応して磁化の向きが変化される記憶層2と、記憶層2に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層4と、記憶層2と磁化固定層4の間に設けられる非磁性体による中間層3とを有する層構造を備える。そして、層構造のうち、少なくとも記憶層2の周囲は非磁性体7を介して磁性体8で覆われている。【選択図】図3

Description

本開示は、スピントルク磁化反転を利用して記録を行う記憶素子、その製造方法及び記憶装置に関する。
特開2003−17782号公報 米国特許第6256223号明細書 特開2008−227388号公報 特表2005−513795号公報
Physical Review B, 54, 9353(1996) Journal of Magnetism and Magnetic Materials, 159, L1(1996) Nature Materials., 5, 210(2006)
大容量サーバからモバイル端末に至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジックなどの素子においても高集積化、高速化、低消費電力化など、さらなる高性能化が追求されている。特に半導体不揮発性メモリの進歩は著しく、大容量ファイルメモリとしてのフラッシュメモリは、ハードディスクドライブを駆逐する勢いで普及が進んでいる。一方、コードストレージ用さらにはワーキングメモリへの展開を睨み、現在一般に用いられているNORフラッシュメモリ、DRAMなどを置き換えるべくFeRAM(Ferroelectric Random Access Memory)、MRAM(Magnetic Random Access Memory)、PCRAM(Phase-Change Random Access Memory)などの開発が進められている。これらのうち一部はすでに実用化されている。
なかでもMRAMは、磁性体の磁化方向によりデータ記憶を行うために高速かつほぼ無限(1015回以上)の書換えが可能であり、すでに産業オートメーションや航空機などの分野で使用されている。MRAMはその高速動作と信頼性から、今後コードストレージやワーキングメモリへの展開が期待されているものの、現実には低消費電力化、大容量化に課題を有している。これはMRAMの記録原理、すなわち配線から発生する電流磁界により磁化を反転させるという方式に起因する本質的な問題である。
この問題を解決するための一つの方法として、電流磁界によらない記録、すなわち磁化反転方式が検討されている。なかでもスピントルク磁化反転に関する研究は活発である(例えば、特許文献1、2、3、非特許文献1、2参照)。
スピントルク磁化反転の記憶素子は、MTJ(Magnetic Tunnel Junction)(TMR(Tunneling Magnetoresistive))素子により構成されている。
この構成は、ある方向に固定された磁性層を通過するスピン偏極電子が、他の自由な(方向を固定されない)磁性層に進入する際にその磁性層にトルクを与えること(これをスピン注入トルクとも呼ぶ)を利用したもので、あるしきい値以上の電流を流せば自由磁性層が反転する。0/1の書換えは電流の極性を変えることにより行う。
この反転のための電流の絶対値は0.1μm程度のスケールの素子で1mA以下である。しかもこの電流値が素子体積に比例して減少するため、スケーリングが可能である。さらに、記録用電流磁界発生用のワード線が不要であるため、セル構造が単純になるという利点もある。
以下、スピントルク磁化反転を利用したMRAMを、ST−MRAM(Spin Torque-Magnetic Random Access Memory)と呼ぶ。スピントルク磁化反転は、またスピン注入磁化反転と呼ばれることもある。高速かつ書換え回数がほぼ無限大であるというMRAMの利点を保ったまま、低消費電力化、大容量化を可能とする不揮発メモリとして、ST−MRAMに大きな期待が寄せられている。
ところで、記憶素子(ST−MRAM素子)が高密度に充填された場合、各素子が相互に磁気的影響を及ぼし合い、保持特性若しくは記録特性に影響する。面内磁化のMRAM素子においては、記録をになう記憶層の磁性体の上部に低保持力層を形成することで、記憶層からの漏洩磁場を小さくし、高密度にメモリ素子が充填された場合の磁気的影響を低減する方法が提案されている(特許文献4参照)。ただし、ST−MRAM素子の場合、この方法では漏洩磁場を低減することはできない。
そこで本開示では、記憶素子自体から発生する漏洩磁場を低減することによって、記憶素子間の相互作用を減らし、記憶素子を高密度に充填したとしても、安定した保持特性や記録特性を有する記憶素子を提供することを目的とする。
第1に、本開示に係る記憶素子は、情報に対応して磁化の向きが変化される記憶層と、前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、を有する層構造を備え、前記層構造のうち、少なくとも前記記憶層の周囲は非磁性体を介して磁性体で覆われているものである。
このように、記憶層の周囲が非磁性体を介して磁性体で覆われているので記憶素子自体から発生する漏洩磁場を低減する。
第2に、上記した本開示に係る記憶素子は、前記非磁性体が絶縁体であることが望ましい。
このように、非磁性体が絶縁体であるので記憶素子の記録の安定性が向上する。
第3に、上記した本開示に係る記憶素子は、前記非磁性体の厚さは0.5nm乃至5nmであり、前記磁性体の厚さは0.5nm乃至5nmであることが望ましい。
このように、上記の厚さなので記憶素子の記録の安定性が向上する。
第4に、上記した本開示に係る記憶素子は、前記磁化固定層に隣接し、前記中間層の反対側に磁気結合層が備えられていることが望ましい。
このように、磁気結合層が備えられているので記憶素子自体から発生する漏洩磁場を低減する。
第5に、上記した本開示に係る記憶素子は、前記層構造の積層方向に対する垂直断面形状が略円形であることが望ましい。
このように、断面形状が略円形なので高密度充填に適している。
本開示に係る記憶素子の製造方法は、第1に、情報に対応して磁化の向きが変化される記憶層と、前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備えた記憶素子の製造方法であって、下地層を積層する工程と、前記記憶層、前記磁化固定層、前記中間層を積層する工程と、保護層を積層する工程と、上記の各工程により積層された層構造のうち、少なくとも前記記憶層の周囲に非磁性体を介して磁性体で覆う工程とを備えるものである。
このように、積層された素子の積層方向に非磁性体を介して磁性体で覆う工程を備えるので記憶素子自体から発生する漏洩磁場を低減する。
第2に、上記した本開示に係る記憶素子の製造方法は、前記下地層、前記磁化固定層、前記中間層、前記記憶層、保護層を積層し、該積層された層構造のうち、少なくとも前記記憶層の周囲に非磁性体を介して磁性体で覆う工程の後、充填剤を埋め込む工程と、前記保護層の上部から電極部分を露出させる工程とを有し、前記磁性体で覆う工程は、選択性のある異方性エッチング手法を用いているものである。
このように、異方性エッチング手法を用いているので確実に記憶層の周囲を磁性体で覆うことができる。
本開示に係る記憶装置は、情報を磁性体の磁化状態により保持する記憶素子と、互いに交差する2種類の配線とを備え、前記記憶素子の全部又は一部は、情報に対応して磁化の向きが変化される記憶層と、前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、を含む層構造を有し、前記層構造のうち、少なくとも前記記憶層の周囲は非磁性体を介して磁性体で覆われており、前記層構造の積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、前記2種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる。
このように、層構造の側面は非磁性体を介して磁性体で覆われているので、漏洩磁場を低減することができる。
本開示によれば、記憶素子(ST−MRAM素子)自体から発生する磁場(漏洩磁場)を低減できるので、隣接する記憶素子相互間の磁場による影響を減らすことができ、記憶素子を高密度で充填することができるとともに安定した保持特性、記録特性を有する記憶装置を提供できる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
実施の形態の対象となる記憶素子の層構造を示す図である。 実施の形態の対象となる記憶素子の漏洩磁場による相互干渉を示す図である。 実施の形態に係る記憶素子の具体的構成を示す図である。 実施の形態に係る記憶素子の他の構成例を示す図である。 実施の形態の記憶素子の製造方法を示す図である。 実験に使用した記憶素子の構成を示す図である。 絶縁層の厚さと安定性の指標との関係の実験結果を示す図である。 軟磁性層の厚さと安定性の指標との関係の実験結果を示す図である。
以下、本開示の実施の形態を次の順序で説明する。
<1.実施の形態の対象となる記憶素子の概要>
<2.実施の形態の対象となる記憶素子相互の磁気干渉>
<3.実施の形態の記憶素子の具体的構成>
<4.実施の形態の記憶素子の製造方法>
<5.実験>
<1.実施の形態の対象となる記憶素子の概要>

本開示の実施の形態の対象となる記憶素子の概要について図1により説明する。
本開示の実施の形態の対象となる記憶素子1は、前述したスピントルク磁化反転により、記憶素子1の記憶層2の磁化の向きを反転させて、情報の記録を行うものである。
図1は実施の形態の対象となる記憶素子1の好適なものの基本的な層構造の例を示すものである。図1に示すように、対象となる記憶素子1は、下地層11、磁気結合層6、結合層5、磁化固定層4、中間層3、記憶層2、保護層9で構成される。
記憶層2は、強磁性層を含む磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
磁化固定層4は、一定方向に固定的に磁化されている層で、情報の基準となるものである。中間層3はいわゆるトンネルバリア層といわれるもので、記憶層2と磁化固定層4の間に積層される。一般的に記憶層2、中間層3及び磁化固定層4によりMTJ(Magnetic Tunnel Junction)素子を構成することができる。
磁気結合層6と磁化固定層4は記憶素子1としての性能を高めるために積層されるものである
すなわち、磁気結合層6は、磁化固定層4と磁気的に結合することにより、磁化固定層4および磁気結合層6からの漏洩磁場を打ち消すようにするものである。これにより、記憶層2への磁気的影響が小さくなり好ましい。また、結合層5は磁気固定層4と磁気結合層6を更に強く磁気結合させるものである。
保護層9、下地層11は電極等に用いられる。
記憶層2、磁化固定層4及び磁気結合層6は磁性体から構成され、この磁性体はある程度の保磁力がある磁性体で、TbFeCoあるいはGdFeCoなどの非晶質垂直磁化膜、CoPtあるいはFePt等の結晶磁気異方性を有する磁性膜、Co/PtあるいはCo/Pdの積層膜、もしくは酸化物と磁性体の間に働く界面異方性を利用したものが望ましい。
中間層3はトンネルバリア膜で、記憶層2と磁化固定層4の磁化の向きによってトンネル抵抗が変化し、情報の読み出しを可能とするものである。また、スピン注入磁化反転で記録を行う際には記憶層2と磁化固定層4との間に中間層(トンネルバリア層)3を介してスピン電流を流すことで記憶層2の磁化反転を行うことができる。
中間層3には磁化状態を読み出すために磁気抵抗変化率(MR比)が大きくなるような材料を用いるのが好ましく、例えばMgOやAl23等の酸化物が適している。
結合層5は非磁性層であり、磁化固定層4と磁気結合層6の間の磁気的相互作用を強くしている。
磁気的相互作用は磁化固定層4と磁気結合層6が反平行となるように出来るだけ強く結合するのが好ましく、例えばCr、Cu、Ru、Re、Os等の金属非磁性材料を用いるのが望ましい。
ここでは上に記憶層2、下に磁化固定層4を配置した構成について説明したが、下に記憶層2、上に磁化固定層4を配置した構成にしても良い。また、2つの磁化固定層4を記憶層2の上下に配置した構成でも良い。
また、図1に示す記憶素子1、すなわち磁気的に結合した磁化固定層4と磁気結合層6とを積層した記憶素子1を実施の形態の対象として好適なものとしているが、保磁力の大きな磁化固定層4のみを積層したものを実施の形態の対象の記憶素子としてもよい。
ここでスピントルク磁化反転について磁化固定層4、記憶層2及び中間層3で積層されたMTJ素子を例に簡単に説明する。
電子は2種類のスピン角運動量をもつ。仮にこれを上向き、下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。ST−MRAM(MTJ素子)を構成する2層の強磁性体である磁化固定層4及び記憶層2において、互いの磁気モーメントの向きが反方向状態のときに、電子を磁化固定層4から記憶層2への移動をさせた場合について考える。
磁化固定層4は、高い保磁力のために磁気モーメントの向きが固定された固定磁性層である。
磁化固定層4を通過した電子はスピン偏極、すなわち上向きと下向きの数に差が生じる。非磁性層である中間層3の厚さが充分に薄く構成されていると、磁化固定層4の通過によるスピン偏極が緩和して通常の非磁性体における非偏極(上向きと下向きが同数)状態になる前に他方の磁性体、すなわち記憶層2に電子が達する。
記憶層2では、スピン偏極度の符号が逆になっていることにより、系のエネルギを下げるために一部の電子は反転、すなわちスピン角運動量の向きをかえさせられる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が記憶層2の磁気モーメントにも与えられる。
電流すなわち単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために記憶層2の磁気モーメントに発生する角運動量変化も小さいが、電流が増えると多くの角運動量変化を単位時間内に与えることができる。
角運動量の時間変化はトルクであり、トルクがあるしきい値を超えると記憶層2の磁気モーメントは歳差運動を開始し、その一軸異方性により180度回転したところで安定となる。すなわち反方向状態から同方向状態への反転が起こる。
磁化が同方向状態にあるとき、電流を逆に記憶層2から磁化固定層4へ電子を送る向きに流すと、今度は磁化固定層4で反射される際にスピン反転した電子が記憶層2に進入する際にトルクを与え、反方向状態へと磁気モーメントを反転させることができる。ただしこの際、反転を起こすのに必要な電流量は、反方向状態から同方向状態へと反転させる場合よりも多くなる。
磁気モーメントの同方向状態から反方向状態への反転は直感的な理解が困難であるが、磁化固定層4が固定されているために磁気モーメントが反転できず、系全体の角運動量を保存するために記憶層2が反転する、と考えてもよい。このように、0/1の記録は、磁化固定層4から記憶層2の方向またはその逆向きに、それぞれの極性に対応する、あるしきい値以上の電流を流すことによって行われる。
情報の読み出しは、一般的なMRAMと同様、磁気抵抗効果を用いて行われる。すなわち上述の記録の場合と同様に膜面垂直方向に電流を流す。そして、記憶層2の磁気モーメントが、磁化固定層4の磁気モーメントに対して同方向であるか反方向であるかに従い、素子の示す電気抵抗が変化する現象を利用する。
磁化固定層4と記憶層2の間の中間層3として用いる材料は金属でも絶縁体でも構わないが、より高い読み出し信号(抵抗の変化率)が得られ、かつより低い電流によって記録が可能とされるのは、中間層3として絶縁体を用いた場合である。このときの素子を強磁性トンネル接合(Magnetic Tunnel Junction:MTJ)と呼ばれる。
スピントルク磁化反転によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Icは、磁性層の磁化容易軸が面内方向であるか、垂直方向であるかによって異なる。
本実施の形態の記憶素子は垂直磁化型であるが、従前の面内磁化型の記憶素子の場合における磁性層の磁化の向きを反転させる反転電流をIc_paraとする。
同方向から逆方向に反転させる場合、
Ic_para=(A・α・Ms・V/g(0)/P)(Hk+2πMs)
となり、逆方向から同方向に反転させる場合、
Ic_para=−(A・α・Ms・V/g(π)/P)(Hk+2πMs)
となる。
なお、同方向、逆方向とは、磁化固定層4の磁化方向を基準としてみた記憶層2の磁化方向である。平行、反平行とも呼ばれる。
一方、本例のような垂直磁化型の記憶素子の反転電流をIc_perpとすると、同方向から逆方向に反転させる場合、
Ic_perp=(A・α・Ms・V/g(0)/P)(Hk−4πMs)
となり、逆方向から同方向に反転させる場合、
Ic_perp=−(A・α・Ms・V/g(π)/P)(Hk−4πMs)
となる。
ただし、Aは定数、αはダンピング定数、Msは飽和磁化、Vは素子体積、Pはスピン分極率、g(0)、g(π)はそれぞれ同方向時、逆方向時にスピントルクが相手の磁性層に伝達される効率に対応する係数、Hkは磁気異方性である。
上記各式において、垂直磁化型の場合の(Hk−4πMs)と面内磁化型の場合の(Hk+2πMs)とを比較すると、垂直磁化型が低記憶電流化により適していることが理解できる。
ここで、反転電流Icは熱安定性の指標Δとの関係で表すと次の(数1)により表される。
Figure 2015076523
但しeは電子の電荷、ηはスピン注入効率、バー付きのhは換算プランク定数、αはダンピング定数、kBはボルツマン定数、Tは温度である。
本実施の形態では、磁化状態により情報を保持することができる磁性層(記憶層2)と、磁化の向きが固定された磁化固定層4とを有する記憶素子を構成する。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。情報を保持する能力の指標として、熱安定性の指標Δ(=KV/kBT)の値で判断される。このΔは(数2)により表される。
Figure 2015076523
ここで、Hkは実効的な異方性磁界、kBはボルツマン定数、Tは温度、Msは飽和磁化量、Vは記憶層2の体積、Kは異方性エネルギである。
実効的な異方性磁界Hkには、形状磁気異方性、誘導磁気異方性、結晶磁気異方性等の影響が取り込まれており、単磁区の一斉回転モデルを仮定した場合、これは保磁力と同等となる。
熱安定性の指標Δと電流の閾値Icとは、トレードオフの関係になることが多い。そのため、メモリ特性を維持するには、これらの両立が課題となることが多い。
記憶層2の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層2の厚さが2nmであり、平面パターンが直径100nm円形の素子において、百〜数百μA程度である。
これに対して、電流磁場により磁化反転を行うMRAMでは、書き込み電流が数mA以上必要となる。
従って、ST−MRAMの場合には、上述のように書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることが分かる。
また、通常のMRAMで必要とされる、電流磁界発生用の配線が不要となるため、集積度においても通常のMRAMに比較して有利である。
そして、スピントルク磁化反転を行う場合には、記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。
この場合、記憶素子に流れる電流は、選択トランジスタで流すことが可能な電流(選択トランジスタの飽和電流)の大きさによって制限される。
記録電流を低減させるためには、上述のように垂直磁化型を採用することが望ましい。また垂直磁化膜は一般に面内磁化膜よりも高い磁気異方性を持たせることが可能であるため、上述のΔを大きく保つ点でも好ましい。
<2.実施の形態の対象となる記憶素子相互の磁気干渉>

以下、隣接する記憶素子1の各磁場の相互干渉について図2により説明する。
図2Aは2つ記憶素子1の磁化の向きがお互いに平行な場合である。この場合、記憶素子1から発生した磁場は反発し合うために、記録された情報の内容である磁化を弱めようとすることになり、記憶素子1に記録された情報(磁化の向き)の保持状態が安定しなくなると考えられる。すなわち、記憶素子1の記録状態は不安定になると考えられる。
図2Bは磁場の向きがお互いに反平行の場合である。この場合、互いに記憶素子1は引き合うので、磁化が強められ、記録された情報の内容である磁化の状態は安定すると考えられる。しかし、新たな情報を記録するためには、電流を多く流さなければならなくなり、消費電力が増加し、不都合である。
ここで、記憶素子1から発生する漏洩磁場は、記憶層2から発生するものと考えられる。図1で示す記憶素子1の場合、磁化固定層4と磁気結合層6は磁気的に結合しているので、磁化固定層4又は磁気結合層6から発生する磁場は記憶素子1から発生する漏洩磁場とはならない。したがって、記憶層2から発生する磁場が記憶素子1から発生する磁場と考えられる。
また、磁気結合層6のない素子の場合、すなわち記憶層2、中間層3および磁化固定層4で構成される素子の場合でも、漏洩磁場は記憶層2から発生する磁場のみを考慮すればよいと考えられる。
多数の記憶素子1を高密度化した場合、記憶素子1の記録の状態(記憶層2の状態)によって、記憶素子1ごとに安定なものと不安定なものが存在することになることは明らかである。
しかしながら、どのような記録状態でも安定に保持できる保持特性と記録できる記録特性を両立しなければならない。このため、高密度の記憶装置又は高密度化においては記憶素子間の磁気的干渉を抑えることは重要なことである。
<3.実施の形態の記憶素子の具体的構成>

以下、本実施の形態に係る記憶素子の具体的構成を図3、図4により説明する。
図3Aは実施の形態に係る記憶素子10の断面図、図3Bは記憶素子10の上面図を表すものである。図では、保護層1と下地層11を省略したものを示している。図3に示すように本実施の形態に係る記憶素子10は、記憶素子1の周囲(側面)を非磁性体7で覆い、さらにその外側を軟磁性体8で覆うものである。これらは円筒状に形成されている。
図では、記憶素子1の周囲の全体を覆っているが、少なくとも記憶層2の周囲が非磁性体を介して磁性体で覆われていることが必要である。
図3Aに示すように周囲に形成された軟磁性体8が記憶層2から発生する漏洩磁場の復路aになるので、その漏洩磁場を小さくすることができるからである。
非磁性体7としては例えば絶縁性の高いSiO2、Al23、Si34などが有効である。非磁性体7は絶縁性を有する材料であることが望ましい。
軟磁性体8とは磁性体のことであるが、通常の磁性体より保磁力が十分小さいものをいう。したがって、軟磁性体8の材料は、その保磁力が記憶層2の保磁力より十分小さければよいので、NiFe、FeCoB、CoFe等が好適である。また、これらの材料に限られず、上記の条件に適合する材料であればその他の材料であっても使用可能である。
記憶素子1の周囲を非磁性体7を介して軟磁性体8で覆った場合、記憶層2の周囲のみを覆った場合と同様に漏洩磁場を小さくすることができる。この場合、記憶層2の周囲のみを覆った場合と比較して、記憶素子10を製造することが容易となり、製造上すぐれている。
図3Bに示すように、実施の形態に係る記憶素子10の積層方向に対する垂直断面形状は略円形となっている。記憶素子10を充填して記憶装置を構成する場合に最も効率的な形状であり、この形状とすることにより高密度に記憶素子10を充填することができるからである。
記憶素子10の積層方向に対する垂直断面形状が略円形とは、記憶素子10の形状が、円柱状、円錐台状あるいはその他これに類する形状になっていることを意味する。
また、記憶素子10の形状は上記の形状が好適であるが、これに限らず、その他角柱形状等であってもよい。
本実施の形態に係る記憶素子10の具体的構成の他の例を図4A〜図4Dに示す。各図では記憶素子1に対して下地層11を省略したものを示している。
図4Aは記憶素子1の周囲を非磁性体7で覆い、さらにその外側を軟磁性体8で覆うとともに保護層9の上部を軟磁性体8で覆ったものである。上部の軟磁性体8は保護層9と直接接続され、電極として使用することができる。保護層9の上部を軟磁性体8でふさぐ形なので、簡易に製造できる。
図4Bは、記憶素子1の周囲を非磁性体7で覆い、さらにその外側を軟磁性体8で覆うとともに保護層9の上部の周辺部を軟磁性体8で覆うものである。
図4Cは記憶素子1の記憶層2の周囲のみを非磁性体7と軟磁性体8で覆ったものである。
図4Dは記憶層2と記憶層2の下部の他の積層構造の大きさを変え、記憶層2の周囲を非磁性体7と軟磁性体8で覆ったものである。この場合、中間層3の絶縁がとれているので非磁性体7は絶縁体でなくてもかまわない。
上記の通り、非磁性体7と軟磁性体8を配置する方法は各種考えられるが、これらの態様に限定されるものでなく、図3で示した基本的態様の趣旨を逸脱しない範囲で各種の態様が考えられる。
上記いずれの構成の場合も、図3の場合と同様に周囲に形成された軟磁性体8が記憶層2から発生する漏洩磁場の復路aになるので、その漏洩磁場を小さくすることができる。したがって、少なくとも記憶層2の周囲が非磁性体を介して磁性体で覆われていることが必要である。
<4.実施の形態の記憶素子の製造方法>

以下、実施の形態の記憶素子の製造方法について図5により説明する。
まず、図5Aに示すように基板上に下地層11、磁気結合層6、結合層5、磁化固定層4、中間層3、記憶層2、保護層9の各層を積層する。
次に、図5Bに示すように、図5Aで積層されたものをフォトリソグラフィーなどの手法で下地層11以外を削り取った状態で全体を円柱状の形状にする。
次に、図5Cに示すように、下地層11以外の積層構造部分の周囲に非磁性体7と軟磁性体8を形成し、側面全体を覆う。
次に、図5Dに示すように選択性のある異方性エッチングで上面をエッチングし、上部の軟磁性体8を取り除き、素子周辺部に形成された軟磁性体8のみを残す状態とする。上部は非磁性体7が残った状態である。
次に、図5Eに示すように素子間を埋める充填剤12を素子の周囲に形成する。
次に、図5Fに示すように素子上面を研磨し、上部の保護層9(電極)を露出させる。
最後に、図5Gに示すように図5Fで露出させた電極に対し配線13を形成する。
以上の、方法により本実施の形態に係る記憶素子10を製造することができる。
以上のように形成される本実施の形態の記憶素子10は、周囲に形成された軟磁性体8が記憶層2から発生する漏洩磁場の復路aになるので、その漏洩磁場が小さくなり、記憶素子10を高密度に充填したとしても、記憶素子10間の相互作用を減らし、安定した保持特性や記録特性を有したものとすることができる。
<5.実験>
以下、本実施の形態に係る記憶素子10の情報記録の安定性について実験結果について図7、図8により説明する。
実験用の試料は図6に示すものである。
図6に示すように
下地層11として5nmのTa、2nmのRuを形成し、
磁気結合層6として2nmのCoPt、
結合層5として0.7nmのRu、
磁化固定層4として1nmのFeCoB、
中間層3(トンネルバリア層)として0,8nmのMgO、
記憶層2として1.5nmのFeCoB、
保護層9として5nmのTaの構成の膜を用いた。
素子は直径40nmの円柱状に形成した。記憶素子単体の記録の安定性(熱安定性)の指標KV/kBTは39である。記録の安定性の指標は記録電流のパルス幅依存から求めた。
本開示に係る記憶素子10の例として、上記記憶素子にAl23の非磁性体7を形成し、FeCoの合金の軟磁性層8を形成したものを用意した。
図7は軟磁性層厚さを1nmとして、非磁性体7(絶縁層)の厚さを変えたときのK/kBTの絶縁層厚さによる変化を示すものである。非磁性体7(絶縁層)が厚くなるとKV/kBTが小さくなり、記録の安定性が低下する。非磁性体7(絶縁層)は薄い方が良く5nm以下が好ましいが、薄すぎると絶縁がとれなくなるので、0.5nm以上の適当な厚さが好ましい。
図8は非磁性体7(絶縁層)の厚さを2nmとして、軟磁性層8の厚さを変えた場合のKV/kBTの変化を示すものである。軟磁性層8が厚くなるとKV/kBTは増加するが、2nm程度で飽和傾向を示すので、生産性や素子サイズの増大を考慮すると5nm以下が好ましく、薄い場合は軟磁性層8として効果がないので、厚さは0.5nm以上が好ましい。
本実施の形態に係る記憶素子10は以下の効果を有する。
垂直磁化を有する記憶素子1の少なくとも記憶層2の周囲に非磁性体7を介して、軟磁性体8を配置することで、素子周囲の軟磁性体8が素子自体から発生する漏洩磁場を低減すると同時に、外部からの磁場を弱めるため、素子を高密度に充填した高密度の記憶装置において、素子間の磁気的な干渉が低減でき、安定した動作と保持特性を持った不揮発メモリが実現できる。
また、充填する記憶素子はすべて実施の形態に係る記憶素子10である必要はなく、一部にこの記憶素子10を充填したものであってもよい。一部にこの記憶素子10があれば全体として漏洩磁場は抑制されることになり、安定した動作と保持特性を実現しうるからである。
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
なお本技術は以下のような構成も採ることができる。
(1)情報に対応して磁化の向きが変化される記憶層と、
前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
を有する層構造を備え、
前記層構造のうち、少なくとも前記記憶層の周囲は非磁性体を介して磁性体で覆われている記憶素子。
(2)前記非磁性体が絶縁体である
上記(1)に記載の記憶素子。
(3)前記非磁性体の厚さは0.5nm乃至5nmであり、前記磁性体の厚さは0.5nm乃至5nmである
上記(1)又は(2)のいづれかに記載の記憶素子。
(4)前記磁化固定層に隣接し、前記中間層の反対側に磁気結合層が備えられている
上記(1)乃至(3)のいずれかに記載の記憶素子。
(5)前記層構造の積層方向に対する垂直断面形状が略円形である
上記(1)乃至(4)のいずれかに記載の記憶素子。
1、10…記憶素子、2…記憶層、3…中間層、4…磁化固定層、5…結合層、6…磁気結合層、7…非磁性体、8…軟磁性体、9…保護層、11…下地層、12…充填剤、13…配線

Claims (8)

  1. 情報に対応して磁化の向きが変化される記憶層と、
    前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
    を有する層構造を備え、
    前記層構造のうち、少なくとも前記記憶層の周囲は非磁性体を介して磁性体で覆われている
    記憶素子。
  2. 前記非磁性体が絶縁体である
    請求項1に記載の記憶素子。
  3. 前記非磁性体の厚さは0.5nm乃至5nmであり、前記磁性体の厚さは0.5nm乃至5nmである
    請求項1に記載の記憶素子。
  4. 前記磁化固定層に隣接し、前記中間層の反対側に磁気結合層が備えられている
    請求項1に記載の記憶素子。
  5. 前記層構造の積層方向に対する垂直断面形状が略円形である
    請求項1に記載の記憶素子。
  6. 情報に対応して磁化の向きが変化される記憶層と、前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備えた記憶素子の製造方法であって、
    下地層を積層する工程と、
    前記記憶層、前記磁化固定層、前記中間層を積層する工程と、
    保護層を積層する工程と、
    上記の各工程により積層された層構造のうち、少なくとも前記記憶層の周囲に非磁性体を介して磁性体で覆う工程とを備える
    記憶素子の製造方法。
  7. 前記下地層、前記磁化固定層、前記中間層、前記記憶層、保護層を積層し、該積層された層構造のうち、少なくとも前記記憶層の周囲に非磁性体を介して磁性体で覆う工程の後、
    充填剤を埋め込む工程と、
    前記保護層の上部から電極部分を露出させる工程とを有し、
    前記磁性体で覆う工程は、選択性のある異方性エッチング手法を用いている
    請求項6に記載の記憶素子の製造方法。
  8. 情報を磁性体の磁化状態により保持する記憶素子と、
    互いに交差する2種類の配線とを備え、
    前記記憶素子の全部又は一部は、
    情報に対応して磁化の向きが変化される記憶層と、
    前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
    を含む層構造を有し、前記層構造のうち、少なくとも前記記憶層の周囲は非磁性体を介して磁性体で覆われており、
    前記層構造の積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、
    前記2種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
    記憶装置。
JP2013212095A 2013-10-09 2013-10-09 記憶素子、記憶素子の製造方法、記憶装置 Pending JP2015076523A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013212095A JP2015076523A (ja) 2013-10-09 2013-10-09 記憶素子、記憶素子の製造方法、記憶装置
US14/476,970 US20150097254A1 (en) 2013-10-09 2014-09-04 Memory element, method of manufacturing the same, and memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013212095A JP2015076523A (ja) 2013-10-09 2013-10-09 記憶素子、記憶素子の製造方法、記憶装置

Publications (1)

Publication Number Publication Date
JP2015076523A true JP2015076523A (ja) 2015-04-20

Family

ID=52776296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013212095A Pending JP2015076523A (ja) 2013-10-09 2013-10-09 記憶素子、記憶素子の製造方法、記憶装置

Country Status (2)

Country Link
US (1) US20150097254A1 (ja)
JP (1) JP2015076523A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10718826B2 (en) * 2014-12-02 2020-07-21 Texas Instruments Incorporated High performance fluxgate device
US9799383B2 (en) 2016-03-08 2017-10-24 Toshiba Memory Corporation Magnetic memory device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273493A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP5127861B2 (ja) * 2010-03-24 2013-01-23 株式会社東芝 磁気メモリ
US9530822B2 (en) * 2013-04-28 2016-12-27 Alexander Mikhailovich Shukh High density nonvolatile memory

Also Published As

Publication number Publication date
US20150097254A1 (en) 2015-04-09

Similar Documents

Publication Publication Date Title
JP5768498B2 (ja) 記憶素子、記憶装置
JP5867030B2 (ja) 記憶素子、記憶装置
JP6182993B2 (ja) 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
US11776605B2 (en) Storage element and storage apparatus
JP5768494B2 (ja) 記憶素子、記憶装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2012235015A (ja) 記憶素子及び記憶装置
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
JP5982794B2 (ja) 記憶素子、記憶装置
JP5987302B2 (ja) 記憶素子、記憶装置
JP2015076523A (ja) 記憶素子、記憶素子の製造方法、記憶装置
JP6028834B2 (ja) スピントランスファトルク記憶素子、記憶装置
WO2013080437A1 (ja) 記憶素子、記憶装置