CN1499518A - 磁存储装置及其制造方法 - Google Patents

磁存储装置及其制造方法 Download PDF

Info

Publication number
CN1499518A
CN1499518A CNA200310114148XA CN200310114148A CN1499518A CN 1499518 A CN1499518 A CN 1499518A CN A200310114148X A CNA200310114148X A CN A200310114148XA CN 200310114148 A CN200310114148 A CN 200310114148A CN 1499518 A CN1499518 A CN 1499518A
Authority
CN
China
Prior art keywords
mentioned
wiring
magnetoresistive element
magnetic
memory apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200310114148XA
Other languages
English (en)
Other versions
CN100390897C (zh
Inventor
��ס�λ�
福住嘉晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1499518A publication Critical patent/CN1499518A/zh
Application granted granted Critical
Publication of CN100390897C publication Critical patent/CN100390897C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种可防止写入电流值因存储单元不同而产生误差的磁存储装置。磁存储装置包括沿第1方向相互间隔设置，记录信息的第1、第2磁阻元件。用来给第1、第2磁阻元件施加磁场的第1布线沿第1方向设置。用来将第1布线来的磁场有效施加于第2磁阻元件的第1磁路在第1布线的侧面延伸并在第1、第2磁阻元件间形成缺口部分。

Description

磁存储装置及其制造方法
技术领域
本发明与磁存储装置及其制造方法有关，与具有磁路的磁存储装置及其制造方法有关。
背景技术
近来利用磁特性的磁存储装置已广为人知。磁存储装置利用隧道型磁阻效应(Tunneling Magneto Resistive下面称之为TMR)记录信息。
作为此类磁存储装置，有磁随机存储器(Magnetic RamdomAccess，Memory下面称其为MRAM)。MRAM作为信息的记录载体是利用强磁性体的磁化方向的固体存储器的总称，可将记录信息随时重写，保持与读出。
图40a示出典型的磁存储装置的简要俯视图以及剖视图。正如图40(a)、(b)所示，在方格形的第1写入布线201与第2写入布线202的各个交叉点以及在这些写入布线201及202之间设有存储单元203。存储单元203由依次层迭的固定层、隧道隔离层、记录层构成。
当写入信息时，使电流流入通过选择存储单元203位置的写入布线201及202。由该电流使写入布线201及202的交点上产生磁场，由该磁场使存储器元件203的记录层的磁化方向反转。通过使固定层与记录层的磁化方向相对平行或反平行配置，记录2进制信息。
记录信息的读出利用磁阻效应进行。所谓磁阻效应是指存储单元203的电阻随构成存储单元203的强磁性体的磁化方向与电流的相对角度等因素而变化的现象。通过使电流流入存储单元203读取该阻抗变化。
写入信息时，要想使记录层的磁化方向反转就得产生必要的磁场(转换磁场)。大家都知道，要想用极小的电流高效产生该磁场，可在写入布线201及202的周围设置衔铁层或偏转线圈结构(磁路)(美国专利5,940,319号、美国专利5,956,267号、欧洲专利wo00/10172号、特开平8-306014号)。
正如图41(a)、(b)所示，在第1写入布线201的周围，例如以隔离金属层204为中介，设置由高磁导率的磁性材料构成的磁路205。通过设定为此种构成，即可将在写入布线201周围产生的磁通有效地收敛在磁路205内。因而可减少产生磁场转换所需的电流值(写入电流值)。而且，当设置了磁路205的情况下，在存储单元203附近产生的磁场取决于磁路205与存储单元203之间的距离。也就是说，该距离越短，在存储单元203附近产生的磁场就越大。
(专利文献1)美国专利第5,940,319号说明书
(专利文献2)美国专利第5,956,267号说明书
(专利文献3)国际公开第00/10172号手册美国专利第5,956,267号说明书
(非专利文献1)
Roy Scheuerlein等，每个单元中使用磁隧道结和FET开关的10ns读写非易失存储器阵列(A 10ns Read and Write Non-VolatileMemory Array Using a Magnetic Tunnel Junction and FET Switch ineach Cell)，[2000 ISSCC Digest of Technical Papers]，(美国)，2000年2月，p.128-129
(非专利文献2)
M Sato等，自旋阀式铁磁结特性(Spin-Valve-LikeProperties of Ferromagnetic Tunnel Junctions)，[Jpn.J.Appl.Phys.]，1997年，第36卷，Part2，p.200-2001
(非专利文献3)
K Inomata等，软铁磁层和硬磁nano粒子间的自旋隧道效应(Spin-dependent Tunneling between a soft ferromagnetic layer andhard magnetic nano particles)，[Jpn.J.Appl.Phys.]，1997年，第36卷，Part2，p.1380-1383
然而，随着近年来为使磁存储装置的集成度提高而来的细微化，光刻工艺的难度增加。因而如图42(a)中所示，往往使存储单元203的规格出现误差。此外，由于各层间的配位精度也有极限，因而如图43(a)所示，往往出现写入布线201的位置与存储单元203的位置偏移。正如上述，由于存储单元203的规格误差以及写入布线201与存储单元203之间的位置偏移，从而产生了下述问题。
正如图42(a)的剖视图的图42(b)、(c)所示，大的存储单元203a与磁路205的距离小，另一方面，小的存储单元203b的该距离却大。因而在写入布线201周围产生的磁通206的大部分收敛于存储单元203a之中，另一方面，存储单元203b中产生的磁场变小。
图43(a)的剖视图43(b)、(c)的情况也与此相同，在存储单元203c与存储单元203d之间产生了磁通的误差。
正如上述，一旦出现存储单元203的规格误差及位置偏移，施加于每一存储单元的磁通即产生误差。于是，写入电流值因存储单元203不同而异，使磁存储装置成品率下降。
发明内容
本发明正是为了解决上述课题而提出来的，其目的在于提供一种写入电流值不会因存储单元不同而产生误差的磁存储器。
为了解决上述课题，本发明采用了下述手段。
采用本发明的第1着眼点的磁记录装置，其特征在于：该装置具有沿第1方向彼此相隔设置的记录信息的第1、第2磁阻元件；用来给沿上述第1方向设置的上述第1、第2磁阻元件施加磁场的第1布线；在上述第1布线的侧面延伸，用来将从上述第1、第2磁阻元件间有缺口的上述第1布线而来的磁场有效施加于上述第1、第2磁阻元件上的第1磁路。
采用本发明的第2着眼点的磁存储装置的制造方法，其特征在于：在半导体基板的上方沿第1方向形成第1布线；在上述第1布线的侧面形成第1磁路；在上述第1布线上形成彼此隔的两个磁阻元件；形成覆盖上述磁阻元件的掩膜材料；将上述掩膜材料作为掩膜，通过去除上述第1磁路的一部分，在上述第1布线的侧面上的上述第1磁路的上述掩膜材料彼此间形成缺口。
此外，本发明涉及的实施方式中包含有各种阶段性发明，通过适当组合公开的复数个构成要件，可提取出种种发明。当通过从实施方式中所示的全部构成要件中省略几个构成要件而提取出的发明的情况下，在实施该提取出的发明时用众所周知的惯用技术应该能适当弥补其省略部分。
附图说明
图1是简要说明本发明的第1实施方式涉及的磁存储装置的俯视图。
图2简要说明图1的磁存储装置的剖视图。
图3简要说明图1的磁存储装置的剖视图。
图4是简要说明例示的存储单元结构的剖视图。
图5是简要说明例示的存储单元结构的剖视图
图6是简要说明例示的存储单元结构的剖视图
图7是简要说明例示的存储单元结构的剖视图
图8是简要说明例示的存储单元结构的剖视图
图9是简要说明例示的存储单元结构的剖视图
图10是简要说明图1的磁存储装置的制造工序的剖视图。
图11是简要说明图10的后续工序的剖视图。
图12是简要说明图11的后续工序的剖视图。
图13是简要说明图12的后续工序的剖视图。
图14是简要说明图13的后续工序的剖视图。
图15是简要说明图14的后续工序的剖视图。
图16是简要说明本发明的第2实施方式涉及的磁存储装置的俯视图。
图17是简要说明图16的磁存储装置的透视图。
图18是简要说明图16的磁存储装置的制造工序的透视图。
图19是简要说明图18的后续工序的透视图。
图20是简要说明本发明的第3实施方式涉及的磁存储装置的俯视图。
图21是简要说明图20的磁存储装置的透视图。
图22是简要说明图21的后续工序的透视图。
图23是简要说明图22的后续工序的透视图。
图24是简要说明图23的后续工序的透视图。
图25是简要说明本发明的第3实施方式的变形方式涉及的磁存储装置的剖视图。
图26是简要说明本发明的第4实施方式涉及的磁存储装置的剖视图。
图27是简要说明本发明的第5实施方式涉及的磁存储装置的剖视图。
图28是简要说明图27的磁存储装置的剖视图。
图29是简要说明本发明的第6实施方式涉及的磁存储装置的俯视图。
图30是简要说明图29的磁存储装置的剖视图。
图31是简要说明本发明的第7实施方式涉及的磁存储装置的俯视图。
图32是简要说明图31的磁存储装置的剖视图。
图33是简要说明图31的磁存储装置的制造工序的剖视图。
图34是简要说明图33的后续工序的剖视图。
图35是简要说明本发明的第8实施方式涉及的磁存储装置的俯视图。
图36是简要说明图35的磁存储装置的剖视图。
图37是简要说明图本发明的第9实施方式涉及的磁存储装置的俯视图。
图38是简要说明图37的磁存储装置的剖视图。
图39是简要说明图37的磁存储装置的剖视图。
图40是典型的磁存储装置的简要说明图。
图41是具有磁路的写入布线的简要说明图。
图42是用来说明现有的磁存储装置的问题的图。
图43是用来说明现有的磁存储装置的问题的图。
图44是简要说明使用1条写入布线的磁存储装置的电路图。
图中标号说明：
1、磁存储装置，2、第1写入布线，3、第2写入布线，5、存储单元，6、7、磁路，8、9、隔离金属层，11、半导体基板，12、晶体管，
具体实施方式
下面参照附图介绍本发明的具体实施方式。在下面的介绍中关于具有基本相同的功能及构成的构成要素采用同样的标号标示，只在有必要时才进行重复说明。
(第1实施方式)
图1是简要说明本发明的第1实施方式涉及的磁存储装置1的俯视图。磁存储装置1是具有所谓选择晶体管的类型。正如图1所示，第1实施方式涉及的磁存储装置1的第1写入布线2沿第1方向设置。第1写入布线2具有赋与存储单元5磁场的功能。
第2写入布线3设置在与第1写入布线2不同的平面(图中比第1写入布线靠身边的面)上。第2写入布线3沿与第1写入布线2不同的第2方向设置。第2写入布线3具有赋与存储单元5磁场的功能以及作为读出存储单元5的信息的数据线的功能。所谓第1方向与第2方向最有代表性的是具有基本呈直角的关系。8、9是隔离金属层。
在第1写入布线2与第2写入布线3的交叉点，且在第1及第2写入布线2及3之间设有存储单元5。因此，各存储单元各自的本质上为同一方向的面是面向第1、第2写入布线2、3。存储单元5，例如沿第2写入布线3的方向的边比沿第1写入布线2的方向的边要长一些。通过这种设定使存储单元5的磁化方向易于沿第2写入布线3反转。该沿第2写入布线3的方向被称之为易磁化轴方向。
作为存储单元5可使用利用磁阻效应的磁阻元件。此外，作为磁阻效应元件之一，可使用强磁性隧道结合(Magnetic TunnelJunction，下面称之为MTJ)的(可参照ISSCC2000 DigestPaper TA7.2)MTJ元件。MTJ元件，正如后面还要详述的那样，具有由强磁性材料等构成的固定层以及记录层和由绝缘材料构成的隧道隔离层层迭而成的结构。
第1写入布线2具有设置在周围的磁路6。与此相同，第2写入布线3具有设置在周围的磁路7。
图2(a)、(b)、图3(a)、(b)简要示出图1所示的磁存储装置的剖视图。图2(a)、(b)是简要说明沿图1的IIA-IIA线、IIB-IIB线的结构的剖视图。图3(a)、(b)是简要说明沿图1的IIIA-IIIA线、IIIB-IIIB线的结构的剖视图。
正如图2(a)、(b)、图3(a)、(b)所示，在基板11的表面设有元件分隔绝缘膜12。在元件分隔绝缘膜彼此之间设有MIS(Metal Insulator Semiconductor)晶体管Q。晶体管Q由源极扩散层13、漏极扩散层14、栅极绝缘膜(未图示)、栅极电极15构成。源极扩散层13、漏极扩散层14彼此隔离，在半导体基板11的表面上形成。栅极电极15以栅极绝缘膜为中介，设置在源极13与漏极扩散层14之间的半导体基板11上。
在源极扩散层13的上方设有布线层21。在布线层21的周围根据需要设有波浪形结构的隔离金属层22。与此相同，后述的各布线层也有根据需要设置的隔离金属层22。
布线层21与源极扩散层13用柱塞23连接。在柱塞23的周围，根据需要设有所谓波浪结构的隔离金属层24。与此相同，后述的各个柱塞均有根据需要设置的隔离金属层24。
在漏极扩散层14的上方设有布线层25。布线层21与布线层25本质上按同一水平面设定。布线层25与漏极扩散层14由柱塞26连接。在布线层25的上方设有布线层27。布线层27与布线层25由柱塞28连接。
在布线层21的上方设有第1写入布线2。第1写入布线2与布线层27本质上按同一水平面设定。在第1写入布线2的周围设有波浪形结构的隔离金属层8。在隔离金属层8的周围设有延伸到第1写入布线2的两侧与下面的磁路6。
磁路6正如图3(b)所示，在第1写入布线2的侧面上，有一个自上而下切割为凹形的缺口30。缺口30至少在第2写入布线3彼此间形成，也可设定在存储单元5彼此间。
在图3(b)之中若将存储单元5与磁路6的最短距离设为d1，将凹陷区的深度设为d2，则缺口最好是d2＞0.5×d1。
在布线层27以及第1写入布线2的上方，设有连接布线层29。连接布线层29从布线层27朝第1写入布线2延伸。连接布线层29与布线层27连接。
在连接布线层29上与第1写入布线2的上方对应的位置上设有存储单元5。在存储单元5的上面设有第2写入布线3。在第2写入布线3的周围设有波浪形(damascene)结构的隔离金属层9。在隔离金属层9的周围设有朝第2写入布线3的两侧与上方延伸的磁路。
磁路6及7的材料最好对磁存储装置的写入电流的脉冲宽度，具有可跟踪磁化应答的特性。因此最好能满足下述条件：(1)初始磁导率至少应在100以上。(2)磁饱和应小。(3)材料的电阻率应高。据此，可由强磁性铁镍合金等高透磁材料，添加钼的铁镍合金等的镍基合金，铁硅铝磁合金、ファインメット等铁基合金构成。此外，也可由铁氧体等氧化物强磁性材料构成。还有，可在上述材料之中添加Si、B等类金属、Cu、Cr、V等易于生成粒界析出物的添加物。其结果，可将该合金制作为微结晶集合体、非晶形。此外，最好将形状最佳化，以便适当控制磁路6及7内的磁畴。
下面介绍存储单元5(MTJ元件)。作为MTJ元件的MTJ结构，众所周知即所谓自旋阀结构。自旋阀结构是在一侧的强磁性体上相邻配置反强磁性体，使磁化方向固定(参照Jpn、J、Appl、Phys.36、L200(1997))。通过设定为自旋阀结构，可改善磁场的灵敏度。
图4-图6示出简要说明具有该自旋阀结构的存储单元101的剖视图。该存储单元101具有所谓单层隧道隔离层的结构。也就是说，存储单元101具有依次层迭的固定层102、隧道隔离层103、记录层104。下面介绍固定层102、记录层104的结构。
图4所示的存储单元101的固定层102具有依次层迭的模板层111、初期强磁性层112、反强磁性层113、基准强磁性层114。记录层104具有依次层迭的自由强磁性层115、接点层116。
图5所示的存储单元101与图3的相比，具有固定层102由更多的层构成的结构。也就是说，固定层102具有依次层迭的模板层111、初期强磁性层112、反强磁性层113、强磁性层114′、非磁性层117、强磁性层114″。记录层104的结构与图4所示的存储单元相同。
图6所示的存储单元101是在图5的结构基础上，具有记录层由更多的层构成的结构。也就是说，固定层102的结构与图5所示的存储单元相同。而记录层104则具有强磁性层115′、非磁性层117、强磁性层115″、接点层116。通过设定为图5及图6所示的存储单元的结构，与图4相比，可抑制构成存储单元101的各个层之间产生漏磁，是一种可适应更加细微化的元件结构。
图4-图6所示的存储单元101的各层可用下述的材料形成。
作为固定层102及记录层104的材料，可使用Fe、Co、Ni或它们的合金，自旋极化率高的四氧化三铁、CrO2、RXMnO3-y(R：稀土类、X：Ca、Ba、Sr)等氧化物。此外也可使用NiMnSb、PtMnSb等惠斯勒磁性合金。只要这些强磁性体不失强磁性，多少含一些Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、Pd、Pt、Zr、Ir、W、Mo、Nb之类非磁性元素也没关系。
作为构成固定层102的一部分的反强磁性层113的材料，可使用Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe2O3等等。
作为构成隧道隔离层103的材料，可使用AI2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO2、AlLaO3等介质。这些介质中存在氧、氮、氟元素欠缺也没关系。
图4～图6中所示的存储单元101的结构也可适用于下述的其它实施方式。
此外，作为存储单元5，也可使用有两层隧道隔离层的。两层隧道隔离层结构具有依次层迭的第1固定层122，第1隧道隔离层123、记录层104、第2隧道隔离层125、第2固定层126。通过设定为两层隧道隔离层结构，对于施加给存储单元的电压，可保持高磁阻的变化率。此外，还可提高耐压。作为第1隧道隔离层123以及第2隧道隔离层125的构成材料，可使用与隧道隔离层103相同的材料。
此外，还可将双层隧道隔离层结构与上述自旋阀结构组合在一起。下面介绍既是双层隧道隔离层结构又具有自旋阀结构的存储单元。图7～图9是简要说明既是双重隧道隔离层结构，又具有自旋阀结构的存储单元121的剖视图。下面介绍第1固定层122、记录层104、第2固定层126的结构。
图7所示的存储单元121的第1固定层122具有依次层迭的模板层111、初期强磁性层112、反强磁性层113、基准磁性层114。第2固定层126具有依次层迭的基准强磁性层114、反强磁性层113、初期强磁性层112、接点层116。
图8所示的存储单元121与图7相比具有第2固定层126由更多的层构成的结构。也就是说，第1固定层122与图7所示的存储单元结构相同。而第2固定层126则具有依次层迭的强磁性层114′、非磁性层117、强磁性层114″、反强磁性层113、初期强磁性层112、接点层116。
图9所示的存储单元121是在图8的结构的基础之上，具有记录层104由更多的层构成的结构。也就是说，第1固定层122以及第2固定层126与图8所示的存储单元121结构相同。而记录层104则具有强磁性层115′、非磁性层117、强磁性层115″。通过设定为图8及图9所示的存储单元的结构，与图7相比，可抑制构成存储单元121的各层之间产生漏磁，是一种可适应更加细微化的元件结构。
图7～图9所示的存储单元121的结构也可适用于下述的其它实施方式。
下面参照图10～图15，介绍图1、图2(a)、(b)、图3(a)、(b)中所示的磁存储装置的制造方法。图10～图15依次示出图1及图2所示的磁存储装置的制造工序。
图10(a)、(b)是从各自对应的方向观察图2(a)、图3(a)的剖视图。正如图10(a)、(b)所示，在半导体基板11上选择性形成具有STI(Shallow Trench Isolation)结构的元件分离绝缘膜12。接着在半导体基板11上形成栅极绝缘膜、栅极15。接着通过将栅极15作为掩膜注入离子，形成源极扩散层13以及漏极扩散层14。接着采用CVD(Chemical Vapor Deposition)法，在整个半导体基板11上设置层间绝缘膜31。接着采用光刻工艺以及RIE(Reactive Ion Etching)法设置贯通层间绝缘膜31的连接孔。接着采用导电材料填充该连接孔，通过采用CMP(ChemicalMechanical Polish)使导电材料平坦化，形成隔离金属层24以及柱塞23。
图11(a)、(b)是从各自对应的方向观察图2(a)、图3(a)的剖视图。正如图11(a)、(b)所示，在层间绝缘膜31之上形成层间绝缘膜32。接着在层间绝缘膜32之内形成布线槽，用导电材料填充该布线槽，使该导电材料平坦化。结果形成隔离金属22，以及布线层21、25。
接着在层间绝缘膜32上形成层间绝缘膜33。接着在层间绝缘层33之内形成连接孔，用导电材料填充该连接孔，使该导电材料平坦化。结果形成隔离金属层24以及柱塞28。
图12(a)、(b)是从各自对应的方向观察图2(a)图3(a)的剖视图。正如图12(a)、(b)所示，在层间绝缘膜33之上形成层间绝缘膜34。接着在层间绝缘膜34之内形成布线层27用的布线槽，用导电材料填充该布线槽，使该导电材料平坦化。结果形成隔离金属层22以及布线层27。
图13(a)、(b)是从各自对应的方向观察图2(a)、图3(a)的剖视图。正如图13(a)、(b)所示，在层间绝缘膜34之内形成第1写入布线2用的布线槽。接着在该布线槽的整个内壁上依次层迭磁路6的材料膜、隔离金属层8的材料膜，第1写入布线2的材料膜。接着使上述材料膜平坦化。结果形成磁路6，隔离金属层8、第1写入布线2。
图14(a)、(b)是从各自对应的方向观察图2(a)、图3(b)的剖视图。正如图14(a)、(b)所示，形成覆盖布线层27以及写入布线2的层间绝缘膜35。接着在该层间绝缘膜35之内形成触点之后，在层间绝缘膜35之上形成可与触点连接的连接布线层29。接着在连接布线层29之上形成存储单元5。
接着形成覆盖存储单元5的掩膜材料36。该掩膜材料36正如图14(b)所示，至少在沿第1写入布线2的方向上，形成与连接布线29同等程度的宽度。接着将该掩膜材料36作为掩膜，采用湿法蚀刻，去除磁路6上部部分。结果形成磁路6的缺口30。
图15(a)、(b)是从各自对应的方向观察图2(a)、图3(b)的剖视图。正如图15(a)、(b)所示，去除掩膜材料36，在存储单元5相互之间形成层间绝缘膜37。接着在层间绝缘膜37之上形成层间绝缘膜38。
接着正如图2(a)、(b)、图3(a)、(b)所示，在层间绝缘膜38内的存储单元5之上形成第2写入布线3用的布线槽，用导电材料填充该布线槽，使之平坦化。结果形成第2写入布线3以及隔离金属层9。接着去除层间绝缘膜38，用众所周知的方法，在隔离金属层9的周围形成磁路7。接着用绝缘膜填充第2写入布线3的相互之间的空隙。
若采用本发明的第1实施方式，在第1写入布线2周围形成的磁路8，在第1写入布线2的侧面上、第2写入布线3或存储单元5相互间具有从写入布线2的上面朝深度方向延伸的缺口30。通过设定为此种结构，即使出现了存储单元5的尺寸误差，以及磁路8与存储单元5的相对位置偏移，由第1写入布线2产生的磁场也能准确地施加于目标存储单元之上。因而可通过磁路降低写入电流的值，同时也可规避写入电流的值因存储单元不同而出现误差。
然而现有的存储单元平面上的长边与短边之比为1.5左右。此外，在形成此类存储单元时，对于蚀刻技术的尺寸控制，一般说来在短边方向上较为容易而在长边方向上很难。因而在短边方向(与第1方向相同的方向)上，与长边方向(与第2方向相同的方向)相比，容易产生存储单元的大小与位置上的误差。结果造成每一存储单元所需的写入电流值不同。因而在第1、第2实施方式中设定为只有沿短边方向的第1写入布线2的磁路6具有缺口。
此外，也可将第1实施方式适用于用一条布线进行信息的写入及读出的磁存储装置。此种情况下的电路图则如图44所示。正如图44所示，在布线BL1与布线BL2之间串联连接晶体管Tr1、Tr2。在晶体管TR1与Tr2的结点上，连接MTJ(与存储单元5对应)的一端。晶体管Tr1与Tr2的栅极与布线WL连接。在该图之中，布线BL1与晶体管Tr1的连接结点N1、布线BL2与晶体管Tr2的连接结点N2之间与第1写入布线2、第2写入布线3的某一方对应。
下面简要说明具有上述构成的磁存储装置的动作。写入时，在布线BL1与BL2之间与BL2之间施加电压，接着通过使电流流入布线WL，接通晶体管Tr1、Tr2。结果电流W流向连接结点N1与N2之间，信息即被写入MTJ元件MTJ之中。并根据应写入的数据是0还是1，决定是否有必要使施加于布线BL1与BL2之间的电压反转。
读出时，将电压施加于布线BL1或BL2上，接着通过使电流流向布线WL，接通晶体管Tr1、Tr2。结果电流R流入布线BL1或BL2，晶体管Tr1或Tr2。而通过测定MTJ元件MTJ两端的电位差即可读出信息。
具有此种结构的磁存储装置也可适用于下述的其它实施方式。
(第2实施方式)
第2实施方式是第1实施方式的变形。在第2实施方式中，第1写入布线2的磁路6被分割，结果是仅在与存储单元5对应的位置上设置。
图16是简要说明本发明的第2实施方式涉及的磁存储装置的剖视图，是从对应于图3(a)的方向观察的剖视图。俯视图及对应于图2(a)对应的剖视图与第1实施方式相同。
正如图16所示，磁路6设置在隔离金属层8的侧面及下面，且对应于第2布线3或存储单元5的下部的位置上。其它结构与第1实施方式相同。
下面参照图17～图19介绍图16所示的磁存储装置的制造方法。图17～图19仅示出层间绝缘膜34、第1写入布线2、磁路6的部分。
在图12(a)、(b)之前与第1实施方式相同。其后正如图17所示，采用蚀刻工序以及RIE法在层间绝缘膜34内形成写入布线2用的布线槽41。接着在布线槽41的内壁一以及层间绝缘膜34之上层迭磁路6的材料膜6a。
接着如图18所示，采用CVD法、光刻工序、RIE法在磁路6上形成掩膜材料42，覆盖形成磁路6的部分。接着将该掩膜材料42作为掩膜，采用湿法蚀刻去除磁路6，结果在布线槽41的长度方向上形成各自被分割的磁路6。
接着如图19所示，去除掩膜材料42。接着用隔离金属层8的材料膜，以及写入布线2的材料膜填充布线槽53。接着使这此材料平坦化。其后的工序与第1实施方式相同。
若采用第2实施方式，第1写入布线2的磁路6分割设置在与第2写入布线3或存储单元5对应的每个位置上，通过设定这种结构，可获得与第1实施方式同样的效果。
此外，若采用第2实施方式，形成第1写入布线2的磁路6的工序比第1实施方式复杂。然而，由第1写入布线2产生的磁场与第1实施方式相比，通过各磁路6，能更加可靠地施加于对应的存储单元5上。
(第3实施方式)
在第1实施方式中只有第1写入布线2的磁路6有缺口30。与之相对应，在第3实施方式中，第2写入布线3的磁路7也具有同样的结构。
图20是简要说明本发明的第3实施方式涉及的磁存储装置的剖视图，是从对应于图2(a)的方向观察的剖视图。俯视图以及图3(a)的剖视图与第1实施方式相同。
正如图20所示，在第2写入布线3的隔离金属层9的周围，设有朝第2写入布线3的两侧与上面延伸的磁路7。该磁路7在第2写入布线3的侧面上，并在第1写入布线2或存储单元5相互间有一个凹陷形缺口730。缺口30具有与第1实施方式相同的形状，在深度方向上朝上形成。其余部分与第1实施方式相同。
下面参照图21-图24介绍图20所示的磁存储装置的制造方法。图21-图24仅示出层间绝缘膜38、第2写入布线3、隔离金属层9、磁路7的部分。
图15(a)、(b)之前与第1实施方式相同。其后如图21所示，采用平版印刷工艺及RIE法在层间绝缘膜38内形成写入布线3用的布线槽。该布线槽与未图示的存储单元5连接。接着在该布线槽内壁上及层间绝缘膜38上形成隔离金属9及写入布线3的材料膜。接着使该材料膜平坦化。结果形成隔离金属层9及写入布线3。
接着如图22所示，在写入布线3层间绝缘膜38上对应于未形成磁路7的位置，在与写入布线3交叉的方向上形成掩膜材料51。
接着如图23所示，将掩膜材料51作为掩膜，采用RIE法蚀刻层间绝缘膜38的一部分。此时，通过在氧气气氛中进行，掩膜材料慢慢变细。结果残留的层间绝缘膜38形成梯形之类的形状。然而也可不采用此种方法而只进行蚀刻。这种情况下，残留的层间绝缘膜的侧面本质上形成直线，形成的磁路7的凹陷形的去除部分也形成与此对应的形状。
接着如图24所示，一边使未图示的半导体基板保持一定的电位，一边采用电场电镀，堆积磁路7的材料膜。其结果，磁路7的材料膜在镀液与隔离金属层9接触的部分选择性地成长。因而在写入布线4的上面与未被层间绝缘膜38覆盖的侧面形成磁路7。其后的工序与第1实施方式相同。
若采用第3实施方式，可获得与第1实施方式相同的效果。此外，在第3实施方式中，在第1实施方式的结构基础上，将第2写入布线3的磁路7也设定为具有凹陷形的缺口。通过设定为此种结构，第2写入布线3也可获得与第1实施方式相同的效果。
而且也可设定为只有沿长边方向的第2写入布线3的磁路7具有缺口30的结构。这种情况下，对应于图3(a)的方向的剖视图成为图25。
(第4实施方式)
在第2实施方式中只有第1写入布线2的磁路6设定为在与存储单元5对应的每个位置上分割的结构。与此相对应，在第4实施方式中，第2写入布线3的磁路7也具有同样的结构。
正如图26所示，磁路7是在隔离金属层9的侧面以及上面，设置在与第1写入布线2或存储单元5的上部对应的位置上。其余的结构与第2实施方式相同。
若采用第4实施方式，第2写入布线3也能获得与第2实施方式相同的效果。
而且正如第3实施方式中所述，也可只将第2写入布线3的磁路7设定为在与存储单元5对应的每个位置上分割的结构。这种情况下，对应于图3(a)的方向的剖视图成为图25。
(第5实施方式)
在第1实施方式中示出选择晶体管型的磁存储装置。与之相对应，第5实施方式则是在所谓交叉型的磁存储装置中适用本发明的例子。
图27是简要说明本发明的第5实施方式涉及的磁存储装置的俯视图。图28(a)、(b)则是简要说明沿图27的XXVIIIA-XXVIIIA线、XXVIIIB-XXVIIIB线的结构的剖视图。
正如图27、图28(a)、(b)所示，第1写入布线2设置在基板11上的层间绝缘膜61内。在第1写入布线2的周围设有隔离金属层8、磁路6。磁路6与第1实施方式相同，在第2写入布线3或存储单元5相互间具有凹陷形缺口。
在第1写入布线2上设有非磁性材料构成的连接层62，存储单元5。
在存储单元5上设有第2写入布线2。在第2写入布线3的周围设有隔离金属层9、磁路7。磁路7与第3实施方式相同，在第1写入布线2或存储单元5相互间具有凹陷形缺口。
在交叉型的磁存储装置之中，第1写入布线2与第2写入布线3彼此导通。第2写入布线3除具有赋与存储单元5磁场的功能之外，还具有作为用来读出信息的布线的功能。
而且，在交叉型的磁存储电路之中，需要注意写入时产生的写入布线间的电位差。也就是说，当把信息写入存储单元时，由于流动的写入电流，有时会在第1写入布线2与第2写入布线3之间产生高电压。在交叉型的磁存储电路中，正如上述，由于第1写入布线2与第2写入布线3之间导通，因而隧道隔离层有可能因该高电压而受到绝缘破坏。因此可在存储单元5上串联具有整流作用的元件。或者也可通过改进电路来规避高电压施加到存储单元。
若采用第5实施方式，可获得与第1以及第3实施方式相同的效果。
(第6实施方式)
图29(a)、(b)是简要说明本发明的第6实施方式涉及的磁存储装置的俯视图。图29(b)是第6实施方式的变形，后面另行介绍。图30(a)、(b)是简要说明图29的沿XXXA-XXXA线、XXXB-XXXB线的各自结构的剖视图。
如图29(a)、图30(a)、(b)所示，以隔离金属层8为中介，设有朝第1写入布线2的两侧与下面延伸的磁路6。在第1写入布线2之上，以连接层62为中介，设有存储单元5。存储单元5具有比磁路6更大的宽度。存储单元5的大小可决定如下。
例如，在0.1μm标准的情况下，磁路6以及7的宽度与第1写入布线以及第2写入布线的宽度大体相等，约为0.1μm。这种情况下的配合精度保证范围可预想为20％左右，即可望达到±0.02μm。考虑到该值与存储单元5的大小误差为±10％左右，存储单元5的宽度可决定如下。即，最好将存储单元5的宽度设定为磁路6的宽度的160％左右。更为详细地说，存储单元5的大小可设定为磁路6的宽度的120％-280％，最好设定为150％-180％。如果能达到磁路6的宽度的160％，则更为理想。即在本实施方式的例中为0.16μm左右。其它结构与第5实施方式相同。
通过设定为上述结构，存储单元5与磁路6的距离形成垂直方向(图30(a)的上下方向)的距离d3。该距离d3可根据连接层62的膜厚决定。在制造半导体装置时，由于垂直方向上的距离控制精度并不取决于平版印刷加工时的控制精度，而是取决于沉积层的膜厚以及蚀刻深度，因而比水平方向(图30(a)的左右方向)的控制精度还要高。因此，各存储单元5与磁路6的距离可设定为较高精度的d3。因此即便有些许尺寸误差及配合偏差也可不受其影响，与现用方式相比，更容易遏制加工误差。
在第6实施方式之中，存储单元5具有比第1写入布线2的磁路6更大的宽度。因而存储单元5与磁路6的距离由连接层62的膜厚决定，基本固定。因此，一边靠磁路6降低写入电流值，一边还可规避由于存储单元5与磁路6的距离误差，写入电流值因不同的存储单元而产生的误差。
此外，正如图29(b)所示，当然也可将存储单元5的长度(沿第1方向的长度)设定为比第2写入布线3的宽度(磁路7的宽度)宽。
(第7实施方式)
在第6实施方式中，整个存储单元5具有比磁路6更大的宽度。与此相对应，在第7实施方式中，仅仅是构成存储单元5的层的一部分具有比磁路6更大的宽度。
图31是简要说明本发明的第7实施方式涉及的磁存储装置的俯视图。图32(a)、(b)分别是简要说明沿图31的XXXIIA-XXXIIA线，XXXIIB-XXXIIB线的结构的剖视图。
正如图31、图32(a)、(b)所示，在第1写入布线2的上面依次设有由非磁性金属材料构成的连接层71、以及存储单元5的记录层104。连接层71以及记录层104分别具有比磁路6更大的宽度。连接层71以及记录层104具有与第5实施方式的存储单元5相同的宽度。
在记录层104上设有隧道隔离层103、固定层102、由非磁性金属材料构成的连接层72。隧道隔离层103、固定层102、连接层72的宽度比连接层71以及记录层104小，与第1写入布线2大体相同。其它结构与第6实施方式相同。
下面参照图33、图34介绍图31、图32(a)、(b)所示的磁存储装置的制造方法。图33、图34是与图32(a)对应的剖视图。
正如图33所示，在层间绝缘膜61内形成磁路6、隔离金属8、第1写入布线2。接着在整个层间绝缘膜61上形成磁路6、隔离金属层8、第1写入布线2。接着依次沉积连接层71、记录层104、隧道隔离层103、固定层102、连接层72的材料膜。接着将这些材料膜图形化为长方形。该长方形在平面上与第1写入布线2垂直的方向为长度方向，并具有从磁路6的端部向外突出的端部。
接着如图34所示，在连接层72上形成宽度与第1写入布线2大体相同的直线形的掩膜材料73。接着将该掩膜材料作为掩膜蚀刻出连接层72、固定层102、隧道隔离层103。结果形成具有与第1写入布线2同等宽度的连接层72，固定层102、隧道隔离层103。这时，记录层104以及连接层42未被蚀刻。
连接层72、固定层102、隧道隔离层103时的短边方向与保护膜的宽度方向(图34的左右方向)对应。因此在该方向上蚀刻的控制性良好，可针对每一个存储单元5，高精度地控制连接层72、固定层102、隧道隔离层103的大小。
在此之后，正如图32(a)、(b)所示，用层间绝缘膜填充存储单元5、连接层71、73之间。接着依次形成隔离金属层9、第2写入布线3。
下面介绍第7实施方式的效果。
如上所述，在读出信息时，使用磁阻效应。在具有上述结构的磁存储装置54的记录层104中有益于磁阻效应的是与固定层102以及隧道隔离层103的大小对应的部分。
在第7实施方式的存储单元5之中，只有记录层104具有比磁路6大的宽度。通过将记录层104设定为此种结构，可获得与第6实施方式相同的效果。
此外，在第7实施方式中，隧道隔离层以及固定层102的宽度(图34的左右方向)由直线形的掩膜材料的宽度决定。因此，隧道隔离层以及固定层102的大小与记录层104相比，可规避各个存储单元5之间的误差。因此，可规避各个存储单元5之间的阻抗值误差，保持更大的读出备余量。
(第8实施方式)
图35是简要说明本发明的第8实施方式涉及的磁存储装置的俯视图。图36(a)、(b)是简要说明沿图35的XXXVIA-XXXVIA线、XXXVIB-XXXVIB线的各自结构的剖视图。
正如图35、图36(a)、(b)所示，在第1写入布线2与第2写入布线3之间设有依次沉积的连接层71、存储单元5、连接层72。连接层71、存储单元5、连接层72正如图35所示，在平面上沿与第1写入布线2以及第2写入布线3延伸方向不同的方向设置。该方向可设定为与写入布线2以及3产生的合成磁场的方向相同。例如可设定为与写入布线2以及3分别构成45°角。此外，连接层71、存储单元5、连接层72的端部从磁路6以及7的端部向外突出。
在第8实施方式之中，存储单元5的端部从磁路6以及7的端部向外突出。因此，存储单元5与磁路6及7的距离与第6实施方式相同，由连接层71以及72的膜厚决定。因而可获得与第6实施方式同样的效果。
此外，在第8实施方式中，存储单元5沿第1写入布线2以及第2写入布线3的斜向设置。下面介绍采用此种结构可获得的效果。
首先，现用的存储单元5向来配置为长边方向沿着第1写入布线2。而且，将信息写入存储单元5时，使通过选择存储单元的位置的写入布线2及3产生两个磁场。由上述磁场产生沿存储单元5的斜向的合成磁场，利用该合成磁场，使记录层104的磁化方向反转。
与此相对应，通过设定为图35、图36(a)、(b)所示的结构，由写入布线2及3产生的磁场变为主要经由磁性体的存储单元5与磁路6、7的最靠近部分。因此，产生磁场在存储单元5的附近一并沿存储单元5的长边方向形成。其结果，利用朝同一个方向的两个磁场即可进行信息的写入。也就是说，不同于现用的利用两个磁场的合成使之在存储单元的斜向上产生磁场的方法。因此，仅让所需存储单元产生磁场一事变得容易。因此可防止误写入相邻的存储单元，此外还可提高信息的保持特性。
而在第8实施方式中，通过在存储单元5中写入“0”或“1”，需要同时改变流入写入布线2及3的电流的方向。
(第9实施方式)
图37是简要说明本发明的第9实施方式涉及的磁存储装置的俯视图。图38(a)、(b)是简要说明沿图37的XXXVIIIA-XXXVIIIA线，XXXVIIIB-XXXVIIIB线的各自结构的剖视图。图39(a)、(b)是简要说明沿37的XXXIXA-XXXIXA线、XXXIXB-XXXIXB线的各自结构的剖视图。
在图38(a)中，设置在第2写入布线前侧的磁路7，用单点虚线示出。而在图38(b)中，设置在第2写入布线3后面的磁路7用虚线示出。与此相同，在图39(a)、(b)之中，设置在第1写入布线2的前面及后面的磁路6分别用单点虚线及虚线示出。
正如图37、图38(a)、(b)、图39(a)(b)所示，存储单元5与第8实施方式相同，在平面上沿与第1写入布线2以及第2写入布线3的延伸方向不同的方向设置。该方向可用与第8实施方式相同的方法决定。此外，存储单元5的端部到达与磁路6及7对应位置。
第1写入布线2的磁路6在第1写入布线2的两个侧面上，除存储单元5的端部所处位置之外，可形成与第1实施方式相同的凹陷形缺口。
第2写入布线3的磁路7在第2写入布线3的两个侧面上，除存储单元5的端部所处位置外，可形成与第3实施方式相同的缺口。其它的结构与第1实施方式相同。
若采用第9实施方式，可获得与第8实施方式及第1实施方式相同的效果。
在各种实施方式之中，仅介绍了选择晶体管型或交叉型中的某一种。然而另一种型号的晶体管同样可适用于各种实施方式。
此外，在各种实施方式中，介绍了第1写入布线2通过第2写入布线3下方的结构。然而也可设定为第2写入布线3通过第1写入布线2的下方的结构。
此外，在各种实施方式之中，示出了各布线有隔离金属层8、9、22、24的结构。然而这些并非为了获得本发明的各种实施方式的作用效果所必须具有的。也就是说，从获得各实施方式的作用效果的角度而言，既可以设也可以不设这些隔离金属层。此外，在磁路6、7的四周再设一层隔离金属层(第2隔离金属层)也没有关系。
除此而外，在本发明的思想范畴内，若是业内人士，自然能够想到并获得各种变更例与修正例，这些变更例及修正例也同属本发明的范围。此点还望有所理解。
如上所详述，若采用本发明，可提供一种磁存储装置，该装置在利用磁路降低写入电流值的同时，还可规避写入电流值因存储单元不同而产生误差。

Claims (24)

1、一种磁存储装置，其特征在于包括：沿第1方向相互隔离设置，记录信息的第1、第2磁阻元件；用来将磁场施加于沿上述第1方向设置的上述第1、第2磁阻元件的第1布线；在上述第1布线的侧面延伸，并在上述第1、第2磁阻元件之间形成有缺口部分，用来将上述第1布线来的磁场有效施加于第2磁阻元件的第1磁路。
2、根据权利要求1所述的磁存储装置，其特征在于：上述第1磁路的上述缺口的深度为上述第1磁路与上述第1或第2磁阻元件之间的最短距离×0.5以上。
3、根据权利要求1所述的磁存储装置，其特征在于还包括：沿与上述第1方向不同的方向，与上述第1磁阻元件隔离设置，记录信息的第3磁阻元件；用来将磁场施加于沿上述第2方向设置的上述第1、第3磁阻元件的第2布线。
4、根据权利要求3所述的磁存储装置，其特征在于：上述第1至第3磁阻元件的易磁化轴向沿上述第2方向设置。
5、根据权利要求3所述的磁存储装置，其特征在于还包括：在上述第2布线的侧面延伸，并在上述第1、第3磁阻元件之间形成有缺口部分、用来将从上述第2布线来的磁场有效施加于上述第1、第3磁阻元件上的第2磁路。
6、根据权利要求5所述的磁存储装置，其特征在于：上述第2磁路的上述缺口的深度为上述第2磁路与上述第1或第3磁阻元件间的最短距离×0.5以上。
7、一种磁存储装置，使用了磁阻元件，其特征在于包括：沿第1方向设置，用来将磁场施加于磁阻元件的第1布线；在上述第1布线周围延伸，用来将上述第1布线来的磁场有效施加于上述磁阻元件的第1磁路；面对上述第1布线，并且在平面上端部从上述第1磁路的端部向外突出，记录信息的磁阻元件。
8、根据权利要求7所述的磁存储装置，其特征在于还包括：用来将磁场施加于沿与上述第1方向不同的第2方向设置的上述磁阻元件的第2布线。
9、根据权利要求8所述的磁存储装置，其特征在于还包括：在上述第2布线周围延伸，用来将上述第2布线来的磁场有效施加于上述磁阻元件的第2磁路；上述磁阻元件在平面上端部从上述第2磁路的端部向外突出。
10、根据权利要求8所述的磁存储装置，其特征在于，上述磁阻元件包括：面对上述第1布线，记录信息的第1磁性层；面对与上述第1磁性层的上述第1布线相反的面的非磁性层；面对与上述非磁性层的上述第1磁性层相反的面，磁化方向固定的第2磁性层；至少上述第1磁性层在平面上从上述第1磁路的端部向外突出。
11、一种磁存储装置，使用了磁阻元件，其特征在于包括：沿第1方向设置，用来将磁场施加于磁阻元件的第1布线；在与上述第1布线设置的平面不同的平面上，沿与上述第1方向不同的第2方向设置，用来将磁场施加于磁阻元件的第2布线；在上述第1及第2布线的交叉点的上述第1及第2布线之间，沿平面上与上述第1及第2方向不同的第3方向设置，记录信息的磁阻元件；在上述第1布线的侧面延伸，用来将上述第1布线来的磁场有效施加于上述磁阻元件的第1磁路；在上述第2布线的侧面延伸，用来将从上述第2布线来的磁场有效施加于上述磁阻元件的第2磁路。
12、根据权利要求11所述的磁存储装置，其特征在于：上述第3方向是沿由上述第1及第2布线产生的合成磁场的方向的方向。
13、根据权利要求11所述的磁存储装置，其特征在于：上述磁阻元件在第3方向上的端部从上述第1及第2磁路的端部向外突出。
14、一种磁存储装置，使用了磁阻元件，其特征在于包括：各自沿第1方向设置，用来将磁场施加于磁阻元件的两条第1布线；在与两条上述第1布线设置的平面不同的平面上，各自沿与上述第1方向不同的第2方向设置，用来将磁场施加于磁阻元件的两条第2布线；在上述第1及第2布线的交点的上述第1及第2布线之间，在平面上沿与上述第1及第2方向不同的第3方向设置，记录信息的磁阻元件；至少在一条上述第1布线的侧面延伸，并且在相邻的上述磁阻元件各自的端部相互之间形成有缺口，用来将从上述第1布线来的磁场有效地施加于上述磁阻元件之上的第1磁路；至少在1条上述第2布线的侧面延伸，并且在相邻的上述磁阻元件各自的端部相互间形成有缺口，用来将从上述第2布线来的磁场有效地施加于上述磁阻元件之上的第2磁路。
15、根据权利要求1至9、11至14任一项所述的磁存储装置，其特征在于，上述磁阻元件包括：磁化方向固定的第1磁性层；面对上述第1磁性层的非磁性层；面对与上述非磁性层的上述第1磁性层相反的面，记录信息的第2磁性层。
16、根据权利要求1-9、11到14任一项所述的磁存储装置，其特征在于，上述磁阻元件包括：磁化方向固定的第1磁性层；面对与上述第1磁性层的第1非磁性层；面对与上述第1非磁性层的上述第1磁性层相反的面，记录信息的第2磁性层；面对与上述第2磁性层的上述第1非磁性层相反的面的第2非磁性层；面对与上述第2非磁性层的上述第2磁性层相反的面，磁化方向固定的第3磁性层。
17、根据权利要求1至14任一项所述的磁存储装置，其特征在于，上述第1布线或第第2布线还具有与上述磁阻元件电连接，作为用来读出上述磁阻元件中的信息的布线的功能。
18、根据权利要求1至14任一项所述的磁存储装置，其特征在于还具有：与上述磁阻元件连接、用于选择上述磁阻元件的晶体管。
19、一种磁存储装置的制造方法，其特征在于：在半导体基板的上方，沿第1方向形成第1布线；在上述第1布线的侧面上形成第1磁路；在上述第1布线上形成相互间隔的两个磁阻元件；形成覆盖上述磁阻元件的掩膜材料；将上述掩膜材料作为掩膜，通过去除上述第1磁路的一部分，在上述第1布线的侧面上的上述第1磁路的上述掩膜材料相互间形成缺口部分。
20、根据权利要求19所述的磁存储装置的制造方法，其特征在于：上述第1磁路的缺口，采用湿法蚀刻形成。
21、根据权利要求19所述的磁存储装置的制造方法，其特征在于还包括：通过上述磁阻元件的上方，并沿第2方向形成第2布线；在上述第2布线的侧面上，在上述第2方向上(形成)相互隔离的第2绝缘膜；在上述第2绝缘膜相互间的上述第2布线的侧面上形成第2磁路。
22、根据权利要求21所述的磁存储装置的制造方法，其特征在于包括：在上述第2绝缘膜相互间的上述第2布线的侧面上形成第2磁路，只采用电镀法将上述第2磁路的材料沉积到上述第2布线的侧面上。
23、一种磁存储装置的制造方法，其特征在于包括：在半导体基板的上方，沿第1方向形成第1布线；在上述第1布线的侧面上形成第1磁路；在上述第1磁路及第1布线的上面迭层第1磁性层、非磁性层、第2磁性层的材料膜；通过蚀刻使上述第1磁性层、非磁性层、第2磁性层在平面上沿与上述第1方向不同的方向延伸，并且在该方向上从上述第1磁路的端部向外突出；在上述第2磁性层上形成沿上述第1方向延伸的掩膜材料；将上述掩膜材料作为掩膜，蚀刻上述第1磁性层；在上述第1磁性层上，在平面上沿与上述第1方向不同的方向形成第2布线。
24、根据权利要求23所述的磁存储装置的制造方法，其特征在于：上述第1磁性层、非磁性层、第2磁性层的延伸方向与上述第2布线延伸方向本质上是同一个方向。
CNB200310114148XA 2002-11-05 2003-11-05 磁存储装置及其制造方法 Expired - Fee Related CN100390897C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP321758/2002 2002-11-05
JP2002321758A JP3935049B2 (ja) 2002-11-05 2002-11-05 磁気記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1499518A true CN1499518A (zh) 2004-05-26
CN100390897C CN100390897C (zh) 2008-05-28

Family

ID=32171319

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310114148XA Expired - Fee Related CN100390897C (zh) 2002-11-05 2003-11-05 磁存储装置及其制造方法

Country Status (5)

Country Link
US (2) US6882564B2 (zh)
JP (1) JP3935049B2 (zh)
KR (1) KR20040040364A (zh)
CN (1) CN100390897C (zh)
TW (1) TWI294158B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807087B2 (en) * 2002-08-30 2004-10-19 Micron Technology, Inc. Write current shunting compensation
WO2005117118A1 (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp. 半導体装置
US7105445B2 (en) * 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof
JP5445970B2 (ja) * 2008-04-02 2014-03-19 日本電気株式会社 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
EP2597692A1 (en) * 2011-11-22 2013-05-29 Crocus Technology S.A. Self-referenced MRAM cell with optimized reliability

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US5956267A (en) * 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
US6104633A (en) * 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
DE19836567C2 (de) 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6436526B1 (en) 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
DE10032271C2 (de) * 2000-07-03 2002-08-01 Infineon Technologies Ag MRAM-Anordnung
DE10041378C1 (de) * 2000-08-23 2002-05-16 Infineon Technologies Ag MRAM-Anordnung
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6780652B2 (en) * 2001-03-15 2004-08-24 Micron Technology, Inc. Self-aligned MRAM contact and method of fabrication
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
TW569442B (en) * 2001-12-18 2004-01-01 Toshiba Corp Magnetic memory device having magnetic shield layer, and manufacturing method thereof
US6743641B2 (en) * 2001-12-20 2004-06-01 Micron Technology, Inc. Method of improving surface planarity prior to MRAM bit material deposition
DE60205569T2 (de) * 2001-12-21 2006-05-18 Kabushiki Kaisha Toshiba MRAM mit gestapelten Speicherzellen
JP4157707B2 (ja) * 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
US6812040B2 (en) * 2002-03-12 2004-11-02 Freescale Semiconductor, Inc. Method of fabricating a self-aligned via contact for a magnetic memory element
US6783994B2 (en) * 2002-04-26 2004-08-31 Freescale Semiconductor, Inc. Method of fabricating a self-aligned magnetic tunneling junction and via contact
US6846683B2 (en) * 2002-05-10 2005-01-25 Infineon Technologies Ag Method of forming surface-smoothing layer for semiconductor devices with magnetic material layers
US6806523B2 (en) * 2002-07-15 2004-10-19 Micron Technology, Inc. Magnetoresistive memory devices
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
US6785159B2 (en) * 2002-08-29 2004-08-31 Micron Technology, Inc. Combination etch stop and in situ resistor in a magnetoresistive memory and methods for fabricating same
JP3866641B2 (ja) * 2002-09-24 2007-01-10 株式会社東芝 磁気記憶装置およびその製造方法
US6740947B1 (en) * 2002-11-13 2004-05-25 Hewlett-Packard Development Company, L.P. MRAM with asymmetric cladded conductor

Also Published As

Publication number Publication date
JP3935049B2 (ja) 2007-06-20
US7122385B2 (en) 2006-10-17
US20040085809A1 (en) 2004-05-06
TW200411808A (en) 2004-07-01
JP2004158578A (ja) 2004-06-03
US6882564B2 (en) 2005-04-19
CN100390897C (zh) 2008-05-28
TWI294158B (en) 2008-03-01
US20050162906A1 (en) 2005-07-28
KR20040040364A (ko) 2004-05-12

Similar Documents

Publication Publication Date Title
CN1252824C (zh) 备有磁轭层的磁存储装置及其制造方法
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1295707C (zh) 具有磁屏蔽层的磁存储器件及其制造方法
CN1197158C (zh) 半导体存储装置及其制造方法
CN1112675C (zh) 交换耦联薄膜及制造方法,磁阻效应装置及磁阻效应头
CN1199274C (zh) 半导体存储装置
CN100351946C (zh) 磁性体逻辑元件及磁性体逻辑元件阵列
CN1430292A (zh) 磁开关元件和磁存储器
CN1270323C (zh) 磁性存储器的驱动方法
CN100342451C (zh) 磁存储器
CN1941175A (zh) 存储元件和存储器
CN1542844A (zh) 具有磁阻元件的半导体存储装置及其制造方法
CN100347748C (zh) 磁致电阻效应元件、磁头、磁再生装置和磁存储器
CN1488176A (zh) 磁存储元件、其制造方法和驱动方法、及存储器阵列
CN1503229A (zh) 磁阻效应元件、磁存储器以及磁头
CN1783335A (zh) 磁阻结构、磁阻元件、与存储单元
CN1124594C (zh) 磁阻效应器件,磁阻头及制造磁阻效应器件的方法
CN1604355A (zh) 磁电阻效应元件、磁头和磁再现设备
CN1746980A (zh) 用于制造磁电阻元件的方法和设备
CN1770316A (zh) 磁记录元件以及磁记录装置
CN1801332A (zh) 磁阻元件，磁阻磁头，磁记录设备以及磁存储器
CN1577845A (zh) 磁存储器装置和磁存储器装置的制造方法
CN1713400A (zh) 自旋晶体管、可编程逻辑电路和磁存储器
CN1967892A (zh) 存储元件和存储器
CN1747059A (zh) 磁膜结构及其制造方法、半导体器件及其运行方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080528

Termination date: 20121105